TW201741888A - 通信器件、通信方法、程式及通信系統 - Google Patents
通信器件、通信方法、程式及通信系統 Download PDFInfo
- Publication number
- TW201741888A TW201741888A TW106114885A TW106114885A TW201741888A TW 201741888 A TW201741888 A TW 201741888A TW 106114885 A TW106114885 A TW 106114885A TW 106114885 A TW106114885 A TW 106114885A TW 201741888 A TW201741888 A TW 201741888A
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- transmitting
- communication device
- preamble
- error
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1032—Simple parity
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Information Transfer Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
本發明提供一種通信器件,其包含:一傳輸及接收單元,其與另一通信器件傳輸且接收一信號;一錯誤偵測單元,其藉由使該傳輸及接收單元接收指定接下來待傳輸之資料之一類型之一前置碼,且比較繼該前置碼之後接收之一信號之一位元序列與應針對由該前置碼指定用於傳輸之該類型傳輸之一位元序列而偵測一錯誤之一出現;及一衝突避免單元,其在由該錯誤偵測單元偵測一錯誤之該出現之情況下指示該傳輸及接收單元傳輸對應於繼該前置碼之後的特定數目個位元之一時脈,且接著傳輸給出用以半途終止通信之一指令之一中止信號。
Description
本發明係關於一種通信器件、通信方法、程式及通信系統,且更特定言之,係關於一種實現更可靠通信之通信器件、通信方法、程式及通信系統。
當前,舉例而言,廣泛使用用於經由在其上安裝多個器件之一板內部之一匯流排(諸如積體電路間(Inter-Integrated Circuit (I2C))在器件之間通信之一匯流排介面(IF)。 再者,目前,已需要達成更快I2C速度,且作為一下一代標準之經改良積體電路間(I3C)之建立正在進展中。使用I3C,一主控裝置及一從屬裝置能夠使用兩條信號線雙向通信。舉例而言,進行自主控裝置至從屬裝置之資料傳送(寫入傳送)及自從屬裝置至主控裝置之資料傳送(讀取傳送)。 舉例而言,專利文獻1揭示一種其中一主機處理器及一子系統控制器藉由I2C互連之數位資料處理系統。再者,專利文獻2揭示一種實現部署於高於標準I2C協定之一層中之一通信協定之方法。 [引用清單] [專利文獻] [PTL 1] JP 2000-99448A [PTL 2] JP 2002-175269A
[技術問題] 同時,舉例而言,如上文描述之I3C規定使用諸如同位或一循環冗餘檢查(CRC)之一方法之錯誤偵測將在主控裝置與從屬裝置之間進行,但亦傳輸及接收無法針對其進行此錯誤偵測之信號。出於此原因,當在無法針對其進行錯誤偵測之一信號中出現一錯誤時,擔心主控裝置與從屬裝置可能變得無法進行正常通信。 本發明已根據此等境況進行設計,且使通信能更可靠地進行。 [問題之解決方案] 一種根據本發明之一第一態樣之通信器件包含:一傳輸及接收單元,其與另一通信器件傳輸且接收一信號;一錯誤偵測單元,其藉由使該傳輸及接收單元接收指定接下來待傳輸之資料之一類型之一前置碼,且比較繼該前置碼之後接收之一信號之一位元序列與應針對由該前置碼指定用於傳輸之該類型傳輸之一位元序列而偵測一錯誤之一出現;及一衝突避免單元,其在由該錯誤偵測單元偵測一錯誤之該出現之情況下指示該傳輸及接收單元傳輸對應於繼該前置碼之後的特定數目個位元之一時脈,且接著傳輸給出用以半途終止通信之一指令之一中止信號。 一種根據本發明之該第一態樣之通信方法或程式包含:與另一通信器件傳輸且接收一信號;藉由使指定接下來待傳輸之資料之一類型之一前置碼被接收,且比較繼該前置碼之後接收之一信號之一位元序列與應針對由該前置碼指定用於傳輸之該類型傳輸之一位元序列而偵測一錯誤之一出現;及若偵測一錯誤之該出現,則傳輸對應於繼該前置碼之後的特定數目個位元之一時脈,且接著傳輸給出用以半途終止通信之一指令之一中止信號。 在本發明之該第一態樣中,執行與另一通信器件之一信號之傳輸及接收,且藉由使指定接下來待傳輸之資料之一類型之一前置碼被接收,且比較繼該前置碼之後接收之一信號之一位元序列與應針對由該前置碼指定用於傳輸之該類型傳輸之一位元序列而偵測一錯誤之一出現。接著,若偵測一錯誤之該出現,則傳輸對應於繼該前置碼之後的特定數目個位元之一時脈,且接著傳輸給出用以半途終止通信之一指令之一中止信號。 一種根據本發明之一第二態樣之系統包含:一第一通信器件,其具有對一匯流排之一控制主動權(control initiative);及一第二通信器件,其在該第一通信器件之控制下進行通信。該第一通信器件包含:一傳輸及接收單元,其與該第二通信器件傳輸且接收一信號;一錯誤偵測單元,其藉由使該傳輸及接收單元接收指定接下來待傳輸之資料之一類型之一前置碼,且比較繼該前置碼之後接收之一信號之一位元序列與應針對由該前置碼指定用於傳輸之該類型傳輸之一位元序列而偵測一錯誤之一出現;及一衝突避免單元,其在由該錯誤偵測單元偵測一錯誤之該出現之情況下指示該傳輸及接收單元傳輸對應於繼該前置碼之後的特定數目個位元之一時脈,且接著傳輸給出用以半途終止通信之一指令之一中止信號。 在本發明之該第二態樣中,由具有對一匯流排之一控制主動權之一第一通信器件及根據該第一通信器件之控制通信之一第二通信器件進行通信。另外,在該第一通信器件中,傳輸信號至該第二通信器件及接收來自該第二通信器件之信號、接收指定接下來待傳輸之資料之該類型之一前置碼、且藉由比較繼該前置碼之後接收之該信號之該位元序列與應針對由該前置碼指定用於傳輸之該類型傳輸之該位元序列而偵測一錯誤之該出現。隨後,若偵測一錯誤之該出現,則在傳輸對應於繼該前置碼之後的特定數目個位元之一時脈之後,傳輸給出用以半途終止通信之一指令之一中止信號。 [本發明之有利效應] 根據本發明之第一及第二態樣,通信可更可靠地進行。
相關申請案之交叉參考
本申請案主張2016年5月18日申請之日本優先權專利申請案JP 2016-099955之權利,該申請案之全部內容以引用的方式併入本文中。 在下文中,將參考圖式詳細描述應用本發明技術之特定實施例。 <匯流排介面之例示性組態> 圖1係繪示應用本發明技術之一匯流排介面之一實施例之一例示性組態之一方塊圖。 圖1中繪示之匯流排介面11由經由一資料信號線14-1及一時脈信號線14-2彼此連接之一主控裝置12及三個從屬裝置13-1至13-3構成。 主控裝置12具有對匯流排介面11之控制主動權,且能夠經由資料信號線14-1及時脈信號線14-2與從屬裝置13-1至13-3通信。 在主控裝置12之控制下,從屬裝置13-1至13-3能夠經由資料信號線14-1及時脈信號線14-2與主控裝置12通信。應注意,從屬裝置13-1至13-3彼此類似地經組態,且在不個別區分時,將在下文簡單地指定為從屬裝置13。此類似地適用於構成從屬裝置13之各自區塊。 資料信號線14-1及時脈信號線14-2用於在主控裝置12與從屬裝置13之間中繼信號。舉例而言,在匯流排介面11中,經由資料信號線14-1一次一個位元地循序中繼串列資料(SDA),而經由時脈信號線14-2中繼具有一特定頻率之一串列時脈(SCL)。 再者,在匯流排介面11中,根據I3C標準規定具有不同通信速度之多種傳輸方案,且主控裝置12能夠在此等傳輸方案之間切換。舉例而言,在匯流排介面11中,取決於資料傳送速率,規定一標準資料速率(SDR)模式及一高資料速率(HDR)模式,在該標準資料速率(SDR)模式中,按一標準傳送速率進行資料通信,在該高資料速率(HDR)模式中,按高於SDR模式之一傳送速率進行資料通信。再者,在HDR模式中,由標準定義三個模式,即一雙倍資料速率(DDR)模式、一三元符號純匯流排(TSP)模式及一三元符號舊型包含匯流排(TSL)模式。應注意,在匯流排介面11中,規定當開始通信時在SDR模式中進行通信。 主控裝置12具備一傳輸及接收單元21、一錯誤偵測單元22、一確認信號偵測單元23及一衝突避免單元24。 傳輸及接收單元21經由資料信號線14-1及時脈信號線14-2傳輸信號至從屬裝置13傳輸及接收來自從屬裝置13之信號。舉例而言,傳輸及接收單元21藉由根據藉由驅動時脈信號線14-2而傳輸之串列時脈之時序來驅動資料信號線14-1 (將電位切換至H位準或L位準)而將一信號傳輸至從屬裝置13。另外,傳輸及接收單元21接收由於從屬裝置13根據時脈信號線14-2上之串列時脈之時序來驅動資料信號線14-1而自從屬裝置13傳輸之一信號。應注意,時脈信號線14-2之驅動由主控裝置12側連續進行。 錯誤偵測單元22偵測在由傳輸及接收單元21接收之一信號中出現之一錯誤。舉例而言,錯誤偵測單元22能夠藉由對由傳輸及接收單元21接收之一信號進行諸如一同位檢查或一循環冗餘檢查(CRC)之一檢查,或藉由確認在傳輸正好自從屬裝置13變換至主控裝置12時發出之一符記而偵測一錯誤。另外,舉例而言,當錯誤偵測單元22偵測在由傳輸及接收單元21接收之一信號中出現一錯誤時,錯誤偵測單元22能夠指示傳輸及接收單元21自開端重新開始與從屬裝置13之通信。 舉例而言,在包含於自從屬裝置13傳輸之資料中之兩個同位位元之間,錯誤偵測單元22可將一個同位位元視為偶同位且將另一同位位元視為奇同位,且藉由對由傳輸及接收單元21接收之資料進行一同位檢查而偵測一錯誤之出現。因此,即使出現其中資料信號線14-1未由主控裝置12或從屬裝置13驅動之一狀態,錯誤偵測單元22仍能夠偵測資料是否正確。 確認信號偵測單元23偵測自從屬裝置13 (其接收自傳輸及接收單元21傳輸之一信號)傳輸之一應答信號(ACK)或一否定應答信號(NACK),且藉此確認從屬裝置13是否成功接收諸如一命令或資料之資訊。舉例而言,在匯流排介面11中,規定當信號中未出現一錯誤、且從屬裝置13成功接收諸如一命令或資料之資訊時,將自從屬裝置13傳輸一ACK至主控裝置12。再者,在匯流排介面11中,規定當信號中出現一錯誤、且從屬裝置13未能接收諸如一命令或資料之資訊時,將自從屬裝置13傳輸一NACK至主控裝置12。 因此,在偵測回應於自主控裝置12傳輸之諸如一命令或資料之資訊而自從屬裝置13傳輸之一ACK之情況中,確認信號偵測單元23能夠確認從屬裝置13已成功接收諸如一命令或資料之資訊。另一方面,在偵測回應於自主控裝置12傳輸之諸如一命令或資料之資訊而自從屬裝置13傳輸之一NACK之情況中,確認信號偵測單元23能夠確認從屬裝置13未能接收諸如一命令或資料之資訊。 關於如隨後參考圖3描述之衝突避免單元24,舉例而言,當傳輸及接收單元21接收具有用以傳輸一CRC字組之一指令之一前置碼、且錯誤偵測單元22偵測在繼前置碼之後接收之信號中出現一符記錯誤或一CRC錯誤時,在傳輸對應於繼前置碼之後的特定數目個位元之一時脈之後,衝突避免單元24指示傳輸及接收單元21傳輸給出用以半途終止通信之一指令之一中止信號。因此,舉例而言,衝突避免單元24能夠避免歸因於自從屬裝置13傳輸之讀取資料及自主控裝置12傳輸之一HDR退出命令的一衝突之出現。 另外,舉例而言,若確認信號偵測單元23偵測一NACK,則在忽略繼NACK之後的特定數目個位元之後,衝突避免單元24指示傳輸及接收單元21傳輸給出用以半途終止通信之一指令之一中止信號。因此,舉例而言,衝突避免單元24能夠避免歸因於自從屬裝置13傳輸之讀取資料及自主控裝置12傳輸之一HDR退出命令的一衝突之出現。 從屬裝置13具備一傳輸及接收單元31及一錯誤偵測單元32。 傳輸及接收單元31經由資料信號線14-1及時脈信號線14-2傳輸信號至主控裝置12傳輸及接收來自主控裝置12之信號。舉例而言,傳輸及接收單元31接收由於主控裝置12根據時脈信號線14-2上之串列時脈之時序來驅動資料信號線14-1而自主控裝置12傳輸之一信號。再者,傳輸及接收單元31藉由根據時脈信號線14-2上之串列時脈之時序來驅動資料信號線14-1而傳輸至主控裝置12。 類似於主控裝置12之錯誤偵測單元22,錯誤偵測單元32偵測在由傳輸及接收單元31接收之一信號中出現之一錯誤。另外,當在由傳輸及接收單元31接收之一信號中未出現一錯誤時,錯誤偵測單元32引起傳輸及接收單元31將一ACK傳輸至主控裝置12,該ACK向主控裝置12告知已成功接收由信號中繼之資訊(諸如一命令或資料)。另一方面,當在由傳輸及接收單元31接收之一信號中出現一錯誤時,錯誤偵測單元32引起傳輸及接收單元31將一NACK傳輸至主控裝置12,該NACK向主控裝置12告知未能接收由信號中繼之資訊(諸如一命令或資料)。 此外,當在由傳輸及接收單元31接收之一信號中出現一錯誤,且正常通信無法進行時,舉例而言,錯誤偵測單元32引起從屬裝置13忽略全部後續通信,停止對主控裝置12作出回應,且進入一待命狀態。 在如上文般組態之匯流排介面11中,主控裝置12及從屬裝置13能夠經由資料信號線14-1及時脈信號線14-2傳輸且接收信號,且能夠藉由使用衝突避免單元24避免出現衝突而更可靠地通信。 <衝突出現之解釋> 此刻,在描述使用衝突避免單元24避免一衝突之出現之一技術之前,將參考圖2描述一衝突之出現。 在匯流排介面11中,規定當在DDR模式中時,使用稱為一前置碼之一2位元信號來指定接下來待傳輸之資料之類型。然而,由於無法針對前置碼進行藉由同位或CRC之錯誤偵測,故若在前置碼中出現一錯誤,則可能無法偵測錯誤。 舉例而言,在從屬裝置13根據具有用以自主控裝置12讀出資料之一指令之一讀取命令而傳輸讀取資料之後的前置碼中,規定第一位元由從屬裝置13驅動,而第二位元保持在H位準處(高位準保持者(High-Keeper))。另外,使用第一位元,從屬裝置13能夠向主控裝置12通知接下來待傳輸一CRC字組或讀取資料之一者。舉例而言,在繼前置碼之後傳輸一CRC字組之情況中,規定按0驅動傳輸讀取資料之後的前置碼之第一位元。另一方面,在繼前置碼之後傳輸讀取資料之情況中,規定按1驅動傳輸讀取資料之後的前置碼之第一位元。 然而,舉例而言,若在此前置碼之第一位元中出現一1位元錯誤且位元之值被反轉,則主控裝置12在接下來傳輸之讀取資料與接下來傳輸之一CRC字組之間錯誤辨識。 換言之,如在圖2之上部分中繪示,在傳輸讀取資料之情況中,從屬裝置13按1驅動前置碼之第一位元,且繼前置碼之後傳輸讀取資料(DDR Data)。應注意,在圖2中,應用灰色影線之部分表示由從屬裝置13驅動之部分,而應用對角影線之部分表示保持在H位準處之部分。 相比之下,在如圖2之下部分中繪示之其中在前置碼之第一位元中出現一1位元錯誤、且前置碼之第一位元變為0之一情況中,主控裝置12錯誤辨識一CRC字組(DDR CRC)待自從屬裝置13傳輸。因此,在此情況中,在接收對應於CRC字組(Token (0xC)、CRC5及Prepare=Setup)之10個位元之後,傳輸具有用以結束HDR模式中之通信之一指令之一HDR退出命令(HDR Exit)。 因此,存在自從屬裝置13傳輸之讀取資料(之後半部分)及自主控裝置12傳輸之HDR退出命令可能衝突之一風險。因此,在此之後,可設想即使主控裝置12已傳輸HDR退出命令,從屬裝置13仍無法正常接收HDR退出命令且因此無法退出HDR模式,且匯流排介面11鎖死,從而導致其中通信無法進行之一狀態。 因此,在匯流排介面11中,若主控裝置12已接收指定一CRC字組之傳輸之一前置碼,但繼前置碼之後接收之信號不匹配CRC字組(即,若出現一符記錯誤或一CRC錯誤),則推斷在前置碼中已出現一1位元錯誤。另外,在此情況中,規定主控裝置12在繼CRC字組之後傳輸特定數目個位元之一額外時脈之後,傳輸給出用以半途終止通信之一指令之一中止信號。因此,即使如同上文之一1位元錯誤出現,仍可避免自從屬裝置13傳輸之讀取資料及自主控裝置12傳輸之一HDR退出命令之間的一衝突之出現。 <衝突避免之解釋> 圖3繪示一格式,其中在匯流排介面11中,主控裝置12增加用於衝突預防之一時脈以避免歸因於在傳輸讀取資料之後的前置碼之第一位元中出現一1位元錯誤的一衝突。 如圖3中繪示,在匯流排介面11中,若主控裝置12推斷在繼自從屬裝置13傳輸之讀取資料(DDR Data)之後的前置碼中出現一錯誤,則規定主控裝置12傳輸對應於CRC字組與讀取資料之間之差異之一9位元額外時脈。另外,忽略在額外時脈之傳輸期間接收之資料。 換言之,如參考圖2描述,假定在繼讀取資料之後的前置碼之第一位元中出現一1位元錯誤,且即使從屬裝置13傳輸讀取資料,主控裝置12仍錯誤辨識一CRC字組將被傳輸。在此情況中,主控裝置12偵測在對應於CRC字組之9個位元中出現符記錯誤或一CRC錯誤,且能夠推斷此等錯誤係歸因於在前置碼中出現一1位元錯誤。 此刻,在匯流排介面11中,規定從屬裝置13接收一讀取命令(READ CMD),且繼後續前置碼之後傳輸18位元讀取資料(DDR Data)。此外,在匯流排介面11中,規定在自從屬裝置13傳輸讀取資料之後的前置碼中,由從屬裝置13驅動第一位元,而由主控裝置12驅動第二位元。另外,在匯流排介面11中,將其中前置碼之第二位元為0之情況規定為一中止信號,該中止信號將一指令自主控裝置12給出至從屬裝置13以執行半途終止通信之一主控裝置中止。應注意,為了可靠地執行主控裝置中止,主控裝置12連續驅動在讀取資料之後傳輸且接收的前置碼之第二位元。 因此,如圖3中繪示,當按0驅動繼額外時脈之後的前置碼之第二位元時,從屬裝置13偵測已自主控裝置12傳輸一中止信號,且能夠中止讀取資料之傳輸。因此,若主控裝置12繼前置碼之後傳輸一HDR退出命令(HDR Exit),則從屬裝置13能夠根據HDR退出命令退出HDR模式。在此之後,主控裝置12及從屬裝置13自SDR模式重新開始通信。 換言之,在偵測一符記錯誤或一CRC錯誤之情況中,主控裝置12推斷一前置碼錯誤。隨後,如圖2中繪示,主控裝置12未緊接在傳輸CRC字組之後傳輸HDR退出命令,而代替性地,如圖3中繪示,繼CRC字組之後傳輸一額外時脈,繼額外時脈之後傳輸前置碼,且接著傳輸HDR退出命令。 因此,即使主控裝置12偵測在接收讀取資料之後的前置碼中之第一位元為0,主控裝置12仍能夠避免如參考圖2描述之一衝突之出現。換言之,即使將從屬裝置13依據其而傳輸讀取資料的前置碼錯誤辨識為主控裝置12依據其而傳輸一CRC字組的前置碼,仍可避免匯流排介面11變得鎖死,且更可靠地進行通信。 <避免衝突出現之通信方法> 圖4係解釋一通信程序(DDR Read)之一流程圖,主控裝置12藉由該通信程序在DDR模式(其係HDR模式之一者)中自從屬裝置13讀出資料。 在步驟S11中,主控裝置12進行將通信自SDR模式切換至HDR模式之一程序。具體言之,在主控裝置12中,傳輸及接收單元21驅動資料信號線14-1及時脈信號線14-2,且在SDR模式中,傳輸指示將立刻傳輸一命令至構成匯流排介面11之全部從屬裝置13之一廣播命令(0x7E+R/W=0)。在此之後,在主控裝置12中,當確認信號偵測單元23接收自各從屬裝置13傳輸以確認已成功接收廣播命令之一ACK時,傳輸及接收單元21傳輸用於進入HDR模式之一通用命令碼(ENTHDR CCC(0x20))。 在步驟S12中,主控裝置12之傳輸及接收單元21驅動資料信號線14-1及時脈信號線14-2以傳輸一讀取命令。 在步驟S13中,傳輸及接收單元21接收回應於在步驟S12中傳輸之讀取命令而自從屬裝置13傳輸之讀取資料,且另外,亦接收繼讀取資料之後傳輸的一前置碼。 在步驟S14中,傳輸及接收單元21判定在步驟S13中接收的前置碼是否指定讀取資料或一CRC字組之傳輸。 在步驟S14中,若傳輸及接收單元21判定前置碼指定讀取資料之傳輸,則程序返回至步驟S13,且隨後,重複一類似程序。另一方面,在步驟S14中,若傳輸及接收單元21判定前置碼指定一CRC字組之傳輸,則程序繼續進行至步驟S15。 在步驟S15中,傳輸及接收單元21接收繼在步驟S13中接收的前置碼之後傳輸的一信號,且錯誤偵測單元22判定該信號中是否出現一錯誤。 在步驟S15中,若錯誤偵測單元22判定在繼指定一CRC字組之傳輸的前置碼之後傳輸的信號中出現一錯誤,則程序繼續進行至步驟S16。換言之,在此情況中,若錯誤偵測單元22偵測一符記錯誤或一CRC錯誤,則衝突避免單元24推斷在前置碼中已出現一錯誤。 在步驟S16中,錯誤偵測單元22如參考圖3描述般傳輸一額外時脈,且在此之後,指示傳輸及接收單元21傳輸給出用以半途終止通信之一指令之一中止信號。相應地,傳輸及接收單元21在傳輸額外時脈之後將一中止信號傳輸至從屬裝置13。 在步驟S16中之處理之後,傳輸及接收單元21繼額外時脈之後傳輸一HDR退出命令。再者,甚至在步驟S15中判定一錯誤未出現之情況中,在步驟S17中,傳輸及接收單元21仍傳輸一HDR退出命令。因此,由主控裝置12在DDR模式中自從屬裝置13讀出資料之通信程序(DDR Read)結束。 如上述,在匯流排介面11中,即使在給出用以傳輸由從屬裝置13傳輸之讀取資料之一指令的前置碼中出現一1位元錯誤,仍可避免一衝突之出現,且更可靠地進行通信。 <主控裝置之電路圖> 接著,圖5係繪示主控裝置12之一例示性組態之一電路圖。 如圖5中繪示,主控裝置12具備一SCL驅動控制單元51、一放大單元52、一H位準維持單元53、一放大單元54、一串列轉換單元55、一衝突錯誤偵測器56、一同位錯誤偵測器57、一CRC5錯誤偵測單元58、一並列轉換單元59、一符記錯誤偵測器60、一ACK/NACK偵測器61、一前置碼錯誤偵測器62及一有限狀態機(FSM) 63。 繼自狀態機63輸出的依充當之一參考之一頻率之一信號之後,SCL驅動控制單元51產生用以經由時脈信號線14-2提供至從屬裝置13之一串列時脈,且控制時脈信號線14-2之驅動。 放大單元52將由SCL驅動控制單元51產生之時脈信號放大高達用於經由時脈信號線14-2之傳輸所需之一特定位準,且將經放大時脈信號輸出至時脈信號線14-2。 H位準維持單元53將資料信號線14-1之位準維持在H位準處。 放大單元54將經由資料信號線14-1傳輸之串列資料放大高達一特定位準且輸出經放大串列資料,且將經由資料信號線14-1傳輸之串列資料放大至用於在主控裝置12內部進行內部處理所需之一位準。 串列轉換單元55將自狀態機63輸出之並列資料轉換為串列資料且輸出串列資料。 衝突錯誤偵測器56比較自串列轉換單元55輸出之串列資料與經由資料信號線14-1傳輸之串列資料,且藉此偵測資料信號線14-1上之一衝突錯誤。 同位錯誤偵測器57使用經增加以在奇數性或偶數性之基礎上偵測一位元錯誤之同位位元,偵測經由資料信號線14-1傳輸之串列資料中之一錯誤,且將錯誤偵測結果報告至狀態機63。 CRC5錯誤偵測單元58對應於圖1中之錯誤偵測單元22,且藉由使用經增加以在一CRC之基礎上偵測一位元錯誤之5位元資料而偵測經由資料信號線14-1傳輸之串列資料中之一錯誤,且將錯誤偵測結果報告至狀態機63。 並列轉換單元59將經由資料信號線14-1傳輸之串列資料轉換為並列資料且輸出並列資料。 符記錯誤偵測器60對應於圖1中之錯誤偵測單元22,且藉由檢查包含於藉由並列轉換單元59轉換之並列資料中之一符記之位元序列而偵測符記中是否已出現一錯誤,且將錯誤偵測結果報告至狀態機63。 ACK/NACK偵測器61對應於圖1中之確認信號偵測單元23,自藉由並列轉換單元59轉換之並列資料偵測自從屬裝置13傳輸之一ACK或一NACK,且將偵測結果(ACK/NACK)報告至狀態機63。 前置碼錯誤偵測器62偵測在包含於由並列轉換單元59轉換之並列資料中的前置碼中是否已出現一錯誤,且將錯誤偵測結果報告至狀態機63。 狀態機63係一時序電路,其之下一狀態係根據一輸入條件及當前狀態判定,且(例如)充當傳輸及接收單元21及衝突避免單元24。換言之,狀態機63獲取來自CRC5錯誤偵測單元58及符記錯誤偵測器60之錯誤偵測結果作為輸入,且若未出現一符記錯誤或一CRC錯誤,則進入正常結束HDR模式之一狀態。另一方面,若已出現一符記錯誤及一CRC錯誤,則狀態機63繼CRC字組之後傳輸一額外時脈,且進入使用後續前置碼之第二位元傳輸一中止信號之一狀態。 以此方式組態主控裝置12,且如上文所述,即使將給出用於傳輸由從屬裝置13傳輸之讀取資料之一指令的前置碼錯誤辨識為依據其傳輸一CRC字組的前置碼,仍可避免匯流排介面11變得鎖死,且更可靠地進行通信。 然而,在匯流排介面11中,當規定一CRC字組中之位元數目為不同於讀取資料中之位元數目(18個位元)之9個位元(一4位元符記及一5位元CRC5)時,如先前描述般出現一衝突。因此,舉例而言,當規定其中一CRC字組中之位元數目變為與讀取資料中之位元數目相同之18個位元時,可避免一衝突之出現。 換言之,如圖6中繪示,藉由採用其中已在符記(Token(0xC))與CRC5之間插入9個保留位元之一格式作為CRC字組之格式而進行字組對準。因此,不再有必要傳輸一額外時脈。保留位元之數目對應於符記及CRC5中之位元數目(9個位元)與讀取資料中之位元數目(18個位元)之間之差。另外,甚至在使用呈此一格式之一CRC字組之情況中,若主控裝置12偵測一符記錯誤、一CRC錯誤及在接收具有0及1之一位元序列之一前置碼之後接收一特定長度或更小長度之一CRC字組之任一者,則為了安全地停止從屬裝置13,主控裝置12隨後能夠類似於一正常主控裝置中止來結束通信。 再者,如圖6中繪示,可藉由根據緊接在CRC字組之接收之後的位元將資料信號線14-1之驅動自從屬裝置13切換至主控裝置12而安全地提前結束通信。 應注意,雖然上文參考圖3描述之實施例描述其中主控裝置12繼在傳輸一額外時脈之後的一前置碼後傳輸一HDR退出命令之一實例,但組態不限於HDR退出命令之傳輸,只要可避免衝突且可恢復通信。 舉例而言,如圖7中繪示,繼在傳輸一額外時脈之後的前置碼後,代替圖3中之HDR退出命令,主控裝置12可傳輸給出用以在HDR模式中重新開始通信之一指令之一HDR重新開始命令(HDR Restart)。以此方式,在匯流排介面11中,在根據一主控裝置中止半途終止通信之後,可使用HDR重新開始命令繼續通信。 應注意,舉例而言,若傳輸及接收單元21接收一CRC字組而非接收一特定長度之讀取資料,則衝突避免單元24亦可推斷已出現一錯誤,且指示傳輸及接收單元21在傳輸一額外時脈之後傳輸一中止信號,如前文描述。 應注意,本發明技術不限於符合I3C標準之一匯流排介面11,且亦可應用於符合另一標準之一匯流排介面11。另外,在於圖1中繪示之匯流排介面11中,繪示其中連接從屬裝置13-1至13-3之一例示性組態,但亦可存在(例如)一個或兩個從屬裝置13,或三個或更多個從屬裝置13。 應瞭解,參考先前描述之流程圖描述之操作不限於按遵循流程圖中描繪之順序之一時間序列進行處理,而亦可平行或個別處理(諸如藉由(例如)平行處理或物件定向處理)。此外,雖然程式可由一單一CPU處理,但程式亦可由複數個CPU以一分佈式方式處理。 再者,在本說明書中,術語「系統」表示由複數個裝置構成之一裝置總體。 再者,前述操作序列可在硬體中執行,且亦可在軟體中執行。在於軟體中執行操作序列之情況中,構成此軟體之一程式可自儲存程式之一程式記錄媒體安裝至內建於專用硬體中之一電腦上,或替代地,安裝至能夠藉由在其上安裝各種程式而執行各種功能之一電腦(諸如(例如)一通用個人電腦)上。 <例示性硬體組態> 圖8係繪示根據一程式執行前述程序序列之一電腦之一例示性硬體組態之一方塊圖。 在電腦中,一中央處理單元(CPU) 101、唯讀記憶體(ROM) 102、隨機存取記憶體(RAM) 103及電可擦除且可程式化唯讀記憶體(EEPROM) 104藉由一匯流排105彼此連接。一輸入/輸出介面106亦連接至匯流排105,且輸入/輸出介面106連接至外部設備(例如,圖1中之資料信號線14-1及時脈信號線14-2)。 在如上文般組態之一電腦中,舉例而言,由於CPU 101經由匯流排105將儲存於ROM 102或EEPROM 104中之一程式載入至RAM 103中且執行該程式而進行前述程序序列。再者,由電腦(CPU 101)執行之程式除了預先被寫入至ROM 102之外,亦可經由輸入/輸出介面106自一外部源安裝且更新於EEPROM 104中。 另外,本發明技術亦可如下般組態。 (1) 一種通信器件,其包含: 一傳輸及接收單元,其與另一通信器件傳輸且接收一信號; 一錯誤偵測單元,其藉由使該傳輸及接收單元接收指定接下來待傳輸之資料之一類型之一前置碼,且比較繼該前置碼之後接收之一信號之一位元序列與應針對由該前置碼指定用於傳輸之該類型傳輸之一位元序列而偵測一錯誤之一出現;及 一衝突避免單元,其在由該錯誤偵測單元偵測一錯誤之該出現之情況下指示該傳輸及接收單元傳輸對應於繼該前置碼之後的特定數目個位元之一時脈,且接著傳輸給出用以半途終止通信之一指令之一中止信號。 (2) 如(1)之通信器件,其中 若由該傳輸及接收單元接收之一前置碼指定包含一符記及一CRC5之一循環冗餘檢查(CRC)字組之傳輸,但由該錯誤偵測單元在繼該前置碼之後接收之一信號中之一位元序列之基礎上偵測一符記錯誤或一CRC錯誤, 則在繼該前置碼之後傳輸根據該CRC字組中之一位元數目之一時脈,及對應於該CRC字組中之該位元數目與自該另一通信器件讀出之讀取資料中之一位元數目之間之一差之一額外時脈之後,該衝突避免單元引起該中止信號待被傳輸。 (3) 如(2)之通信器件,其中 該衝突避免單元忽略由該傳輸及接收單元在該額外時脈之傳輸期間接收之一信號。 (4) 如(3)之通信器件,其中 該傳輸及接收單元在自該另一通信器件傳輸該讀取資料時依繼該讀取資料之後傳輸且接收之一2位元前置碼之一第二位元之一時序傳輸該中止信號。 (5) 如(2)之通信器件,其中 若由該傳輸及接收單元接收之一前置碼指定包含一符記及一CRC5之一循環冗餘檢查(CRC)字組之傳輸,但由該錯誤偵測單元在繼該前置碼之後接收之一信號中之一位元序列之基礎上偵測一符記錯誤或一CRC錯誤, 則在傳輸具有對應於其中使用由該符記、該CRC5及對應於該符記與該CRC5之間之一差的數目個保留位元構成之一格式之該CRC字組之一位元數目,及當自該另一通信器件讀出資料時之一位元數目之一時脈之後,該衝突避免單元引起該中止信號待傳輸。 (6) 如(1)至(5)中任一項之通信器件,其中 該傳輸及接收單元繼該中止信號之後傳輸給出用以退出一特定通信模式之一指令之一命令。 (7) 如(1)至(5)中任一項之通信器件,其中 該傳輸及接收單元繼該中止信號之後傳輸給出用以在一特定通信模式中重新開始通信之一指令之一命令。 (8) 如(1)至(7)中任一項之通信器件,其進一步包含: 一應答信號偵測單元,其偵測自已接收自該傳輸及接收單元傳輸之一信號之該另一通信器件傳輸之一應答信號或一否定應答信號,其中 當由該應答信號偵測單元偵測該否定應答信號時,該衝突避免單元指示該傳輸及接收單元在忽略繼該否定應答信號之後的特定數目個位元之後傳輸該中止信號。 (9) 如(1)至(8)中任一項之通信器件,其中 該傳輸及接收單元接收自該另一通信器件讀出之讀取資料,且連續驅動在該讀取資料之後傳輸且接收之一前置碼之一第二位元。 (10) 如(1)至(9)中任一項之通信器件,其中 該傳輸及接收單元自緊接在由驅動一資料信號線之該另一通信器件傳輸之一循環冗餘檢查(CRC)字組之接收之後的一位元驅動該資料信號線。 (11) 如(1)至(10)中任一項之通信器件,其中 在包含於該資料中之兩個同位位元之間,該錯誤偵測單元將一個同位位元視為偶同位且將另一同位位元視為奇同位,且藉由對由該傳輸及接收單元接收之資料進行一同位檢查而偵測一錯誤之一出現。 (12) 如(1)至(11)中任一項之通信器件,其中 該傳輸及接收單元能夠在一標準資料速率(SDR)模式及一高資料速率(HDR)模式中傳輸且接收一信號,在該標準資料速率(SDR)模式中,按一標準傳送速率進行資料通信,在該高資料速率(HDR)模式中,按高於該SDR模式之一傳送速率進行資料通信。 (13) 如(1)至(12)中任一項之通信器件,其中 該傳輸及接收單元經由兩條信號線進行通信,即一次一個位元地循序傳輸串列資料之一資料信號線及傳輸一特定頻率之一串列時脈之一時脈信號線。 (14) 如(1)至(13)中任一項之通信器件,其中 該傳輸及接收單元進行符合經改良積體電路間(I3C)標準之通信。 (15) 一種通信方法,其包含: 與另一通信器件傳輸且接收一信號; 藉由使指定接下來待傳輸之資料之一類型之一前置碼被接收,且比較繼該前置碼之後接收之一信號之一位元序列與應針對由該前置碼指定用於傳輸之該類型傳輸之一位元序列而偵測一錯誤之一出現;及 若偵測一錯誤之該出現,則傳輸對應於繼該前置碼之後的特定數目個位元之一時脈,且接著傳輸給出用以半途終止通信之一指令之一中止信號。 (16) 一種用於引起一電腦執行一通信程序之程式,其包含: 與另一通信器件傳輸且接收一信號; 藉由使指定接下來待傳輸之資料之一類型之一前置碼被接收,且比較繼該前置碼之後接收之一信號之一位元序列與應針對由該前置碼指定用於傳輸之該類型傳輸之一位元序列而偵測一錯誤之一出現;及 若偵測一錯誤之該出現,則傳輸對應於繼該前置碼之後的特定數目個位元之一時脈,且接著傳輸給出用以半途終止通信之一指令之一中止信號。 (17) 一種系統,其包含: 一第一通信器件,其具有對一匯流排之一控制主動權;及 一第二通信器件,其在該第一通信器件之控制下進行通信,其中 該第一通信器件包含 一傳輸及接收單元,其與該第二通信器件傳輸且接收一信號, 一錯誤偵測單元,其藉由使該傳輸及接收單元接收指定接下來待傳輸之資料之一類型之一前置碼,且比較繼該前置碼之後接收之一信號之一位元序列與應針對由該前置碼指定用於傳輸之該類型傳輸之一位元序列而偵測一錯誤之一出現,及 一衝突避免單元,其在由該錯誤偵測單元偵測一錯誤之該出現之情況下,指示該傳輸及接收單元傳輸對應於繼該前置碼之後的特定數目個位元之一時脈,且接著傳輸給出用以半途終止通信之一指令之一中止信號。 應注意,本實施例不限於上文描述之實施例,且在不脫離本發明之主旨之一範疇內之各種修改係可行的。
11‧‧‧匯流排介面 12‧‧‧主控裝置 13-1至13-3‧‧‧從屬裝置 14-1‧‧‧資料信號線 14-2‧‧‧時脈信號線 21‧‧‧傳輸及接收單元 22‧‧‧錯誤偵測單元 23‧‧‧確認信號偵測單元 24‧‧‧衝突避免單元 31-1至31-3‧‧‧傳輸及接收單元 32-1至32-3‧‧‧錯誤偵測單元 51‧‧‧串列時脈(SCL)驅動控制單元 52‧‧‧放大單元 53‧‧‧H位準維持單元 54‧‧‧放大單元 55‧‧‧串列轉換單元 56‧‧‧衝突錯誤偵測器 57‧‧‧同位錯誤偵測器 58‧‧‧CRC5錯誤偵測單元 59‧‧‧並列轉換單元 60‧‧‧符記錯誤偵測器 61‧‧‧應答信號(ACK)/否定應答信號(NACK)偵測器 62‧‧‧前置碼錯誤偵測器 63‧‧‧狀態機(FSM) 101‧‧‧中央處理單元(CPU) 102‧‧‧唯讀記憶體(ROM) 103‧‧‧隨機存取記憶體(RAM) 104‧‧‧電可擦除且可程式化唯讀記憶體(EEPROM) 105‧‧‧匯流排 106‧‧‧輸入/輸出介面 S11‧‧‧步驟 S12‧‧‧步驟 S13‧‧‧步驟 S14‧‧‧步驟 S15‧‧‧步驟 S16‧‧‧步驟 S17‧‧‧步驟
圖1係繪示應用本發明技術之一匯流排介面之一實施例之一例示性組態之一方塊圖。 圖2係解釋一衝突錯誤之一圖式。 圖3係繪示避免一衝突錯誤之一格式之一實例之一圖式。 圖4係解釋在一主控裝置之一DDR模式中之一通信程序之一流程圖。 圖5係繪示一主控裝置之一例示性組態之一電路圖。 圖6係繪示避免一衝突錯誤之一格式之另一實例之一圖式。 圖7係繪示避免一衝突錯誤之一格式之另一實例之一圖式。 圖8係繪示應用本發明技術之一電腦之一實施例之一例示性組態之一方塊圖。
Claims (20)
- 一種通信器件,其包括: 傳輸及接收電路,其經組態以與外部通信器件通信,包含經由一資料信號線傳輸且接收資料及經由一時脈信號線傳輸一時脈;及 控制電路,其經組態以 藉由比較在繼該經接收資料之一前置碼之後的一第一位元序列與對應於由該前置碼指定之一資料類型之一第二位元序列而偵測一信號中之一錯誤之一出現,且 在其中偵測該錯誤之該出現之一情況中,引起該傳輸及接收電路傳輸一時脈達對應於繼該前置碼之後的至少預定數目個位元之一第一持續時間。
- 如請求項1之通信器件,其中當該資料之該前置碼指定一循環冗餘檢查(CRC)字組之傳輸,該CRC字組包含一符記及一CRC-5,且該控制電路在該第一位元序列之基礎上偵測一符記錯誤或一CRC錯誤之至少一者之一出現時,該傳輸及接收電路在傳輸該時脈達根據至少該CRC字組中之一位元數目之一第二持續時間及傳輸一額外時脈達該第一持續時間之後,傳輸一命令信號,該預定數目個位元對應於該CRC字組中之該位元數目與該資料中之一位元數目之間之一差。
- 如請求項2之通信器件,其中該控制電路在該額外時脈之傳輸期間忽略該資料達至少一時段。
- 如請求項3之通信器件,其中該傳輸及接收電路依該經傳輸資料之一前置碼之一第二位元之一時序傳輸該命令信號。
- 如請求項1之通信器件,該控制電路進一步經組態以偵測回應於接收自該傳輸及接收電路傳輸之該資料而自該外部通信器件傳輸之一應答信號或一應答信號之一不存在之至少一者,其中當偵測一應答信號之該不存在時,該控制電路引起該傳輸及接收電路在忽略繼一應答信號之該不存在之後的預定數目個位元之後傳輸一命令信號。
- 如請求項1之通信器件,其中一同位之一第一同位位元及一第二同位位元包含於該資料中,且該錯誤偵測電路將該第一同位位元視為偶同位且將該第二同位位元視為奇同位,且藉由對自該外部通信器件接收之該資料進行一同位檢查而偵測一錯誤之該出現。
- 如請求項1之通信器件,其中該傳輸及接收電路能夠在一SDR模式中及至少一個HDR模式中傳輸該資料且接收該信號,在該SDR模式中,按一第一傳送速率進行資料通信,在該至少一個HDR模式中,按一第二傳送速率進行資料通信,該第二資料速率高於該第一資料速率。
- 如請求項7之通信器件,其中該至少一個HDR模式包含其中該傳輸及接收電路能夠通信之複數個額外模式,該複數個額外模式包含:一雙倍資料速率模式、一三元符號純匯流排模式及一三元符號舊型包含匯流排模式。
- 如請求項7之通信器件,其中該傳輸及接收電路傳輸給出用以在已經過該第一持續時間之後退出該至少一個HDR模式之一指令之一命令。
- 如請求項7之通信器件,其中該傳輸及接收電路傳輸給出用以在已經過該第一持續時間之後在該至少一個HDR模式中重新開始通信之一指令之一命令。
- 如請求項1之通信器件,其中該傳輸及接收電路經由經組態以一次一個位元地循序傳輸串列資料之一資料信號線及經組態以傳輸一預定頻率之一串列時脈之一時脈信號線進行通信。
- 如請求項11之通信器件,其中該傳輸及接收電路自緊接在接收由驅動該資料信號線之該外部通信器件傳輸之一循環冗餘檢查(CRC)字組之後的一位元驅動該資料信號線。
- 如請求項1之通信器件,其中該控制電路經組態以在該第二位元序列中之一位元數目小於該第一位元序列中之一位元數目的情況下,偵測已出現該錯誤。
- 如請求項1之通信器件,其中該控制電路經組態以在於該前置碼之該第一位元中出現一1位元錯誤的情況下,偵測已出現該錯誤。
- 如請求項1之通信器件,其中該傳輸及接收電路進行符合改良積體電路間(I3C)標準之通信。
- 一種用於一通信器件之通信方法,該方法包括: 與一外部通信器件通信; 藉由比較在繼經接收資料之一前置碼之後的一第一位元序列與對應於由該前置碼指定之一資料類型之一第二位元序列而偵測一信號中之一錯誤之一出現;及 在其中偵測一錯誤之該出現之一情況中,引起該傳輸及接收電路傳輸一時脈達對應於繼一前置碼之後的至少預定數目個位元之一持續時間。
- 一種通信系統,其包括: 一第一通信器件,其包含: 第一傳輸及接收電路,其經組態以通信,包含經由一資料信號線傳輸且接收資料及經由一時脈信號線傳輸一時脈,及 控制電路,其經組態以 藉由比較在繼經接收資料之一前置碼之後的一第一位元序列與對應於由該前置碼指定之一資料類型之一第二位元序列而偵測一信號中之一錯誤之一出現,且 在其中偵測該錯誤之該出現之一情況中,引起該第一傳輸及接收電路傳輸一時脈達對應於繼該前置碼之後的至少預定數目個位元之一持續時間;及 一第二通信器件,其包含: 第二傳輸及接收電路,其經組態以與該第一通信器件通信,包含經由該資料信號線傳輸且接收該資料及經由該時脈信號線接收該時脈; 其中該第二通信器件經組態以將該第一位元序列傳輸至該第一通信器件。
- 如請求項17之通信系統,其中當該資料之該前置碼指定一循環冗餘檢查(CRC)字組之傳輸,該CRC字組包含一符記及一CRC-5,且該控制電路在該第一位元序列之基礎上偵測一符記錯誤或一CRC錯誤之至少一者之一出現時,該傳輸及接收電路在傳輸該時脈達根據該CRC字組中之至少一位元數目之該第一持續時間及傳輸一額外時脈達對應於該CRC字組中之該位元數目與該資料中之一位元數目之間之一差之一第二持續時間之後,傳輸一命令信號。
- 如請求項17之通信系統,其中該控制電路經組態以在該第二位元序列中之一位元數目小於該第一位元序列中之一位元數目的情況下,偵測已出現該錯誤。
- 如請求項17之通信系統,其中該控制電路經組態以在於該前置碼之該第一位元中出現一1位元錯誤的情況下,偵測已出現該錯誤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016099955A JP6786871B2 (ja) | 2016-05-18 | 2016-05-18 | 通信装置、通信方法、プログラム、および、通信システム |
| JP??2016-099955 | 2016-05-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201741888A true TW201741888A (zh) | 2017-12-01 |
| TWI753907B TWI753907B (zh) | 2022-02-01 |
Family
ID=58745320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106114885A TWI753907B (zh) | 2016-05-18 | 2017-05-05 | 通信器件、通信方法、程式及通信系統 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US11791934B2 (zh) |
| EP (1) | EP3459190B1 (zh) |
| JP (1) | JP6786871B2 (zh) |
| KR (1) | KR102350137B1 (zh) |
| CN (1) | CN109075902B (zh) |
| BR (1) | BR112018073104A2 (zh) |
| ES (1) | ES2908672T3 (zh) |
| RU (1) | RU2741484C2 (zh) |
| SG (1) | SG11201808955PA (zh) |
| TW (1) | TWI753907B (zh) |
| WO (1) | WO2017199761A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI811597B (zh) * | 2020-12-18 | 2023-08-11 | 新唐科技股份有限公司 | 恢復通訊界面中斷的方法及通訊界面控制器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6828271B2 (ja) * | 2016-05-18 | 2021-02-10 | ソニー株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356984B1 (en) | 1998-06-30 | 2002-03-12 | Sun Microsystems, Inc. | Digital data processing system having a data bus and a control bus |
| US6874052B1 (en) | 2000-09-29 | 2005-03-29 | Lucent Technologies Inc. | Expansion bridge apparatus and method for an I2C bus |
| CN1313945C (zh) * | 2000-12-20 | 2007-05-02 | 汤姆森许可公司 | 用于快速的i2总线通信而隔离所选择的ic的i2c总线控制 |
| AU2003210505A1 (en) * | 2002-01-16 | 2003-09-02 | Aviom, Inc. | System and method for transmitting audio or video data using multiple levels of protection |
| US7451381B2 (en) * | 2004-02-03 | 2008-11-11 | Phonex Broadband Corporation | Reliable method and system for efficiently transporting dynamic data across a network |
| JP4416543B2 (ja) * | 2004-03-10 | 2010-02-17 | パナソニック株式会社 | データ検出装置、および多チャンネルデータ検出装置 |
| KR100778114B1 (ko) | 2006-09-18 | 2007-11-21 | 삼성전자주식회사 | 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치 |
| JP4962060B2 (ja) * | 2007-03-14 | 2012-06-27 | 富士通セミコンダクター株式会社 | パリティエラー復旧回路 |
| CN101541078B (zh) * | 2008-03-17 | 2012-11-21 | 华为技术有限公司 | 一种tdoa的估计方法、系统和装置 |
| US8194480B2 (en) * | 2009-11-19 | 2012-06-05 | Himax Technologies Limited | Method for initializing memory device |
| CN102263767B (zh) * | 2011-08-30 | 2013-12-18 | 北京北方烽火科技有限公司 | 应用于无线通信的帧同步、频偏估计方法与装置 |
| US8788756B2 (en) * | 2011-11-28 | 2014-07-22 | Xilinx, Inc. | Circuit for and method of enabling the transfer of data by an integrated circuit |
| JP6275427B2 (ja) * | 2013-09-06 | 2018-02-07 | 株式会社東芝 | メモリ制御回路およびキャッシュメモリ |
| US20150100711A1 (en) * | 2013-10-07 | 2015-04-09 | Qualcomm Incorporated | Low power camera control interface bus and devices |
| US9237467B2 (en) * | 2013-11-27 | 2016-01-12 | At&T Intellectual Property I, L.P. | Adaptive pacing of media content delivery over a wireless network |
| US20150248373A1 (en) | 2014-02-28 | 2015-09-03 | Qualcomm Incorporated | Bit allocation over a shared bus to facilitate an error detection optimization |
| US9734121B2 (en) | 2014-04-28 | 2017-08-15 | Qualcomm Incorporated | Sensors global bus |
| JP6534312B2 (ja) * | 2015-07-31 | 2019-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US20170255588A1 (en) * | 2016-03-07 | 2017-09-07 | Qualcomm Incorporated | Multiprotocol i3c common command codes |
| US11233582B2 (en) * | 2016-03-25 | 2022-01-25 | Lisnr, Inc. | Local tone generation |
| WO2017199762A1 (ja) * | 2016-05-18 | 2017-11-23 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
| JP6971538B2 (ja) * | 2016-05-18 | 2021-11-24 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
| JP6911282B2 (ja) * | 2016-05-18 | 2021-07-28 | ソニーグループ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
| JP6828271B2 (ja) * | 2016-05-18 | 2021-02-10 | ソニー株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
-
2016
- 2016-05-18 JP JP2016099955A patent/JP6786871B2/ja active Active
-
2017
- 2017-05-02 US US16/092,240 patent/US11791934B2/en active Active
- 2017-05-02 BR BR112018073104-8A patent/BR112018073104A2/pt not_active IP Right Cessation
- 2017-05-02 ES ES17724946T patent/ES2908672T3/es active Active
- 2017-05-02 SG SG11201808955PA patent/SG11201808955PA/en unknown
- 2017-05-02 KR KR1020187031445A patent/KR102350137B1/ko active Active
- 2017-05-02 CN CN201780028376.5A patent/CN109075902B/zh active Active
- 2017-05-02 RU RU2018139479A patent/RU2741484C2/ru active
- 2017-05-02 WO PCT/JP2017/017221 patent/WO2017199761A1/en not_active Ceased
- 2017-05-02 EP EP17724946.3A patent/EP3459190B1/en active Active
- 2017-05-05 TW TW106114885A patent/TWI753907B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI811597B (zh) * | 2020-12-18 | 2023-08-11 | 新唐科技股份有限公司 | 恢復通訊界面中斷的方法及通訊界面控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG11201808955PA (en) | 2018-11-29 |
| JP2017208713A (ja) | 2017-11-24 |
| TWI753907B (zh) | 2022-02-01 |
| CN109075902A (zh) | 2018-12-21 |
| WO2017199761A1 (en) | 2017-11-23 |
| RU2741484C2 (ru) | 2021-01-26 |
| CN109075902B (zh) | 2022-02-08 |
| JP6786871B2 (ja) | 2020-11-18 |
| KR20190008198A (ko) | 2019-01-23 |
| US11791934B2 (en) | 2023-10-17 |
| EP3459190A1 (en) | 2019-03-27 |
| RU2018139479A3 (zh) | 2020-07-14 |
| RU2018139479A (ru) | 2020-05-12 |
| ES2908672T3 (es) | 2022-05-03 |
| BR112018073104A2 (pt) | 2019-03-06 |
| US20190097757A1 (en) | 2019-03-28 |
| EP3459190B1 (en) | 2022-02-23 |
| KR102350137B1 (ko) | 2022-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109154925B (zh) | 通信设备、通信方法、程序和通信系统 | |
| US10721022B2 (en) | Communication apparatus, communication method, program, and communication system | |
| US20190146939A1 (en) | Communication device, communication method, program, and communication system | |
| TW201741888A (zh) | 通信器件、通信方法、程式及通信系統 | |
| US10892852B2 (en) | Communication apparatus, communication method, program, and communication system | |
| JP6903645B2 (ja) | 通信装置、通信方法、プログラム、および、通信システム |