TW201737331A

TW201737331A - 半導體裝置及其製造方法

Info

Publication number: TW201737331A
Application number: TW105137550A
Authority: TW
Inventors: 北山純一
Original assignee: 瑞薩電子股份有限公司
Priority date: 2016-01-27
Filing date: 2016-11-17
Publication date: 2017-10-16
Also published as: JP2017135246A; US20170213766A1; CN107017158A; KR20170089751A

Abstract

本發明之課題在於謀求提高半導體裝置之成品率。本發明之半導體裝置之製造方法係於在半導體基板1S之表面側形成槽DIT1後，實施自半導體基板1S之背面側研磨直至達到槽DIT1之研磨步驟。且，於藉由研磨步驟經分離之半導體基板1S之背面形成背面電極BE。

Description

半導體裝置及其製造方法

本發明係關於半導體裝置及其製造技術，例如，係關於應用於在半導體晶片之背面具有背面電極之半導體裝置且有效之技術。

於國際公開第2005/022609號(專利文獻1)，記載有一種於將黏著薄膜貼附於半導體晶圓之表面後，於半導體晶圓之背面形成金屬膜的技術。於日本專利特開2002-016021號公報(專利文獻2)及日本專利特開2014-183097號公報(專利文獻3)，記載有一種於實施半導體晶圓之背面研磨之前實施切割之所謂「先切割」相關的技術。 [先前技術文獻] [專利文獻] [專利文獻1]國際公開第2005/022609號 [專利文獻2]日本專利特開2002-016021號公報 [專利文獻3]日本專利特開2014-183097號公報

[發明所欲解決之問題] 近年來，於形成有功率電晶體之半導體晶片中，由於採用於半導體晶片之厚度方向流通電流之構造，故於半導體晶片之背面形成包含金屬膜之背面電極。又，為了降低功率電晶體之接通電阻，形成有功率電晶體之半導體晶片之薄片化正在發展。如此構成之半導體晶片例如藉由以下所示之步驟製造。即，實施半導體晶圓之背面研磨，實施半導體晶圓之薄片化後，於半導體晶圓之背面形成背面電極。然後，藉由刀片切割半導體晶圓，而將半導體晶圓單片化為複數個半導體晶片。然而，本發明者研究後明瞭，於上述之步驟中，隨著半導體晶圓之薄片化發展，半導體晶圓之切割變得困難。其理由在於：於刀片切割中，當半導體晶圓之薄片化發展時，調整刀片之面狀態之修整效果降低。再者，由於於半導體晶圓之背面形成有背面電極，故產生由構成背面電極之柔軟之金屬膜引起之刀片堵塞之故。因此，於先前之刀片切割中，逐漸難以將形成有背面電極且經薄片化之半導體晶圓單片化為複數個半導體晶片。其他課題與新穎之特徵應可自本說明書之記述及隨附圖式而明瞭。 [解決問題之技術手段] 一實施形態之半導體裝置之製造方法係於基板之表面側形成槽後，實施自基板之背面側研磨直至達到槽之研磨步驟。且，於藉由研磨步驟經分離之基板之背面形成背面電極。 [發明之效果] 根據一實施形態，可謀求提高半導體裝置之成品率。

於以下之實施形態中，為了方便起見，於有必要時，分割成複數個部分或實施形態進行說明，但除了特別明示之情形以外，其等並非相互無關係者，為一方係另一方之一部分或全部之變化例、細節、補充說明等之關係。又，於以下之實施形態中，於提及要素之數量等(包含個數、數值、量、範圍等)之情形時，除了特別明示之情形及原理上明確限定於特定之數量之情形等以外，並非限定於該特定之數量，亦可為特定之數量以上或以下。再者，於以下之實施形態中，其構成要素(亦包含要素步驟等)除了特別明示之情形及認為原理上明確為必須之情形等以外，當然未必為必須者。同樣地，於以下之實施形態中，於提及構成要素等之形狀、位置關係等時，除了特別明示之情形及認為原理上明確並非如此之情形等以外，設為包含實質上與該形狀等近似或類似者等。該情況對於上述數值及範圍亦相同。又，於用以說明實施形態之所有圖中，對相同之構件原則上標註相同之符號，並省略其重複之說明。 (實施形態1) ＜用語之說明＞於本說明書中，所謂「功率電晶體」係指如下之單位電晶體之集合體：藉由並聯連接複數個單位電晶體(單元電晶體)(例如，並聯連接數千個至數十萬個單位電晶體)，且於較單位電晶體之容許電流更大之電流中，亦實現單位電晶體之功能。例如，於單位電晶體作為開關元件發揮功能之情形時，「功率電晶體」為亦可應用於較單位電晶體之容許電流更大之電流的開關元件。尤其，於本說明書中，「功率電晶體」之用語例如作為表示包含「功率MOSFET」與「IGBT」兩者之上階概念的語句使用。＜關聯技術之說明＞首先，對關聯技術之半導體裝置之製造方法進行說明，其後，對該關聯技術中存在之應改善之事項進行說明。另，本說明書中所言之「關聯技術」係具有發明者新發現之課題之技術，而並非周知之先前技術，係意在謀求新穎之技術思想之前提技術(未周知技術)而記載之技術。如圖1所示，例如，準備包含矽之半導體基板1S(半導體晶圓WF)。然後，於半導體基板1S之表面側(元件形成面側)，形成「功率電晶體」之器件構造。尤其，於圖1中，省略形成於半導體基板1S之表面側之「功率電晶體」之器件構造之圖示，另一方面，於圖1中，圖示與「功率電晶體」之源極電性連接之源極電極SE。該源極電極SE例如由鋁膜或鋁合金膜構成，且藉由於半導體基板1S上成膜鋁膜後，使用光微影技術及蝕刻技術進行圖案化而形成。接著，如圖2所示，以覆蓋形成有源極電極SE之半導體基板1S之元件形成面之方式貼附表面保護膠帶PT1。其後，如圖3所示，例如，藉由使用研磨機，自與貼附有表面保護膠帶PT1之半導體基板1S之表面相反側之背面研磨半導體基板1S。藉此，實現半導體基板1S之薄片化。此時，於研磨之半導體基板1S之背面，藉由研磨時之應力，形成破碎層BKL1(加工應變)。若該破碎層BKL1殘存，則難以降低「功率電晶體」之磊晶層(漂移層)之接通電阻。鑑於該情況，如圖4所示，去除破碎層BKL1。具體而言，藉由使用硝氟酸之濕處理，去除破碎層BKL1(壓力消除)。接著，如圖5所示，於已去除破碎層BKL1之半導體基板1S之背面形成背面電極BE。該背面電極BE例如由鈦膜(Ti膜)、鎳膜(Ni膜)、及銀膜(Ag膜)之積層膜，或鈦膜(Ti膜)、鎳膜(Ni膜)、及金膜(Au膜)之積層膜構成，例如，可藉由使用濺鍍法而形成。然後，如圖6所示，將以覆蓋源極電極SE之方式形成之表面保護膠帶PT1自半導體基板1S剝離。接著，如圖7所示，使背面電極BE與切割膠帶DT接觸，並將半導體基板1S配置於切割膠帶DT上。其後，如圖8所示，將形成於半導體基板1S之複數個晶片區域單片化。具體而言，藉由沿著劃分複數個晶片區域之劃線區域，刀片切割半導體基板1S，而自半導體基板1S(半導體晶圓WF)取得複數個半導體晶片CHP。如此，根據關聯技術之半導體裝置之製造方法，可製造形成有背面電極BE之半導體晶片CHP。＜改善之研究＞如上所述，關聯技術之半導體裝置之製造方法係於實施半導體基板1S之薄片化與背面電極之形成後，實施切割。然而，根據本發明者之研究，隨著半導體基板1S之薄片化發展，於關聯技術所說明之方法中，判明難以進行半導體基板1S之刀片切割。尤其，於在半導體基板1S之背面形成有背面電極且半導體基板1S之厚度薄片化至40 μm以下之狀態下，實施刀片切割之情形時，切割之困難性顯著化。於以下，對其理由進行說明。例如，於刀片切割中，一面使切斷刀旋轉，一面切斷半導體基板1S。此時，被切斷刀切削之矽面相對於切斷刀發揮如磨刀石之功能。即，藉由被切斷刀切削之矽面，調整切斷刀之表面狀態，結果可於良好地維持切斷刀之狀態之狀態下，實施半導體基板1S之切割。即，被切斷刀切削之矽面具有調整切斷刀之表面狀態之調節功能，該現象被稱為修整效果。因此，為了良好地利用切斷刀切割半導體基板1S，矽面之修整效果必不可少。關於該點，於半導體基板1S之厚度較厚之情形時，由於產生足夠之矽面，故修整效果增大。鑑於該情況，於半導體基板1S之厚度較厚之情形時，可認為切割不良不會作為問題點而顯著化。然而，當半導體基板1S之厚度變薄時，無法獲得為了發揮修整效果所需之矽切斷面積，藉此修整效果降低。其結果，隨著半導體基板1S之薄片化，切割不良作為問題點而顯著化。再者，於半導體基板1S之背面形成有背面電極BE亦成為產生切割不良之一個原因。即，與構成半導體基板1S之矽相比，構成背面電極BE之金屬具有柔軟之性質。此處，本身未設想切斷刀切斷特性互不相同之較硬之矽與柔軟之金屬兩者，理由為藉由一種切斷刀，難以良好地切斷較硬之矽與柔軟之金屬兩者。此外，於以旋轉之切斷刀切斷柔軟之金屬之情形時，因金屬之柔軟度，金屬會纏附於切斷刀，結果於切斷刀產生堵塞，使切削性能降低。鑑於以上情況，出於由半導體基板1S之薄片化引起之修整效果降低、與由將用於矽之切斷之切斷刀亦兼用於背面電極BE之異種材料之切斷引起而產生堵塞等的協同因素，於關聯技術所說明之方法中，產生切割不良。即，作為切割形成有背面電極BE且經薄片化之半導體基板1S之方法，於採用關聯技術所說明之方法之情形時，存在應改善之事項。因此，於本實施形態1中，藉由實施針對關聯技術所說明之方法中存在之改善餘地的對策，實現良好地切割形成有背面電極BE且經薄片化之半導體基板1S之方法。於以下，對實施針對改善餘地之設計之本實施形態1之技術思想，一面參照圖式一面進行說明。＜實施形態1之半導體裝置之製造方法＞於以下，對本實施形態1之半導體裝置之製造方法進行說明。首先，如圖9所示，例如準備包含矽之半導體基板1S(半導體晶圓WF)。然後，於半導體基板1S之表面側(元件形成面側)形成「功率電晶體」之器件構造。半導體基板1S具有以成為邊界區域之劃線區域劃分之複數個晶片區域，且於複數個晶片區域各者形成有「功率電晶體」(半導體元件)。尤其，於圖9中，省略形成於半導體基板1S表面側之「功率電晶體」之器件構造之圖示，另一方面，於圖9中，圖示與「功率電晶體」之源極電性連接之源極電極SE。該源極電極SE例如由鋁膜或鋁合金膜構成，且藉由於半導體基板1S上成膜鋁膜後，使用光微影技術及蝕刻技術進行圖案化而形成。接著，如圖10所示，於劃分複數個晶片區域之劃線區域形成槽DIT1。具體而言，藉由將旋轉之切斷刀壓抵於劃線區域，而於劃線區域形成槽DIT1。此時，槽DIT1之剖面形狀於以元件形成面為上側觀察之情形時為倒錐形狀。即，所謂「槽DIT1之剖面形狀為倒錐形狀」係指半導體基板1S之表面(元件形成面)與槽DIT1所成之角度大於90度。換言之，所謂「槽DIT1之剖面形狀為倒錐形狀」係指槽DIT1之側面為自半導體基板1S之表面(元件形成面)至背面，向槽DIT1之寬度減小之方向傾斜之形狀。作為具體之一例，如圖10所示，槽DIT1之剖面形狀於以元件形成面為上側觀察之情形時形成為倒三角形形狀。該倒三角形形狀之槽DIT1可藉由使用具有倒三角形形狀之前端部之切斷刀而形成。另，槽DIT1之剖面形狀未限定於倒三角形形狀，例如亦可為倒梯形形狀。於該情形時，倒梯形形狀之槽DIT1可藉由使用具有倒梯形形狀之前端部之切斷刀而形成。此處，如圖10所示，藉由由切斷刀之旋轉引起之應力，必定於槽DIT1之內壁形成加工應變即破碎層BKL2。另，倒三角形形狀係作為底邊較頂點位於更上方之三角形而定義，倒梯形形狀係作為上底長度較下底長度長之梯形形狀而定義。接著，如圖11所示，將覆蓋源極電極SE之表面保護膠帶PT1貼附於形成有槽DIT1之半導體基板1S之表面。其後，如圖12所示，自半導體基板1S之背面側研磨半導體基板1S直至達到槽DIT1。藉此，半導體基板1S於經薄片化後，於研磨面達到槽DIT1之時點，單片化為複數個半導體晶片CHP1。此時，於半導體晶片CHP1之背面，藉由研磨形成破碎層BKL1。因此，如圖12所示，於各個半導體晶片CHP1中，於側面形成有破碎層BKL2，且於背面形成有破碎層BKL1。其後，如圖13所示，去除形成於各個半導體晶片CHP1背面之破碎層BKL1、與形成於貫通之槽DIT1內壁(各個半導體晶片CHP1之側面)之破碎層BKL2(加工應變去除步驟)。此時，破碎層BKL1及破碎層BKL2之去除與關聯技術不同，藉由使用氣體之電漿處理而非使用藥液之濕處理予以實施。接著，如圖14所示，於藉由背面研磨步驟分離之半導體基板1S之背面形成背面電極BE。換言之，遍及複數個半導體晶片CHP1之背面，形成背面電極BE。該背面電極BE例如由鈦膜(Ti膜)、鎳膜(Ni膜)、及銀膜(Ag膜)之積層膜，或鈦膜(Ti膜)、鎳膜(Ni膜)、及金膜(Au膜)之積層膜構成，例如，可藉由使用濺鍍法而形成。然後，如圖15所示，將以覆蓋源極電極SE之方式形成之表面保護膠帶PT1自半導體基板1S剝離後，使背面電極BE與切割膠帶DT接觸，且將單片化之複數個半導體晶片CHP1各者配置於切割膠帶DT上。接著，於本實施形態1之半導體裝置之製造方法中，實施擴大複數個半導體晶片CHP1間之間隔之擴展步驟。藉此，於形成於複數個半導體晶片CHP1各者之背面電極BE相連之情形時，藉由擴展步驟，形成於複數個半導體晶片CHP1各者之背面電極BE相互分離。另，於圖14中，圖示遍及複數個半導體晶片CHP1之背面，一體形成背面電極BE之態樣，但並未限定於此，亦有形成於複數個半導體晶片CHP1各者之背面電極BE於圖14所示之步驟(背面電極形成步驟)中已經相互分離之情形。如以上所述，根據本實施形態1之半導體裝置之製造方法，可製造形成有背面電極BE之半導體晶片CHP1。＜實施形態1之製法上之特徵＞接著，對本實施形態1之半導體裝置之製造方法之特徵點進行說明。本實施形態1之第1特徵點在於：例如，如圖13～圖14所示，於將薄片化之半導體基板1S單片化為複數個半導體晶片CHP1後，於複數個半導體晶片CHP1之背面形成背面電極BE。換言之，本實施形態1之第1特徵點在於：於形成背面電極BE之前，將經薄片化之半導體基板1S單片化為複數個半導體晶片CHP1。藉此，根據本實施形態1，例如，無須如關聯技術般對互不相同之材料即半導體基板1S與背面電極BE之切斷兼用一種切斷刀。即，根據本實施形態1，於製造形成有背面電極BE之半導體晶片CHP1時，在半導體基板1S之背面形成背面電極BE之前，將半導體基板1S單片化為複數個半導體晶片CHP1。因此，於將半導體基板1S單片化為複數個半導體晶片CHP1時，無須考慮切斷背面電極BE。即，根據本實施形態1之第1特徵點，無須切斷構成半導體基板1S之矽、與構成背面電極BE之金屬兩者，因而無須如關聯技術般以一種切斷刀切斷較硬之矽與柔軟之金屬兩者。這表示根據本實施形態1之第1特徵點，與需要以一種切斷刀切斷較硬之矽與柔軟之金屬兩者之關聯技術相比，潛藏有可提高半導體晶片CHP1之單片化步驟之製造成品率的可能性。如此，本實施形態1之第1特徵點根本上存在之基本思想並非如關聯技術般於形成背面電極BE後實施單片化步驟，而是於形成背面電極BE之前預先實施單片化步驟者。藉此，根據本實施形態1，可提高具有背面電極BE且經薄片化之半導體晶片CHP1之製造成品率。尤其，於本實施形態1中，為了將上述之第1特徵點具體化而實施各種設計，該設計點之一為本實施形態1之第2特徵點。具體而言，本實施形態1之第2特徵點在於以下方面：例如如圖10所示，藉由旋轉之切斷刀，於半導體基板1S之表面側形成槽DIT1，其後，如圖12所示，自半導體基板1S之背面側研磨半導體基板1S直至達到槽DIT1。藉此，可將半導體基板1S單片化為複數個薄片化之半導體晶片CHP1。例如，為了獲得薄片化之半導體晶片CHP1，考慮以下技術：首先，於將半導體基板1S研磨而薄片化後，藉由以旋轉之切斷刀切割薄片化之半導體基板1S，而取得經薄片化之半導體晶片CHP1。然而，於該技術中，是以旋轉之切斷刀切割經薄片化之半導體基板1S，於該構成中，無法獲得充分之修整效果。因此，於該技術中，修整效果降低會導致切割不良顯著化。針對此，於本實施形態1之第2特徵點中，首先，如圖10所示，對研磨前之較厚之半導體基板1S，藉由旋轉之切斷刀，於半導體基板1S之表面側形成槽DIT1。由此，於形成槽DIT1之步驟中，由於對較厚之半導體基板1S使用切斷刀，故可獲得充分之修整效果。接著，於本實施形態1之第2特徵點中，例如，如圖12所示，自半導體基板1S之背面側研磨半導體基板1S直至達到槽DIT1。藉此，一面將半導體基板1S薄片化，一面於研磨面最終達到槽DIT1之時點，將半導體基板1S單片化為複數個半導體晶片CHP1。如此，本實施形態1之第2特徵點為預先於表面側形成槽DIT1後，自背面側研磨半導體基板1S，藉此單片化為複數個半導體晶片CHP1者，且不存在以旋轉之切斷刀切割薄片化之半導體基板1S之步驟。該情況係指根據本實施形態1，可避免因修整效果降低而產生切割不良之可能性。即，於本實施形態1中，代替利用切斷刀切割薄片化之半導體基板1S之步驟，而採用預先於表面側形成槽DIT1後，自背面側研磨半導體基板1S之步驟。藉此，不會受利用切斷刀切削背面電極引起之堵塞之影響，可確實地提高將半導體基板1S單片化之步驟之可靠性。其結果，根據本實施形態1之第2特徵點，可獲得能夠提高經薄片化之半導體晶片CHP1之製造成品率的顯著效果。根據實施形態1之第1特徵點，於將薄片化之半導體基板1S單片化為複數個半導體晶片CHP1後，於複數個半導體晶片CHP1之背面形成背面電極BE。於該情形時，存在以下所示之研究事項。即，例如，如圖14所示，於本實施形態1之半導體裝置之製造步驟中，於以自表面側貫通於背面側之槽DIT1分離之半導體基板1S之背面形成背面電極BE。此處，背面電極BE例如藉由使用濺鍍法而形成，但由於於半導體晶片CHP1間存在由槽DIT1所產生之間隙，故背面電極BE有不僅形成於半導體晶片CHP1之背面，而通過間隙，於半導體晶片CHP1之側面亦形成有背面電極BE之虞。於該情形時，有經由形成於半導體晶片CHP1側面之未期望之背面電極BE，形成於半導體晶片CHP1表面之源極電極SE、與形成於半導體晶片CHP1背面之背面電極BE電性連接之虞。此係指導致形成於半導體晶片CHP1之「功率電晶體」之源極電極SE與背面電極BE(汲極電極)短路之可能性提高，藉此，半導體裝置之可靠性降低。即，根據本實施形態1之第1特徵點，具有可提高具有背面電極BE且經薄片化之半導體晶片CHP1之製造成品率之優點，另一方面，亦新產生於形成於半導體晶片CHP1表面之源極電極SE與形成於背面之背面電極BE之間容易產生短路不良的副作用。因此，於本實施形態1中，實施抑制該副作用之設計，該設計點為本實施形態1之第3特徵點。本實施形態1之第3特徵點在於以下方面：例如，如圖10所示，槽DIT1之剖面形狀於以元件形成面為上側觀察之情形時為倒錐形狀。具體而言，於圖10，顯示了槽DIT1之剖面形狀形成為大致倒三角形形狀之例。藉此，若自半導體基板1S之背面側研磨直至達到槽DIT1，則因槽DIT1之剖面形狀為倒錐形狀，而實現以下所示之構造。即，如圖13所示，於著眼於複數個半導體晶片CHP1中之彼此相鄰之第1半導體晶片與第2半導體晶片之情形時，第1半導體晶片之背面與第2半導體晶片之背面間之距離小於第1半導體晶片之元件形成面與第2半導體晶片之元件形成面間之距離。其結果，如圖14所示，於形成背面電極BE時，第1半導體晶片之背面與第2半導體晶片之背面之間隙變窄。該情況係指背面電極BE難以經由第1半導體晶片與第2半導體晶片間之間隙而形成於第1半導體晶片之側面、及第2半導體晶片之側面。因此，根據本實施形態1之第3特徵點，可抑制於形成於半導體晶片CHP1表面之源極電極SE與形成於背面之背面電極BE間容易產生短路不良之副作用。鑑於以上情況，藉由組合本實施形態之第1特徵點、第2特徵點及第3特徵點，可獲得能夠一面抑制源極電極SE與背面電極BE間之短路不良，一面提高經薄片化之半導體晶片CHP1之製造成品率的顯著效果。此處，自抑制源極電極SE與背面電極BE間之短路不良之觀點而言，第1半導體晶片之背面與第2半導體晶片之背面間之距離較理想為儘可能小。另一方面，將該距離設為越小，遍及複數個半導體晶片CHP1之背面形成之背面電極BE越容易一體化。於該情形時，藉由一體化之背面電極BE，阻礙複數個半導體晶片CHP1之分離。關於該點，於本實施形態1中，例如，如圖15所示，利用藉由拉伸切割膠帶DT，而擴大貼附於切割膠帶DT之複數個半導體晶片CHP1之間隔的擴展步驟。即，擴展步驟原本之功能係藉由擴大貼附於切割膠帶DT之複數個半導體晶片CHP1之間隔，而易於拾取各個半導體晶片CHP1之功能。關於該點，於本實施形態1之半導體裝置之製造方法中，利用該擴展步驟之切割膠帶DT之拉伸，將遍及複數個半導體晶片CHP1之背面一體化之背面電極BE分離。即，本實施形態1之第4特徵點在於以下方面：利用易於拾取各個半導體晶片CHP1之擴展步驟，將遍及複數個半導體晶片CHP1之背面一體化之背面電極BE分離。藉此，根據本實施形態1之第4特徵點，無須新設置將遍及複數個半導體晶片CHP1之背面一體化之背面電極BE分離的步驟。其結果，根據本實施形態1之第4特徵點，可不造成製造步驟之複雜化，而實現一體化之背面電極BE之分離。尤其於本實施形態1之第3特徵點與第4特徵點之關係中，為了抑制源極電極SE與背面電極BE間之短路不良，減小彼此相鄰之半導體晶片CHP1之背面間之距離較為有效。另一方面，當減小彼此相鄰之半導體晶片CHP1之背面間之距離時，背面電極BE易於一體化，關於該點，藉由第4特徵點，可不造成製造步驟之複雜化而實現一體化之背面電極BE之分離。因此，藉由本實施形態1之第3特徵點與第4特徵點之有機結合，可一面抑制源極電極SE與背面電極BE間之短路不良，一面容易地實現一體化之背面電極BE之分離。接著，本實施形態1之第5特徵點在於以下方面：例如，如圖12～圖13所示，於去除形成於半導體晶片CHP1背面之破碎層BKL1、與形成於槽DIT1內壁之破碎層BKL2之破碎層去除步驟中，使用利用氣體之電漿處理。例如，於關聯技術中，使用利用硝氟酸之濕處理作為破碎層去除步驟，但於本實施形態1之半導體裝置之製造方法中，難以使用該濕處理。其理由在於：例如，於圖12中，濕處理所使用之藥液浸入至槽DIT1之內部，且浸入至內部之藥液積存於槽DIT1內，而擔心對形成於半導體晶片CHP1表面之「功率電晶體」造成不良影響。即，於本實施形態1之半導體裝置之製造方法中，與關聯技術不同，於將半導體基板1S單片化為複數個半導體晶片CHP1後，實施破碎層去除步驟。鑑於該情況，於本實施形態1之半導體裝置之製造方法中，若於破碎層去除步驟使用藥液，則導致產生藥液積存於彼此相鄰之半導體晶片CHP1間之間隙的現象。因此，於本實施形態1之半導體裝置之製造方法中，不以濕處理，而以使用氣體之電漿處理實現破碎層去除步驟。於該情形時，於電漿處理中，由於使用氣體而非液體，故必定可避免液體積存於槽DIT1內之現象。其結果，根據本實施形態1，可不受由濕處理引起之不良影響，而去除形成於半導體晶片CHP1背面之破碎層BKL1、與形成於槽DIT1內壁之破碎層BKL2。藉此，根據本實施形態1之第5特徵點，藉由去除破碎層BKL1，不會對「功率電晶體」造成不良影響，且可降低「功率電晶體」之接通電阻，亦可改善矽(Si)之破壞強度。此外，藉由去除破碎層BKL2可進一步改善矽(Si)之破壞強度。＜實施形態1之半導體晶片之構造＞接著，對以上述之本實施形態1之半導體裝置之製造方法製造之半導體晶片CHP1之構造進行說明。圖16係模式性顯示本實施形態1之半導體晶片CHP1之外形形狀之剖視圖。於圖16中，本實施形態1之半導體晶片CHP1具有：表面SUR1，其形成有包含源極電極SE之「功率電晶體」(半導體元件)之構成要素；及背面SUR2，其位於表面SUR1之相反側，且形成有背面電極BE。再者，半導體晶片CHP1具有：側面SUR3，其與表面SUR1及背面SUR2各者連接；及側面SUR4，其位於側面SUR3之相反側。此時，側面SUR3包含相對於表面SUR1與背面SUR2各者傾斜之傾斜部SLP1。同樣地，側面SUR4包含相對於表面SUR1與背面SUR2各者傾斜之傾斜部SLP2。藉此，於本實施形態1之半導體晶片CHP1中，實現背面SUR2之平面面積大於表面SUR1之平面面積的構成。另，於圖16所示之本實施形態1之半導體晶片CHP1中，例如傾斜部SLP1(SLP2)與背面SUR2間所成之角度即傾斜角θ可設為25度以上85度以下。若列舉具體之一例，則於半導體晶片CHP1之厚度為40 μm左右之情形時，傾斜角θ為40°～85°左右，於半導體晶片CHP1之厚度為30 μm左右之情形時，傾斜角θ為35°～85°左右，於半導體晶片CHP1之厚度為20 μm左右之情形時，傾斜角θ為25°～85°左右。＜半導體晶片之器件構造＞接著，對形成於本實施形態1之半導體晶片CHP1之「功率電晶體」(功率MOSFET)之器件構造進行說明。於本實施形態1之半導體晶片CHP1，例如，形成有「功率電晶體」之一種即功率MOSFET。於以下，例如，對功率MOSFET之器件構造進行說明。功率MOSFET係藉由並聯連接數千個至數十萬個單位電晶體(單元電晶體)而構成，於以下所示之圖17中，列舉彼此相鄰之2個單位電晶體為例，對功率MOSFET之器件構造進行說明。圖17係顯示形成於單元形成區域之單位電晶體之器件構造之一例的剖視圖。於圖17中，例如，於包含含有磷(P)或砷(As)等n型雜質之矽之基板層SUB上形成磊晶層EPI。該磊晶層EPI例如由以導入有磷(P)或砷(As)等n型雜質之矽為主成分的半導體層構成。該基板層SUB與磊晶層EPI係作為功率MOSFET之汲極發揮功能之構成要素。另，於本實施形態1中，如圖17所示，將基板層SUB與磊晶層EPI一併稱為半導體基板1S。接著，於磊晶層EPI之表面形成有元件部。具體而言，於本實施形態1之元件部，於磊晶層EPI之表面形成有通道區域CH，且形成有貫通該通道區域CH並達到磊晶層EPI之溝槽TR。此時，於溝槽TR之內壁，形成有閘極絕緣膜GOX，於該閘極絕緣膜GOX上以埋入溝槽TR之方式形成有閘極GE。閘極絕緣膜GOX例如由氧化矽膜形成，但並未限定於此，例如亦可由較氧化矽膜介電常數更高之高介電常數膜形成。又，閘極GE例如由多晶矽膜形成。接著，於與溝槽TR鄰接之通道區域CH之表面形成有源極區域SR。且，遍及埋入有閘極GE之溝槽RE之上表面及源極區域SR上形成有絕緣膜BPSG。通道區域CH例如由導入有硼(B)等p型雜質之半導體區域構成，源極區域SR例如由導入有磷(P)或砷(As)等n型雜質之半導體區域構成。接著，於彼此相鄰之溝槽TR間，形成有貫通絕緣膜BPSG及源極區域SR且達到通道區域CH之槽，於該槽之底部形成有體接觸區域BC。該體接觸區域BC例如由導入有硼(B)等p型雜質之半導體區域構成，且體接觸區域BC之雜質濃度高於通道區域CH之雜質濃度。接著，以埋入底部形成有體接觸區域BC之槽之方式形成有障壁導體膜BCF1及包含鎢膜之插塞PLG1，且於包含插塞PLG1上之絕緣膜BPSG上形成有障壁導體膜BCF2及包含鋁合金膜之源極電極SE。藉此，源極電極SE與源極區域SR電性連接，且亦經由體接觸區域BC而與通道區域CH電性連接。此時，體接觸區域BC具有確保與插塞PLG1歐姆接觸之功能，且藉由存在該體接觸區域BC，源極區域SR與通道區域CH以同電位電性連接。因此，可抑制將源極區域SR設為射極區域，將通道區域CH設為基極區域，且將磊晶層EPI設為集極區域之寄生npn雙極電晶體之接通動作。即，源極區域SR與通道區域CH以同電位電性連接係指於寄生npn雙極電晶體之射極區域與基極區域間不會產生電位差，藉此，可抑制寄生npn雙極電晶體之接通動作。接著，如圖17所示，於基板層SUB之背面，形成有背面電極BE。如以上所述，於本實施形態1之半導體晶片CHP1之內部形成有功率MOSFET之器件構造。另，於形成於半導體晶片CHP1內部之功率MOSFET中，藉由n型半導體層即磊晶層EPI、與p型半導體層即通道區域CH，形成有寄生二極體即體二極體。即，於磊晶層EPI與通道區域CH之間，形成有將通道區域CH設為陽極且將磊晶層EPI設為陰極之pn接合二極體即體二極體。＜實施形態1之半導體裝置之封裝構造＞接著，對本實施形態1之半導體裝置PKG1之封裝構造進行說明。圖18係模式性顯示本實施形態1之半導體裝置PKG1之剖視圖。於圖18中，本實施形態1之半導體裝置PKG1具有相互分隔之引線LD1及引線LD2、及晶片搭載部TAB。且，於晶片搭載部TAB上，隔著焊錫材料(接著材料)SF搭載有半導體晶片CHP1。尤其，於半導體晶片CHP1之背面，形成有背面電極BE，該背面電極BE與焊錫材料SF直接接觸。另一方面，於半導體晶片CHP1之表面，形成有與形成於半導體晶片CHP1之功率MOSFET之源極電性連接之源極電極(源極焊墊)SE、及與功率MOSFET之閘極電極電性連接之閘極焊墊GP。且，如圖18所示，以覆蓋源極電極SE及閘極焊墊GP之方式，例如形成有包含氧化矽膜或氮化矽膜之表面保護膜PAS，於該表面保護膜PAS之一部分區域，形成有開口部。且，例如如圖18所示，閘極焊墊GP藉由導線W與引線LD1電性連接。另，同樣地，源極電極SE亦藉由導線W與另一引線LD2電性連接。接著，如圖18所示，以覆蓋半導體晶片CHP1及導線W之方式，例如形成有包含環氧樹脂之密封體MR。如以上所述，形成本實施形態1之半導體裝置PKG1。＜實施形態1之構造上之特徵＞本實施形態1之半導體晶片CHP1之構造上之特徵點在於以下方面：例如如圖16所示，半導體晶片CHP1之側面SUR3具有傾斜部SLP1，且半導體晶片CHP1之側面SUR4具有傾斜部SLP2。藉此，如圖16所示，本實施形態1之半導體晶片CHP1之剖面形狀為大致梯形形狀，而實現半導體晶片CHP1之背面SUR2之平面面積大於表面SUR1之平面面積的構造。該構造上之特徵點係基本上藉由採用上述之本實施形態1之半導體裝置之製造方法(圖9～圖15)而必定形成者，但根據該特徵點，於構造上亦有特有之優點。於以下，對由該特徵點帶來之構造上之優點進行說明。首先，第1優點係藉由本實施形態1之構造上之特徵點，例如，如圖16所示，半導體晶片CHP1之表面SUR1與側面(SUR3、SUR4)所成之角度為鈍角(大於90°之角度)而獲得。例如，半導體晶片CHP1之碎屑為造成半導體晶片CHP1不良之一個原因，但該碎屑係相較於角部(角隅部)之角度為大於90°之鈍角，於角部之角度為小於90°之銳角時更容易產生。關於該點，於本實施形態1中，如圖16所示，半導體晶片CHP1之表面SUR1側之角部之角度為鈍角。該情形係指抑制半導體晶片CHP1之表面SUR1側之角部之碎屑。尤其，由於於半導體晶片CHP1之表面側，形成有功率MOSFET之元件部，故半導體晶片CHP1之表面SUR1側之角部之碎屑直接關係到功率MOSFET之不良。即，半導體晶片CHP1之表面SUR1側之角部之碎屑對功率MOSFET造成極大之不良影響。因此，抑制半導體晶片CHP1之表面SUR1側之角部之碎屑顯得尤為重要。關於該點，根據本實施形態1之構造上之特徵點，如圖16所示，表面SUR1側之角部之角度為鈍角，結果有效地抑制半導體晶片CHP1之表面SUR1側之角部之碎屑。另一方面，於本實施形態1之半導體晶片CHP1中，背面SUR2側之角部之角度為銳角，而恐會產生背面SUR2側之角部之碎屑。關於該點，由於半導體晶片CHP1之背面SUR2側與功率MOSFET之元件部隔開，故背面SUR2側之角部之碎屑對功率MOSFET賦予之影響較小，不會成為太大問題。相較於其，抑制半導體晶片CHP1之表面SUR1側之角部之碎屑更為重要。鑑於以上情況，根據本實施形態1之半導體晶片CHP1，由於大幅地抑制會對功率MOSFET賦予致命傷害之表面SUR1側之角部的碎屑，故可獲得能夠提供可靠性較高之半導體裝置之優點。接著，第2優點為可謀求提高溫度循環耐量之點。例如，半導體晶片CHP1最終係組入於圖18所示之封裝構造體(半導體裝置PKG1)。因此，為了保證可靠性，會對半導體裝置PKG1實施溫度循環試驗等，而將該試驗合格之良品出貨。此處，於溫度循環試驗中，由於構成圖18所示之密封體MR之樹脂膨脹、收縮，故會對由密封體MR覆蓋之半導體晶片CHP1施加應力。尤其對於半導體晶片CHP1之角部(端部)容易施加較大之應力。關於該點，於本實施形態1之半導體晶片CHP1中，由於表面SUR1側之角部之角度為鈍角，故施加於表面SUR1側之角部之應力被分散。因此，於本實施形態1之半導體晶片CHP1中，即便於溫度循環試驗中產生密封體MR之膨脹、收縮，亦可降低施加於半導體晶片CHP1之應力。這表示根據本實施形態1之半導體晶片CHP1，可提高溫度循環耐量，藉此，可降低成為不良品之半導體裝置PKG1。因此，根據本實施形態1之半導體裝置PKG1，可謀求提高製造成品率，藉此，亦可削減半導體裝置PKG1之製造成本。接著，第3優點為如下之點：如圖16所示，由於半導體晶片CHP1之背面SUR2之尺寸大於半導體晶片CHP1之表面SUR1之尺寸，故可提高散熱效率。具體而言，如圖18所示，半導體晶片CHP1配置於晶片搭載部TAB上。此處，於半導體晶片CHP1，形成有功率MOSFET，由於於功率MOSFET流通大電流，故半導體晶片CHP1有容易發熱之特性。且，當半導體晶片CHP1發熱，半導體晶片CHP1之溫度上升時，會造成功率MOSFET之熱失控。因此，為了確保形成於半導體晶片CHP1之功率MOSFET之穩定動作，重點在於提高來自半導體晶片CHP1之散熱效率。就該點，根據本實施形態1之構造上之特徵點，半導體晶片CHP1之背面SUR2之面積增大。這表示例如如自圖18可知般，半導體晶片CHP1與晶片搭載部TAB之接觸面積增大。尤其，由於晶片搭載部TAB由傳熱率較高之金屬材料構成，故半導體晶片CHP1與晶片搭載部TAB之接觸面積增大係指僅如此即可提高自半導體晶片CHP1向晶片搭載部TAB之散熱效率。因此，根據本實施形態1，可提高半導體晶片CHP1中產生之熱之散熱效率。其結果，根據本實施形態1，可獲得能夠提高半導體裝置PKG1之可靠性之顯著效果。另，根據本實施形態1之半導體晶片CHP1，圖16所示之傾斜角θ為銳角(小於90°之角度)，但根據以下所示之理由，較理想為傾斜角θ不過小。其原因為，作為第1理由，當傾斜角θ過小時，於圖18中，於將半導體晶片CHP1搭載於晶片搭載部TAB上時，介隔於半導體晶片CHP1與晶片搭載部TAB間之焊錫材料SF容易沿著圖16所示之傾斜部(SLP1、SLP2)上行。即，藉由上行之焊錫材料SF，形成於背面SUR2之背面電極BE、與形成於表面SUR1之源極電極SE間產生短路不良，故較理想為傾斜角θ不過小。再者，作為第2理由，當傾斜角θ過小時，表面SUR1之尺寸減小，表面SUR1之尺寸減小係指半導體基板1S(半導體晶圓WF)中劃線區域之尺寸增大，該情況係指可自半導體基板1S取得之半導體晶片CHP1之數量較少。即，當傾斜角θ過小時，可自半導體基板1S(半導體晶圓WF)取得之半導體晶片CHP1減少，結果，難以謀求半導體晶片CHP1之製造成本之削減。鑑於以上情況，較理想為半導體晶片CHP1之傾斜角θ不過小。＜變化例1＞接著，對實施形態1之變化例1進行說明。尤其，以實施形態1與本變化例1之不同點為中心進行說明。於實施形態1之半導體裝置之製造方法中，例如，如圖10所示，形成於半導體基板1S之表面側之槽DIT1之剖面形狀形成為倒三角形形狀，相對於此，於本變化例1之半導體裝置之製造方法中，如圖19所示，槽DIT2之剖面形狀由組合倒三角形形狀與垂直形狀之形狀構成。即，以本變化例1之半導體裝置之製造方法形成之槽DIT2之剖面形狀以包含於以元件形狀面為上側觀察之情形時為倒錐形狀之形狀、與相對於半導體基板1S之表面垂直之垂直形狀之方式構成。此為依據圖19所示之切斷刀DS之前端形狀者。即，藉由變更切斷刀DS之前端形狀，可形成具有圖10所示之剖面形狀之槽DIT1，或形成具有圖19所示之剖面形狀之槽DIT2。＜變化例1之半導體晶片之構造＞圖20係顯示以本變化例1之半導體裝置之製造方法製造之半導體晶片CHP2之模式性構造的剖視圖。如圖20所示，本變化例1之半導體晶片CHP2具有：側面SUR3，其與表面SUR1及背面SUR2各者連接；及側面SUR4，其位於側面SUR3之相反側。此時，側面SUR3由相對於表面SUR1垂直之垂直形狀部VER1、與相對於背面SUR2傾斜之傾斜部SLP1構成。同樣地，側面SUR4由相對於表面SUR1垂直之垂直形狀部VER2、與相對於背面SUR2傾斜之傾斜部SLP2構成。且，於本變化例1之半導體晶片CHP2中，例如傾斜部SLP1(SLP2)與背面SUR2之間所成之角度即傾斜角θ可設為10度以上40度以下。若列舉具體之一例，則於半導體晶片CHP2之厚度為40 μm左右之情形時，傾斜角θ為20°～40°左右，於半導體晶片CHP2之厚度為30 μm左右之情形時，傾斜角θ為15°～35°左右，於半導體晶片CHP2之厚度為20 μm左右之情形時，傾斜角θ為10°～25°左右。＜變化例1所特有之特徵＞本變化例1之半導體晶片CHP2所特有之特徵點在於以下方面：例如，如圖20所示，側面SUR3由傾斜部SLP1與垂直形狀部VER1構成，且，側面SUR4由傾斜部SLP2與垂直形狀部VER2構成。藉此，例如，如圖18所示之實施形態1之封裝構造般，與將半導體晶片CHP1隔著焊錫材料SF搭載於晶片搭載部TAB上之構成相同，於本變化例1之封裝構造中，亦將半導體晶片CHP2隔著焊錫材料SF搭載於晶片搭載部TAB上。此時，根據本變化例1所特有之特徵點，側面SUR3(SUR4)具有垂直形狀部VER1(VER2)。因此，例如，於將半導體晶片CHP2隔著焊錫材料SF搭載於晶片搭載部TAB上時，即便超出之焊錫材料SF沿著側面SUR3(SUR4)之傾斜部SLP1(SLP2)上行，藉由垂直形狀部VER1(VER2)，亦可抑制焊錫材料SF之進一步上行。其結果，根據本變化例1，可抑制於側面SUR3(SUR4)上行之焊錫材料SF達到表面SUR1，藉此，可抑制經由焊錫材料SF之背面電極BE與源極電極SE之短路不良。＜變化例2＞接著，對實施形態1之變化例2進行說明。於本變化例2之半導體裝置之製造方法中，例如，如圖21所示，減小形成於半導體基板1S表面側(圖21中之下側之面)之槽DIT3之寬度(Kerf寬度)。藉此，如圖21所示，於半導體基板1S之背面(圖21之上表面)形成背面電極BE時，由於槽DIT3由背面電極BE堵塞，故可抑制於槽DIT3之側面形成背面電極BE。即，於本變化例2中，所謂「減小槽DIT3之寬度」係指將槽DIT3之寬度減小至以背面電極BE堵塞之程度。藉此，根據本變化例2，可抑制由在槽DIT3之側面形成背面電極BE引起之短路不良。若要說明如此構成之本變化例2之半導體裝置之製造方法之概要則如下所述。即，於本變化例2之半導體裝置之製造方法中，形成於半導體基板1S之槽DIT3之剖面形狀由相對於半導體基板1S之表面垂直之垂直形狀部構成。且，藉由自半導體基板1S之背面側研磨半導體基板1S直至達到槽DIT3，而將複數個晶片區域單片化為複數個半導體晶片CHP3。其後，於分離之半導體基板1S之背面形成背面電極BE。此時形成之背面電極BE堵塞槽DIT3，且相對於分離之半導體基板1S之背面一體形成。接著，本變化例2之半導體裝置之製造方法進而具有擴大複數個半導體晶片CHP3間之間隔之擴展步驟。其結果，複數個半導體晶片CHP3各者以形成於複數個半導體晶片CHP3各者背面之背面電極BE相互連接，但藉由其後之擴展步驟，複數個半導體晶片CHP3各者相互分離。根據如此構成之本變化例2之半導體裝置之製造方法，減小槽DIT3之寬度(Kerf寬度)，結果可減小半導體基板1S(半導體晶圓)之劃線區域之寬度。該情況係指可降低劃線區域之相對於半導體基板1S全部面積之佔有面積，該情況係指可增多能夠自半導體基板1S(半導體晶圓)取得之半導體晶片CHP3之收穫量。因此，根據本變化例2之半導體裝置之製造方法，可降低半導體裝置之製造成本。 (實施形態2) ＜實施形態2之半導體裝置之製造方法＞接著，對本實施形態2之半導體裝置之製造方法，一面參照圖式一面進行說明。首先，如圖22所示，例如，準備包含矽之半導體基板1S(半導體晶圓WF)。然後，於半導體基板1S之表面側(元件形成面側)，形成「功率電晶體」之器件構造。半導體基板1S具有以成為邊界區域之劃線區域劃分之複數個晶片區域，且於複數個晶片區域各者形成有「功率電晶體」(半導體元件)。尤其，於圖22中，省略形成於半導體基板1S表面側之「功率電晶體」之器件構造之圖示，另一方面，於圖22中，圖示與「功率電晶體」之源極電性連接之源極電極SE。該源極電極SE例如由鋁膜或鋁合金膜構成，且藉由於半導體基板1S上成膜鋁膜後，使用光微影技術及蝕刻技術進行圖案化而形成。接著，如圖23所示，於形成有源極電極SE之半導體基板1S之表面，貼附表面保護膠帶PF1。其後，如圖24所示，自半導體基板1S之背面側將半導體基板1S研磨至第1厚度。例如，第1厚度為100 μm～600 μm左右。此時，如圖24所示，於半導體基板1S之背面，形成由研磨引起之破碎層BKL3。然後，如圖25所示，於劃分複數個晶片區域之邊界區域之半導體基板1S內部形成改質層RFL。具體而言，改質層RFL可藉由自半導體基板1S之背面側對半導體基板1S之內部照射雷射光而形成。接著，如圖26所示，自半導體基板1S之背面側將半導體基板1S研磨至第2厚度。藉此，產生以改質層RFL為起點之劈裂，而將複數個晶片區域單片化為複數個半導體晶片CHP4。即，於圖26中，當自半導體基板1S之背面側實施研磨時，藉由研磨時之壓力，產生以改質層RFL為起點之劈裂，半導體基板1S藉由劈裂面CVF而分離。又，於分離之半導體基板1S之背面，藉由研磨形成破碎層BKL4。另，於該時點，改質層RFL本身藉由研磨而去除。即，於經單片化之半導體晶片CHP4，不會殘留改質層RFL。接著，如圖27所示，去除形成於藉由劈裂面CVF分離之半導體基板1S之背面的破碎層BKL4。具體而言，破碎層去除步驟係藉由使用氣體之電漿處理而實施。如此，於本實施形態2中，藉由於破碎層去除步驟亦不使用濕處理，可防止藥液侵入劈裂面CVF，藉此，可抑制形成於半導體基板1S之「功率電晶體」之不良。其後，如圖28所示，形成遍及複數個半導體晶片CHP4背面一體化之背面電極BE。然後，如圖29所示，使背面電極BE與切割膠帶DT接觸，並將以背面電極BE相連之複數個半導體晶片CHP4配置於切割膠帶DT上。接著，如圖30所示，藉由拉伸切割膠帶DT，擴大複數個半導體晶片CHP4間之間隔，而將一體化之背面電極BE分離為複數個半導體晶片CHP4之每一者。如以上所述，可取得本實施形態2之半導體晶片CHP4。＜實施形態2之製法上之特徵＞根據本實施形態2之半導體裝置之製造方法，可獲得以下所示之優點。即，如圖27所示，根據本實施形態2之半導體裝置之製造方法，藉由劈裂面CVF，將半導體基板1S單片化為複數個半導體晶片CHP4。藉此，不會使複數個半導體晶片CHP4之間產生間隙，而可將複數個半導體晶片CHP4單片化。鑑於該情況，根據本實施形態2，例如，於圖28所示之背面電極形成步驟中，可防止背面電極BE迴繞至半導體晶片CHP4之側面。因此，根據本實施形態2之半導體裝置之製造方法，可防止由在側面亦形成背面電極BE引起之半導體晶片CHP4之背面電極BE與源極電極SE間之短路不良，藉此，可提高半導體裝置之可靠性。又，根據本實施形態2，由於藉由劈裂而將半導體晶片CHP4單片化，故可減小半導體基板1S之劃線區域，結果可使自半導體基板1S取得之半導體晶片CHP4之個數增加。因此，根據本實施形態2，可削減半導體裝置之製造成本。再者，根據本實施形態2之半導體裝置之製造方法，由於藉由研磨至第2厚度之研磨步驟去除改質層RFL，故於半導體晶片CHP4之內部未殘存改質層RFL。藉此，可抑制由改質層RFL引起之矽(Si)之機械強度降低。＜實施形態2之構造上之特徵＞根據上述之本實施形態2之半導體裝置之製造方法，可取得以下所示之構造之半導體晶片CHP4。即，本實施形態2之半導體晶片CHP4具有：表面，其形成有「功率電晶體」(半導體元件)；背面，其位於表面之相反側，且形成有背面電極；第1側面，其與表面及背面各者連接；第2側面，其位於第1側面之相反側；第3側面，其與第1側面及第2側面各者連接；及第4側面，其位於第3側面之相反側。此處，第1側面及第2側面各者由劈裂面構成，第3側面及第4側面各者由劈裂面構成。藉此，根據本實施形態2之半導體晶片CHP4，可提高半導體晶片CHP4之機械強度。其理由在於：由劈裂面形成半導體晶片CHP4之側面(第1側面～第4側面)，結果未形成弱化機械強度之因素即破碎層。尤其，於半導體晶片CHP4之薄片化發展之情形時，半導體晶片CHP4之機械強度強烈依存於半導體晶片CHP4之側面之強度。關於該點，根據本實施形態2之半導體晶片CHP4，由於由機械強度較強之劈裂面形成半導體晶片CHP4之所有側面，故即便於半導體晶片CHP4之薄片化發展之情形，亦可提高半導體晶片CHP4之機械強度。鑑於該情況，根據本實施形態2，可提高半導體裝置之可靠性。另，本實施形態2之技術思想未限定於使用包含矽之半導體基板1S之情形，例如，亦可廣泛應用於使用包含以氮化鎵(GaN)為代表之化合物半導體之半導體基板1S之情形。尤其，由於以氮化鎵(GaN)為代表之化合物半導體為直接遷移半導體，故適於製造發光效率較高之半導體雷射。且，於半導體雷射中，由於為了構成共振器而使用劈裂面，故由劈裂面構成半導體晶片之側面之本實施形態2之技術思想為在暗藏亦可應用於製造形成有半導體雷射之半導體晶片之可能性的方面有用之技術思想。以上，基於其實施形態而具體地說明由本發明者完成之發明，但本發明並非限定於上述實施形態，當然可於不脫離其主旨之範圍內進行各種變更。＜實施形態之技術思想之有用性＞實施形態之技術思想係提供一種於先前之刀片切割中難以實現之「經薄片化且形成有背面電極之半導體晶片」之單片化技術者。因此，根據實施形態之技術思想，例如，可與形成有「功率電晶體」之半導體晶片之薄片化對應，結果可實現接通電阻較低之「功率電晶體」。尤其，於形成有「功率電晶體」之半導體晶片中，於半導體基板上形成有磊晶層，為了降低接通電阻，而進行提高半導體基板之雜質濃度之事宜。然而，於使用以300 mm晶圓為代表之大口徑半導體晶圓之情形時，由於雜質濃度不均之影響增大，故難以實現高濃度之半導體晶圓。因此，於該情形時，需要藉由薄化「半導體基板+磊晶層」之厚度而降低接通電阻，於該點上，提供一種於先前之刀片切割中難以實現之「經薄片化且形成有背面電極之半導體晶片」之單片化技術的技術思想之有用性增大。再者，根據實施形態之技術思想，亦可實現一種不殘留半導體基板之所謂「無基板晶片」。尤其，即便於使用難以實現高濃度之半導體晶圓之大口徑半導體晶圓之情形時，若利用實施形態之技術思想，亦可實現「無基板晶片」。即，根據實施形態之技術思想，即便不使用高濃度之半導體晶圓，亦可使用大口徑半導體晶圓，且利用「無基板晶片」化而實現接通電阻降低。其結果，實施形態之技術思想為如下之技術思想：於暗藏可以低製造成本實現形成有接通電阻較低之高性能之「功率電晶體」的半導體晶片之可能性之方面有用性較高。上述實施形態包含以下之形態。 (附記) 一種半導體裝置，其具備半導體晶片，且上述半導體晶片具有：表面，其形成有半導體元件；背面，其位於上述表面之相反側，且形成有背面電極；第1側面，其與上述表面及上述背面各者連接；第2側面，其位於上述第1側面之相反側；第3側面，其與上述第1側面及上述第2側面各者連接；及第4側面，其位於上述第3側面之相反側；且上述第1側面及上述第2側面各者由劈裂面構成；上述第3側面及上述第4側面各者由劈裂面構成。

1S‧‧‧半導體基板 BC‧‧‧體接觸區域 BCF1‧‧‧障壁導體膜 BCF2‧‧‧障壁導體膜 BE‧‧‧背面電極 BKL1‧‧‧破碎層 BKL2‧‧‧破碎層 BKL3‧‧‧破碎層 BKL4‧‧‧破碎層 BPSG‧‧‧絕緣膜 CH‧‧‧通道區域 CHP‧‧‧半導體晶片 CHP1‧‧‧半導體晶片 CHP2‧‧‧半導體晶片 CHP3‧‧‧半導體晶片 CHP4‧‧‧半導體晶片 CVF‧‧‧劈裂面 DIT1‧‧‧槽 DIT2‧‧‧槽 DIT3‧‧‧槽 DS‧‧‧切斷刀 DT‧‧‧切割膠帶 EPI‧‧‧磊晶層 GE‧‧‧閘極 GOX‧‧‧閘極絕緣膜 GP‧‧‧閘極焊墊 LD1‧‧‧引線 LD2‧‧‧引線 MR‧‧‧密封體 PAS‧‧‧表面保護膜 PKG1‧‧‧半導體裝置 PLG1‧‧‧插塞 PT1‧‧‧表面保護膠帶 RFL‧‧‧改質層 SE‧‧‧源極電極 SF‧‧‧焊錫材料 SLP1‧‧‧傾斜部 SLP2‧‧‧傾斜部 SR‧‧‧源極區域 SUB‧‧‧基板層 SUR1‧‧‧表面 SUR2‧‧‧背面 SUR3‧‧‧側面 SUR4‧‧‧側面 TAB‧‧‧晶片搭載部 TR‧‧‧溝槽 VER1‧‧‧垂直形狀部 VER2‧‧‧垂直形狀部 W‧‧‧導線 WF‧‧‧半導體晶圓 θ‧‧‧傾斜角

圖1係顯示關聯技術之半導體裝置之製造步驟之剖視圖。圖2係顯示緊接圖1之半導體裝置之製造步驟之剖視圖。圖3係顯示緊接圖2之半導體裝置之製造步驟之剖視圖。圖4係顯示緊接圖3之半導體裝置之製造步驟之剖視圖。圖5係顯示緊接圖4之半導體裝置之製造步驟之剖視圖。圖6係顯示緊接圖5之半導體裝置之製造步驟之剖視圖。圖7係顯示緊接圖6之半導體裝置之製造步驟之剖視圖。圖8係顯示緊接圖7之半導體裝置之製造步驟之剖視圖。圖9係顯示實施形態1之半導體裝置之製造步驟之剖視圖。圖10係顯示緊接圖9之半導體裝置之製造步驟之剖視圖。圖11係顯示緊接圖10之半導體裝置之製造步驟之剖視圖。圖12係顯示緊接圖11之半導體裝置之製造步驟之剖視圖。圖13係顯示緊接圖12之半導體裝置之製造步驟之剖視圖。圖14係顯示緊接圖13之半導體裝置之製造步驟之剖視圖。圖15係顯示緊接圖14之半導體裝置之製造步驟之剖視圖。圖16係顯示實施形態1之半導體晶片之外形形狀之剖視圖。圖17係顯示形成於單元形成區域之單位電晶體之器件構造之一例的剖視圖。圖18係顯示實施形態1之半導體裝置之剖視圖。圖19係顯示變化例1之半導體裝置之製造步驟之剖視圖。圖20係顯示以變化例1之半導體裝置之製造方法製造之半導體晶片之構造的剖視圖。圖21係顯示變化例2之半導體裝置之製造步驟之剖視圖。圖22係顯示實施形態2之半導體裝置之製造步驟之剖視圖。圖23係顯示緊接圖22之半導體裝置之製造步驟之剖視圖。圖24係顯示緊接圖23之半導體裝置之製造步驟之剖視圖。圖25係顯示緊接圖24之半導體裝置之製造步驟之剖視圖。圖26係顯示緊接圖25之半導體裝置之製造步驟之剖視圖。圖27係顯示緊接圖26之半導體裝置之製造步驟之剖視圖。圖28係顯示緊接圖27之半導體裝置之製造步驟之剖視圖。圖29係顯示緊接圖28之半導體裝置之製造步驟之剖視圖。圖30係顯示緊接圖29之半導體裝置之製造步驟之剖視圖。

1S‧‧‧半導體基板

BE‧‧‧背面電極

CHP1‧‧‧半導體晶片

DIT1‧‧‧槽

PT1‧‧‧表面保護膠帶

SE‧‧‧源極電極

Claims

一種半導體裝置之製造方法，其包含以下步驟： (a)於具有複數個晶片區域之基板之表面側形成元件； (b)於劃分上述複數個晶片區域之邊界區域形成槽； (c)自上述基板之背面側研磨上述基板直至達到上述槽；及 (d)於藉由上述(c)步驟經分離之上述基板之上述背面形成背面電極。
如請求項1之半導體裝置之製造方法，其中上述(b)步驟中形成之上述槽之剖面形狀包含於以上述基板之上述表面為上側觀察之情形時為倒錐形狀之形狀；且於上述(c)步驟中，將上述複數個晶片區域單片化為複數個半導體晶片。
如請求項2之半導體裝置之製造方法，其中於以上述基板之上述表面為上側觀察之情形時，上述槽之剖面形狀呈倒梯形形狀、或倒三角形形狀。
如請求項2之半導體裝置之製造方法，其中於著眼於上述(c)步驟中經單片化之上述複數個半導體晶片中之彼此相鄰之第1半導體晶片與第2半導體晶片之情形時，上述第1半導體晶片之背面與上述第2半導體晶片之背面間之距離小於上述第1半導體晶片之元件形成面與上述第2半導體晶片之元件形成面間之距離。
如請求項2之半導體裝置之製造方法，其中於上述(d)步驟中，形成於上述複數個半導體晶片各者之上述背面電極相互分離。
如請求項2之半導體裝置之製造方法，其中於上述(d)步驟之後，上述半導體裝置之製造方法進而具有擴展步驟，該擴展步驟係擴大上述複數個半導體晶片間之間隔；且於上述(d)步驟中，於形成於上述複數個半導體晶片各者之上述背面電極相連之情形時，藉由上述擴展步驟，將形成於上述複數個半導體晶片各者之上述背面電極相互分離。
如請求項2之半導體裝置之製造方法，其中於上述(c)步驟之後、且上述(d)步驟之前，上述半導體裝置之製造方法具有加工應變去除步驟，該加工應變去除步驟係去除形成於經分離之上述基板之上述背面及上述槽之側面的加工應變。
如請求項7之半導體裝置之製造方法，其中於上述加工應變去除步驟中，使用電漿處理。
如請求項2之半導體裝置之製造方法，其中上述槽之側面與上述背面間所成之角度即傾斜角為25°以上且85°以下。
如請求項1之半導體裝置之製造方法，其中上述元件為功率電晶體。
如請求項1之半導體裝置之製造方法，其中上述(b)步驟中形成之上述槽之剖面形狀包含：於以上述基板之上述表面為上側觀察之情形時為倒錐形狀之形狀、及相對於上述基板之上述表面垂直之垂直形狀。
如請求項11之半導體裝置之製造方法，其中上述槽之側面與上述背面間所成之角度即傾斜角為10°以上且40°以下。
如請求項1之半導體裝置之製造方法，其中上述(b)步驟中形成之上述槽之剖面形狀由相對於上述基板之上述表面垂直之垂直形狀部構成；於上述(c)步驟中，將上述複數個晶片區域單片化為複數個半導體晶片；於上述(d)步驟之後，上述半導體裝置之製造方法進而具有擴展步驟，該擴展步驟係擴大上述複數個半導體晶片間之間隔；且上述(c)步驟中經單片化之上述複數個半導體晶片各者係於上述(d)步驟中，以形成於上述複數個半導體晶片各者之背面之上述背面電極相互連接，其後，藉由上述擴展步驟，將上述複數個半導體晶片各者相互分離。
一種半導體裝置之製造方法，其包含以下步驟： (a)於具有複數個晶片區域之基板之表面側形成元件； (b)自上述基板之背面側，將上述基板研磨至第1厚度； (c)於上述(b)步驟之後，於要劃分上述複數個晶片區域之邊界區域中之上述基板內部形成改質層； (d)於上述(c)步驟之後，藉由自上述基板之上述背面側將上述基板研磨至第2厚度，而產生以上述改質層為起點之劈裂，並將上述複數個晶片區域單片化為複數個半導體晶片； (e)於上述(d)步驟後，形成遍及上述複數個半導體晶片之背面一體化之背面電極；及 (f)於上述(e)步驟後，藉由擴大上述複數個半導體晶片間之間隔，而將一體化之上述背面電極分離為各個上述複數個半導體晶片。
如請求項14之半導體裝置之製造方法，其中於上述(c)步驟中，自上述基板之上述背面側對上述基板照射雷射光。
如請求項14之半導體裝置之製造方法，其中於上述(d)步驟中，藉由將上述基板研磨至上述第2厚度，而將上述改質層自上述基板去除。
一種半導體裝置，其具備半導體晶片，且上述半導體晶片具有：表面，其形成有半導體元件；及背面，其位於上述表面之相反側，且形成有背面電極；且上述背面之平面面積大於上述表面之平面面積。
如請求項17之半導體裝置，其中上述半導體晶片具有：第1側面，其與上述表面及上述背面各者連接；及第2側面，其位於上述第1側面之相反側；且上述第1側面包含相對於上述表面與上述背面各者傾斜之第1傾斜部；上述第2側面包含相對於上述表面與上述背面各者傾斜之第2傾斜部。
如請求項17之半導體裝置，其中上述半導體晶片具有：第1側面，其與上述表面及上述背面各者連接；及第2側面，其位於上述第1側面之相反側；且上述第1側面包含以下構成：第1垂直形狀部，其相對於上述表面垂直；及第1傾斜部，其相對於上述背面傾斜；且上述第2側面包含以下構成：第2垂直形狀部，其相對於上述表面垂直；及第2傾斜部，其相對於上述背面傾斜。