TW201721816A - 半導體封裝以及其之製造方法 - Google Patents
半導體封裝以及其之製造方法 Download PDFInfo
- Publication number
- TW201721816A TW201721816A TW106103673A TW106103673A TW201721816A TW 201721816 A TW201721816 A TW 201721816A TW 106103673 A TW106103673 A TW 106103673A TW 106103673 A TW106103673 A TW 106103673A TW 201721816 A TW201721816 A TW 201721816A
- Authority
- TW
- Taiwan
- Prior art keywords
- interposer
- circuit pattern
- semiconductor package
- semiconductor
- substrate
- Prior art date
Links
Classifications
-
- H10W70/69—
-
- H10W72/0198—
-
- H10W20/40—
-
- H10W40/70—
-
- H10W40/77—
-
- H10W70/635—
-
- H10W72/20—
-
- H10W74/00—
-
- H10W74/114—
-
- H10W90/00—
-
- H10W90/401—
-
- H10W90/701—
-
- H10W70/60—
-
- H10W70/614—
-
- H10W72/072—
-
- H10W72/073—
-
- H10W72/877—
-
- H10W72/884—
-
- H10W74/142—
-
- H10W74/15—
-
- H10W90/722—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
一種例如是三維結構之半導體裝置結構以及一種用於製造一半導體裝置之方法。作為非限制性的例子,此揭露內容的各種特點係提供各種半導體封裝結構以及用於製造其之方法,其係包括中介體、中間層、及/或散熱器的配置,其係提供低成本、增進的可製造性以及高的可靠度。
Description
本申請案係有關於一種半導體封裝以及一種其之製造方法。
相關申請案的交互參照/納入作為參考
本申請案係參照到2015年2月4日向韓國智慧財產局申請且名稱為"半導體封裝以及其之製造方法"的韓國專利申請案號10-2015-0017324、主張其之優先權,並且主張其之益處,該韓國專利申請案的內容係藉此以其整體被納入在此作為參考。
目前用於形成半導體封裝的系統、方法及/或架構是不足的,其例如是產生超額的成本、降低的可靠度、或是過大的封裝尺寸。透過習知及傳統的方式與如同在本申請案之參考圖式的其餘部分中所闡述的本揭露內容之比較,此種習知及傳統的方式之進一步的限制及缺點對於具有此項技術的技能者而言將會變成是明顯的。
此揭露內容的各種特點係提供一種例如是三維結構的半導體裝置結構、以及一種用於製造一半導體裝置之方法。作為非限制性的例子,此揭露內容的各種特點係提供各種的半導體封裝結構、以及用於製造其之方法,其係包括提供低成本、增進的可製造性、以及高的可靠度之中
介體、中間層、及/或散熱器的配置。
100‧‧‧半導體封裝
110‧‧‧半導體裝置
120‧‧‧電路板
121‧‧‧絕緣層
122‧‧‧第一電路圖案
123‧‧‧第二電路圖案
124‧‧‧保護層
130‧‧‧半導體晶粒
131‧‧‧導電的結構
140‧‧‧囊封體
141‧‧‧通孔
150‧‧‧導電的結構(導電的凸塊)
160‧‧‧中介體
161‧‧‧絕緣體
162‧‧‧電路圖案
163‧‧‧導電的結構(焊料球)
170‧‧‧層間構件
200‧‧‧半導體封裝
270‧‧‧層間構件
271‧‧‧第一層間構件部分
272‧‧‧第二層間構件部分
300‧‧‧半導體封裝
310‧‧‧電路板
311‧‧‧絕緣層
312‧‧‧第一電路圖案
313‧‧‧第二電路圖案
314‧‧‧保護層
320‧‧‧半導體晶粒
321‧‧‧導電的結構
322‧‧‧底膠填充
330‧‧‧中介體
331‧‧‧絕緣體
332‧‧‧電路圖案
333‧‧‧導電的結構
333a‧‧‧焊料蓋
340‧‧‧層間構件
400‧‧‧半導體封裝
440‧‧‧層間構件
441‧‧‧第一層間構件部分
442‧‧‧第二層間構件部分
500‧‧‧半導體封裝
540‧‧‧層間構件
541‧‧‧第一層間構件部分
542‧‧‧第二層間構件部分
600‧‧‧半導體封裝
610‧‧‧半導體裝置
620‧‧‧電路板
621‧‧‧絕緣層
622‧‧‧第一電路圖案
623‧‧‧第二電路圖案
624‧‧‧保護層
630‧‧‧半導體晶粒
631‧‧‧導電的結構
632‧‧‧金屬層
640‧‧‧囊封體
641‧‧‧通孔
650‧‧‧導電的結構
660‧‧‧中介體
661‧‧‧絕緣體
662‧‧‧電路圖案
663‧‧‧導電的結構
664‧‧‧導電的墊
670‧‧‧散熱構件
700‧‧‧半導體封裝
780‧‧‧層間構件
800‧‧‧半導體封裝
900‧‧‧半導體封裝
960‧‧‧第二半導體裝置
970‧‧‧電路板
971‧‧‧絕緣層
972‧‧‧第一電路圖案
973‧‧‧第二電路圖案
974‧‧‧保護層
975‧‧‧導電的結構
980‧‧‧半導體晶粒
981‧‧‧導線
990‧‧‧半導體晶粒
1000‧‧‧半導體封裝
1070‧‧‧層間構件
1100‧‧‧半導體封裝
1160‧‧‧中介體
1170‧‧‧層間構件
所附的圖式係被包括在內以提供本揭露內容的進一步的理解,並且被納入在此說明書中而且構成說明書的一部分。該圖式係描繪本揭露內容的例子,並且和說明一起用以解說本揭露內容的各種原理。在圖式中:圖1是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖;圖2是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖;圖3A至3D是描繪根據本揭露內容的各種特點之一種製造一半導體封裝之範例的方法的橫截面圖;圖4A至4G是描繪根據本揭露內容的各種特點之另一種製造一半導體封裝之範例的方法的橫截面圖;圖5是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖;圖6是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖;圖7是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖;圖8A至8D是描繪根據本揭露內容的各種特點之又一種製造一半導體封裝之範例的方法的橫截面圖;
圖9A至9E是描繪根據本揭露內容的各種特點的另外一種製造一半導體封裝之範例的方法的橫截面圖;圖10A及10B是描繪根據本揭露內容的各種特點的另外一種製造一半導體封裝之範例的方法的橫截面圖;圖11是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖;圖12是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖;圖13是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖;圖14A至14E是描繪根據本揭露內容的各種特點的又一種製造一半導體封裝之範例的方法的橫截面圖;圖15A至15D是描繪根據本揭露內容的各種特點之又一種製造一半導體封裝之範例的方法的橫截面圖;圖16是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖;圖17是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖;以及圖18是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖。
以下的討論是藉由提供本揭露內容的各種特點之各種例子
來呈現該些特點。此種例子並非限制性的,並且因此本揭露內容的各種特點之範疇不應該是必然受限於所提供的例子之任何特定的特徵。在以下的討論中,該措辭"例如"、"譬如"以及"範例的"並非限制性的,並且大致與"舉例且非限制性的"、"例如且非限制性的"、及類似者為同義的。
如同在此所利用的,"及/或"是表示在表列中藉由"及/或"所加入的項目中的任一個或多個。舉例而言,"x及/或y"是表示該三個元素的集合{(x)、(y)、(x,y)}中的任一元素。換言之,"x及/或y"是表示"x及y中的一或兩者"。作為另一例子的是,"x、y及/或z"是表示該七個元素的集合{(x)、(y)、(z)、(x,y)、(x,z)、(y,z)、(x,y,z)}中的任一元素。換言之,"x、y及/或z"是表示"x、y及z中的一或多個"。
在此所用的術語只是為了描述特定例子之目的而已,因而並不欲限制本揭露內容。如同在此所用的,單數形係欲亦包含複數形,除非上下文另有清楚相反的指出。進一步將會理解到的是,當該些術語"包括"、"包含"、"具有"、與類似者用在此說明書時,其係指明所述特點、整數、步驟、操作、元件及/或構件的存在,但是並不排除一或多個其它特點、整數、步驟、操作、元件、構件及/或其之群組的存在或是添加。
將會瞭解到的是,儘管該些術語第一、第二、等等可被使用在此以描述各種的元件,但是這些元件不應該受限於這些術語。這些術語只是被用來區別一元件與另一元件而已。因此,例如在以下論述的一第一元件、一第一構件或是一第一區段可被稱為一第二元件、一第二構件或是一第二區段,而不脫離本揭露內容的教示。類似地,各種例如是"上方"、"下方"、"側邊"與類似者的空間的術語可以用一種相對的方式而被用在區別
一元件與另一元件。然而,應該瞭解的是構件可以用不同的方式加以定向,例如一半導體裝置可被轉向側邊,因而其"頂"表面是水平朝向的,並且其"側"表面是垂直朝向的,而不脫離本揭露內容的教示。
本揭露內容的各種特點係提供一種半導體裝置或封裝以及其之一種製造(或製作)方法,其可以減少成本、增進可靠度、及/或增進該半導體裝置的可製造性。
本揭露內容之以上的特點以及其它特點將會在以下各種範例的實施方式的說明中加以描述、或是從該說明而明顯得知。
根據本揭露內容之一特點,其係提供有一種包含一半導體裝置之半導體封裝,該半導體裝置係包含一電路板,其包含一絕緣層、一被形成在該絕緣層的一頂表面上的第一電路圖案、以及一被形成在該絕緣層的一底表面上的第二電路圖案;一半導體晶粒,其被安裝在該電路板的一頂表面上;一囊封體,其係從該電路板的一上方部分囊封該半導體晶粒,並且具有將該第一電路圖案露出到該囊封體的外部之通孔;以及導電的結構(例如,導電的凸塊或球、柱、線、等等),其係被形成在該些通孔中並且電連接至該第一電路圖案;一中介體,其係被安裝在該半導體裝置上並且包含一絕緣體、一被形成在該絕緣體的一底表面上的電路圖案、以及被形成在該電路圖案上的導電的結構(例如,導電的凸塊或球、焊料球、柱、線、等等);以及一層間構件,其係被插置在該半導體裝置與該中介體之間,其中該中介體的該些導電的結構係電連接至在該些通孔中的導電的結構,並且該層間構件係被形成以覆蓋該些導電的凸塊以及焊料球。
該層間構件例如可以是由一環氧樹脂助焊劑(flux)、一環氧
樹脂、一環氧樹脂模製化合物(EMC)、一各向異性導電膏(ACP)、等等所形成的。
此外,該層間構件可包含一覆蓋該些導電的凸塊以及焊料球的第一層間構件部分、以及一沿著該第一層間構件部分的一外部的週邊邊緣所形成的第二層間構件部分。
該第一層間構件部分例如可以是由一環氧樹脂助焊劑所形成的,並且該第二層間構件部分例如可以是由一黏著劑所形成的。
該第二層間構件部分例如可以是被形成在該半導體晶粒與該中介體之間、以及在該囊封體與該中介體之間。
根據本揭露內容之一特點,其係提供有一種製造一半導體封裝之方法,其係包含製備一半導體裝置,其係包含一電路板,該電路板係包含一絕緣層、一被形成在該絕緣層的一頂表面上的第一電路圖案、以及一被形成在該絕緣層的一底表面上的第二電路圖案;一半導體晶粒,其被安裝在該電路板的一頂表面上;一囊封體,其係囊封該半導體晶粒並且具有將該第一電路圖案露出到該囊封體的外部之通孔;以及導電的結構(例如,導電的凸塊或球、柱、線、等等),其係被形成在該些通孔中並且電連接至該第一電路圖案;在該半導體裝置上形成一層間構件;以及在該層間構件上設置一中介體並且在該層間構件上執行一回焊(reflow)製程;該中介體係包含一絕緣體、一被形成在該絕緣體的一底表面上的電路圖案、以及被形成在該電路圖案上的導電的結構(例如,導電的凸塊或球、焊料球、柱、線、等等)。
在該回焊製程的執行中,在該些通孔中的導電的結構可被焊
接至該中介體的該些導電的結構。
此外,在該回焊製程的執行中,該層間構件可被固化在該半導體裝置與該中介體之間。
該層間構件可以覆蓋該些導電的結構的任一個或是全部的側表面。
在該層間構件的形成中,該層間構件可被塗覆以完全覆蓋該半導體裝置的一頂端部分。
該層間構件例如可以是由一環氧樹脂助焊劑、一環氧樹脂、一環氧樹脂模製化合物(EMC)、一各向異性導電膏(ACP)、等等所形成的。
在該層間構件的形成中,一第一層間構件部分可被形成在該些通孔上,並且一第二層間構件部分可被形成在該半導體晶粒以及該囊封體上。
該第一層間構件部分例如可以是由一環氧樹脂助焊劑所形成的,並且該第二層間構件部分例如可以是由一黏著劑所形成的。
根據本揭露內容的又一特點,其係提供有一種製造一半導體封裝之方法,其係包含製備一半導體裝置,其係包含一電路板,該電路板係包含一絕緣層、一被形成在該絕緣層的一頂表面上的第一電路圖案、以及一被形成在該絕緣層的一底表面上的第二電路圖案;一半導體晶粒,其被安裝在該電路板的一頂表面上;一囊封體,其係從該電路板的一上方部分囊封該半導體晶粒,並且具有將該第一電路圖案露出到外部的通孔;以及導電的結構(例如,導電的凸塊或球、柱、線、等等),其係被形成在該些通孔中並且電連接至該第一電路圖案;藉由塗覆以在該半導體裝置上形成
一第一層間構件部分;在該層間構件上設置一中介體並且在該中介體上執行一回焊製程,該中介體係包含一絕緣體、一被形成在該絕緣體的一底表面上的電路圖案、以及被形成在該電路圖案上的導電的結構(例如,導電的凸塊或球、焊料球、柱、線、等等);以及藉由例如是射出成型以在該半導體裝置與該中介體之間形成一第二層間構件部分。
在該第一層間構件部分的形成中,該第一層間構件部分可被塗覆在該些通孔上。
此外,在該回焊製程的執行中,在該些通孔中的導電的結構可被焊接至該中介體的該些導電的結構,並且該第一層間構件部分可以覆蓋該些導電的結構的任一個或是全部的側表面。
在該第二層間構件部分的形成中,該第二層間構件部分例如可以是被注入到在該半導體晶粒與該中介體之間、以及在該囊封體與該中介體之間的部分之中。
在該第一層間構件部分的形成中,該第一層間構件部分例如可以是藉由浸鍍(dipping)而被形成在該些焊料球上。
根據本揭露內容的又一特點,其係提供有一種半導體封裝,其係包含一電路板,該電路板係包含一絕緣層、一被形成在該絕緣層的一頂表面上的第一電路圖案、以及一被形成在該絕緣層的一底表面上的第二電路圖案;一半導體晶粒,其係被安裝在該電路板上;一中介體,其係被安裝在該電路板以及該半導體晶粒上,並且包含一絕緣體、一被形成在該絕緣體的一底表面上的電路圖案、以及一被形成在該電路圖案上之導電的填充物;以及一層間構件,其係被插置在該電路板與該中介體之間;其中
該導電的填充物係電連接至該第一電路圖案,並且該層間構件係被形成以覆蓋該導電的填充物的側表面。
該層間構件例如可以是由一環氧樹脂助焊劑、一環氧樹脂、一環氧樹脂模製化合物(EMC)、一各向異性導電膏(ACP)、等等所形成的。
此外,該層間構件例如可以包含一第一層間構件部分,其係覆蓋該導電的填充物、該電路板的電連接至該導電的填充物的該第一電路圖案、以及該中介體的該電路圖案;以及一第二層間構件部分,其係沿著該第一層間構件部分的一外部的週邊邊緣來加以形成。
該第一層間構件部分例如可以是由一環氧樹脂助焊劑所形成的,並且該第二層間構件部分是由一黏著劑所形成的。
該第二層間構件部分例如可以是被形成在該半導體晶粒與該中介體之間、以及在該囊封體與該中介體之間。
此外,該第二層間構件部分例如可以是被形成在該半導體晶粒與該中介體之間。
根據本揭露內容的又一特點,其係提供有一種製造一半導體封裝之方法,其係包含將一半導體晶粒附接在一電路板上,該電路板係包含一絕緣層、一被形成在該絕緣層的一頂表面上的第一電路圖案、以及一被形成在該絕緣層的一底表面上的第二電路圖案;在該電路板以及該半導體晶粒上例如是藉由塗覆以形成一層間構件;以及在該層間構件上設置一中介體並且在該層間構件上執行一回焊製程,該中介體包含一絕緣體、一被形成在該絕緣體的一底表面上的電路圖案、以及一被形成在該電路圖案上的導電的填充物。
在該回焊製程的執行中,該導電的填充物可以電連接至該電路板的該第一電路圖案。
此外,在該回焊製程的執行中,該層間構件例如可以被固化在該電路板與該中介體之間。
該層間構件例如可以覆蓋該導電的填充物、該電路板的電連接至該導電的填充物的該第一電路圖案、以及該中介體的該電路圖案。
此外,該層間構件例如可以是由一環氧樹脂助焊劑、一環氧樹脂、一環氧樹脂模製化合物(EMC)、一各向異性導電膏(ACP)、等等所形成的。
在該層間構件的形成中,一第一層間構件部分例如可以是被形成在該第一電路圖案上,並且一第二層間構件部分例如可以是被形成在該半導體晶粒上。
該第一層間構件部分例如可以是由一環氧樹脂助焊劑所形成的,並且該第二層間構件部分例如可以是由一黏著劑所形成的。
根據本揭露內容的又一特點,其係提供有一種製造一半導體封裝之方法,其係包含將一半導體晶粒附接在一電路板上,該電路板係包含一絕緣層、一被形成在該絕緣層的一頂表面上的第一電路圖案、以及一被形成在該絕緣層的一底表面上的第二電路圖案;在該電路板上例如是藉由塗覆以形成一第一層間構件部分;在該層間構件上設置一中介體並且在該層間構件上執行一回焊製程,該中介體係包含一絕緣體、一被形成在該絕緣體的一底表面上的電路圖案、以及一被形成在該電路圖案上的導電的填充物;以及在該電路板與該中介體之間例如是藉由射出成型以形成一第
二層間構件部分。
在該第一層間構件部分的形成中,該第一層間構件部分例如可被塗覆在該電路板的該第一電路圖案上。
在該回焊製程的執行中,該導電的填充物例如可以是電連接至該第一電路圖案,並且該第一層間構件部分例如可以覆蓋該導電的填充物、該電路板的電連接至該導電的填充物的該第一電路圖案、以及該中介體的該電路圖案。
在該第二層間構件部分的形成中,該第二層間構件部分例如可被注入到在該半導體晶粒與該中介體之間、以及在該電路板與該中介體之間的部分之中。
根據本揭露內容的又一特點,其係提供有一種包含一半導體裝置之半導體封裝,該半導體裝置係包含一電路板,該電路板係包含一絕緣層、一被形成在該絕緣層的一頂表面上的第一電路圖案、以及一被形成在該絕緣層的一底表面上的第二電路圖案;一半導體晶粒,其被安裝在該電路板的一頂表面上並且具有一被形成在其上的金屬層;一囊封體,其係從該電路板的一上方部分囊封該半導體晶粒,並且具有將該第一電路圖案露出到外部的通孔;以及導電的結構(例如,導電的凸塊或球、柱、線、等等),其係被形成在該些通孔中並且電連接至該第一電路圖案;一中介體,其係被安裝在該半導體裝置上,並且包含一絕緣體、一被形成在該絕緣體的一底表面上的電路圖案、以及被形成在該電路圖案上的導電的結構(例如,導電的凸塊或球、焊料球、柱、線、等等);以及一散熱構件,其被設置在該半導體晶粒與該中介體之間,其中該散熱構件係電性(或是至少導熱
的)連接至該金屬層以及該中介體(例如,一被形成在其上的導電的墊)。
該散熱構件例如可以是由一焊料膏所形成的(例如,至少最初在一回焊製程(若被執行的話)之前)。
該半導體封裝例如可以進一步包含一層間構件,其係在該半導體裝置與該中介體之間。
該層間構件例如可以是被形成在該囊封體與該中介體之間。
根據本揭露內容的又一特點,其係提供有一種半導體封裝,其係包含一中介體,該中介體係包含一絕緣體、一被形成在該絕緣體的一頂表面上之電路圖案以及導電的墊、以及被形成在該電路圖案上之導電的結構(例如,導電的凸塊或球、焊料球、柱、線、等等);一半導體裝置,其係被安裝在該中介體上並且包含一電路板,該電路板係包含一絕緣層、一被形成在該絕緣層的一底表面上的第一電路圖案、以及一被形成在該絕緣層的一頂表面上的第二電路圖案;一半導體晶粒,其係被安裝在該電路板的一底表面上並且具有一被形成在其底表面上的金屬層;一囊封體,其係從該電路板的一下方的部分囊封該半導體晶粒並且具有將該第一電路圖案露出到外部的通孔;以及導電的結構(例如,導電的凸塊或球、柱、線、等等),其係被形成在該些通孔中並且電連接至該第一電路圖案;以及一在該中介體與該半導體晶粒之間的散熱構件,其中該散熱構件係電連接至該金屬層以及該導電的墊。
該散熱構件例如可以是由一焊料膏所形成的(例如,至少最初在一回焊製程(若被執行的話)之前)。
根據本揭露內容的又一特點,其係提供有一種製造一半導體
封裝之方法,其係包含製備一半導體裝置,其係包含一電路板,該電路板係包含一絕緣層、一被形成在該絕緣層的一頂表面上的第一電路圖案、以及一被形成在該絕緣層的一底表面上的第二電路圖案;一半導體晶粒,其被安裝在該電路板的一頂表面上並且具有一被形成在其上的金屬層;一囊封體,其係從該電路板的一上方部分囊封該半導體晶粒並且具有將該第一電路圖案露出到該囊封體的外部之通孔;以及導電的結構(例如,導電的凸塊或球、柱、線、等等),其係被形成在該些通孔中並且電連接至該第一電路圖案;例如是藉由塗覆以在該半導體晶粒上形成一散熱構件;以及在該散熱構件上設置一中介體並且在該中介體上執行一回焊製程,該中介體係包含一絕緣體、被形成在該絕緣體的一底表面上之一電路圖案以及導電的墊、以及被形成在該電路圖案上之導電的結構(例如,導電的凸塊或球、焊料球、柱、線、等等)。
在該散熱構件的形成中,該散熱構件例如可被塗覆在該半導體晶粒的該金屬層上。
在該回焊製程的執行中,在該些通孔中的導電的結構例如可被焊接至附接到該中介體之導電的結構,並且該散熱構件可以電連接至該金屬層以及該導電的墊。
該散熱構件例如可以是由一焊料膏所形成的(例如,至少最初在一回焊製程(若被執行的話)之前)。
在該回焊製程的執行之後,該製造方法例如可以進一步包含例如是藉由射出成型以在該半導體裝置與該中介體之間形成一層間構件。
根據本揭露內容的又一特點,其係提供有一種製造一半導體
封裝之方法,其係包含製備一中介體,該中介體係包含一絕緣體、被形成在該絕緣體的一頂表面上之一電路圖案以及一導電的墊、以及被形成在該電路圖案上之導電的結構(例如,導電的凸塊或球、焊料球、柱、線、等等);例如是藉由塗覆以在該中介體上形成一散熱構件;以及設置一半導體裝置並且在該半導體裝置上執行一回焊製程,該半導體裝置係包含一電路板,其包含一被形成在該散熱構件上的絕緣層、一被形成在該絕緣層的一底表面上的第一電路圖案、以及一被形成在該絕緣層的一頂表面上的第二電路圖案;一半導體晶粒,其係被安裝在該電路板的一底表面上並且具有一被形成在其底表面上的金屬層;一囊封體,其係從該電路板的一底部部分囊封該半導體晶粒並且具有將該第一電路圖案露出到外部的通孔;以及導電的結構(例如,導電的凸塊或球、柱、線、等等),其係被形成在該些通孔中並且電連接至該第一電路圖案。
在該散熱構件的形成中,該散熱構件例如可被塗覆在該中介體之導電的墊上。
在該回焊製程的執行中,在該些通孔中的導電的結構可被焊接至附接到該中介體之導電的結構,並且該散熱構件可以電連接至該金屬層以及該導電的墊。
該散熱構件例如可以是由一焊料膏所形成的(例如,至少最初在一回焊製程(若被執行的話)之前)。
如上所述,在根據本揭露內容的一個例子之半導體封裝中,因為由一環氧樹脂助焊劑所做成的層間構件係被形成在該半導體裝置與該中介體之間,因此在該半導體裝置與該中介體之間的黏結性(bondability)係
被增大,藉此改進該可靠度並且降低翹曲。
此外,在根據本揭露內容的各種特點之一種半導體封裝中,因為由一焊料膏所做成的散熱構件係被形成在該半導體裝置與該中介體之間,因此從該半導體裝置所產生的熱可以透過該中介體而有效率地被散熱到外部。
本揭露內容之範例的特點現在將會參考所附的圖式而被呈現,使得熟習此項技術者可以輕易地實施各種的特點。
參照圖1,根據本揭露內容的一個例子之半導體封裝100係包含一半導體裝置110、一中介體160以及一層間構件170。注意到的是,該範例的半導體封裝100可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
該半導體裝置110係包含一電路板120、一半導體晶粒130、一囊封體140以及導電的結構150(例如,導電的凸塊或球、柱、線、等等)。該半導體裝置110例如可被稱為一通模貫孔(TMV)半導體裝置。
該電路板120係包含一具有平的頂表面及底表面的絕緣層121、一被形成在該絕緣層121的一頂表面上之第一電路圖案122、一被形成在該絕緣層121的一底表面上之第二電路圖案123、以及一沿著該第一及第二電路圖案122及123的外部的週邊邊緣而被形成至一預設的厚度之保護層124。該電路板120例如可以是一具有相對的表面之印刷電路板(PCB)。在此,導電的結構(例如,導電的凸塊或球、焊料球、柱、線、等等)(未顯示)係被焊接電鍍、或者是附接至該第二電路圖案123,以接著電連接至一外部的電路。
該半導體晶粒130係被安裝在該電路板120上。該半導體晶粒130例如可以是大致由一種矽材料所做成的,並且具有複數個形成於其中的半導體裝置。此外,複數個導電的結構131(例如,導電的凸塊或球、焊料球、柱、線、等等)可被形成在該半導體晶粒130之下。該半導體晶粒130係透過該導電的結構131而電連接至該電路板120。該導電的結構131可以電連接至該電路板120的第一電路圖案122。
該囊封體140係從該電路板120的一上方部分囊封該半導體晶粒130。該囊封體140例如可以露出該半導體晶粒130的一頂端部分至該囊封體140的外部。此外,通孔141可被形成在該囊封體140中。該些通孔141例如可被形成在該電路板120的第一電路圖案122之上,並且將該第一電路圖案122露出到該囊封體140的外部。
該導電的結構150(例如,導電的凸塊或球、柱、線、等等)可被形成在藉由該些通孔141而被露出到該囊封體140的外部之第一電路圖案122上。該導電的結構150例如可以透過該第一電路圖案122來電連接至該半導體晶粒130。該導電的結構150例如可以包含錫/鉛、無鉛(leadless)錫、其等同物、等等,但是本揭露內容的特點並不限於此。
該中介體160係被安裝在該半導體裝置110上。該中介體160係包含一具有平的頂表面及底表面之絕緣體161、一被形成在該絕緣體161的一底表面上之電路圖案162以及被形成在該電路圖案162上之導電的結構163(例如,導電的凸塊或球、柱、線、等等)。此外,該中介體160亦可包含一被形成在該絕緣體161的一頂表面上之電路圖案,以便於將例如是記憶體晶片或邏輯晶片的半導體裝置堆疊於其上。該些焊料球163係電
連接至該半導體裝置110的導電的凸塊150。例如,當該中介體160被安裝在該半導體裝置110上時,該些焊料球163係被焊接至該導電的凸塊150,以將該中介體160以及半導體裝置110彼此電連接。該中介體160例如可以是一矽基板、一印刷電路板(PCB)、等等。
該層間構件170可被形成在該半導體裝置110與該中介體160之間。例如,該層間構件170可被插置在安裝於該電路板120上的半導體晶粒130的一頂表面與該中介體160的一底表面之間。此外,該層間構件170可被形成以覆蓋該半導體裝置110的導電的凸塊150以及該中介體160的焊料球163的側表面。
該層間構件170例如可以是由一環氧樹脂助焊劑所形成的。該環氧樹脂助焊劑例如可被施加至該些導電的凸塊150以及焊料球163之周圍的區域,藉此改進在導電的凸塊150與焊料球163之間的黏著,並且容許從該半導體晶粒130所產生的熱能夠被傳遞至該中介體160,以接著被傳遞(例如,被輻射、被傳導、被對流、等等)到外部。於是,根據本揭露內容的各種特點之半導體封裝100的冷卻效率可加以改善。例如,該層間構件170可以將該半導體裝置110緊密地耦接至該中介體160。此外,該層間構件170可以降低發生在該半導體裝置110與該中介體160之間的翹曲。
此外,該層間構件170例如可以藉由將一環氧樹脂或是一環氧樹脂模製化合物(EMC)注入到一介於該半導體裝置110與該中介體160之間的區域內來加以形成。此外,該層間構件170例如亦可以由一各向異性導電膏(ACP)所形成的。該各向異性導電膏(ACP)係包含一黏合劑以及一混入其中的導電的填充物,並且被用來例如是藉由熱壓縮以機械及電性連接
彼此耦接的上方及下方的電極。此外,由於該黏合劑是作用為一絕緣體,因此一絕緣性質係被維持在存在於相鄰的電路中的導電的填充物之間。
圖2是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖。
參照圖2,根據本揭露內容的另一個例子之半導體封裝200係包含一半導體裝置110、一中介體160以及一層間構件270。在圖2中所示的半導體封裝200係和在圖1中所示的半導體封裝100實質相同的,因而以下的說明將會大致聚焦在兩者之間的差異上。注意到的是,該範例的半導體封裝200可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
該層間構件270係被形成在該半導體裝置110與該中介體160之間。該層間構件270例如可以包含一覆蓋該些導電的結構150以及導電的結構163的側表面之第一層間構件部分271、以及一被形成在該第一層間構件部分271的一外部的週邊邊緣之第二層間構件部分272。例如,該第二層間構件部分272可以囊封該第一層間構件部分271。此外,該第二層間構件部分272例如可被形成在大致藉由複數個第一層間構件部分271所界定的一區域之外、在大致藉由複數個第一層間構件部分271所界定的一區域內、及/或在第一層間構件部分271之間。儘管在圖2中所示為接觸該第一層間構件部分271,但是該第二層間構件部分272可以和該第一層間構件部分271分開一間隙(例如,一空氣間隙或是被填入另一種材料的間隙)。
該第一層間構件部分271係被形成在該半導體裝置110的導電的凸塊150被焊接或者是附接至該中介體160之導電的結構163的區域的
附近。在此,該第一層間構件部分271可被形成以填入該半導體裝置110的通孔141(例如,在尚未被導電的結構所占用的區域中)。此外,該第一層間構件部分271例如可以是由一環氧樹脂助焊劑所形成的,並且覆蓋該些導電的結構150以及導電的結構163之周圍的區域。因此,該第一層間構件部分271可以改善在該些導電的結構150與導電的結構163之間的黏著。
該第二層間構件部分272例如可以沿著該第一層間構件部分271的外部的週邊邊緣來加以形成。例如,該第二層間構件部分272可被形成在該半導體裝置110與該中介體160之間的其中該些導電的結構150並未被焊接至該些導電的結構163之處。例如,該第二層間構件部分272係被形成在該半導體晶粒130與該中介體160之間、以及在該囊封體140與中介體160之間。該第二層間構件部分272例如可以是由一種像是一環氧樹脂或EMC之一般的黏著劑或是其它材料所形成的。該第二層間構件部分272例如可以將從該半導體晶粒130所產生的熱傳遞至該中介體160,以接著被傳遞(例如,被輻射、被傳導、被對流、等等)到外部。此外,該第二層間構件部分272可以改善在該半導體裝置110與該中介體160之間的黏結性。
圖3A至3D是描繪根據本揭露內容的各種特點之一種製造一半導體封裝之範例的方法的橫截面圖。
根據本揭露內容的一個例子之製造(或製作)一半導體封裝之方法係包含製備一半導體裝置、形成一層間構件,並且執行一回焊製程。在以下,根據本揭露內容的一個例子的製造一半導體封裝之方法將會參考圖3A至3D來加以詳細地描述。注意到的是,該範例的方法可以和在此論述的任一個或多個其它方法共用任一個或所有的特徵。
在該半導體裝置的製備中,如同在圖3A中所繪,該半導體裝置110係加以製備,該半導體裝置110係包含一電路板120,其具有一被形成在其頂表面上的第一電路圖案122;一半導體晶粒130,其被安裝在該電路板120的一頂表面上;一囊封體140,其係從該電路板120的一上方部分囊封該半導體晶粒130;以及導電的結構150(例如,導電的凸塊或球、柱、線、等等),其係被形成在該第一電路圖案122上並且貫穿(例如,部份地延伸穿過、完全地延伸穿過、或是完全地延伸穿過而且超出)該囊封體140。在此,該電路板120例如可以包含一具有平的頂表面及底表面的絕緣層121、被形成在該絕緣層121的頂表面上之第一電路圖案122、一被形成在該絕緣層121的底表面上之第二電路圖案123、以及一保護層124,該保護層124係沿著該第一及第二電路圖案122及123的外部的週邊邊緣來加以形成至一預設的厚度。
在該層間構件的形成中,如同在圖3B中所繪,該層間構件170係被形成(例如,被塗覆、等等)在該半導體裝置110上。在此,該層間構件170可被形成以完全覆蓋該半導體裝置110的頂端部分。該層間構件170例如可以是由一環氧樹脂助焊劑、一各向異性導電膏(ACP)、等等所形成的。該環氧樹脂助焊劑例如可以覆蓋該些導電的結構150以及該中介體160(稍後將會加以描述)的導電的結構163之周圍的區域,藉此改進在該些導電的結構150與導電的結構163之間的黏著,並且容許從該半導體晶粒130所產生的熱能夠被傳遞至該中介體160,以接著被傳遞(例如,被輻射、被傳導、被對流、等等)到外部。此外,該各向異性導電膏(ACP)可包含一黏合劑以及一混入其中的導電的填充物,並且被用來藉由熱壓縮以機械及電
性連接上方及下方的電極來加以彼此組合。此外,由於該黏合劑是作用為一絕緣體,因此一絕緣性質係被維持在存在於相鄰的電路中的導電材料之間。
在該回焊製程的執行中,如同在圖3C中所繪,該中介體160係被設置在該層間構件170上,並且一回焊製程係於其上加以執行,該中介體160係包含一絕緣體161、一被形成在該絕緣體161的一底表面上之電路圖案162、以及被形成在該電路圖案162上之導電的結構163。於是,如同在圖3D中所繪,該半導體裝置110的導電的結構150係被焊接(或者是附接)至該中介體160的導電的結構163。此外,該層間構件170係被固化在該半導體裝置110與該中介體160之間,藉此改進在該半導體裝置110與該中介體160之間的黏結性。
圖4A至4G是描繪根據本揭露內容的各種特點之另一種製造一半導體封裝之範例的方法的橫截面圖。
根據本揭露內容的另一個例子的製造(或製作)一半導體封裝之方法係包含製備一半導體裝置、形成一第一層間構件部分、執行一回焊製程、以及形成一第二層間構件部分。在以下,根據本揭露內容的另一個例子的製造一半導體封裝之方法將會參考圖4A至4G來加以詳細地描述。注意到的是,該範例的方法可以和在此論述的任一個或多個其它方法共用任一個或所有的特徵。
在該半導體裝置的製備中,如同在圖4A中所繪,該半導體裝置110係加以製備,該半導體裝置110係包含一電路板120,其具有一被形成在其頂表面上的第一電路圖案122;一半導體晶粒130,其被安裝在該
電路板120的一頂表面上;一囊封體140,其係從該電路板120的一上方部分囊封該半導體晶粒130;以及導電的結構150(例如,導電的凸塊或球、柱、線、等等),其係被形成在該第一電路圖案122上並且貫穿(例如,部分地延伸穿過、完全地延伸穿過、完全地延伸穿過而且超出、等等)該囊封體140。
在該第一層間構件部分的形成中,如同在圖4B中所繪,該第一層間構件部分271係被形成在該半導體裝置110上。在此,該第一層間構件部分271係被形成以覆蓋具有被形成在該半導體裝置110中的導電的結構150之通孔141的頂端部分。該第一層間構件部分271可以是由一環氧樹脂助焊劑所形成的。
在該回焊製程的執行中,如同在圖4C中所繪,一中介體160係被設置在該第一層間構件部分271上,並且一回焊製程係於其上加以執行,該中介體160係包含一絕緣體161、一被形成在該絕緣體161的一底表面上之電路圖案162、以及被形成在該電路圖案162上之導電的結構(例如,導電的凸塊或球、焊料球、柱、線、等等)。於是,如同在圖4D中所繪,該半導體裝置110的(或是附接至其的)導電的結構150係被焊接(或者是連接)至該中介體160的(或是附接至其的)導電的結構163。此外,該第一層間構件部分271係在覆蓋該些導電的凸塊150以及焊料球163的側表面時加以固化,藉此改進在該半導體裝置110與該中介體160之間的黏結性。
在該第二層間構件部分的形成中,如同在圖4E中所繪,一第二層間構件部分272係被注入到在該半導體裝置110與該中介體160之間的一部分之中,接著是固化。該第二層間構件部分272例如可以是由一種例如是環氧樹脂的一般的黏著劑所形成的。於是,根據本揭露內容的半導
體封裝200可加以完成。
此外,例如是如同在圖4F中所繪的,該第二層間構件部分272可以在該第一層間構件部分的形成中,預先被形成在該半導體裝置110上。例如,在該第一層間構件部分271以及第二層間構件部分272都被形成在該半導體裝置110上之後,一回焊製程係接著加以執行,因而根據本揭露內容的半導體封裝200接著可以如同在圖4E中所繪地加以完成。
再者,例如是如同在圖4G中所繪的,該第一層間構件部分271可以藉由浸鍍來加以執行。例如,在該第一層間構件部分271是藉由浸鍍而預先被形成在該中介體160的導電的結構163上之後,該中介體160係被安裝在該半導體裝置110上,接著是執行一回焊製程,藉此容許該第一層間構件部分271能夠如同在圖4D中所繪地覆蓋該些導電的結構150以及導電的結構163的側表面。
圖5是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖。
參照圖5,根據本揭露內容的另一個例子之半導體封裝300係包含一電路板310、一半導體晶粒320、一中介體330、以及一層間構件340。注意到的是,該範例的半導體封裝300可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
該電路板310係包含一具有平的頂表面及底表面之絕緣層311、一被形成在該絕緣層311的一頂表面上之第一電路圖案312、一被形成在該絕緣層311的一底表面上之第二電路圖案313、以及一保護層314,該保護層314係沿著該第一及第二電路圖案312及313的外部的週邊邊緣而
被形成至一預設的厚度。該電路板310例如可以是一具有相對的表面之印刷電路板(PCB)(例如,一封裝或裝置基板)。在此,導電的結構(例如,導電的凸塊或球、柱、線、等等)(未顯示)可被焊接(或者是附接)至該第二電路圖案313,以接著電連接至一外部的電路。
該半導體晶粒320係被安裝在該電路板310上。該半導體晶粒320例如可以是大致由一種矽材料所形成的,並且具有複數個形成於其中的半導體裝置。此外,複數個導電的結構321(例如,導電的凸塊或球、焊料球、柱、線、等等)係被形成在該半導體晶粒320之下。該半導體晶粒320係透過該些導電的結構321來電連接至該電路板310。該些導電的結構321例如可以是電連接至該電路板310的第一電路圖案312。此外,一底膠填充(underfi11)322例如可被形成在該半導體晶粒320與電路板310之間。該底膠填充322係被注入到一介於該半導體晶粒320與電路板310之間的空間之中,以接著囊封該些導電的結構321。
該中介體330係被安裝在該電路板310以及半導體晶粒320上。該中介體330係包含一具有平的頂表面及底表面之絕緣體331、一被形成在該絕緣體331的一底表面上之電路圖案332以及一被形成在該電路圖案332上之導電的結構333(例如,導電的填充物、柱、線、導電的凸塊或球體、等等)。此外,該中介體330亦可包含一被形成在該絕緣體331的一頂表面上之電路圖案,以便於將例如是記憶體晶片或邏輯晶片的半導體裝置堆疊於其上。該導電的結構333係電連接至該電路板310的第一電路圖案312。一焊料蓋333a可被形成在該導電的結構333中,以接著輕易地耦接至該第一電路圖案312。該導電的結構333例如可被形成以具有一高度等於或大於
該半導體晶粒320的高度。該導電的結構333例如可以透過該第一電路圖案312來將該中介體330以及半導體晶粒320彼此電連接。此外,該導電的結構333可包括一銅填充物(例如,一銅柱),但是本揭露內容的特點並不限於此。此外,該中介體330可包括一矽基板、一積層基板、一印刷電路板(PCB)、等等。
該層間構件340係被形成在該電路板310與中介體330之間。例如,該層間構件340係被形成在該電路板310與中介體330之間,以覆蓋該半導體晶粒320以及被設置在該電路板310與中介體330之間的導電的結構333的側表面。
該層間構件340例如可以是由一環氧樹脂助焊劑所形成的。該環氧樹脂助焊劑例如可被施加至該導電的結構333之周圍的區域,藉此改善在該焊料蓋333a與第一電路圖案312之間的黏著,並且容許從該半導體晶粒320所產生的熱能夠被傳遞至該中介體330,以接著被傳遞(例如,被輻射、被傳導、被對流、等等)到外部。於是,根據本揭露內容的半導體封裝300的冷卻效率可加以改善。例如,該層間構件340可以將該電路板310緊密地耦接至該中介體330。此外,該層間構件340可以降低發生在該電路板310與中介體330之間的翹曲。
此外,該層間構件340可以藉由將一環氧樹脂或是一環氧樹脂模製化合物(EMC)注入到一介於該電路板310與中介體330之間的空間中來加以形成。再者,該層間構件340亦可以是由一各向異性導電膏(ACP)所形成的。該各向異性導電膏(ACP)係包含一黏合劑以及一混入其中的導電的填充物,並且被用來例如是藉由熱壓縮以機械及電性連接上方及下方的電
極來和彼此組合。此外,由於該黏合劑是作用為一絕緣體,因此一絕緣性質係被維持在存在於相鄰的電路中的導電材料(例如,導電的填充物、導電的結構、等等)之間。
圖6是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖。
參照圖6,根據本揭露內容的又一個例子之半導體封裝400係包含一電路板310、一半導體晶粒320、一中介體330、以及一層間構件440。在圖6中所示的半導體封裝400係和在圖5中所示的半導體封裝300實質相同,因而以下的說明將會大致聚焦在兩者之間的差異上。注意到的是,該範例的半導體封裝400可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
該層間構件440係被形成在該電路板310與中介體330之間。例如,該層間構件440係包含一第一層間構件部分441,其係覆蓋該導電的結構333(例如,導電的填充物、柱、線、導電的凸塊或球體、等等)的側表面;以及一第二層間構件部分442,其係至少沿著該第一層間構件部分441的一外部的週邊邊緣來加以形成。
該第一層間構件部分441係被形成以覆蓋該導電的結構333的側表面。此外,該第一層間構件部分441係被形成在該電路板310的電連接至該導電的結構333之第一電路圖案312以及該中介體330的電路圖案332的附近。此外,該第一層間構件部分441可以是由一環氧樹脂助焊劑所形成的,並且可被形成以覆蓋該導電的結構333的一焊料蓋333a以及該電路板310的第一電路圖案312。因此,該第一層間構件部分441可以改善在
該導電的結構333與第一電路圖案312之間的黏著。
該第二層間構件部分442係沿著該第一層間構件部分441的外部的週邊邊緣而被形成。例如,該第二層間構件部分442可被形成在該電路板310與中介體330之間的其中該導電的結構333並未被形成之處。例如,該第二層間構件部分442可被形成在該電路板310與中介體330之間及/或在該半導體晶粒320與中介體330之間。該第二層間構件部分442可以傳遞從該半導體晶粒320所產生的熱至該中介體330,以接著被傳遞(例如,被輻射、被傳導、被對流、等等)到外部。此外,該第二層間構件部分442例如可以是由一種例如是一環氧樹脂、一模製底膠填充(MUF)、等等的一般的黏著劑所形成的。
圖7是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖。
參照圖7,根據本揭露內容的又一個例子之半導體封裝500係包含一電路板310、一半導體晶粒320、一中介體330以及一層間構件540。在圖7中所示的半導體封裝500係和在圖6中所示的半導體封裝400實質相同的,因而以下的說明將會大致聚焦在兩者之間的差異上。注意到的是,該範例的半導體封裝500可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
該層間構件540係被形成在該電路板310與中介體330之間。例如,該層間構件540係包含一覆蓋該導電的結構333的側表面之第一層間構件部分541、以及一被形成在該半導體晶粒320與中介體330之間的第二層間構件部分542。例如,在圖7所示的半導體封裝500中,該第二層
間構件部分542只被形成在該半導體晶粒320與中介體330之間。在一範例的實施方式中,在該第一層間構件部分541與第二層間構件部分542之間可以有空孔(void)或間隙,其之後可以留下空孔、或是可以全部或部分地填入其它材料。
被形成在該半導體晶粒320與中介體330之間的第二層間構件部分542可以傳遞從該半導體晶粒320所產生的熱至該中介體330,以接著傳遞(例如,輻射、傳導、對流、等等)該熱到外部。該第二層間構件部分542例如可以是由一導熱的黏著劑所形成的。
圖8A至8D是描繪根據本揭露內容的各種特點之又一種製造一半導體封裝之範例的方法的橫截面圖。
根據本揭露內容的又一個例子的製造(或製作)一半導體封裝之方法係包含附接一半導體晶粒、形成一層間構件、以及執行一回焊製程。在以下,根據本揭露內容的又一個例子的製造一半導體封裝之方法將會參考圖8A至8D來加以詳細地描述。注意到的是,該範例的方法可以和在此論述的任一個或多個其它方法共用任一個或所有的特徵。
在該半導體晶粒的附接中,如同在圖8A中所繪,該半導體晶粒320係被附接在一電路板310上。在此,該電路板310係包含一絕緣層311、一被形成在該絕緣層311的一頂表面上之第一電路圖案312、一被形成在該絕緣層311的一底表面上之第二電路圖案313、以及一保護層314,該保護層314係沿著該第一及第二電路圖案312及313的外部的週邊邊緣而被形成至一預設的厚度。此外,該半導體晶粒320例如可以是大致由一種矽材料所做成的,並且具有複數個形成於其中的半導體裝置。此外,複數
個導電的結構321(例如,導電的凸塊或球、焊料球、柱、線、等等)係被形成在該半導體晶粒320之下,並且一底膠填充322係被形成在該半導體晶粒320與電路板310之間。在該半導體晶粒的附接中,該些導電的結構321係電連接至該第一電路圖案312。
在該層間構件的形成中,如同在圖8B中所繪,該層間構件340係被形成(例如,被塗覆、等等)在該電路板310以及半導體晶粒320上。
該層間構件340例如可以是由一環氧樹脂助焊劑、一各向異性導電膏(ACP)、等等所形成的。在此,該環氧樹脂助焊劑例如可被施加至一中介體330(其稍後將會加以描述)的一導電的結構333(例如,導電的填充物、柱、線、導電的凸塊或球體、等等)之周圍的區域,藉此改善在該導電的結構333與第一電路圖案312之間的黏著,並且容許從該半導體晶粒320所產生的熱能夠被傳遞至該中介體330,以接著被傳遞(例如,被輻射、被傳導、被對流、等等)到外部。此外,該各向異性導電膏(ACP)例如可以包含一黏合劑以及一混入其中的導電的填充物,並且被用來藉由熱壓縮以機械及電性連接上方及下方的電極以和彼此組合。此外,由於該黏合劑是作用為一絕緣體,因此一絕緣性質係被維持在存在於相鄰的電路中的導電的結構(例如,填充物、等等)之間。
在該回焊製程的執行中,如同在圖8C中所繪,該中介體330係被設置在該層間構件340上,並且一回焊製程係於其上加以執行,該中介體340包含一絕緣體331、一被形成在該絕緣體331的一底表面上之電路圖案332、以及被形成在該電路圖案332上之導電的結構333。如同在圖8D中所繪,該導電的結構333的一焊料蓋333a係被焊接(或者是附接)至該電路
板310的第一電路圖案312。此外,該層間構件340係被固化在該電路板310與中介體330之間,藉此改進在該電路板310、半導體晶粒320以及中介體330的每一個之間的黏結性。
圖9A至9E是描繪根據本揭露內容的各種特點的另外一種製造一半導體封裝之範例的方法的橫截面圖,並且圖10A及10B是描繪根據本揭露內容的各種特點的另外一種製造一半導體封裝之範例的方法的橫截面圖。
根據本揭露內容的又一個例子的製造一半導體封裝之方法係包含附接一半導體晶粒、形成一第一層間構件部分、執行一回焊製程、以及形成一第二層間構件部分。在以下,根據本揭露內容的又一個例子的製造一半導體封裝之方法將會參考圖9A至9E來加以詳細地描述。注意到的是,該範例的方法可以和在此論述的任一個或多個其它方法共用任一個或所有的特徵。
在該半導體晶粒的附接中,如同在圖9A中所繪,該半導體晶粒320係被附接在一電路板310上。在此,該電路板310係包含一絕緣層311、一被形成在該絕緣層311的一頂表面上之第一電路圖案312、一被形成在該絕緣層311的一底表面上之第二電路圖案313、以及一保護層314,該保護層314係沿著該第一及第二電路圖案312以及313的外部的週邊邊緣而被形成至一預設的厚度。此外,該半導體晶粒320例如可以是大致由一種矽材料所做成的,並且具有複數個形成於其中的半導體裝置。此外,複數個焊料結構321(例如,導電的凸塊或球、焊料球、柱、線、等等)係被形成在該半導體晶粒320之下,並且一底膠填充322係被形成在該半導體晶粒
320與電路板310之間。在該半導體晶粒的附接中,該些導電的結構321係電連接至該第一電路圖案312。
在該第一層間構件部分的形成中,如同在圖9B中所繪,該第一層間構件部分441係被形成在該電路板310上。在此,該第一層間構件部分441係被形成(例如,被塗覆、等等)以覆蓋被形成在該電路板310上的第一電路圖案312的一頂端部分。該第一層間構件部分441例如可以是由一環氧樹脂助焊劑所形成的。
在該回焊製程的執行中,如同在圖9C中所繪,該中介體330係被設置在該第一層間構件部分441上,並且一回焊製程係於其上加以執行,該第一層間構件部分441係包含一絕緣體331、一被形成在該絕緣體331的一底表面上之電路圖案332、以及被形成在該電路圖案332上之導電的結構333(例如,導電的填充物、柱、線、導電的凸塊或球體、等等)。如同在圖9D中所繪,該導電的結構333的一焊料蓋333a係被焊接至該第一電路圖案312。此外,該第一層間構件部分441係在覆蓋該導電的結構333的側表面時被固化,並且該中介體330的電路圖案332係電連接至該導電的結構333以及該電路板310的第一電路圖案312,此例如是改善在該電路板310與中介體330之間的黏結性。
在該第二層間構件部分的形成中,如同在圖9E中所繪,該第二層間構件部分442係被注入到一在該電路板310與中介體330之間的空間內,接著是固化。該第二層間構件部分442例如可以是由一種例如是環氧樹脂、模製底膠填充(MUF)、等等的一般的黏著劑所形成的。於是,根據本例子之範例的半導體封裝400可加以製成。
此外,如同在圖10A中所繪,該第二層間構件部分542可以在該第一層間構件部分的形成中,預先被形成在該半導體晶粒320上。例如,在該第一層間構件部分541被形成在該電路板310的第一電路圖案312上並且該第二層間構件部分542被形成在該半導體晶粒320上之後,一回焊製程接著可加以執行,並且根據本例子的半導體封裝500接著可加以製成,即如同在圖10B中所繪者。
圖11是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖。
參照圖11,根據本發明的又一個例子的半導體封裝600係包含一半導體裝置610、一中介體660、以及一散熱構件670。注意到的是,該範例的半導體封裝600可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
該半導體裝置610係包含一電路板620、一半導體晶粒630、一囊封體640、以及導電的結構650(例如,導電的凸塊或球、柱、線、等等)。
該電路板620係包含一具有平的頂表面及底表面之絕緣層621、一被形成在該絕緣層621的一頂表面上之第一電路圖案622、一被形成在該絕緣層621的一底表面上之第二電路圖案623、以及一保護層624,該保護層624係沿著該第一及第二電路圖案622及623的外部的週邊邊緣而被形成至一預設的厚度。該電路板620可以是一具有相對的表面之印刷電路板(PCB)(例如,一封裝基板、等等)。在此,導電的結構(例如,導電的凸塊或球、焊料球、柱、線、等等)(未顯示)可被焊接(或者是附接)至該第二電路圖案623,以接著電連接至一外部的電路。
該半導體晶粒630係被安裝在該電路板620上。該半導體晶粒630例如可以是大致由一種矽材料所做成的,並且具有複數個形成於其中的半導體裝置。此外,複數個導電的結構631(例如,導電的凸塊或球、焊料球、柱、線、等等)係被形成在該半導體晶粒630之下。該半導體晶粒630係透過該些導電的結構631來電連接至該電路板620。該些導電的結構631例如可以是電連接至該電路板620的第一電路圖案622。此外,一金屬層632例如可被形成在該半導體晶粒630上。該金屬層632可以藉由在該半導體晶粒630上塗覆一金屬來加以形成。例如,該金屬層632可以是由一種例如銅(Cu)、金(Au)或銀(Ag)的導電材料所做成的,但是本揭露內容的特點並不限於此。
該囊封體640係從該電路板620的一上方部分囊封該半導體晶粒630。該囊封體640例如可以將被形成在該半導體晶粒630上的金屬層632露出到該囊封體640的外部。此外,通孔641係被形成在該囊封體640中。該些通孔641例如可被形成在該電路板620的第一電路圖案622之上,並且將該第一電路圖案622露出到該囊封體640的外部。
該些導電的結構650(例如,導電的凸塊或球、柱、線、等等)係被形成在該第一電路圖案622上,並且藉由該些通孔641而被露出到該囊封體640的外部。該些導電的結構650例如可以透過該第一電路圖案622來電連接至該半導體晶粒630。該些導電的結構650例如可以包含錫/鉛、無鉛錫、其等同物、等等,但是本揭露內容的特點並不限於此。
該中介體660係被安裝在該半導體裝置610上。該中介體660係包含一具有平的頂表面及底表面之絕緣體661、一被形成在該絕緣體
661的一底表面上之電路圖案662、以及被形成在該電路圖案662上之導電的結構663(例如,導電的凸塊或球、焊料球、柱、線、等等)。此外,該中介體660亦可包含一被形成在該絕緣體661的一頂表面上之電路圖案,以便於堆疊例如是記憶體晶片或邏輯晶片的半導體裝置於其上。此外,該中介體660可以進一步包含一被形成在其底表面上之導電的墊664。在此,該導電的墊664例如可被形成在該中介體660的中心,而該電路圖案662係被形成在該導電的墊664的一外部的週邊邊緣。該電路圖案662以及導電的墊664例如可以是由相同的材料所形成的。此外,該導電的墊664可被形成以對應於該半導體晶粒630的金屬層632。再者,該中介體660亦可包含一被形成在該絕緣體661的一頂表面上之電路圖案,以便於堆疊例如是記憶體晶片或邏輯晶片的半導體裝置於其上。
該些導電的結構663係電連接至該半導體裝置610的導電的結構650。例如,當該中介體660被安裝在該半導體裝置610上時,該些導電的結構663係被焊接(或者是附接)至該些導電的結構650,以將該中介體660以及半導體裝置610彼此電連接。該中介體660例如可以包括一矽基板、一印刷電路板(PCB)、等等。
該散熱構件670係被形成在該半導體裝置610與中介體660之間。例如,該散熱構件670可被形成在該半導體裝置610與中介體660的導電的墊664之間。此外,該散熱構件670例如可以是由一焊料膏所形成的(例如,至少最初在一回焊製程(若被執行的話)之前),並且可以電連接(或是至少導熱的連接)至該金屬層632以及導電的墊664。該散熱構件670可以傳遞從該半導體晶粒630所產生的熱至該中介體660,以接著被傳遞(例如,被
輻射、被傳導、被對流、等等)到外部。於是,根據本揭露內容的半導體封裝600的冷卻效率可加以改善。
圖12是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖。
參照圖12,根據本揭露內容的又一個例子的半導體封裝700係包含一半導體裝置610、一中介體660、一散熱構件670以及一層間構件780。例如,相較於在圖11中所示的半導體封裝600,在圖12中所示之範例的半導體封裝700進一步包含該層間構件780。因此,以下的說明將會聚焦在該層間構件780,其是在圖11及12中所示的半導體封裝600及700之間的一不同的特點。注意到的是,該範例的半導體封裝700可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
該層間構件780係被形成在該半導體裝置610與中介體660之間。例如,該層間構件780係被形成以填入一在該半導體裝置610與中介體660之間的其中該散熱構件670並未被形成且/或其中該些導電的結構650及663並未被形成之空間內。例如,該層間構件780可以藉由注入一底膠填充到一在該半導體裝置610與中介體660之間的空間內、接著是固化來加以形成,藉此將該半導體裝置610以及中介體660更緊密地彼此耦接。此外,該層間構件780可以是由一環氧樹脂助焊劑、一環氧樹脂或是其它黏著劑所形成的,但是其並不限於此。
此外,該層間構件780可以降低發生在該半導體裝置610與中介體660之間的翹曲。如上所述,該層間構件780可以改善根據本揭露內容的半導體封裝700的可靠度。
圖13是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖。
參照圖13,根據本揭露內容的又一個例子的半導體封裝800係包含一中介體660、一半導體裝置610以及一散熱構件670。在圖13中所示的半導體封裝800係被配置成使得在圖11中所示的半導體封裝600係被倒置。例如,在該半導體封裝800中,該半導體裝置610係被形成在該中介體660上,並且該散熱構件670係被形成在該中介體660與半導體裝置610之間。注意到的是,該範例的半導體封裝800可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
如上所述,根據本揭露內容的又一個例子的半導體封裝800與在圖11中所示的半導體封裝600稍微不同在於該半導體裝置610以及中介體660只是被顛倒而已,因而將不會給予詳細的說明。
圖14A至14E是描繪根據本揭露內容的各種特點的又一種製造一半導體封裝之範例的方法的橫截面圖。
根據本揭露內容的又一個例子的製造一半導體封裝之方法係包含製備一半導體裝置、形成一散熱構件、執行一回焊製程、以及形成一層間構件。在以下,根據本揭露內容的又一個例子的製造一半導體封裝之方法將會參考圖14A至14E來加以詳細地描述。注意到的是,該範例的方法可以和在此論述的任一個或多個其它方法共用任一個或所有的特徵。
在該半導體裝置的製備中,如同在圖14A中所繪,該半導體裝置610係加以製備,該半導體裝置610係包含一電路板620,其具有一被形成在其頂表面上的第一電路圖案622;一半導體晶粒630,其被安裝在
該電路板620的一頂表面上並且具有一被形成在其上的金屬層632;一囊封體640,其係從該電路板620的一上方部分囊封該半導體晶粒630;以及導電的凸塊650,其係貫穿該囊封體640而被形成在該第一電路圖案622上。例如,該半導體裝置610(或是任何在此論述的半導體裝置)可包含以面板類型設置的複數個半導體裝置。
在該散熱構件的形成中,如同在圖14B中所繪,該散熱構件670係被形成(例如,被塗覆、等等)在該半導體晶粒630上。例如,該散熱構件670可被形成以覆蓋被形成在該半導體晶粒630上的金屬層632。此外,該散熱構件670可以是由一焊料膏所形成的,並且可以電連接至該半導體晶粒630的金屬層632以及一中介體660(其將在稍後加以描述)的一導電的墊664。
在該回焊製程的執行中,如同在圖14C中所繪,該中介體660係被設置在該散熱構件670上,並且該回焊製程係於其上加以執行,該中介體660係包含一絕緣體661、一被形成在該絕緣體661的一底表面上之電路圖案662、該導電的墊664、以及被形成在該電路圖案662上之導電的結構663(例如,導電的凸塊或球、焊料球、柱、線、等等)。於是,如同在圖14D中所繪,該半導體裝置610的導電的結構650(例如,導電的凸塊或球、柱、線、等等)係被焊接(或者是附接)至該中介體660的導電的結構663。此外,該散熱構件670可被固化在該半導體裝置610與中介體660之間,而可以電連接至該金屬層632以及導電的墊664。因此,該散熱構件670可以傳遞從該半導體晶粒630所產生的熱至該中介體660,以接著被傳遞(例如,被輻射、被傳導、被對流、等等)到外部。根據上述的製造方法,根據本例
子的半導體封裝700可加以製成。
或者是,該半導體封裝700可以藉由例如是在該回焊製程的執行之後,進一步在該半導體裝置610與中介體660之間形成該層間構件780來加以製成。例如,在該層間構件的形成中,如同在圖14E中所繪,該層間構件780可被注入到一在該半導體裝置610與中介體660之間的空間之中,接著是固化。該層間構件780例如可以是由一底膠填充、一環氧樹脂助焊劑、一環氧樹脂、其它黏著劑、等等所形成的。該層間構件780可以改善在該半導體裝置610與中介體660之間的黏結性。在一範例的製造情節中,該半導體封裝700可以藉由在該層間構件的形成之後鋸開該面板類型的半導體裝置610來加以產生。
圖15A至15D是描繪根據本揭露內容的各種特點之又一種製造一半導體封裝之範例的方法的橫截面圖。
根據本揭露內容的又一個例子的製造一半導體封裝之方法係包含製備一中介體、形成一散熱構件並且執行一回焊製程。在以下,根據本揭露內容的又一個例子的製造一半導體封裝之方法將會參考圖15A至15D來加以詳細地描述。注意到的是,該範例的方法可以和在此論述的任一個或多個其它方法共用任一個或所有的特徵。
在該中介體的製備中,如同在圖15A中所繪,該中介體660係加以製備,該中介體660係包含一絕緣體661、一被形成在該絕緣體661的一頂表面上之電路圖案662、一導電的墊664、以及被形成在該電路圖案662上之導電的結構663(例如,導電的凸塊或球、焊料球、柱、線、等等)。舉例而言,該中介體660例如可以包含以面板類型設置的複數個中介體。
在該散熱構件的形成中,如同在圖15B中所繪,該散熱構件670係被形成(例如,被塗覆、等等)在該中介體660上。在此,該散熱構件670係被形成以覆蓋被形成在該中介體660上之導電的墊664。此外,該散熱構件670例如可以是由一焊料膏所形成的,並且電連接至該中介體660的導電的墊664以及一半導體晶粒630(其稍後將會加以描述)的一金屬層632。
在該回焊製程的執行中,如同在圖15C中所繪,一半導體裝置610係被顛倒並且設置,使得該些導電的結構650(例如,導電的凸塊或球、柱、線、等等)是面向該中介體660的導電的結構663,並且該回焊製程係在該半導體裝置610上加以執行,該半導體裝置610係包含一電路板620,其具有一被形成在其頂表面上的第一電路圖案622;一半導體晶粒630,其被安裝在該電路板620的一頂表面上並且具有一被形成在其上的金屬層632;一囊封體640,其係從該電路板620的一上方部分囊封該半導體晶粒630;以及導電的結構650,其係被形成在該第一電路圖案622上並且貫穿(例如,部份地延伸穿過、完全地延伸穿過、完全地延伸穿過而且超出、等等)該囊封體640。於是,如同在圖15D中所繪,該半導體裝置610的導電的結構650係被焊接(或者是附接)至該中介體660的導電的結構663。此外,該散熱構件670係被固化在該半導體裝置610與中介體660之間,並且電連接在該金屬層632與導電的墊664之間。因此,該散熱構件670可以傳遞從該半導體晶粒630所產生的熱至該中介體660,以接著被傳遞(例如,被輻射、被傳導、被對流、等等)到外部。根據上述的製造方法,根據本揭露內容的各種特點的半導體封裝800可被形成。
或者是,在該回焊製程的執行之後,根據本揭露內容的又一個例子的製造一半導體封裝之方法可以進一步包含在一介於該半導體裝置610與中介體660之間的空間內注入一層間構件。此外,根據本揭露內容的又一個例子的製造一半導體封裝之方法可以進一步包含單粒化(例如,鋸開、等等)該面板類型的中介體660,藉此形成一離散的半導體封裝800。
圖16是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖。
參照圖16,根據本揭露內容的又一個例子的半導體封裝900係包含一第一半導體裝置110、一第二半導體裝置960、以及一層間構件170。例如,在圖16中所示的半導體封裝900與在圖1中所示的半導體封裝100不同在於該第二半導體裝置960係被設置,而不是該中介體160。於是,以下的說明將會大致只聚焦在該半導體封裝100及900之間的差異。此外,由於在圖16中所示的半導體封裝900的第一半導體裝置110是和在圖1中所示的半導體封裝100的半導體裝置110相同的,因此將不會給予詳細的說明。注意到的是,該範例的半導體封裝900可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
該第二半導體裝置960係被安裝在該第一半導體裝置110上。該第二半導體裝置960係包含一電路板970、一半導體晶粒980以及一囊封體990。
該電路板970係包含一具有平的頂表面及底表面之絕緣層971、一被形成在該絕緣層971的一頂表面上之第一電路圖案972、一被形成在該絕緣層971的一底表面上之第二電路圖案973、以及一保護層974,
該保護層974係沿著該第一及第二電路圖案972及973的外部的週邊邊緣而被形成至一預設的厚度。該電路板970例如可以包括一雙面印刷電路板(PCB)。在此,導電的結構975(例如,導電的凸塊或球、焊料球、柱、線、等等)係被焊接(或者是附接)至該第二電路圖案973。該些導電的結構975係連接至該第一半導體裝置110之一個別的導電的結構150(例如,一導電的凸塊或球體、柱、線、等等),藉此將該第一半導體裝置110電連接至該第二半導體裝置960。
該半導體晶粒980係被安裝在該電路板970上。該半導體晶粒980例如可以是大致由一種矽材料所做成的,並且具有複數個形成於其中的半導體裝置。此外,複數個焊墊(未顯示)係被形成在該半導體晶粒980上,並且一導線981係連接至該些焊墊。此外,該導線981係電連接至該電路板970的第一電路圖案972。例如,該導線981係將該半導體晶粒980電連接至該電路板970。
該囊封體990係從該電路板970的一上方部分囊封該半導體晶粒980以及導線981。
該層間構件170係被形成在該第一半導體裝置110與第二半導體裝置960之間。例如,該層間構件170係被插置在該第一半導體裝置110的半導體晶粒130的一頂表面與該第二半導體裝置960的電路板970的一底表面之間。此外,該層間構件170可被形成以覆蓋該第一半導體裝置110的導電的結構150以及該第二半導體裝置960的導電的結構975的側表面。該層間構件170例如可以是由一環氧樹脂助焊劑或是其它材料所形成的。此外,該層間構件170可以藉由注入一環氧樹脂、一環氧樹脂模製化
合物(EMC)、或是其它材料到一在該第一半導體裝置110與第二半導體裝置960之間的空間內來加以形成。再者,該層間構件170亦可以是由一各向異性導電膏(ACP)所形成的。
圖17是描繪根據本揭露內容的各種特點之一種範例的半導體封裝的橫截面圖。
參照圖17,根據本揭露內容的又一個例子的半導體封裝1000係包含一半導體裝置110、一中介體160以及一層間構件1070。在圖17中所示的半導體封裝1000與在圖2中所示的半導體封裝200不同在於該第一層間構件部分271並未被設置。於是,以下的說明將會大致只聚焦在該半導體封裝200及1000之間的差異。注意到的是,該範例的半導體封裝1000可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
該層間構件1070係被形成在該半導體裝置110與該中介體160之間。例如,該層間構件1070係被形成在該半導體裝置110與中介體160之間無導電的結構150以及導電的結構163之處。例如,該層間構件1070係被形成在該半導體晶粒130與該中介體160之間、以及在一囊封體140與該中介體160之間。此外,該層間構件1070例如可以是由一種例如是一環氧樹脂、一環氧樹脂模製化合物(EMC)、等等的一般的黏著劑所形成的。該層間構件1070可以將從該半導體晶粒130所產生的熱傳遞至該中介體160,以接著被傳遞(例如,被輻射、被傳導、被對流、等等)到外部。此外,該層間構件1070可以改善在該半導體裝置110與該中介體160之間的黏結性。
圖18是描繪根據本揭露內容的各種特點之一種範例的半導
體封裝的橫截面圖。
參照圖18,根據本揭露內容的又一個例子之半導體封裝1100係包含一半導體裝置110、一中介體1160、以及一層間構件1170。在圖18中所示的半導體封裝1100係和在圖1中所示的半導體封裝100實質相同的。於是,以下的說明將會大致只聚焦在該半導體封裝100及1100之間的差異。注意到的是,該範例的半導體封裝1100可以和在此論述的任一個或多個其它半導體封裝共用任一個或所有的特徵。
該中介體1160係被安裝在該半導體裝置110上。該中介體1160係包含一具有平的頂表面及底表面之絕緣體161、以及一被形成在該絕緣體161的一底表面上之電路圖案162。此外,該中介體1160亦可包含一被形成在該絕緣體161的一頂表面上之電路圖案,以便於堆疊例如是記憶體晶片或邏輯晶片的半導體裝置於其上。被形成在該絕緣體161的底表面上之電路圖案162係電連接至該半導體裝置110的導電的結構150。例如,當該中介體1160被安裝在該半導體裝置110上時,該導電的結構150係被焊接(或者是附接)至該電路圖案162,以將該中介體1160以及半導體裝置110彼此電連接。因此,可以將該中介體1160的底表面直接接觸到該半導體晶粒131的一頂表面。該中介體1160例如可以包括一矽基板、一印刷電路板(PCB)、等等。
該層間構件1170係被形成在該半導體裝置110與中介體1160之間。例如,該層間構件1170可被形成在該囊封體140的一通孔141中,以圍繞該導電的凸塊150。該層間構件1170例如可以是由一環氧樹脂助焊劑或是其它材料所形成的。該環氧樹脂助焊劑例如可被施加至該導電
的結構150之周圍的區域,藉此改善在該導電的結構150與電路圖案162之間的黏著。此外,該層間構件1170可以藉由注入一環氧樹脂、一環氧樹脂模製化合物(EMC)、或是其它材料到一在該半導體裝置110與中介體1160之間的部分內來加以形成。再者,該層間構件1170亦可以是由一各向異性導電膏(ACP)所形成的。
總之,此揭露內容的各種特點係提供一種半導體裝置或封裝結構以及一種用於製造其之方法。儘管先前已經參考某些特點及例子來加以敘述,但是熟習此項技術者將會理解到可以做成各種的改變並且等同物可加以取代,而不脫離本揭露內容的範疇。此外,可以做成許多修改以將一特定的情況或材料調適到本揭露內容的教示,而不脫離其範疇。因此,所欲的是本揭露內容並不受限於所揭露的特定例子,而是本揭露內容將會包含所有落在所附的申請專利範圍的範疇內的例子。
100‧‧‧半導體封裝
110‧‧‧半導體裝置
120‧‧‧電路板
121‧‧‧絕緣層
122‧‧‧第一電路圖案
123‧‧‧第二電路圖案
124‧‧‧保護層
130‧‧‧半導體晶粒
131‧‧‧導電的結構
140‧‧‧囊封體
141‧‧‧通孔
150‧‧‧導電的結構(導電的凸塊)
160‧‧‧中介體
161‧‧‧絕緣體
162‧‧‧電路圖案
163‧‧‧導電的結構(焊料球)
170‧‧‧層間構件
Claims (20)
- 一種半導體封裝,其包括:一基板,其包括一頂部基板側、一底部基板側、在該頂部基板側和該底部基板側之間的複數個橫向基板側以及在該頂部基板側的一頂部基板電路圖案;一半導體晶粒,其被固定在該頂部基板側上,該半導體晶粒包含一頂部晶粒側、面向該頂部基板側的一底部晶粒側以及複數個橫向晶粒側;一囊封材料,其包含一頂部囊封體側以及面對該頂部基板側的一底部囊封體側,其中該囊封體囊封至少該些橫向晶粒側和該頂部基板側的至少一部分;一中介體,其包含:一頂部中介體側,面對該頂部囊封體側的一底部中介體側,複數個橫向中介體側,以及在該底部中介體側上的一底部中介體電路圖案;以及一金屬柱,其包含:一頂部柱末端,其被接合並且直接地接觸該底部中介體電路圖案,一底部柱末端,其被接合至該頂部基板電路圖案,以及一橫向柱表面。
- 如申請專利範圍第1項之半導體封裝,其中該金屬柱包含一銅金屬柱。
- 如申請專利範圍第1項之半導體封裝,其中該金屬柱藉由焊料被接合 至該頂部基板電路圖案。
- 如申請專利範圍第3項之半導體封裝,其中該焊料的至少一部分是直接地且垂直地在該底部柱末端和該頂部基板導電圖案之間。
- 如申請專利範圍第1項之半導體封裝,其中該金屬柱包含在該底部柱末端的一焊料蓋,並且該金屬柱藉由該焊料蓋被接合至該頂部基板電路圖案。
- 如申請專利範圍第1項之半導體封裝,其中該囊封材料的一部分是直接地且垂直地在該底部柱末端和該頂部基板側之間。
- 如申請專利範圍第1項之半導體封裝,其中該金屬柱是垂直地高於該半導體晶粒。
- 一種半導體封裝,其包含:一基板,其包含一頂部基板側、一底部基板側、複數個橫向基板側以及在該頂部基板側上的一頂部基板電路圖案;一半導體晶粒,其固定在該頂部基板側上,該半導體晶粒包含一頂部晶粒側、面對該頂部基板側的一底部晶粒側以及複數個橫向晶粒側;一模製囊封體,其包含一頂部囊封體側、面對該頂部基板側的一底部囊封體側以及複數個橫向囊封體側,其中該模製囊封體囊封至少該橫向晶粒側以及該頂部基板側的至少一部分;一中介體,其包含:一頂部中介體側,面向該頂部囊封體側的一底部中介體側,複數個橫向中介體側,以及 在該底部中介體側上的一底部中介體電路圖案;以及一金屬柱,其包含:一頂部柱末端,其被接合且直接地接觸該底部中介體電路圖案,一底部柱末端,其被接合至該頂部基板電路圖案,以及一橫向柱表面。
- 如申請專利範圍第8項之半導體封裝,其中該模製囊封體是被射出成型圍繞該半導體晶粒和該橫向柱表面。
- 如申請專利範圍第8項之半導體封裝,其中該模製囊封體直接地接觸且環繞該橫向柱表面。
- 如申請專利範圍第8項之半導體封裝,其中該模製囊封體直接地接觸且環繞該些橫向晶粒側及該頂部晶粒側。
- 如申請專利範圍第8項之半導體封裝,其包含與該模製囊封體不同的一底部填充,其中該底部填充的至少一第一部分是直接地且垂直地在該底部晶粒側和該頂部基板側之間。
- 如申請專利範圍第12項之半導體封裝,其中該模製囊封體的一部分直接地接觸該底部填充的一第二部分並且直接地且垂直地在該底部填充的該第二部分和該底部中介體側之間。
- 如申請專利範圍第8項之半導體封裝,其中該些橫向基板側的每一個是與該些橫向中介體側的各別一個以及該些橫向囊封體側的各別一個共平面。
- 如申請專利範圍第8項之半導體封裝,其包含一導熱的黏著劑,該導熱的黏著劑的至少一部分是垂直地且直接地在該頂部半導體晶粒側和該 底部中介體側之間。
- 如申請專利範圍第15項之半導體封裝,其中該模製囊封體橫向地環繞且接觸該導熱的黏著劑。
- 一種半導體封裝,其包含:一封裝基板,其包含一頂部基板側、一底部基板側、在該頂部基板側和該底部基板側之間的複數個橫向基板側、在該頂部基板側上的一頂部基板電路圖案以及在該底部基板側上的一底部基板電路圖案;一半導體晶粒,其被固定在該頂部基板側上,該半導體晶粒包含一頂部晶粒側、面對該頂部基板側的一底部晶粒側以及複數個橫向晶粒側;一囊封材料,其包含一頂部囊封體側和面對該頂部基板側的一底部囊封體側,其中該囊封體囊封至少該橫向晶粒側以及該頂部基板側的至少一部分;一中介體,其包含:一頂部中介體側,面對該頂部囊封體側的一底部中介體側,複數個橫向中介體側,以及在該底部中介體側上的一底部中介體電路圖案;一金屬柱,其包含:一頂部柱末端,其被接合並且直接地接觸該底部中介體電路圖案,一底部柱末端,其被接合至該頂部基板電路圖案,以及一橫向柱表面;以及在該底部基板側上的複數個封裝互聯結構。
- 如申請專利範圍第17項之半導體封裝,其中該封裝基板包含一印刷電路板。
- 如申請專利範圍第17項之半導體封裝,其中該封裝基板包含一PCB並且該中介體包含不同於一PCB的一多層信號分佈結構。
- 如申請專利範圍第17項之半導體封裝,其中該中介體包含在該頂部中介體側上的一頂部中介體電路圖案,並且進一步包含一半導體裝置,該半導體裝置被固定至該頂部中介體側並且被電耦合至該頂部中介體電路圖案。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2015-017324 | 2015-02-04 | ||
| KR1020150017324A KR101640341B1 (ko) | 2015-02-04 | 2015-02-04 | 반도체 패키지 |
| US14/694,269 | 2015-04-23 | ||
| US14/694,269 US9859203B2 (en) | 2015-02-04 | 2015-04-23 | Semiconductor package and fabricating method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201721816A true TW201721816A (zh) | 2017-06-16 |
| TWI613773B TWI613773B (zh) | 2018-02-01 |
Family
ID=56506187
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104122294A TWI582920B (zh) | 2015-02-04 | 2015-07-09 | 半導體封裝以及其之製造方法 |
| TW106103673A TWI613773B (zh) | 2015-02-04 | 2015-07-09 | 半導體封裝以及其之製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104122294A TWI582920B (zh) | 2015-02-04 | 2015-07-09 | 半導體封裝以及其之製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (6) | US9859203B2 (zh) |
| KR (1) | KR101640341B1 (zh) |
| TW (2) | TWI582920B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10622314B2 (en) | 2017-12-07 | 2020-04-14 | Mediatek Inc. | Chip package structure |
| TWI893151B (zh) * | 2020-07-03 | 2025-08-11 | 南韓商三星電子股份有限公司 | 半導體封裝 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9379074B2 (en) * | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9515017B2 (en) * | 2014-12-18 | 2016-12-06 | Intel Corporation | Ground via clustering for crosstalk mitigation |
| KR101640341B1 (ko) | 2015-02-04 | 2016-07-15 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| KR102367404B1 (ko) * | 2015-08-03 | 2022-02-25 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10105866B2 (en) * | 2016-02-24 | 2018-10-23 | Dehua Tb New Decoration Material Co., Ltd. | Method for preparing functional engineered wood |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US20180053753A1 (en) * | 2016-08-16 | 2018-02-22 | Freescale Semiconductor, Inc. | Stackable molded packages and methods of manufacture thereof |
| TWI601219B (zh) * | 2016-08-31 | 2017-10-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| CN109716509A (zh) | 2016-09-30 | 2019-05-03 | 英特尔公司 | 内插器封装上的嵌入式管芯 |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US9865570B1 (en) * | 2017-02-14 | 2018-01-09 | Globalfoundries Inc. | Integrated circuit package with thermally conductive pillar |
| US10410999B2 (en) * | 2017-12-19 | 2019-09-10 | Amkor Technology, Inc. | Semiconductor device with integrated heat distribution and manufacturing method thereof |
| WO2019133008A1 (en) | 2017-12-30 | 2019-07-04 | Intel Corporation | Ultra-thin, hyper-density semiconductor packages |
| US10622321B2 (en) * | 2018-05-30 | 2020-04-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structures and methods of forming the same |
| US11035910B2 (en) * | 2019-03-29 | 2021-06-15 | Ablic Inc. | Magnetic substance detection sensor |
| WO2021056427A1 (zh) * | 2019-09-27 | 2021-04-01 | 庆鼎精密电子(淮安)有限公司 | 中介板、中介板的制作方法及电路板组件 |
| US11335571B2 (en) * | 2020-07-15 | 2022-05-17 | Renesas Electronics Corporation | Semiconductor device including a package substrate and a semiconductor chip |
| US11637055B2 (en) * | 2020-08-03 | 2023-04-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
| US11410933B2 (en) * | 2020-10-06 | 2022-08-09 | Unimicron Technology Corp. | Package structure and manufacturing method thereof |
| US11915991B2 (en) * | 2021-03-26 | 2024-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof |
| US12027494B2 (en) * | 2021-05-06 | 2024-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
| KR20230006715A (ko) * | 2021-07-02 | 2023-01-11 | 삼성전자주식회사 | 반도체 패키지의 제조방법 및 반도체 패키지 |
| US20230260866A1 (en) * | 2022-02-17 | 2023-08-17 | Mediatek Inc. | Semiconductor package structure |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4551321B2 (ja) * | 2005-07-21 | 2010-09-29 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
| JP4512545B2 (ja) * | 2005-10-27 | 2010-07-28 | パナソニック株式会社 | 積層型半導体モジュール |
| JP2007287906A (ja) * | 2006-04-17 | 2007-11-01 | Elpida Memory Inc | 電極と電極の製造方法、及びこの電極を備えた半導体装置 |
| KR100800478B1 (ko) * | 2006-07-18 | 2008-02-04 | 삼성전자주식회사 | 적층형 반도체 패키지 및 그의 제조방법 |
| US7608921B2 (en) * | 2006-12-07 | 2009-10-27 | Stats Chippac, Inc. | Multi-layer semiconductor package |
| KR20080076092A (ko) * | 2007-02-14 | 2008-08-20 | 주식회사 하이닉스반도체 | 적층 반도체 패키지 및 이의 제조 방법 |
| KR100961309B1 (ko) * | 2008-02-25 | 2010-06-04 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US8472190B2 (en) * | 2010-09-24 | 2013-06-25 | Ati Technologies Ulc | Stacked semiconductor chip device with thermal management |
| KR101688006B1 (ko) * | 2010-11-26 | 2016-12-20 | 삼성전자주식회사 | 반도체 장치 |
| KR101740483B1 (ko) * | 2011-05-02 | 2017-06-08 | 삼성전자 주식회사 | 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지 |
| KR101867955B1 (ko) * | 2012-04-13 | 2018-06-15 | 삼성전자주식회사 | 패키지 온 패키지 장치 및 이의 제조 방법 |
| US8878360B2 (en) * | 2012-07-13 | 2014-11-04 | Intel Mobile Communications GmbH | Stacked fan-out semiconductor chip |
| TW201411894A (zh) * | 2012-09-10 | 2014-03-16 | Walsin Lihwa Corp | 發光裝置 |
| TWI531283B (zh) * | 2012-10-26 | 2016-04-21 | 臻鼎科技股份有限公司 | 連接基板及層疊封裝結構 |
| KR101473093B1 (ko) * | 2013-03-22 | 2014-12-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| US9870946B2 (en) * | 2013-12-31 | 2018-01-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level package structure and method of forming same |
| US10026671B2 (en) * | 2014-02-14 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US9412714B2 (en) * | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| KR102198858B1 (ko) * | 2014-07-24 | 2021-01-05 | 삼성전자 주식회사 | 인터포저 기판을 갖는 반도체 패키지 적층 구조체 |
| US10354974B2 (en) * | 2014-12-11 | 2019-07-16 | Mediatek Inc. | Structure and formation method of chip package structure |
| KR101640341B1 (ko) | 2015-02-04 | 2016-07-15 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
-
2015
- 2015-02-04 KR KR1020150017324A patent/KR101640341B1/ko active Active
- 2015-04-23 US US14/694,269 patent/US9859203B2/en active Active
- 2015-07-09 TW TW104122294A patent/TWI582920B/zh active
- 2015-07-09 TW TW106103673A patent/TWI613773B/zh active
-
2017
- 2017-12-05 US US15/832,027 patent/US10586761B2/en active Active
-
2020
- 2020-03-09 US US16/813,368 patent/US11121071B2/en active Active
-
2021
- 2021-09-08 US US17/468,981 patent/US11961797B2/en active Active
-
2024
- 2024-04-12 US US18/634,621 patent/US12388005B2/en active Active
-
2025
- 2025-08-11 US US19/295,970 patent/US20260005127A1/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10622314B2 (en) | 2017-12-07 | 2020-04-14 | Mediatek Inc. | Chip package structure |
| TWI893151B (zh) * | 2020-07-03 | 2025-08-11 | 南韓商三星電子股份有限公司 | 半導體封裝 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI582920B (zh) | 2017-05-11 |
| US20260005127A1 (en) | 2026-01-01 |
| US9859203B2 (en) | 2018-01-02 |
| KR101640341B1 (ko) | 2016-07-15 |
| US12388005B2 (en) | 2025-08-12 |
| US20220130752A1 (en) | 2022-04-28 |
| TWI613773B (zh) | 2018-02-01 |
| US11961797B2 (en) | 2024-04-16 |
| US20200350241A1 (en) | 2020-11-05 |
| US20240347442A1 (en) | 2024-10-17 |
| US10586761B2 (en) | 2020-03-10 |
| US11121071B2 (en) | 2021-09-14 |
| US20160225692A1 (en) | 2016-08-04 |
| US20180096928A1 (en) | 2018-04-05 |
| TW201630137A (zh) | 2016-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI582920B (zh) | 半導體封裝以及其之製造方法 | |
| US9064781B2 (en) | Package 3D interconnection and method of making same | |
| US8508045B2 (en) | Package 3D interconnection and method of making same | |
| TWI625838B (zh) | 複合焊球、半導體封裝、半導體裝置及制造方法 | |
| US12009343B1 (en) | Stackable package and method | |
| TWI601266B (zh) | 半導體裝置結構及其製造方法 | |
| KR101656269B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US11869829B2 (en) | Semiconductor device with through-mold via | |
| KR20110085481A (ko) | 적층 반도체 패키지 | |
| TWI802726B (zh) | 電子封裝件及其承載基板與製法 | |
| TWI619223B (zh) | 堆疊的半導體封裝以及其之製造方法 | |
| CN103311192A (zh) | 细间距pop式封装结构和封装方法 | |
| CN113496966A (zh) | 电子封装件 | |
| KR101301782B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR20120088365A (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| JP7251951B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI688067B (zh) | 半導體裝置及其製造方法 | |
| KR101553463B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US20240128174A1 (en) | Semiconductor package | |
| TWI450348B (zh) | 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法 | |
| KR101101435B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN104392979A (zh) | 芯片堆叠封装结构 | |
| JP2013110264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2014171403A1 (ja) | 半導体装置 | |
| KR20130007262A (ko) | 반도체 패키지 및 그 제조 방법 |