TW201724460A - 半導體元件以及製造方法 - Google Patents

Abstract

提供利用表面元件的半導體元件以及方法。在一實施例中，熔斷線路包括具有兩個單獨的電隔離部件的凸塊下金屬化物。所述兩個部件藉由外部連接件（諸如焊料球）橋接，以便電連接表面元件。當在測試後判定表面元件有缺陷時，熔斷線路可藉由自所述兩個單獨部件移除外部連接件而斷開，藉此電隔離表面元件。在另一實施例中，表面元件在積體扇出型封裝內的封裝之下或為多扇出型封裝的部分。

Description

半導體元件以及製造方法

本發明的實施例是關於一種半導體元件以及製造方法，且特別是關於一種利用表面元件的半導體元件以及製造方法。

半導體元件用於多種電子應用中，諸如個人電腦、蜂巢式電話、數位攝影機以及其他電子設備（作為實例）。通常藉由在半導體基底上依序沈積絕緣層或介電層、導電層以及半導電材料層及使用微影術圖案化各種材料層以在其上形成電路組件及元件來製造半導體元件。通常在單一半導體晶圓上製造幾十或幾百個積體電路。藉由沿著切割道鋸割積體電路而使個別晶粒單體化。接著（例如）以多晶片模組形式或以其他類型的封裝形式單獨地封裝個別晶粒。

半導體產業繼續藉由連續降低最小特徵大小來改良各種電子組件（例如，電晶體、二極體、電阻器、電容器等）的整合密度，從而允許更多組件整合至給定區域中。在一些應用中，此等較小電子組件（諸如積體電路晶粒）亦可利用較小封裝，所述較小封裝相較於過去封裝利用較小區域。

一種製造半導體元件的方法，其包括在基底上方施加第一外部連接件至第一凸塊下金屬化物。施加第二外部連接件至第一端子凸塊下金屬化物，其中所述第二外部連接件電性橋接所述第一端子凸塊下金屬化物的第一區段與所述第一端子凸塊下金屬化物的第二區段，所述第一區段及所述第二區段在所述施加所述第二外部連接件之前電隔離。移除所述第二外部連接件而不移除所述第一外部連接件，且在所述移除所述第二外部連接件之後，將外部元件接合至所述第一外部連接件，其中所述接合是在所述第一區段與所述第二區段彼此電隔離時執行。

以下揭示內容提供用於實施本發明的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本發明。當然，此等組件及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一構件在第二構件上方或上之形成可包括第一構件及第二構件直接接觸地形成之實施例，且亦可包括額外構件可在第一構件與第二構件之間形成使得第一構件及第二構件可不直接接觸之實施例。另外，本發明可在各種實例中重複參考數字及/或字母。此重複是出於簡化及清楚的目的且本身並不指示所論述的各種實施例及/或組態之間的關係。

另外，諸如「在……之下」、「在……下方」、「下部」、「在……上方」、「上部」及類似者的空間相對術語本文中為易於描述而使用，以描述如圖中所說明的一個元件或特徵與另一元件或特徵的關係。除諸圖中所描繪的定向以外，空間相對術語意欲涵蓋元件在使用或操作中的不同定向。裝置可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述詞可同樣相應地進行解譯。

現參看圖1，展示載子基底101與在載子基底101上方的黏接層103、聚合物層105以及第一晶種層107。載子基底101包括（例如）矽基材料（諸如玻璃或氧化矽）或其他材料（諸如氧化鋁）、此等材料中的任一者的組合或其類似者。載子基底101為平面的，以便適應諸如第一半導體元件201及第二半導體元件301（未在圖1中說明，但在下文關於圖2至圖3加以說明及論述）的半導體元件的附接。

黏接層103被置放於載子基底101上，以便輔助覆疊結構（例如，聚合物層105）的黏附。在一實施例中，黏接層103可包括紫外線膠，所述紫外線膠在曝露於紫外光時失去其黏接性質。然而，亦可使用其他類型的黏合劑，諸如壓敏黏合劑、輻射可固化黏合劑、環氧樹脂、此等各者的組合或其類似者。黏接層103可以在壓力下可易於變形的半液體或凝膠形式被置放於載子基底101上。

聚合物層105被置放於黏接層103上方且經利用以便在第一半導體元件201以及第二半導體元件301已附接時提供對（例如）第一半導體元件201以及第二半導體元件301的保護。在一實施例中，聚合物層105可為聚苯并噁唑（PBO），但可利用任何合適的材料，諸如聚醯亞胺或聚醯亞胺衍生物、阻焊（SR）材料或味之素累積膜（ABF）。聚合物層105可以使用（例如）旋轉塗佈製程來置放至介於約2 μm與約15 μm之間（諸如約5 μm）的厚度，但可使用任何合適的方法以及厚度。

第一晶種層107形成於聚合物層105上方。在一實施例中，第一晶種層107為輔助在後續處理步驟期間形成較厚層的薄導電材料層。第一晶種層107可包括約1,000 Å厚的鈦層，接著為約5,000 Å厚的銅層。取決於所要材料，可使用諸如濺鍍、蒸鍍或PECVD製程的製程來產生第一晶種層107。第一晶種層107可形成為具有介於約0.3 μm與約1 μm之間的厚度，諸如約0.5 μm。

圖1亦說明光阻109在第一晶種層107上方的置放以及圖案化。在一實施例中，可使用（例如）旋轉塗佈技術將光阻109置放於第一晶種層107上至介於約50 μm與約250 μm之間（諸如約120 μm）的高度。一旦處於適當位置，光阻109即可接著藉由以下步驟來圖案化：使光阻109曝露於圖案化能量源（例如，圖案化光源）以便誘發化學反應，藉此誘發光阻109的曝露於圖案化光源的彼等部分的物理變化。接著將顯影劑塗覆至曝露的光阻109以利用所述物理變化，且取決於所要圖案而選擇性地移除光阻109的曝露部分或光阻109的未曝露部分。

在一實施例中，形成至光阻109中的圖案為用於第一介層孔111的圖案。第一介層孔111以此置放形成，以便位於隨後附接的元件（諸如，第一半導體元件201及第二半導體元件301）的不同側上。然而，可利用用於第一介層孔111的圖案的任何合適配置，諸如藉由經定位以使得第一半導體元件201及第二半導體元件301位於第一介層孔111的對置側上。

一旦光阻已圖案化，第一介層孔111即形成於光阻109內。在一實施例中，第一介層孔111包括一或多種導電材料（諸如銅、鎢、其他導電金屬或類似者），且可（例如）藉由電鍍、無電極電鍍或類似者而形成。在一實施例中，使用電鍍製程，其中第一晶種層107及光阻109浸沒或浸潤於電鍍溶液中。第一晶種層107的表面電連接至外部DC電源供應器的負側，以使得第一晶種層107在電鍍製程中充當陰極。固體導電陽極（諸如，銅陽極）亦浸潤於所述溶液中且附接至電源供應器的正側。來自陽極的原子溶解於所述溶液中，陰極（例如，第一晶種層107）自所述溶液獲取溶解原子，藉此鍍敷第一晶種層107的在光阻109的開口內的曝露導電區域。

一旦已使用光阻109及第一晶種層107形成第一介層孔111，即可使用合適的移除製程（未在圖1中說明，但見於下文圖3中）移除光阻109。在一實施例中，可使用電漿灰化製程以移除光阻109，藉此可升高光阻109的溫度，直至光阻109經歷熱分解且可被移除。然而，可利用任何其他合適的製程，諸如濕式汽提。光阻109的移除可曝露第一晶種層107的下伏部分。

一旦經曝露，即可執行第一晶種層107的曝露部分的移除（未在圖1中說明，但見於下文圖3中）。在一實施例中，第一晶種層107的曝露部分（例如，第一介層孔111未覆蓋的那些部分）可藉由（例如）濕式或乾式蝕刻製程來移除。舉例而言，在乾式蝕刻製程中，可使用第一介層孔111作為罩幕而將反應物導向第一晶種層107。在另一實施例中，可將蝕刻劑噴塗成或以其他方式置成與第一晶種層107接觸，以便移除第一晶種層107的曝露部分。在第一晶種層107的曝露部分已蝕刻掉之後，聚合物層105的一部分在第一介層孔111之間曝露。

圖2說明第一介層孔111內將附接至聚合物層105的第一半導體元件201（未在圖2中說明，但下文關於圖3說明及描述）。在一實施例中，第一半導體元件201包括第一基底203、第一主動元件（未個別地說明）、第一金屬化層205、第一接觸墊207、第一鈍化層211以及第一外部連接件209。第一基底203可包括基體矽（摻雜或未摻雜）或絕緣層上矽（SOI）基底的主動層。通常，SOI基底包括諸如矽、鍺、矽鍺、SOI、絕緣層上矽鍺（SGOI）或其組合的半導體材料的層。可使用的其他基底包含多層基底、梯度基底(gradient substrates)或混合定向基底(hybrid orientation substrates)。

第一主動元件包括可用以產生用於第一半導體元件201的設計的所要結構及功能參數的廣泛多種主動元件及被動元件，諸如電容器、電阻器、電感器及其類似者。可使用任何合適方法在第一基底203內或在其上形成第一主動元件。

第一金屬化層205形成於第一基底203及第一主動元件上方，且經設計以連接各種主動元件以形成功能電路。在一實施例中，第一金屬化層205由交替的介電質層及導電材料層形成，且可經由任何合適製程（諸如，沈積、鑲嵌、雙鑲嵌等）形成。在一實施例中，可存在藉由至少一個層間介電層（ILD）與第一基底203隔開的四個金屬化層，但第一金屬化層205的精確數目取決於第一半導體元件201的設計。

第一接觸墊207可形成於第一金屬化層205上方且與其電接觸。第一接觸墊207可包括鋁，但可使用諸如銅的其他材料。可使用諸如濺鍍的沈積製程以形成材料層（圖中未示）且可接著經由合適製程（諸如，光微影遮蔽及蝕刻）移除所述材料層的部分以形成第一接觸墊207。然而，可利用任何其他合適製程以形成第一接觸墊207。第一接觸墊可形成為具有介於約0.5 μm與約4 μm之間（諸如約1.45 μm）的厚度。

第一鈍化層211可形成於第一基底203上處於第一金屬化層205及第一接觸墊207上方。第一鈍化層211可由諸如以下各者之一或多種合適的介電材料製成：氧化矽、氮化矽、低介電係數介電質（諸如，經碳摻雜的氧化物）、極低介電係數介電質（諸如，經多孔碳摻雜的二氧化矽）、此等材料之組合或其類似者。第一鈍化層211可經由諸如化學氣相沈積（CVD）的製程而形成，但可利用任何合適製程，且所述第一鈍化層可具有介於約0.5 μm與約5 μm之間（諸如約9.25 KÅ）的厚度。

第一外部連接件209可經形成以提供用於第一接觸墊207與（例如）第一重佈線層501（未在圖2中說明，但在下文關於圖5說明及描述）之間的接觸的導電區。在一實施例中，第一外部連接件209可為導電柱，且可藉由最初將光阻（圖中未示）形成於第一鈍化層211上方至介於約5 μm與約20 μm之間（諸如，約10 µm）的厚度而形成。光阻可圖案化以曝露第一鈍化層211的部分，導電柱將延伸穿過所述部分。一旦圖案化，光阻即可接著用作罩幕以移除第一鈍化層211的所要部分，藉此曝露第一外部連接件209將接觸的下伏第一接觸墊207的那些部分。

第一外部連接件209可形成於第一鈍化層211及光阻兩者的開口內。第一外部連接件209可由諸如銅的導電材料形成，但亦可使用其他導電材料，諸如鎳、金或金屬合金、此等材料的組合或其類似者。另外，可使用諸如電鍍的製程來形成第一外部連接件209，藉由所述第一外部連接件，電流流經第一接觸墊207的導電部分，針對其需要形成第一外部連接件209，且第一接觸墊207經浸潤於溶液中。溶液及電流沈積物（例如，銅）沈積於開口內以便填充及/或過量填充光阻及第一鈍化層211的開口，藉此形成第一外部連接件209。可接著使用（例如）灰化製程、化學機械拋光（CMP）製程、此等製程的組合或其類似者來移除在第一鈍化層211的開口外部的過量導電材料及光阻。

然而，如一般熟習此項技術者將認識到，用以形成第一外部連接件209的上述製程僅為一個此描述，且並不意欲將實施例限於此準確製程。確切而言，所描述製程意欲僅為說明性的，因為可利用用於形成第一外部連接件209的任何合適製程。所有合適製程全部意欲包含於本發明實施例的範疇內。

圖3說明第一半導體元件201至聚合物層105上的置放連同第二半導體元件301的置放。在一實施例中，第二半導體元件301可包括第二基底303、第二主動元件（未個別地說明）、第二金屬化層305、第二接觸墊307、第二鈍化層311以及第二外部連接件309。在一實施例中，第二基底303、第二主動元件、第二金屬化層305、第二接觸墊307、第二鈍化層311以及第二外部連接件309可類似於第一基底203、第一主動元件、第一金屬化層205、第一接觸墊207、第一鈍化層211以及第一外部連接件209，但前述各者亦可以不同。

在一實施例中，可使用（例如）抓放(pick and place)製程將第一半導體元件201及第二半導體元件301置放至聚合物層105上。然而，可使用置放第一半導體元件201及第二半導體元件301的任何其他替代方法將第一半導體元件201及第二半導體元件301置放至聚合物層105上及第一介層孔111內。

圖4說明第一介層孔111、第一半導體元件201以及第二半導體元件301的封裝。所述封裝可在模製元件（圖4中未個別地說明）中執行，模製元件可包括頂部模製部分及與頂部模製部分可分離的底部模製部分。當將頂部模製部分降低以鄰近於底部模製部分時，可形成用於第一載子基底101、第一介層孔111、第一半導體元件201以及第二半導體元件301的模製空腔。

在封裝製程期間，可將頂部模製部分鄰近於底部模製部分置放，藉此將第一載子基底101、第一介層孔111、第一半導體元件201以及第二半導體元件301圍封於模製空腔內。一旦經圍封，頂部模製部分及底部模製部分即可形成氣密密封，以便控制氣體的流入及氣體自模製空腔的流出。一旦經密封，第一封裝體401即可置放於模製空腔內。第一封裝體401可為模製化合物樹脂，諸如聚醯亞胺、PPS、PEEK、PES、耐熱晶體樹脂、此等材料的組合或其類似者。可在頂部模製部分與底部模製部分對準之前將第一封裝體401置放於模製空腔內，或可經由射出口將第一封裝體射出至模製空腔中。

一旦第一封裝體401已置放至模製空腔中，以使得第一封裝體401封裝載子基底101、第一介層孔111、第一半導體元件201以及第二半導體元件301，第一封裝體401即可固化以便使第一封裝體401硬化以達成最佳保護。雖然準確的固化製程至少部分地取決於為第一封裝體401所選擇之特定材料，但在選擇模製化合物作為第一封裝體401的一實施例中，固化可經由諸如將第一封裝體401加熱至介於約100℃與約130℃之間（諸如，約125℃）持續約60秒至約3000秒（諸如，約600秒）的製程而發生。另外，引發劑及/或催化劑可包含於第一封裝體401內以較好地控制固化製程。

然而，如一般熟習此項技術者將認識到，上文所描述的固化製程僅為例示性製程，且不意欲限制當前實施例。可使用其他固化製程，諸如照射或甚至允許第一封裝體401在環境溫度下硬化。可使用任何合適的固化製程，且所有此等製程全部意欲包含於本文中所論述的實施例的範疇內。

圖4亦說明第一封裝體401的薄化以便曝露第一介層孔111、第一半導體元件201以及第二半導體元件301以供進一步處理。可（例如）使用機械研磨或化學機械拋光（CMP）製程來執行薄化，藉此利用化學蝕刻劑及研磨劑進行反應且研磨掉第一封裝體401、第一半導體元件201以及第二半導體元件301，直至第一介層孔111、第一外部連接件209（在第一半導體元件201上）以及第二外部連接件309（在第二半導體元件301上）已曝露。因而，第一半導體元件201、第二半導體元件301以及第一介層孔111可具有亦與第一封裝體401同平面的平坦表面。

然而，雖然上文所描述之CMP製程呈現為一個說明性實施例，但其不意欲限於所述實施例。可使用任何其他合適移除製程以薄化第一封裝體401、第一半導體元件201以及第二半導體元件301且曝露第一介層孔111。舉例而言，可利用一連串化學蝕刻。此製程及任何其他合適製程可用以薄化第一封裝體401、第一半導體元件201以及第二半導體元件301，且所有此等製程完全意欲包含於實施例的範疇內。

視情況，在第一封裝體401已變薄之後，第一介層孔111及第一外部連接件209可凹陷在第一封裝體401內。在一實施例中，可使用（例如）蝕刻製程使第一介層孔111及第一外部連接件209凹陷，所述蝕刻製程利用針對第一介層孔111及第一外部連接件209的材料（例如，銅）選擇的蝕刻劑。第一介層孔111及第一外部連接件209可凹陷至介於約20 μm與約300 μm之間（諸如約180 μm）的深度。

圖5A至圖5B說明用以互連第一半導體元件201、第二半導體元件301、第一介層孔111、第三外部連接件601以及第四外部連接件603（圖5A中未說明，但在下文關於圖6A至圖6B說明及描述）的第一重佈線層（redistribution layer；RDL）501的形成，其中圖5B為圖5A中的虛線框516的近視圖。在一實施例中，可藉由最初經由合適的形成製程（諸如CVD或濺鍍）形成鈦銅合金的晶種層（圖中未示）來形成第一RDL 501。接著可形成光阻（亦未圖示）以覆蓋晶種層，且可接著圖案化光阻以曝露晶種層的位於第一RDL 501需要位於之處的彼等部分。

一旦光阻已形成及圖案化，諸如銅的導電材料即可經由諸如鍍敷的沈積製程形成於晶種層上。導電材料可形成為具有介於約1 μm與約10 μm之間（諸如約5 μm）的厚度。然而，雖然所論述的材料及方法適合於形成導電材料，但此等材料僅為例示性的。諸如AlCu或Au的任何其他合適材料及諸如CVD或PVD的任何其他合適形成製程可用以形成第一RDL 501。

一旦導電材料已形成，即可經由諸如灰化的合適移除製程來移除光阻。另外，在移除光阻之後，可使用導電材料作為罩幕經由（例如）合適蝕刻製程來移除晶種層的由光阻覆蓋的彼等部分。

圖5A亦說明第三鈍化層503在第一RDL 501上方的形成以便為第一RDL 501及其他下伏結構提供保護及隔離。在一實施例中，第三鈍化層503可為聚苯并噁唑（PBO），但可利用任何合適材料，諸如聚醯亞胺或聚醯亞胺衍生物。第三鈍化層503可以使用（例如）旋轉塗佈製程來置放至介於約5 μm與約25 μm之間（諸如7 μm）的厚度，但可使用任何合適的方法及厚度。

另外，儘管圖5A僅說明單一第一RDL 501及單一第三鈍化層503，但出於清楚起見才如此說明且此不意欲限制實施例。實情為，用以形成單一第一RDL 501及單一第三鈍化層503的以上製程可重複一或多次，以視需要形成多個電性互連的RDL及鈍化層。可利用任何合適數目個RDL。

另外，在形成第一RDL 501及第三鈍化層503之後（及視需要重複所述製程以形成任何合適數目個RDL），與結構的其餘部分（諸如第一RDL 501）電連接的端子RDL 505可形成。在一實施例中，端子RDL 505經形成以便提供導電路徑選擇層，其提供至外部連接及元件（諸如表面元件519，在下文進一步描述）的電連接。在一實施例中，使用與第一RDL 501類似的材料及製程來形成端子RDL 505。舉例而言，端子RDL 505可使用諸如電鍍的製程由諸如銅的材料形成，但可利用任何合適的材料及製造方法。

一旦端子RDL 505已形成，第四鈍化層509即可形成於端子RDL 505上方以便隔離及保護端子RDL 505。在一實施例中，第四鈍化層509可由與第三鈍化層503類似的材料及使用類似的製程形成，諸如藉由使用旋轉塗佈製程施加的PBO形成，但可利用任何合適的材料及製造方法。

一旦第四鈍化層509已形成，即可形成穿過第四鈍化層509的開口以曝露端子RDL 505的部分。在一實施例中，可使用（例如）光微影遮蔽及蝕刻製程來形成穿過第四鈍化層509的開口，藉此施加、曝光且顯影光敏材料以形成罩幕，且將所述罩幕與諸如反應性離子蝕刻的蝕刻製程一起使用，以便移除第四鈍化層509的曝露部分。然而，任何合適的曝光製程可用以形成穿過第四鈍化層509的開口。

圖5A亦說明在穿過第四鈍化層509的開口內且與端子RDL 505電連接的第一凸塊下金屬化物（UBM）511以及端子UBM 513的形成。在一實施例中，利用第一UBM 511以便連接封裝與外部元件（諸如其他封裝或其他半導體元件（在圖5A中未單獨說明）），而利用端子UBM 513以提供至外部元件的連接性（類似於第一UBM 511）且亦用以形成可基於第四外部連接件603（在圖5A中未說明，但在下文關於圖6A至圖6B說明以及描述）的存在或不存在而斷開或閉合的熔斷線路。

在一實施例中，第一UBM 511以及端子UBM 513可各自包括三個導電材料層，諸如鈦層、銅層以及鎳層。然而，一般熟習此項技術者將認識到，存在材料以及層的許多合適配置，諸如鉻/鉻銅合金/銅/金的配置、鈦/鈦鎢/銅的配置或銅/鎳/金的配置，所述配置適合於形成第一UBM 511以及端子UBM 513。可用於第一UBM 511以及端子UBM 513的任何合適的材料或材料層完全意欲包含於實施例的範疇內。

在一實施例中，第一UBM 511以及端子UBM 513是藉由在端子RDL 505上方形成每一層且沿著穿過第四鈍化層509的開口的內部而產生。可使用諸如電化學鍍敷的鍍敷製程來執行每一層的形成，但取決於所要材料，可使用其他形成製程，諸如濺鍍、蒸鍍或PECVD製程。第一UBM 511以及端子UBM 513可形成為具有介於約0.7 μm與約10 μm之間（諸如約5 μm）的厚度。另外，第一UBM 511可以具有作為介於約150 μm與約250 μm之間的第一距離D₁ 的直徑的圓形形狀（在自上而下視圖中）形成，但可使用任何合適的形狀或尺寸。

圖5B說明圖5A中的虛線框516的近視圖且提供對端子UBM 513的更接近查看。在一實施例中，端子UBM 513可形成為亦為圓形形狀（當自上向下觀察時）。然而，為了充當熔斷線路，端子UBM 513可形成為具有第一區段515以及第二區段517，所述第一區段以及第二區段各自與端子RDL 505的單獨部分電接觸，但彼此電隔離以使得另一連接件（諸如第四外部連接件603，在下文進一步論述）可用以橋接所述距離且電連接第一區段515以及第二區段517以形成熔斷線路。

在一特定實施例中，第一區段515及第二區段517可各自塑形為彼此互補的半圓形，且其中所述半圓形可具有作為介於約100 μm與約1000 μm之間的第二距離D₂ 的半徑。另外，如所描述，第一區段515及第二區段517彼此隔開以便在此製造階段電隔離第一區段515與第二區段517。因而，第一區段515可以介於約10 μm與約50 μm之間（諸如約20 μm）的第三距離D₃ 與第二區段517隔離。然而，可利用任何合適形狀（無論是否互補）及任何合適尺寸來形成第一區段515及第二區段517以及形成端子UBM 513。

圖5A至圖5B亦說明表面元件519的置放及接合，所述表面元件可用以整體地提供額外功能性或程式化至第一半導體元件201、第二半導體元件301或封裝。在一實施例中，表面元件519可為表面黏著元件（SMD）或積體被動元件（IPD），其包括諸如電阻器、電感器、電容器、跨接線、此等各者之組合或類似者的被動元件，所述被動元件需要連接至且結合第一半導體元件201或第二半導體元件301或封裝的其他部件而利用。

在一實施例中，表面元件519連接在連接至端子RDL 505的單獨部分的單獨第一UBM 511之間。另外，端子RDL 505的電連接至表面元件519中的一者的部分在熔斷線路內另外連接至端子UBM 513中的一或多者，以使得表面元件519能夠（若需要且如下文進一步所論述）經由使用端子UBM 513而與結構的剩餘部分連接或斷開。

表面元件519可（例如）藉由以下操作而連接至第一UBM 511：將連接件（諸如表面元件519的焊料球）依序浸漬至焊劑中，且接著使用取放型工具以便使表面元件519的連接件與第一UBM 511中的個別者實體地對準。在表面元件519使用諸如焊料球的連接件的一實施例中，一旦表面元件519已置放，即可執行回焊製程，以便實體地接合表面元件519與下伏第一UBM 511，且可執行焊劑清潔。然而，可利用任何其他合適的連接件或連接製程，諸如金屬至金屬接合或類似者。

一旦表面元件519已接合至第一UBM 511，底填充材料521即可置放於表面元件519與第四鈍化層509之間，以便幫助保護及隔離已接合的表面元件519。在一實施例中，底填充材料521為用以緩衝及支撐表面元件519以防止操作及環境降級（諸如由操作期間的發熱造成的應力）的保護性材料。底填充材料521可注入或以其他方式形成於表面元件519與第四鈍化層509之間的空間中，且可（例如）包括施配在表面元件519與第四鈍化層509之間且接著固化以硬化的液體環氧樹脂。

圖6A至圖6B說明第三外部連接件601至第一UBM 511上的置放及第四外部連接件603至端子UBM 513上的置放，其中圖6B說明圖6A中的虛線框516的近視圖。在一實施例中，第三外部連接件601及第四外部連接件603可同時置放且可為（例如）球柵陣列封裝，且可包括諸如焊料的共熔材料，但可使用任何合適材料。在第三外部連接件601及第四外部連接件603為焊料球的一實施例中，第三外部連接件601及第四外部連接件603可使用用以將第三外部連接件601及第四外部連接件603置放至第一UBM 511及端子UBM 513上的落球方法（諸如直接落球製程）來形成。在另一實施例中，第三外部連接件601及第四外部連接件603可藉由以下操作而形成：最初經由任何合適方法（諸如蒸鍍、電鍍、印刷、焊料轉印）形成錫層，且接著執行回焊，以便將材料塑形成所要凸塊形狀。

藉由將第三外部連接件601置放至第一UBM 511上，第三外部連接件601實體地且電性地處於適當位置以提供至外部元件的外部連接。詳言之，藉由以與第三外部連接件601實體連接的方式置放外部元件且接著執行回焊，第三外部連接件601可實體地且電性地將封裝接合至另一元件，如下文進一步描述。

另外，在將第四外部連接件603置放至端子UBM 513上的情況下，第四外部連接件603可以（若需要）提供與第三外部連接件601類似的外部連接。然而，除提供外部連接外，第四外部連接件603亦將橋接第四外部連接件603的第一區段515與第四外部連接件603的第二區段517之間的分離，且充當開關以便將第一區段515電連接至第二區段517。視端子RDL 505及第一RDL 501的所要路徑選擇而定，此電連接將用來將表面元件519電連接至封裝的其餘部分，諸如第一半導體元件201、第一介層孔111以及第三外部連接件601。

另外，若需要，可使用同一製程來置放及接合第三外部連接件601、第四外部連接件603以及表面元件519。詳言之，在表面元件519使用焊料而接合至UBM 511的一實施例中，表面元件519、第三外部連接件601以及第四外部連接件603可全部同時被置放且接著同時被回焊。藉由進行單一回焊，可獲得製程整合及能量效率。

圖7說明對表面元件519執行的測試，其用以判定表面元件519在置放及接合之後是否可操作且其他缺陷（諸如表面元件端子之間的可以消滅所要功能性的橋接）是否不存在。在一實施例中，可使用測試裝置701來執行所述測試，所述測試裝置包括第一端子703（用於例如電力連接）及第二端子705（用於例如接地連接）。在一實施例中，第一端子703可置放成與表面元件519的第一側上的第四外部連接件603中的一者接觸，且第二端子705可置放成與表面元件519的（電性）對置側上的另一第四外部連接件603接觸或與表面元件519的（電性）對置側上的第三外部連接件601電接觸，藉此完成自第二端子705通過表面元件519且返回至第一端子703的電路。

由於此等連接，電流可施加至第二端子705，且表面元件519中的電流變化可由第一端子703來接收且由測試裝置701來量測。類似地，電壓可施加至第二端子705，且表面元件519中的電壓變化可由第一端子703來接收且由測試裝置701來量測。表面元件519中的電流及電壓的變化接著可經分析以判定表面元件519內是否存在可整體影響表面元件519及封裝的總體電效能的缺陷。

然而，如一般熟習此項技術者將認識到，用以量測電流及電壓兩者的兩種端子測試僅為一個實施例且不意欲限制實施例。可利用使用任意數目個端子的任何合適測試。端子數目及將對表面元件519進行的所要測試的任何組合全部意欲包含於實施例的範疇內。

圖8A至圖8B說明表面元件519未通過上文關於圖7所描述的測試的一實施例，其中圖8B說明圖8A中的虛線框516的近視圖。在此實施例中，因為表面元件519已接合且底填充材料521已置放且硬化，所以移除及替換表面元件519是極低效的。另外，因為銅線或跡線相對較大，所以難以藉由雷射來燒掉此等線或跡線。然而，存在如下情形：在表面元件519保持實體附接時，僅電性地斷開且撤銷啟動有缺陷的表面元件519以及移動結構的剩餘部分（例如，第一半導體元件201、第一介層孔111等）以供進一步處理是可接受的。

在此實施例中，可選擇性自端子UBM 513移除第四外部連接件603（藉由指示第四外部連接件603在移除之前位於何處的虛線說明），以便使端子UBM 513的第一區段515與端子UBM 513的第二區段517電性隔開。此移除使電連接表面元件519的熔斷線路與結構的剩餘部分斷開且電性地斷開表面元件519。然而，表面元件519並不實體地自結構移除。

在第四外部連接件603為焊料球的一實施例中，可使用（例如）去焊料製程來移除所要的第四外部連接件603，藉此第四外部連接件603在選擇性回焊製程中受到加熱，且接著在第四外部連接件603處於可流動狀態中時被移除。在一實施例中，第四外部連接件603可使用空氣加熱槍（在圖8A中藉由標記為801的槍來表示）或其他選擇性加熱元件（其可選擇性施加熱至所要第四外部連接件603而不使鄰近第四外部連接件603或鄰近第三外部連接件601回焊）而加熱至所述連接件流動的溫度。在第四外部連接件603為焊料的一實施例中，空氣加熱槍可用以使溫度增加超過回焊點，諸如高於約225℃。

然而，儘管空氣加熱槍是可用以使第四外部連接件603回焊以進行移除的一種工具，但此意欲僅為說明性的且不意欲為限制性的。實情為，亦可使用可用以選擇性地回焊所要第四外部連接件603的任何合適的元件或方法或元件與方法的組合。所有此等元件及方法全部意欲包含於實施例的範疇內。

一旦第四外部連接件603的溫度已升高至第四外部連接件能回焊的點，現在可流動的第四外部連接件603即可自端子UBM 513移除。在一實施例中，可使用吸取泵（在圖8中由標記為803的管來表示）移除第四外部連接件603，藉此管的一端與第四外部連接件603接觸且另一端附接至吸取元件以降低管內的壓力。由於降低的壓力，可流動的第四外部連接件603由於管外部的環境氣壓與管內的減小壓力之間的壓力差而移動至管中。在一實施例中，管內的壓力可減小至介於約0.1 atm與約1 atm之間的壓力，且管可具有直徑介於約30 μm與約300 μm之間的開口。

然而，儘管吸取泵803為可用以幫助移除第四外部連接件603的一個元件，但此描述意欲為說明性的且不意欲為限制性的。實情為，可使用任何合適的元件或方法，諸如去焊料編帶（其使用毛細作用來幫助移除焊料）或剪切機械移除。所有此等方法及元件全部意欲包含於實施例的範疇內。

藉由移除第四外部連接件603，不需要實體地剝離及移除表面元件519及底填充材料521的高成本且低效率的製程，表面元件519即可與其他組件電性斷開且隔離。因而，當結構的剩餘部分在無表面元件519連接的情況下仍然可能有用時，可獲得更高效率的製程。

然而，若用測試裝置701執行的測試指示表面元件519為完全操作，則第四外部連接件603可留在端子UBM 513上。藉由將第四外部連接件603留在端子UBM 513上，熔斷線路保持完整。此完整的熔斷線路視需要使表面元件519電連接至結構的剩餘部分，諸如第一介層孔111、第一半導體元件201及/或第二半導體元件301。

圖9說明載子基底101自第一半導體元件201及第二半導體元件301的剝離。在一實施例中，第三外部連接件601及第四外部連接件603，以及因此包含第一半導體元件201及第二半導體元件301的結構可附接至環結構901。環結構901可為意欲在剝離期間及之後為結構提供支撐及穩定性的金屬環。在一實施例中，第三外部連接件601、第四外部連接件603、第一半導體元件201以及第二半導體元件301是使用（例如）紫外線帶903附接至環結構，但可使用任何其他合適的黏著或附接方式。

一旦第三外部連接件601及第四外部連接件603，以及因此包含第一半導體元件201及第二半導體元件301的結構經附接至環結構901，即可使用（例如）用以更改黏接層103的黏著性質的熱製程將載子基底101自包含第一半導體元件201及第二半導體元件301的結構剝離。在一特定實施例中，利用諸如紫外線（UV）雷射、二氧化碳（CO₂ ）雷射或紅外線（IR）雷射的能量源來照射及加熱黏接層103，直至黏接層103喪失其黏接性質中的至少一些。一旦經執行，載子基底101及黏接層103即可與包括第三外部連接件601、第四外部連接件603、第一半導體元件201以及第二半導體元件301的結構實體地隔開且被移除。

一旦載子基底101及黏接層103已經移除，即可執行聚合物層105的圖案化以便形成第一開口905以及曝露第一介層孔111（連同相關聯第一晶種層107）。在一實施例中，可使用（例如）雷射鑽孔方法來圖案化聚合物層105。在此方法中，諸如光熱轉換（LTHC）層或水溶性保護膜（hogomax）層（圖9中未單獨說明）的保護層首先沈積於聚合物層105上方。一旦受到保護，雷射便導向聚合物層105的需要被移除以便曝露下伏第一介層孔111的那些部分。在雷射鑽孔製程中，鑽孔能量可在0.1 mJ至約30 mJ的範圍內，且相對於聚合物層105的法線的鑽孔角度為約0度（垂直於聚合物層105）至約85度。在一實施例中，圖案化可經形成以在第一介層孔111上方形成第一開口905以具有介於約100 μm與約300 μm之間（諸如約200 μm）的第一寬度。

在另一實施例中，聚合物層105可藉由以下操作形成：最初將光阻（圖9中未單獨說明）塗覆至聚合物層105，且接著將光阻曝露於圖案化能量源（例如，圖案化光源）以便誘發化學反應，藉此在光阻的曝露於圖案化光源的彼等部分中誘發物理變化。接著將顯影劑塗覆至曝露光阻以利用所述物理變化，且取決於所要圖案而選擇性地移除光阻的曝露部分或光阻的未曝露部分，且用（例如）乾式蝕刻製程移除聚合物層105的下伏曝露部分。然而，可利用用於圖案化聚合物層105的任何其他合適方法。

圖10說明在第一開口905內置放背面球墊1002以便保護現曝露的第一介層孔111。在一實施例中，背面球墊1002可包括諸如糊狀物焊料或氧氣焊料保護（OSP）的導電材料，但可利用任何合適材料。在一實施例中，可使用模板來塗覆背面球墊1002，但可利用任何合適的塗覆方法，且接著回焊背面球墊以便形成凸塊形狀。

圖10另外說明將背面保護層1004置放於背面球墊1002上方且將其圖案化，從而有效地密封背面球墊1002與第一介層孔111之間的接合部分以免濕氣侵入。在一實施例中，背面保護層1004可為保護材料，諸如PBO、阻焊劑（SR）、疊層化合物（LC）帶、味之素累積膜（ABF）、不導電膏（NCP）、不導電薄膜（NCF）、圖案化底膠（PUF）、翹曲改良黏著劑（WIA）、液體模製化合物V9、此等材料的組合或其類似者。然而，亦可使用任何合適材料。可使用諸如絲網印刷、疊層、旋轉塗佈或類似者的製程塗覆背面保護層1004至介於約1 μm與約200 μm之間的厚度。

圖10亦說明：一旦背面保護層1004已置放，背面保護層1004即可圖案化以便曝露背面球墊1002。在一實施例中，可使用（例如）雷射鑽孔方法來圖案化背面保護層1004，藉由所述方法，將雷射導向背面保護層1004的需要移除以便曝露背面球墊1002的那些部分。在雷射鑽孔製程期間，鑽孔能量可在0.1 mJ至約30 mJ的範圍內，且相對於背面保護層1004的法線的鑽孔角度為約0度（垂直於背面保護層1004）至約85度。在一實施例中，圖案化可經形成以在背面球墊1002上方形成開口，且所述開口可經形成為具有介於約30 μm與約300 μm之間（諸如約150 μm）的直徑。

在另一實施例中，背面保護層1004可藉由以下操作圖案化：最初將光阻（圖10中未個別說明）塗覆至背面保護層1004，且接著將光阻曝露於圖案化能量源（例如，圖案化光源）以便誘發化學反應，藉此在光阻的曝露於圖案化光源的那些部分中誘發物理變化。接著將顯影劑塗覆至曝露光阻以利用所述物理變化，且取決於所要圖案而選擇性地移除光阻的曝露部分或光阻的未曝露部分，且用（例如）乾式蝕刻製程移除背面保護層1004的下伏曝露部分。然而，可利用用於圖案化背面保護層1004的任何其他合適的方法。

圖10亦說明背面球墊1002至第一封裝1000的接合及第二底填充材料1020的置放。在一實施例中，第一封裝1000可包括第三基底1003、第三半導體元件1005、第四半導體元件1007（接合至第三半導體元件1005）、第三接觸墊1009、第二封裝體1011以及第五外部連接1013。在一實施例中，第三基底1003可為（例如）封裝基底，其包括內部內連線（例如，基底穿孔1015）以將第三半導體元件1005及第四半導體元件1007連接至背面球墊1002。

在另一實施例中，第三基底1003可為插入件，其用作中間基底以將第三半導體元件1005及第四半導體元件1007連接至背面球墊1002。在此實施例中，第三基底1003可為（例如）矽基底（摻雜或未摻雜）或絕緣層上矽（SOI）基底的主動層。然而，第三基底1003可為玻璃基底、陶瓷基底、聚合物基底或可提供合適保護及/或互連功能性的任何其他基底。此等及任何其他合適材料可用於第三基底1003。

第三半導體元件1005可為針對預期用途（諸如作為邏輯晶粒、中央處理單元（CPU）晶粒、記憶體晶粒（例如，DRAM晶粒）、此等各者的組合或其類似者）而設計的半導體元件，其意欲與第二半導體元件301（其可為系統晶片封裝的部分）一起利用。在一實施例中，第三半導體元件1005在其中包括積體電路元件，諸如電晶體、電容器、電感器、電阻器、第一金屬化層（圖中未示）及其類似者，以按需要用於特定功能性。在一實施例中，第三半導體元件1005經設計及製造以結合第一半導體元件201或與所述第一半導體元件並行地起作用。

第四半導體元件1007可類似於第三半導體元件1005。舉例而言，第四半導體元件1007可為經設計以用於預期用途（例如，DRAM晶粒）且包括用於所要功能性的積體電路元件的半導體元件。在一實施例中，第四半導體元件1007經設計以結合第一半導體元件201及/或第三半導體元件1005而起作用或與所述第一半導體元件及/或所述第三半導體元件裝置並行地起作用。

第四半導體元件1007可接合至第三半導體元件1005。在一實施例中，第四半導體元件1007僅與第三半導體元件1005實體接合，諸如藉由使用黏著劑。在此實施例中，可使用（例如）線接合件1017將第四半導體元件1007及第三半導體元件1005電連接至第三基底1003，但可利用任何合適的電接合。

在一實施例中，第四半導體元件1007可實體地且電性地接合至第三半導體元件1005。在此實施例中，第四半導體元件1007可包括第四外部連接（在圖10中未單獨說明），其與第三半導體元件1005上的第七外部連接（在圖10中亦未單獨說明）連接，以便將第四半導體元件1007與第三半導體元件1005互連。

第三接觸墊1009可形成於第三基底1003上以形成第三半導體元件1005與（例如）第五外部連接1013之間的電連接。在一實施例中，第三接觸墊1009可形成於第三基底1003內的電佈線（諸如，基底穿孔1015）上方且與其電接觸。第三接觸墊1009可包括鋁，但可使用其他材料，諸如銅。可使用諸如濺鍍的沈積製程以形成材料層（圖中未示）且可接著經由合適製程（諸如，光微影遮蔽及蝕刻）移除所述材料層的部分以形成第三接觸墊1009而形成第三接觸墊1009。然而，任何其他合適製程可用以形成第三接觸墊1009。第三接觸墊1009可形成為具有介於約0.5 μm與約4 μm之間（諸如約1.45 μm）的厚度。

第二封裝體1011可用以封裝及保護第三半導體元件1005、第四半導體元件1007以及第三基底1003。在一實施例中，第二封裝體1011可為模製化合物，且可使用模製元件（在圖10中未說明）進行置放。舉例而言，第三基底1003、第三半導體元件1005以及第四半導體元件1007可置放於模製元件的空腔內，且所述空腔可氣密密封。第二封裝體1011可在空腔經氣密密封之前置放於空腔內，或可經由注入口而注入至空腔中。在一實施例中，第二封裝體1011可為模製化合物樹脂，諸如聚醯亞胺、PPS、PEEK、PES、耐熱晶體樹脂、此等材料的組合或其類似者。

一旦第二封裝體1011已置放於空腔中使得第二封裝體1011封裝第三基底1003、第三半導體元件1005及第四半導體元件1007周圍的區，第二封裝體1011即可固化以便使第二封裝體1011硬化以達成最佳保護。雖然準確的固化製程至少部分地取決於為第二封裝體1011選擇的特定材料，但在選擇模製化合物作為第二封裝體1011的一實施例中，固化可經由諸如將第二封裝體1011加熱至約100℃與約130℃之間（諸如約125℃）持續約60秒至約3000秒（諸如約600秒）的製程而發生。另外，引發劑及/或催化劑可包含於第二封裝體1011內以較好地控制固化製程。

然而，如一般熟習此項技術者將認識到，上文所描述的固化製程僅為例示性製程，且不意欲限制當前實施例。可使用其他固化製程，諸如照射或甚至允許第二封裝體1011在環境溫度下硬化。可使用任何合適的固化製程，且所有此等製程全部意欲包含於本文中所論述的實施例的範疇內。

在一實施例中，第五外部連接1013可經形成以提供第三基底1003與（例如）背面球墊1002之間的外部連接。第五外部連接1013可為接觸凸塊，諸如微凸塊或受控塌陷晶粒連接（C4）凸塊，且可包括諸如錫的材料或諸如銀或銅的其他合適材料。在第五外部連接1013為錫焊料凸塊的一實施例中，第五外部連接1013可藉由最初經由任何合適方法（諸如蒸鍍、電鍍、印刷、焊料轉印、球置等）形成錫層至（例如）約100 μm的厚度而形成。一旦錫層已形成於結構上，即可執行回焊以便將材料塑形成所要凸塊形狀。

一旦第五外部連接1013已形成，即使第五外部連接1013與背面球墊1002對準且置放成與其實體接觸，且執行接合。舉例而言，在第五外部連接1013為焊料凸塊的一實施例中，接合製程可包括回焊製程，藉以使第五外部連接1013的溫度升高至第五外部連接1013將液化及流動的點，藉此一旦第五外部連接1013重新凝固，即將第一封裝體1000接合至背面球墊1002。

圖10另外說明第二封裝1019至背面球墊1002的接合。在一實施例中，第二封裝1019可類似於第一封裝1000，且可利用類似製程接合至背面球墊1002。然而，第二封裝1019亦可不同於第一封裝1000。

一旦第一封裝1000及第二封裝1019已接合，即可置放第二底填充材料1020以便幫助保護第一封裝1000及第二封裝1019免於遭受其他環境及操作壓力。在一實施例中，第二底填充材料1020可類似於上文關於圖5所描述的底填充材料521而製程及施配，諸如藉由液體環氧樹脂使用注入方法施配。然而，可替代地利用任何合適的材料及施配方法。

圖11說明將第三外部連接件601自環結構901剝離及將所述結構單體化以形成第一積體扇出層疊式（InFO-POP）結構1100。在一實施例中，可藉由最初使用（例如）第二紫外線帶（在圖11中未單獨說明）將第一封裝1000及第二封裝1019接合至第二環結構而自環結構901剝離第三外部連接件601。一旦經結合，即可用紫外輻射照射紫外線帶903，且一旦紫外線帶903已失去其黏著性，第三外部連接件601即可與環結構901實體地分離。

一旦經剝離，即執行結構的單體化以形成第一InFO-POP結構1100。在一實施例中，單體化可使用鋸刀（圖中未示）執行以割穿第一介層孔111之間的第一封裝體401及聚合物層105，由此將一個區段與另一區段分離以形成具有第二半導體元件301的第一InFO-POP結構1100。然而，如一般熟習此項技術者將認識到，利用鋸刀以使第一InFO-POP結構1100單體化僅為一個說明性實施例，且不意欲為限制性的。可利用用於將第一InFO-POP結構1100單體化的替代方法，諸如利用一或多次蝕刻以分離第一InFO-POP結構1100。此等方法及任何其他合適的方法可用以將第一InFO-POP結構1100單體化。

圖11另外說明將第一InFO-POP結構1100置放至印刷電路板（PCB）1101上。在一實施例中，第一InFO-POP結構1100可藉由使第三外部連接件601及第四外部連接件603（若剩餘）與PCB 1101上的連接（在圖11中未單獨說明）對準而接合至PCB 1101。一旦經對準，第三外部連接件601及第四外部連接件603即可回焊以便將PCB 1101實體地且電性地接合至第一InFO-POP結構1100。然而，任何合適製程可用以將第一InFO-POP結構1100接合至PCB 1101。

圖12A至圖12B說明另一實施例，其中替代僅移除第四外部連接件603中的單一連接件（此足以就功能而言自結構的剩餘部分移除表面元件519），亦可移除第四外部連接件603中的第二連接件（其移除藉由第四外部連接件603的虛線輪廓來說明）以便完全電隔離表面元件519，其中圖12B說明圖12A中的虛線框1201的近視圖。在此實施例中，第四外部連接件603中的第二連接件可位於表面元件519的電路內的與第四外部連接件603中的第一連接件對置的側上。在一實施例中，第四外部連接件603中的第二連接件可以如上文關於圖8A至圖8B所描述的類似方式移除。舉例而言，第四外部連接件603中的第二連接件可使用剝離製程（諸如空氣加熱槍及吸取泵）來移除以便將端子UBM 513內的第一區段515及第二區段517電性地斷開。然而，可利用任何合適的剝離製程。

藉由移除第四外部連接件603中的第二連接件，表面元件519與端子RDL 505之間的額外電連接或所有電連接以及因此結構的剩餘部分可被移除，且表面元件519可完全電隔離。藉由完全隔離表面元件519，表面元件519（其已經測試為有缺陷）可就功能而言自服務移除，但未實體上移除，由此避免實體地移除表面元件519的昂貴且低效的過程。

圖13說明可用以節約結構的表面上的額外空間的一實施例。在此實施例中，表面元件519在第一側上利用上覆第三外部連接件601而電連接至第一UBM 511且在第二側上利用上覆第四外部連接件603而電連接至端子UBM 513。然而，在此實施例中，端子UBM 513中的至少一者及至多所有端子UBM 513可經製造以使得至少一個端子UBM 513具有小於第一UBM 511的尺寸。舉例而言，在一實施例中，具有較小尺寸的端子UBM 513可具有小於或等於UBM 511的約60%的表面積（當以頂部向下視角觀察時）。在第一UBM 511具有介於約150 μm與約250 μm之間的第一距離D₁ 的直徑的另一個實施例中，至少一個端子UBM 513可具有跨第一區段515及第二區段517兩者的直徑，具有介於約100 μm與約150 μm之間的第四距離D₄ 。然而，亦可利用任何合適的尺寸。

圖14說明電連接至具有第一區段515及第二區段517的一個端子UBM 513的表面元件519的一個實施例的自上而下視圖，其中第一區段515及第二區段517中的每一者具有如上所述的半圓形形狀。如此自上而下圖中可見，表面元件519經由端子RDL 505（在圖14中以虛線展示為在第四鈍化層509下）連接至端子UBM 513，且在表面元件519已經過測試且經發現有缺陷或以其他方式不可用之後，已附接至端子UBM 513的第四外部連接件603已被移除以便將表面元件519與元件的其餘部分斷開。

圖15說明另一實施例，其中表面元件519（而非佔據將另外連接至印刷電路板（未單獨說明）且阻礙在所述側上佈線的能力的UBM空間）實際上經置放於第一半導體元件201或第二半導體元件301與第一封裝1000之間，以便阻止對佈線能力的阻礙。在一實施例中，表面元件519可經置放以便連接至第一半導體元件201及第二半導體元件301的與第三外部連接件601對置的側上的第二RDL 1501。

在一實施例中，第二RDL 1501可藉由最初自第一半導體元件201及第二半導體元件301上方移除聚合物層105而形成。在一實施例中，可使用（例如）回蝕製程來執行聚合物層105的移除，藉此利用蝕刻劑移除聚合物層105，直至第一介層孔111已曝露。舉例而言，在聚合物層105為PBO的一實施例中，蝕刻劑可在濕式蝕刻製程中利用以移除聚合物層105。

然而，如一般熟習此項技術者將認識到，上述的濕式蝕刻製程意欲為說明性的且不意欲限制實施例。實情為，可使用任何合適的移除製程（諸如化學機械拋光或低剝離能量製程）以便節約與保護層相關的成本。所有此等製程全部意欲包含於實施例的範疇內。

一旦第一介層孔111、第一半導體元件201以及第二半導體元件301已曝露，第二RDL 1501即可形成以互連第一介層孔111及隨後形成的第五外部連接1013（在圖15中所說明的此實施例中不可見，未在下文關於圖16A至圖16B說明）。在一實施例中，第二RDL 1501可如上文關於第一RDL 501所描述地形成。舉例而言，可形成晶種層，可在所述晶種層上方置放光阻且將其圖案化，且可在移除光阻之前將第二RDL 1501置放至光阻的開口內的所述晶種層上。

一旦第二RDL 1501已形成，第五鈍化層1503即可形成於第二RDL 1501上方以便保護第二RDL 1501。在一實施例中，第五鈍化層1503可具有與第三鈍化層503類似的材料且類似與所述第三鈍化層類似的製程而形成，但第五鈍化層1503亦可藉由任何合適製程由任何合適方法形成。

另外，儘管在圖15中僅說明第二RDL 1501及第五鈍化層1503中的僅一者，但此說明意欲為說明性的且不意欲為限制性的。實情為，若需要，在第二RDL 1501及第五鈍化層1503已形成之後，亦可形成額外RDL層及鈍化層（在圖15中未單獨說明）。可利用任何合適數目個RDL層及鈍化層，且所有此等數目全部意欲包含於實施例的範疇內。

一旦第二RDL 1501及第五鈍化層1503已形成，第六鈍化層1505即可形成以保護第二RDL 1501連同其他下伏結構。在一實施例中，第六鈍化層1505可類似於第三鈍化層503。舉例而言，第六鈍化層1505可為使用（例如）旋轉塗佈製程置放的PBO。然而，可利用任何合適的材料或製造方法。

一旦第六鈍化層1505已形成，第六鈍化層1505即圖案化以便曝露第二RDL 1501的部分以供進一步連接。在一實施例中，第六鈍化層1505可圖案化，如上文關於圖9中所描述的聚合物層105的圖案化。舉例而言，可使用雷射圖案化製程或光微影遮蔽及蝕刻製程來圖案化第六鈍化層1505，但可利用任何合適的圖案化製程。

在第六鈍化層1505已圖案化之後，表面元件519即可安裝在第六鈍化層1505上方且與第二RDL 1501電接觸。在一實施例中，表面元件519可如上文關於圖5A所描述地安裝。舉例而言，可使用焊劑浸漬將焊劑塗覆至表面元件519，可使用抓放製程來定位表面元件519，可執行回焊，且可清除焊劑。然而，可利用安裝及接合表面元件519的任何合適方法。

視情況，在此實施例中，第二UBM及第二端子UBM（在圖15中未單獨說明）可在第六鈍化層1505的開口內形成，以便形成熔斷線路，使得在表面元件519未通過測試的情況下，表面元件519可自結構的剩餘部分電性地移除。在一實施例中，第二UBM及第二端子UBM可如上文關於第一UBM 511及端子UBM 513所描述地形成。另外，第二端子UBM可用以連接、測試表面元件519，且在必要時在測試之後將所述表面元件與結構的剩餘部分電性地斷開而不實體地移除表面元件519。

圖16A至圖16B說明：一旦表面元件519已安裝，第一封裝1000即可以與第二RDL 1501電連接的方式安裝。在此實施例中，表面元件519位於第二RDL 1501與第一封裝1000之間。第一封裝1000可如上文關於圖10所描述地安裝，但可利用接合第一封裝1000的任何合適方法。藉由將表面元件519安裝在第一封裝1000與第二RDL 1501之間，第一介層孔111的對置側上的額外空間不被佔用，且可達成所述側上的額外佈線及連接性。

圖16B說明表面元件519已安裝在第一封裝1000與第二RDL 1501之間的一個實施例的自上而下視圖。如可見，表面元件519可安裝於未擠滿外部連接件（諸如第五外部連接1013及第三外部連接件601）的區中。詳言之，表面元件519位於封裝體401的與第三外部連接件601對置的側上，且第五外部連接1013可沿著封裝1000的外部區配置，從而允許表面元件519置放於封裝1000的內部區中。因而，表面元件519可位於區中而不必減小或干擾外部連接件中的任一者的置放，由此使總體效率及佈線及置放外部連接件的能力增加。

圖17A至圖17B說明第三基底1003經定製以便更好地接受表面元件519的存在的一實施例，其中圖17B說明圖17A的沿著線B-B'的自上而下視圖。在此實施例中，槽1701形成於第三基底1003內以便確保表面元件519的存在不會不利地影響第一封裝1000的接合。在一實施例中，可藉由在接合第一封裝1000之前將光阻（未單獨說明）塗覆至第三基底1003來形成槽1701。一旦光阻已塗覆，光阻即可圖案化以便曝露第三基底1003的需要槽1701的區，且使用圖案化光阻作為罩幕來執行諸如反應性離子蝕刻的各向異性蝕刻以便形成槽1701。

在一實施例中，槽1701經形成以便具有容納表面元件519的形狀。因而，如圖17B（出於清楚起見，所述圖說明第二封裝體1011連同僅槽1701及表面元件519）中所說明，儘管槽1701的大小及形狀至少部分地取決於表面元件519的大小及形狀，但在表面元件519具有約0.4 mm的第一長度L₁ 及約0.2 mm的第一寬度W₁ 的一實施例中，槽1701可具有介於約0.5 mm與約10 mm之間的第二長度L₂ ，且可具有介於約0.5 mm與約10 mm之間的第二寬度W₂ 。另外，在表面元件519具有介於約20 μm與約100 μm之間的第一高度H₁ （超出第六鈍化層1505）的一實施例中，槽1701可具有介於約20 μm與約150 μm之間的第二高度H₂ 。藉由形成槽1701，表面元件519可置放於第六鈍化層1505與第一封裝1000之間而不干擾第六鈍化層1505與第一封裝1000之間的間隔，且不會造成額外問題。

圖18說明表面元件519直接連接至第一介層孔111而非連接至重佈線層的又一實施例。在此實施例中，第二RDL 1501並不形成，且開口穿過聚合物層105而形成。然而，在此實施例中，第一介層孔111中的兩個介層孔經定位、形成且曝露，使得表面元件519可直接安裝第一介層孔111但不直接安裝至下伏重佈線層。第一介層孔111將表面元件519直接連接至第一RDL 501，但表面元件519位於第一介層孔111與第一封裝1000之間。藉由直接連接至第一介層孔111，可避免第二RDL 1501的製造且可簡化總體製造製程。

圖19說明表面元件519經用於多扇出製造製程中的又一實施例。在此實施例中，第五半導體元件1901可置放在第一半導體元件201旁邊，且第六半導體元件1903可置放在第二半導體元件301旁邊。第五半導體元件1901及第六半導體元件1903可類似於第一半導體元件201及第二半導體元件301，且可經設計以結合第一半導體元件201或第二半導體元件301起作用。

一旦處於適當位置，第一介層孔111、第一半導體元件201、第二半導體元件301、第五半導體元件1901以及第六半導體元件1903即用第一封裝體401封裝、平坦化，且第一RDL 501形成。在一實施例中，第一封裝體401可如上文關於圖4所描述地塗覆及平坦化。舉例而言，第一半導體元件201、第二半導體元件301、第五半導體元件1901以及第六半導體元件1903可置放於模製腔室中，且第一封裝體401經引入，且接著在使用諸如化學機械拋光製程的製程平坦化第一封裝體401且曝露第一介層孔111、第一半導體元件201、第二半導體元件301、第五半導體元件1901以及第六半導體元件1903之前固化。

一旦平坦化，第一RDL 501可以與第一介層孔111、第一半導體元件201、第二半導體元件301、第五半導體元件1901以及第六半導體元件1903電連接的方式形成。在一實施例中，第一RDL 501可如上文關於圖5所描述地形成。舉例而言，可塗覆晶種層，在晶種層上方沈積光阻且將其圖案化，將導電材料沈積至光阻中，移除光阻，且移除晶種層的曝露部分。然而，可利用任何合適製程。

一旦第一RDL 501已形成，第三鈍化層503即可形成以便保護第一RDL 501，且第三鈍化層503可圖案化以便曝露第一RDL 501的部分以供進一步處理。在第三鈍化層503已形成之後，第二介層孔1902可以與第一RDL 501電連接的方式形成。在一實施例中，第二介層孔1902可以與上文關於圖1所描述的第一介層孔111類似的方式形成。舉例而言，在一個實施例中，沈積晶種層，在晶種層上方沈積光阻且將其圖案化，將導電材料沈積至光阻中，移除光阻，且移除晶種層的曝露部分。然而，任何合適方法可用以形成第二介層孔1902。

在第二介層孔1902已形成之後，第七半導體元件1905可置放於第一半導體元件201上方的第二介層孔1902與第五半導體元件1901之間，且第八半導體元件1907可置放於第二半導體元件301上方的第二介層孔1902與第六半導體元件1903之間。在一實施例中，第七半導體元件1905及第八半導體元件1907可類似於第一半導體元件201、第二半導體元件301、第五半導體元件1901或第六半導體元件1903中的任一者，且可經組態以視特定功能性需要而彼此結合地起作用。

第七半導體元件1905及第八半導體元件1907可以與第一半導體元件201及第二半導體元件301類似的方式置放。舉例而言，可使用抓放製程來置放第七半導體元件1905及第八半導體元件1907。然而，可利用置放第七半導體元件1905及第八半導體元件1907的任何合適方法。

在第二介層孔1902已形成且第七半導體元件1905及第八半導體元件1907已置放之後，第二介層孔1902、第七半導體元件1905以及第八半導體元件1907可用第三封裝體1909進行封裝。在一實施例中，第三封裝體1909可類似於第一封裝體401（諸如藉由為模製化合物），但可使用任何合適材料。

在一實施例中，第三封裝體1909可以類似於如上文關於圖4所描述用來置放第一封裝體401的方式的方式置放。舉例而言，第二介層孔1902、第七半導體元件1905以及第八半導體元件1907可（連同第一RDL 501及其他下伏結構一起）置放至模製腔室中，且第三封裝體1909可經引入以封裝第二介層孔1902、第七半導體元件1905以及第八半導體元件1907連同第一RDL 501、第一半導體元件201、第二半導體元件301以及第一封裝體401，其中第三封裝體1909與第三封裝體1909實體接觸。一旦處於適當位置，第三封裝體1909即可固化。

在第三封裝體1909已固化之後，第三封裝體1909可平坦化以便移除多餘材料且亦與第二介層孔1902、第七半導體元件1905以及第八半導體元件1907形成平坦表面。在一實施例中，第三封裝體1909如上文關於圖4所描述地平坦化。舉例而言，化學機械拋光製程可用以平坦化第三封裝體1909，但可利用任何合適的平坦化製程。

一旦平坦化，一系列第三RDL 1911及第七鈍化層1913即可形成於第三封裝體1909上方且用以電連接第七半導體元件1905、第八半導體元件1907以及第二介層孔1902。在一實施例中，第三RDL 1911及第七鈍化層1913可用於與如上文關於第一RDL 501及第四鈍化層509所描述的類似材料及使用類似製程而形成，但可使用任何合適的材料及製造方法。一旦第三RDL 1911及第七鈍化層1913中的第一者已形成，即可重複製程以形成第三RDL 1911及第七鈍化層1913中的另一者。另外，儘管在圖19中已說明第三RDL 1911及第七鈍化層1913中的多者，但可形成任何合適數目個第三RDL 1911及第七鈍化層1913，包含第三RDL 1911及第七鈍化層1913中的單一者。

一旦第三RDL 1911及第七鈍化層1913已形成，第三UBM 1915即可以與第三RDL 1911電連接的方式形成。在一實施例中，第三UBM 1915由與上文關於圖5所描述的第一UBM 511類似的材料及製程而形成。然而，任何合適的材料或製造方法可用以形成第三UBM 1915。

一旦第三RDL 1911已形成，第三外部連接件601即可置放成與第三UBM 1915電連接。在一實施例中，第三外部連接件601可如上文關於圖6所描述地置放。舉例而言，第三外部連接件601可為使用直接落球製程形成的球柵陣列封裝，但可利用任何合適的製造方法。

圖20說明圖19的結構至環結構901及紫外線帶903上的置放及載子基底101的移除。在一實施例中，載子基底101可如上文關於圖9所描述地移除。舉例而言，黏接層103可使用（例如）紫外光來照射及加入，直至黏接層103喪失其黏接性質中的至少一些，此時，移除載子基底101及黏接層103。然而，可使用用於移除載子基底101的任何合適製程。

一旦載子基底101及黏接層103已移除，現曝露的聚合物層105即可圖案化以便曝露第一介層孔111。在一實施例中，聚合物層105可如上文關於圖9所描述圖案化。舉例而言，雷射鑽孔方法可用以穿過聚合物層105形成第一開口905，以使得第一介層孔111（包含第一晶種層107）曝露以供進一步處理。然而，可利用圖案化聚合物層105的任何合適方法。

圖20亦說明：一旦第一介層孔111已經由聚合物層105曝露，表面元件519即可經置放而延伸穿過穿過聚合物層105的第一開口905且以與第一介層孔111電連接的方式接合。在一實施例中，表面元件519可如上文關於圖5A至圖5B所描述地接合。舉例而言，表面元件519可藉由以下操作來接合：使用抓放工具將諸如表面元件519的焊料球的連接件依序浸漬至焊劑中以便將表面元件519的連接件與第一介層孔111中的個別介層孔實體地對準，及回焊連接件以使得表面元件519接合至第一介層孔111。視情況，第一UBM 511可以與第一介層孔111實體接觸的方式形成，且表面元件519可接合至第一UBM 511。

圖21說明單體化成第一多扇出型封裝2100。在一實施例中，單體化可如上文關於圖11所描述地執行。舉例而言，鋸刀可用以切斷第一介層孔111與第二介層孔1902之間的第一封裝體401及第三封裝體1909以便形成第一多扇出型封裝2100。然而，可利用將結構單體化成第一多扇出型封裝2100的任何合適方法。

藉由利用多扇出型封裝2100內的表面元件519，可獲得置放表面元件519時的更大靈活性。另外，由於可選包含端子UBM 519（未單獨說明）連同多扇出型封裝2100，不通過測試的表面元件519可從功能上移除。

根據一實施例，提供一種製造半導體元件的方法，其包括在基底上方施加第一外部連接件至第一凸塊下金屬化物。施加第二外部連接件至第一端子凸塊下金屬化物，其中所述第二外部連接件電性橋接所述第一端子凸塊下金屬化物的第一區段與所述第一端子凸塊下金屬化物的第二區段，所述第一區段及所述第二區段在所述施加所述第二外部連接件之前電隔離。移除所述第二外部連接件而不移除所述第一外部連接件，且在所述移除所述第二外部連接件之後，將外部元件接合至所述第一外部連接件，其中所述接合是在所述第一區段與所述第二區段彼此電隔離時執行。

在一實施例中，所述的製造方法進一步包括在所述移除所述第二外部連接件之前，接合與所述端子凸塊下金屬化物的所述第二區段電連接的表面元件。

在一實施例中，所述的製造方法進一步包括在所述接合所述表面元件之後以及在所述移除所述第二外部連接件之前，測試所述表面元件，其中所述移除所述第二外部連接件是在所述表面元件未通過所述測試所述表面元件時執行。

在一實施例中，在所述將所述外部元件接合至所述第一外部連接件之後，所述表面元件位於所述外部元件與所述基底之間。

在一實施例中，所述的製造方法進一步包括：施加第三外部連接件至第二端子凸塊下金屬化物，其中所述第三外部連接件電性橋接所述第二端子凸塊下金屬化物的第三區段與所述第二端子凸塊下金屬化物的第四區段，所述第三區段以及所述第四區段在所述施加所述第三外部連接件之前電隔離；移除所述第三外部連接件而不移除所述第一外部連接件。

在一實施例中，所述第一凸塊下金屬化物具有不同於所述第一端子凸塊下金屬化物的尺寸。

在一實施例中，所述第一區段與所述第二區段相隔至少10 µm的距離。

根據另一實施例，提供一種半導體元件，其包括：介層孔，延伸穿過封裝體且藉由所述封裝體與半導體元件隔開。鈍化層在所述介層孔、所述封裝體以及所述半導體元件上方，且表面位元位於所述鈍化層上方。半導體封裝位於所述表面元件上方，以使得所述表面元件處於所述鈍化層與所述半導體封裝之間。

在一實施例中，所述表面元件與重佈線層電連接。

在一實施例中，所述表面元件與所述介層孔中的至少一者實體接觸。

在一實施例中，所述半導體封裝進一步包括具有位於所述表面元件上方的開口的基底。

在一實施例中，所述半導體元件進一步包括位於所述介層孔的相對於所述表面元件的對置側上的球柵陣列封裝。

在一實施例中，所述半導體封裝經由外部連接件而接合至所述半導體元件，且所述外部連接件沿著所述半導體封裝的外部部分定位，但不進入所述半導體封裝的內部部分。

在一實施例中，所述封裝體、所述介層孔以及所述半導體元件彼此同平面。

根據又一實施例，提供一種半導體元件，其包括：第一重佈線層，及位於所述第一重佈線層的第一側上的第一半導體元件。第二半導體元件位於與所述第一重佈線層的所述第一側對置的所述第一重佈線層的第二側上。第一介層孔在第一方向上遠離所述第一重佈線層延伸，其中所述第一介層孔藉由第一封裝體與所述第一半導體元件隔開。第二介層孔在與所述第一方向相反的第二方向上遠離所述第一重佈線層延伸，其中所述第二介層孔藉由第二封裝體與所述第二半導體元件隔開，其中所述第一介層孔延伸穿過所述第一封裝體，所述第二介層孔延伸穿過所述第二封裝體，且所述第二封裝體與所述第一封裝體實體接觸。第一表面黏著元件經接合至所述第一介層孔。

在一實施例中，所述半導體元件進一步包括位於所述第二半導體元件的相對於所述第一重佈線層的對置側上的第二重佈線層，所述第二重佈線層與所述第二介層孔電連接。

在一實施例中，所述半導體元件進一步包括位於所述第二重佈線層的相對於所述第二介層孔的對置側上的球柵陣列封裝。

在一實施例中，所述半導體元件進一步包括位於所述第一重佈線層的所述第一側上的第三半導體元件。

在一實施例中，所述第二半導體元件覆於所述第一半導體元件以及所述第三半導體元件兩者上。

在一實施例中，所述第一表面黏著元件進一步包括積體被動元件。

前文概述數個實施例的特徵，使得熟習此項技術者可較好地理解本發明的態樣。熟習此項技術者應理解，其可易於使用本發明作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不脫離本發明的精神及範疇，且其可在不脫離本發明的精神及範疇的情況下在本文中進行各種改變、替代及更改。

101‧‧‧載子基底
103‧‧‧黏接層
105‧‧‧聚合物層
107‧‧‧第一晶種層
109‧‧‧光阻
111‧‧‧第一介層孔
201‧‧‧第一半導體元件
203‧‧‧第一基底
205‧‧‧第一金屬化層
207‧‧‧第一接觸墊
209‧‧‧第一外部連接件
211‧‧‧第一鈍化層
301‧‧‧第二半導體元件
303‧‧‧第二基底
305‧‧‧第二金屬化層
307‧‧‧第二接觸墊
309‧‧‧第二外部連接件
311‧‧‧第二鈍化層
401‧‧‧第一封裝體
501‧‧‧第一重佈線層（RDL）
503‧‧‧第三鈍化層
505‧‧‧端子RDL
509‧‧‧第四鈍化層
511‧‧‧第一凸塊下金屬化物（UBM）
513‧‧‧端子UBM
515‧‧‧第一區段
516‧‧‧虛線框
517‧‧‧第二區段
519‧‧‧表面元件
521‧‧‧底填充材料
D₁‧‧‧第一距離
D₂‧‧‧第二距離
D₃‧‧‧第三距離
D₄‧‧‧第四距離
601‧‧‧第三外部連接件
603‧‧‧第四外部連接件
701‧‧‧測試裝置
703‧‧‧第一端子
705‧‧‧第二端子
801‧‧‧空氣加熱槍
803‧‧‧管
901‧‧‧環結構
903‧‧‧紫外線帶
905‧‧‧第一開口
1000‧‧‧第一封裝體
1002‧‧‧背面球墊
1003‧‧‧第三基底
1004‧‧‧背面保護層
1005‧‧‧第三半導體元件
1007‧‧‧第四半導體元件
1009‧‧‧第三接觸墊
1011‧‧‧第二封裝體
1013‧‧‧第五外部連接
1015‧‧‧基底穿孔
1017‧‧‧線接合
1019‧‧‧第二封裝體
1020‧‧‧第二底填充材料
1100‧‧‧第一積體扇出型層疊式封裝（InFO-POP）結構
1101‧‧‧印刷電路板（PCB）
1201‧‧‧虛線框
1501‧‧‧第二RDL
1503‧‧‧第五鈍化層
1505‧‧‧第六鈍化層
1701‧‧‧槽
1901‧‧‧第五半導體元件
1902‧‧‧第二介層孔
1903‧‧‧第六半導體元件
1905‧‧‧第七半導體元件
1907‧‧‧第八半導體元件
1909‧‧‧第三封裝體
1911‧‧‧第三RDL
1913‧‧‧第七鈍化層
1915‧‧‧第三UBM
2100‧‧‧第一多扇出型封裝體

當結合附圖研讀時，自以下實施方式最好地理解本發明的態樣。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。實際上，為論述清楚起見，可任意地增大或減小各種特徵的尺寸。 圖1說明根據一些實施例的介層孔的形成。 圖2說明根據一些實施例的第一半導體元件。 圖3說明根據一些實施例的第一半導體元件及第二半導體元件的置放。 圖4說明根據一些實施例的封裝體。 圖5A至圖5B說明根據一些實施例的端子凸塊下金屬化物的形成。 圖6A至圖6B說明根據一些實施例的外部連接的置放。 圖7說明根據一些實施例的表面元件的測試。 圖8A至圖8B說明根據一些實施例的外部連接的移除。 圖9說明根據一些實施例的聚合物層的圖案化。 圖10說明根據一些實施例的封裝的接合。 圖11說明根據一些實施例的單體化製程。 圖12A至圖12B說明根據一些實施例的多個外部連接經移除的一實施例。 圖13A至圖13B說明根據一些實施例的端子凸塊下金屬化物具有比另一凸塊下金屬化物小的尺寸的一實施例。 圖14說明根據一些實施例的表面元件的一個實施例的自上而下視圖。 圖15說明根據一些實施例的表面元件經由聚合物層接合的一實施例。 圖16A至圖16B說明根據一些實施例的當表面元件經由聚合物層接合時的封裝的接合。 圖17A至圖17B說明根據一些實施例的圖案化基底以容納表面元件。 圖18說明根據一些實施例的單體化製程。 圖19說明根據一些實施例的多扇出製程。 圖20說明根據一些實施例的多扇出製程中的表面元件的置放。 圖21說明根據一些實施例的多扇出製程中的單體化。

101‧‧‧載子基底

103‧‧‧黏接層

105‧‧‧聚合物層

107‧‧‧第一晶種層

109‧‧‧光阻

111‧‧‧第一介層孔

Claims (1)

1. 一種製造半導體元件的方法，所述方法包括： 在基底上方施加第一外部連接件至第一凸塊下金屬化物； 施加第二外部連接件至第一端子凸塊下金屬化物，其中所述第二外部連接件電性橋接所述第一端子凸塊下金屬化物的第一區段與所述第一端子凸塊下金屬化物的第二區段，所述第一區段以及所述第二區段在所述施加所述第二外部連接件之前電隔離； 移除所述第二外部連接件而不移除所述第一外部連接件；以及 在所述移除所述第二外部連接件之後，將外部元件接合至所述第一外部連接件，其中所述接合是在所述第一區段與所述第二區段彼此電隔離時執行。