[go: up one dir, main page]

TW201715672A - 一種晶片尺寸等級的感測晶片封裝體及其製造方法 - Google Patents

一種晶片尺寸等級的感測晶片封裝體及其製造方法 Download PDF

Info

Publication number
TW201715672A
TW201715672A TW105131157A TW105131157A TW201715672A TW 201715672 A TW201715672 A TW 201715672A TW 105131157 A TW105131157 A TW 105131157A TW 105131157 A TW105131157 A TW 105131157A TW 201715672 A TW201715672 A TW 201715672A
Authority
TW
Taiwan
Prior art keywords
layer
holes
wafer
sensing
wafer size
Prior art date
Application number
TW105131157A
Other languages
English (en)
Inventor
賴炯霖
簡瑋銘
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201715672A publication Critical patent/TW201715672A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10W72/012—

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供一種晶片尺寸等級的感測晶片封裝體，包括：一感測晶片，具有相對的一第一上表面及一第一下表面，該第一上表面形成有一第一絕緣層，該感測晶片包括一感測元件位在鄰近該第一上表面處，及複數位在該第一絕緣層內且仳鄰該感測元件的導電墊，且該第一下表面具有一線路層，分別連接每一該等導電墊；以及一圍堰層，形成於鄰近該感測元件的該第一絕緣層上。

Description

一種晶片尺寸等級的感測晶片封裝體及其製造方法
本發明是關於一種感測晶片封裝體及其製造方法，且特別是有關於一種晶片尺寸等級的感測晶片封裝體及其製造方法。
具有感測功能之晶片封裝體的感測裝置在傳統的製作過程中容易受到汙染或破壞，造成感測裝置的效能降低，進而降低晶片封裝體的可靠度或品質。此外，為符合電子產品朝向微型化之發展趨勢，有關電子產品封裝構造中，用以承載半導體晶片的封裝基板如何降低厚度，亦為電子產品研發中一項重要的課題。有關封裝基板之製作過程中，其係於薄形晶片層上製作線路。若封裝基板為符合微型化之要求，而選用厚度過薄的封裝基板時，不但封裝基板之生產作業性不佳，封裝基板也易因厚度過薄，而於封裝製程受到環境因素影響會產生變形翹曲或損壞，造成產品不良等問題。
此外，為了使影像感測晶片封裝體具有良好的影像品質，影像感測晶片封裝體內的感測元件必須與表面的蓋板層間隔一適當距離。為達到此目的，習知的封裝技術乃使用一光阻圖案、氮化矽等材料所構成的圍堰層(dam)設置於影像感測晶片與封裝用的蓋板層之間，以維持影像感測晶片與蓋板層之間的適當距離。然而光阻圖案所構成的間隔層，由於受限於微影技術，其厚度頂多40μm，若有灰塵掉落在蓋板層表面時間，通過灰塵的光線將會扭曲或干涉感側元件封裝體的影像，造成鬼影或反光，且光阻圖案往往具有光敏感特性、易裂化的缺點，使用光阻圖案所構成的間隔層將會降低影像感測晶片封裝體的光學效能與穩定性。
此外，覆蓋於影像感測晶片上方的蓋板層，通常是由玻璃所構成，其熱膨脹係數(CTE)約為3.25，而氮化矽的熱膨脹係數約為2.3，光阻圖案的熱熱膨脹係數則為55，故當蓋板層與圍堰層是由具有不同熱膨脹係數的材料所構成時，影像感測晶片封裝體的蓋板層與圍堰層將會因為熱漲冷縮效應而生翹曲。
有鑒於此，本發明乃提供一種新穎的晶片尺寸等級的感測晶片封裝體及其製造方法，藉由使位在晶片尺寸等級的感測晶片上方的蓋板層與圍堰層採用相同的材料，改善以往因為蓋板層與圍堰層由不同材料構成時所遭遇的熱漲冷縮的翹曲缺點。
本發明之一目的是提供一種晶片尺寸等級的感測晶片封裝體，包括：一感測晶片，包括：一感測元件基板，其具有相對的一第一上表面及一第一下表面；一第一絕緣層，形成於該第一上表面；一感測元件，形成於該感測元件基板內鄰近該第一上表面處；及複數導電墊，位在該第一絕緣層內且仳鄰該感測元件；一線路層，分別連接每一該等導電墊；以及一圍堰層，形成於鄰近該感測元件的該第一絕緣層上。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，且該線路層包括：複數第一貫通孔，貫通該感測晶片的該第一上表面及該第一下表面，且每一該等第一貫通孔包括一底牆以及一環繞該底牆的側牆，且該底牆暴露出其所對應的其中之一該等導電墊表面；一第二絕緣層，形成於該第一下表面，且覆蓋每一該等第一貫通孔的側牆及該底牆；複數第二貫通孔，位在每一該等第一貫通孔的底牆處的該第二絕緣層，且每一該等第二貫通孔均暴露出其所對應的其中之一該等導電墊表面；一重佈線層，形成於該第二絕緣層上，並經由每一該等第二貫通孔分別連接每一該等導電墊；以及一鈍化保護層，覆蓋該重佈線層，且該鈍化保護層具有分別暴露出該重佈線層的第三貫通孔；及一導電結構，分別形成於該等第三貫通孔內，且分別與該重佈線層電性連接。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，且該線路層包括：複數第五貫通孔，貫通該感測晶片的該第一上表面、該第一下表面及該等導電墊，且每一該等第五貫通孔的側牆分別暴露出一該等導電墊的邊緣；一第二絕緣層，形成於該第一下表面，且覆蓋每一該等第五貫通孔的該側牆；一重佈線層，形成於該第二絕緣層上，並分別連接每一該等導電墊的邊緣；以及一鈍化保護層，覆蓋該重佈線層，且該鈍化保護層具有分別暴露出該重佈線層的第六貫通孔；以及複數個導電結構，分別形成於該等第六貫通孔內，且每一該等導電結構分別與該重佈線層電性連接。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，且更包括一蓋板層，形成於該感應晶片上方，並與該圍堰層接合。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，且該圍堰層與該蓋板層是由相同的材料所構成。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，且更包括一第一黏著層，夾於該玻璃蓋板層與該圍堰層之間。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，且更包括一第二黏著層，夾於該圍堰層與該感測晶片的該第一絕緣層之間。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，且該封裝體是一種薄型化的晶片尺寸的影像感應器封裝體，器封裝體且該圍堰層的高度介於20μm ~60μm。影像感應器封裝體，其中該圍堰層的高度介於20μm ~60μm。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，且該封裝體是一種較厚的晶片尺寸的影像感應器封裝體，其中該圍堰層的高度介於400μm ~600μm。
本發明之另一目的是提供一種晶片尺寸等級的感測晶片封裝體的製造方法，其步驟包括：提供一感測元件基板，具有相對的一第一上表面和一第一下表面，其中該第一上表面形成有一第一絕緣層，且該感測元件基板包括複數個感測晶片區，每一感測晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一絕緣層內且仳鄰該感測元件的導電墊；提供一蓋板層，具有相對的一第二上表面和一第二下表面，且該第二下表面上形成有複數個圍堰層，每一該等圍堰層分別對應於每一該等感測晶片區，其中該蓋板層與該等圍堰層具有相同熱膨脹係數；使該蓋板層接合至該感測元件基板的該第一上表面，且該等圍堰層是位在該蓋板層與該感測元件基板之間；形成一線路層於該感測元件基板的該第一下表面，且該線路層分別連接每一該等導電墊；形成一鈍化保護層於該線路層上；以及切割該等晶片區，以獲得複數個獨立的感應器封裝體。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該基板、該圍堰層與該蓋板層是由相同的材料所構成。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該基板、該圍堰層與該蓋板層之材料是由玻璃所構成。
本發明之另一目的是提供一如上所述的所述的晶片尺寸等級的感測晶片封裝體的製造方法，該圍堰層的形成步驟包括：提供一基板；形成一第一黏著層於該基板或該蓋板層上；藉由該第一黏著層使該基板與該蓋板層接合成一堆疊層；以及利用微影蝕刻技術圖案化該基板，並於該蓋板層上形成一圍堰層，且該第一黏著層是夾於該圍堰層與該基板之間。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，且更包括一將該蓋板層自每一該等感應器封裝體剝離的步驟。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該線路層之製造步驟包括：薄化該感測元件基板的該第一下表面；形成複數個第一貫通孔於該薄化的第一下表面，每一該等第一貫通孔均暴露出其所對應的其中之一該等導電墊表面；形成一第二絕緣層，覆蓋於該薄化的第一下表面、該等第一貫通孔及每一該等第一貫通孔所暴露的該等導電墊表面；去除位在每一該等第一貫通孔內的部分該第二絕緣層，形成複數個分別暴露出該等導電墊的第二貫通孔；形成一重佈線層於該第二絕緣層上，並藉由該等第二貫通孔與每一該等導電墊電性連接；形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第三貫通孔；以及在每一該等第三貫通孔內分別形成一導電結構，且該每一該導電結構分別與該重佈線層電性連接。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，其中，每一該等第一貫通孔的截面積是隨其與該第一下表面間的距離增加而逐漸減小
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該線路層之另一製造步驟包括：薄化該感測元件基板的該第一下表面；形成複數個第四貫通孔於該薄化的第一下表面，每一該等第四貫通孔均暴露出其所對應的其中之一該等導電墊表面；形成一第二絕緣層，覆蓋於該薄化的第一下表面、該等第四貫通孔及每一該等第四貫通孔所暴露的該等導電墊表面；利用刻痕製程，去除位在每一該等第四貫通孔內的部分該第二絕緣層、部分該等導電墊、及部分該第一絕緣層，形成複數個第五貫通孔，且每一該等第五貫通孔的側牆分別暴露出一該等導電墊；形成一重佈線層於該第二絕緣層上，並藉由該等第五貫通孔與每一該等導電墊電性連接；形成一鈍化保護層於該重佈線層上，且該鈍化保護層上形成有複數個暴露出該重佈線層的第六貫通孔；以及在每一該等第六貫通孔內分別形成一導電結構，且每一該導電結構分別與該重佈線層電性連接。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中，每一該等第四貫通孔的截面積是隨其與該第一下表面間的距離增加而逐漸減小
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，且更包括一第二黏著層，夾於該圍堰層與該感測晶片的該第一絕緣層之間。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該封裝體是一種薄型化的晶片尺寸的影像感應器封裝體，且該圍堰層的高度介於20μm ~60μm。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該封裝體是一種較厚的晶片尺寸的影像感應器封裝體，且該圍堰層的高度介於400μm ~600μm。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。 實施例 一 ：
以下將配合第1A圖~第1K圖的剖面製程，說明根據本發明實施例一的晶片尺寸等級的感測晶片封裝體及其製造方法。
首先，請參照第1A圖，提供一蓋板層100以及一與蓋板層具有相同熱膨脹係數(CTE)材質的基板120。接著，先在蓋板層100表面塗佈一第一黏著層110，然後藉由黏著層110使蓋板層100與基板120結合成一如第1B圖所示的堆疊層115。本實施例中的蓋板層100與基板120均是由具有相同熱膨脹係數的玻璃所構成，在根據本發明的其他實施例中，蓋板層100與基板120也可選擇其他具有相同熱膨脹係數的材料，例如壓克力、藍寶石、石英或氮化矽等。此外，在根據本發明的其他實施例中，第一黏著層110也可先塗佈在基板120，然後再藉由第一黏著層110使蓋板層100與基板120結合成一如第1B圖所示的堆疊結構115。
然後，請參照第1C圖，利用銑洗、研磨或蝕刻等技術，削除部份第1B圖所示堆疊結構115的基板120，使原本的堆疊結構115成為包含一厚度較薄的基板120′的堆疊結構115′。
然後，請參照第1D圖，利用微影技術在堆疊結構115′的基板120′上形成一光阻圖案130。接著，請參照第1E圖，利用光阻圖案130作為蝕刻罩幕，並配合乾蝕刻技術蝕刻去除未被光阻圖案130所遮蔽的基板120′，形成一圍堰層140。接著，請參照第1F圖，去除光阻圖案130後，便可獲得一表面具有一圍堰層140的蓋板層100，且圍堰層140與蓋板層100之間夾有一黏著層110。圍堰層140之厚度可視需要調整介於20~60μm之間。
接著，請參照第1G圖，提供一感測元件基板200，其具有相對的一第一上表面200a和一第一下表面200b，其中該第一上表面200a形成有一第一絕緣層220，且感測元件基板200包括複數個感測晶片區205，每一感測晶片區205均包括一感測元件210，位在鄰近該第一上表面205a處，及複數位在該第一絕緣層220內且仳鄰該感測元件210的導電墊230。此外，相鄰的感測晶片區205之間均具有一切割道SC。本實施例中的感測元件基板200為一表面含蓋有複數個感測晶片區205的矽晶圓。
接著，請參照第1H圖，藉由一第二黏著層255使第1F圖所示表面具有一圍堰層140的蓋板層100結合至感測感測元件基板200。其中，第二黏著層255可預先塗佈在感測感測元件基板200的第一絕緣層220表面或者預先塗佈在圍堰層140表面。
接著，請參照第1I圖，利用矽通孔(through silicon via；TSV)製程，對感測元件基板200的第一下表面200b繼續加工。利用蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程，先薄化感測元件基板200的第一下表面200b，然後形成複數個貫穿感測元件基板200的第一下表面200b及第一上表面200a且分別暴露導電墊230表面的第一貫通孔260。在本實施例中，每一個第一貫通孔260的截面積隨其與該第一下表面200b間的距離增加而逐漸減小。然後，先形成一第二絕緣層270，覆蓋於薄化的第一下表面200b、第一貫通孔260內及每一個第一貫通孔260所暴露的導電墊230表面。之後，去除位在每一個第一貫通孔260內的部分第二絕緣層270，並形成複數個分別暴露出導電墊230表面的第二貫通孔(未標示)，然後再形成一重佈線層280於第二絕緣層270上，並藉由第二貫通孔(未標示)與每一個導電墊230電性連接。重佈線層280的材料可選自鋁、銅、金、鉑、鎳、錫、導電高分子材料、導電陶瓷材料(例如氧化銦錫(ITO)或氧化銦鋅(IZO))其中之一或其組合。
接著，請參照第1J圖，先形成一鈍化保護層290於重佈線層280上，且鈍化保護層290上形成有複數個暴露出重佈線層280的第三貫通孔(未標示)，然後透過電鍍製程、網版印刷或其他適合製程，於每一個第三貫通孔(未標示)內分別形成一導電結構295(例如，銲球、凸塊或導電柱)，且該每一個導電結構295分別與重佈線層280電性連接。鈍化保護層290之材料可選自環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)或有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯等)。最後，沿切割道SC裁切感測元件基板200，便可獲得複數個如第1J圖所示的晶片尺寸等級的感測晶片封裝體1000。
此外，因應某些客戶的需求，第1J圖所示的晶片尺寸等級的感測晶片封裝體1000，也可在出貨前預先剝除其表面的蓋板層100以及第一黏著層110，形成如第1K圖所示的晶片尺寸等級的感測晶片封裝體1000′。 實施例二：
以下將配合第1I′圖~第1L′圖的剖面製程，說明根據本發明實施例二的晶片尺寸等級的感測晶片封裝體及其製造方法。
請參照第1I′圖，本實施例乃利用T-型接觸(T-contact)製程，處理實施例一所獲得如第1H圖所示結構。首先，薄化感測元件基板200的第一下表面200b，然後形成複數個對應於導電墊230且貫穿感測元件基板200的第一下表面200b及第一上表面200a的第四貫通孔265，其中每一個第四貫通孔265的截面積隨其與該第一下表面200b間的距離增加而逐漸減小。接著，形成一第二絕緣層270′，覆蓋於薄化的第一下表面200b及第四貫通孔265內。
接著，請參照第1J′圖，透過刻痕(notching)製程，去除位在每一該等第四貫通孔265內的部分該第二絕緣層270′、部分該等第一絕緣層220及部分該等導電墊230，形成複數個第五貫通孔266，且每一個第五貫通孔266的側壁分別暴露出一該等導電墊230的邊緣。
接著，請參照第1K′圖，形成一重佈線層280′於第二絕緣層270′及每一個第五貫通孔266內，並與第五貫通孔266兩側壁所暴露出的每一該等導電墊230的邊緣電性連接。重佈線層280′的材料可選自鋁、銅、金、鉑、鎳、錫、導電高分子材料、導電陶瓷材料(例如氧化銦錫(ITO)或氧化銦鋅(IZO))其中之一或其組合。然後，形成一鈍化保護層290′於重佈線層280′上，且鈍化保護層290′上形成有複數個暴露出重佈線層280′的第六貫通孔(未標示)，然後在每一個第六貫通孔(未標示)內分別形成一導電結構295′，且該每一個導電結構295′分別與重佈線層280′電性連接。鈍化保護層290′之材料可選自環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)或有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯等)。最後，沿切割道SC裁切感測元件基板200，便可獲得複數個如第1K′圖所示的晶片尺寸等級的感測晶片封裝體2000。
此外，因應某些客戶的需求，第1K′圖所示的晶片尺寸等級的感測晶片封裝體2000，也可在出貨前預先剝除其表面的蓋板層100以及黏著層110，形成如第1L′圖所示的晶片尺寸等級的感測晶片封裝體2000′。
如上所述，為了使影像感測晶片封裝體具有良好的影像品質，影像感測晶片封裝體內的感測元件必須與表面的透光蓋板層間隔一適當距離以避免灰塵掉落在蓋板層表面時，通過灰塵的光線將會扭曲或干涉感側元件封裝體的影像，造成鬼影或反光。此類影像感測晶片封裝體同業可藉由本發明所揭露的技術獲得解決，以下將以實施例三及實施利四說明之。 實施例三：
如第2圖所示，其顯示的是根據本發明的實施例三的晶片尺寸等級的感測晶片封裝體3000，其乃利用如實施例一所述的相同TSV製程製造，且為了使感測元件210與蓋板層100間隔一適當距離，本實施例所使用的圍堰層140′，其高度大於實施例一的圍堰層140，且圍堰層140′的高度係介於400~600μm。
藉此，便可形成一如第2圖所示般可避免鬼影或反光的晶片尺寸等級的感測晶片封裝體3000。此外，為了避免因為蓋板層100與圍堰層140′之間的膨脹係數差異所導致的熱漲冷縮翹曲效應，故本實施例的圍堰層140′仍採用與蓋板層100具有相同熱膨脹係數的玻璃材料，但在其他實施例中，圍堰層140′仍可採用其他與蓋板層100具有相同熱膨脹係數的材料，例如壓克力、藍寶石、石英或氮化矽。 實施例四：
如第3圖所示，其顯示的是根據本發明的實施例四的晶片尺寸等級的感測晶片封裝體4000，其乃利用如實施例二所述的相同T-contact製程製造，且為了使感測元件210與蓋板層100間隔一適當距離，本實施例所使用的圍堰層140′，其高度大於實施例二的圍堰層140，且圍堰層140′的高度係介於400~600μm。
藉此，便可形成一如第3圖所示般可避免鬼影或反光的晶片尺寸等級的感測晶片封裝體4000。此外，為了避免因為蓋板層100與圍堰層140′之間的膨脹係數差異所導致的熱漲冷縮翹曲效應，故本實施例的圍堰層140′仍採用與蓋板層100具有相同熱膨脹係數的玻璃材料，但在其他實施例中，圍堰層140′仍可採用其他與蓋板層100具有相同熱膨脹係數的材料，例如壓克力、藍寶石、石英或氮化矽。
綜上所述，本發明雖以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例，將本發明應用於具備發光元件與光感應元件的其他感應器封裝體。
100‧‧‧蓋板層
110‧‧‧第一黏著層
115、115′‧‧‧堆疊結構
120、120′‧‧‧基板
130‧‧‧光阻圖案
140、140′‧‧‧圍堰層
200‧‧‧感測元件基板
200a‧‧‧第一上表面
200b‧‧‧第一下表面
205‧‧‧感測晶片區
210‧‧‧感測元件
220‧‧‧第一絕緣層
230‧‧‧導電墊
250‧‧‧透鏡
255‧‧‧第二黏著層
260‧‧‧第一貫通孔
265‧‧‧第四貫通孔
266‧‧‧第五貫通孔
270、270′‧‧‧第二絕緣層
280、280′‧‧‧重佈線層
290、290′‧‧‧鈍化保護層
295、295′‧‧‧導電結構
A、B‧‧‧感測晶片
SC‧‧‧切割道
1000、1000′、2000、2000′、3000、4000‧‧‧晶片尺寸等級的感測晶片封裝體
第1A圖~第1K圖顯示的是根據本發明實施例一的晶片尺寸等級的感測晶片封裝體的剖面製程。 第1I′圖~第1L′圖顯示的是根據本發明實施例二的晶片尺寸等級的感測晶片封裝體的剖面製程。 第2圖顯示的是根據本發明實施例三的晶片尺寸等級的感測晶片封裝體的剖面圖。 第3圖顯示的是根據本發明實施例四的晶片尺寸等級的感測晶片封裝體的剖面圖。
100‧‧‧蓋板層
110‧‧‧第一黏著層
140‧‧‧圍堰層
200‧‧‧感測元件基板
210‧‧‧感測元件
220‧‧‧第一絕緣層
230‧‧‧導電墊
250‧‧‧透鏡
255‧‧‧第二黏著層
270‧‧‧第二絕緣層
280‧‧‧重佈線層
290‧‧‧鈍化保護層
295‧‧‧導電結構
A‧‧‧感測晶片
1000‧‧‧晶片尺寸等級的感測晶片封裝體

Claims (20)

  1. 一種晶片尺寸等級的感測晶片封裝體，包括： 一感測晶片，包括： 一感測元件基板，其具有相對的一第一上表面及一第一下表面； 一第一絕緣層，形成於該第一上表面； 一感測元件，形成於該感測元件基板內鄰近該第一上表面處；及 複數導電墊，位在該第一絕緣層內且仳鄰該感測元件； 一線路層，位在該第一下表面，且分別連接每一該等導電墊；以及 一圍堰層，形成於鄰近該感測元件的該第一絕緣層上。
  2. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，該線路層包括： 複數第一貫通孔，貫通該感測晶片的該第一上表面及該第一下表面，且每一該等第一貫通孔包括一底牆以及一環繞該底牆的側牆，且該底牆暴露出其所對應的其中之一該等導電墊表面； 一第二絕緣層，形成於該第一下表面，且覆蓋每一該等第一貫通孔的該側牆及該底牆； 複數第二貫通孔，位在每一該等第一貫通孔的該底牆處的該第二絕緣層，且每一該等第二貫通孔均暴露出其所對應的其中一該等導電墊表面； 一重佈線層，形成於該第二絕緣層上，並經由每一該等第二貫通孔分別連接每一該等導電墊；以及 一鈍化保護層，覆蓋該重佈線層，且該鈍化保護層具有複數個分別暴露出該重佈線層的第三貫通孔；以及 複數個導電結構，分別形成於該等第三貫通孔內，且每一該等導電結構分別與該重佈線層電性連接。
  3. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，該線路層包括： 複數第五貫通孔，貫通該感測晶片的該第一上表面、該第一下表面及該等導電墊，且每一該等第五貫通孔的側牆分別暴露出一該等導電墊的邊緣； 一第二絕緣層，形成於該第一下表面，且覆蓋每一該等第五貫通孔的該側牆； 一重佈線層，形成於該第二絕緣層上，並分別連接每一該等導電墊的邊緣；以及 一鈍化保護層，覆蓋該重佈線層，且該鈍化保護層具有分別暴露出該重佈線層的第六貫通孔；以及 複數個導電結構，分別形成於該等第六貫通孔內，且每一該等導電結構分別與該重佈線層電性連接。
  4. 如申請專利範圍第2或3項所述的晶片尺寸等級的感測晶片封裝體，更包括一蓋板層，形成於該感應晶片上方，並與該圍堰層接合。
  5. 如申請專利範圍第4項所述的晶片尺寸等級的感測晶片封裝體，該圍堰層與該蓋板層是由具有相同熱膨脹係數的材料所構成。
  6. 如申請專利範圍第5項所述的晶片尺寸等級的感測晶片封裝體，更包括一第一黏著層，夾於該蓋板層與該圍堰層之間。
  7. 如申請專利範圍第6項所述的晶片尺寸等級的感測晶片封裝體，更包括一第二黏著層，夾於該圍堰層與該第一絕緣層之間。
  8. 如申請專利範圍第4項所述的晶片尺寸等級的感測晶片封裝體，且該圍堰層的高度介於20μm ~60μm。
  9. 如申請專利範圍第4項所述的晶片尺寸等級的感測晶片封裝體，且該圍堰層的高度介於400μm ~600μm。
  10. 一種晶片尺寸等級的感測晶片封裝體的製造方法，其步驟包括： 提供一感測元件基板，其包括相對的一第一上表面和一第一下表面，其中該第一上表面形成有一第一絕緣層，且該感測元件基板包括複數個感測晶片區，每一感測晶片區包括一感測元件位在該感測元件基板內且鄰近該第一上表面處，及複數位在該第一絕緣層內且仳鄰該感測元件的導電墊，且兩相鄰的該等感測晶片區間均具有一切割道； 提供一蓋板層，具有相對的一第二上表面和一第二下表面，且該第二下表面上形成有複數個圍堰層，每一該等圍堰層分別對應於每一該等感測晶片區，其中該蓋板層與該等圍堰層具有相同熱膨脹係數； 使該蓋板層接合至該感測元件基板的該第一上表面，且該等圍堰層是位在該蓋板層與該感測元件基板之間； 形成一線路層於該感測元件基板的該第一下表面，且該線路層分別連接每一該等導電墊； 形成一鈍化保護層於該線路層上；以及 沿該切割道切割該感測元件基板，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
  11. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該感測元件基板、該圍堰層與該蓋板層是由具有相同熱膨脹係數的材料所構成。
  12. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該圍堰層的形成步驟包括： 提供一基板； 形成一第一黏著層於該基板或該蓋板層上； 藉由該第一黏著層使該基板與該蓋板層接合成一堆疊層；以及 利用微影蝕刻技術圖案化該基板，並於該蓋板層上形成一圍堰層，且該第一黏著層是夾於該圍堰層與該基板之間。
  13. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體的製造方法，更包括一將該蓋板層自每一該等感應器封裝體剝離的步驟。
  14. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該線路層之製造步驟包括： 薄化該感測元件基板的該第一下表面； 形成複數個第一貫通孔於該薄化的第一下表面，每一該等第一貫通孔均暴露出其所對應的其中之一該等導電墊表面； 形成一第二絕緣層，覆蓋於該薄化的第一下表面、該等第一貫通孔及每一該等第一貫通孔所暴露的該等導電墊表面； 去除位在每一該等第一貫通孔內的部分該第二絕緣層，形成複數個分別暴露出該等導電墊的第二貫通孔； 形成一重佈線層於該第二絕緣層上，並藉由該等第二貫通孔與每一該等導電墊電性連接； 形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第三貫通孔；以及 在每一該等第三貫通孔內分別形成一導電結構，且每一該導電結構分別與該重佈線層電性連接。
  15. 如申請專利範圍第14項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中每一該等第一貫通孔的截面積隨其與該第一下表面間的距離增加而逐漸減小。
  16. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該線路層之製造步驟包括： 薄化該感測元件基板的該第一下表面； 形成複數個第四貫通孔於該薄化的第一下表面，且每一該等第四貫通孔均暴露出其所對應的其中一該等導電墊表面； 形成一第二絕緣層，覆蓋於該薄化的第一下表面、該等第四貫通孔及每一該等第四貫通孔所暴露的該等導電墊表面； 利用刻痕製程，去除位在每一該等第四貫通孔內的部分該第二絕緣層、部分該等導電墊、及部分該第一絕緣層，形成複數個第五貫通孔，且每一該等第五貫通孔的側牆分別暴露出一該等導電墊； 形成一重佈線層於該第二絕緣層上，並藉由該等第五貫通孔與每一該等導電墊電性連接； 形成一鈍化保護層於該重佈線層上，且該鈍化保護層上形成有複數個暴露出該重佈線層的第六貫通孔；以及 在每一該等第六貫通孔內分別形成一導電結構，且每一該導電結構分別與該重佈線層電性連接。
  17. 如申請專利範圍第16項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中每一該等第四貫通孔的截面積隨其與該第一下表面間的距離增加而逐漸減小。
  18. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體的製造方法，更包括一第二黏著層，夾於該圍堰層與該第一絕緣層之間。
  19. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該圍堰層的高度介於20μm ~60μm。
  20. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該圍堰層的高度介於400μm ~600μm。
TW105131157A 2015-10-01 2016-09-29 一種晶片尺寸等級的感測晶片封裝體及其製造方法 TW201715672A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562236129P 2015-10-01 2015-10-01

Publications (1)

Publication Number Publication Date
TW201715672A true TW201715672A (zh) 2017-05-01

Family

ID=58448057

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131157A TW201715672A (zh) 2015-10-01 2016-09-29 一種晶片尺寸等級的感測晶片封裝體及其製造方法

Country Status (3)

Country Link
US (1) US20170098678A1 (zh)
CN (1) CN106560929A (zh)
TW (1) TW201715672A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI649856B (zh) * 2016-05-13 2019-02-01 Xintec Inc. 晶片封裝體與其製造方法
US11322538B2 (en) * 2017-02-22 2022-05-03 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device
WO2018223317A1 (zh) 2017-06-07 2018-12-13 深圳市汇顶科技股份有限公司 芯片封装结构、方法和终端设备
US10276441B2 (en) 2017-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Protected chip-scale package (CSP) pad structure
CN107425031B (zh) * 2017-09-05 2022-03-01 盛合晶微半导体(江阴)有限公司 背照式cmos传感器的封装结构及封装方法

Also Published As

Publication number Publication date
CN106560929A (zh) 2017-04-12
US20170098678A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
CN204632759U (zh) 一种芯片尺寸等级的感测芯片封装体
TWI597813B (zh) 晶片封裝體及其製造方法
CN101312200B (zh) 影像感测装置及其制造方法
US10163807B2 (en) Alignment pattern for package singulation
US10153237B2 (en) Chip package and method for forming the same
TW201715672A (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TWI604570B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TWI551199B (zh) 具電性連接結構之基板及其製法
TWI529892B (zh) 晶片封裝體及其製造方法
TWI582913B (zh) 半導體封裝件及其製法
TW201733056A (zh) 晶片封裝體及其製造方法
TWI578411B (zh) 晶片封裝體的製造方法
TWI624039B (zh) 晶片封裝體及其製造方法
TW201543641A (zh) 晶片封裝體及其製造方法
TW201711148A (zh) 晶片封裝體及其製造方法
TW201715662A (zh) 晶片封裝體及其製造方法
TWI594382B (zh) 電子封裝件及其製法
TW201742200A (zh) 晶片封裝體及其製造方法
TWI593069B (zh) 晶片封裝體及其製造方法
TWI717073B (zh) 具有圖樣壩層的晶片封裝結構
CN114639609A (zh) 封装结构和芯片的封装方法
TWI515841B (zh) 半導體封裝件及其製法
CN100452367C (zh) 具有密封膜的芯片尺寸的半导体装置及其制造方法
TWI556381B (zh) 半導體封裝件及其製法
TWI509749B (zh) 半導體封裝件之製法