[go: up one dir, main page]

TW201703078A - 電容器的製造方法 - Google Patents

電容器的製造方法 Download PDF

Info

Publication number
TW201703078A
TW201703078A TW104121661A TW104121661A TW201703078A TW 201703078 A TW201703078 A TW 201703078A TW 104121661 A TW104121661 A TW 104121661A TW 104121661 A TW104121661 A TW 104121661A TW 201703078 A TW201703078 A TW 201703078A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
conductive material
capacitor
manufacturing
Prior art date
Application number
TW104121661A
Other languages
English (en)
Other versions
TWI575545B (zh
Inventor
林秉毅
Original Assignee
華碩電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華碩電腦股份有限公司 filed Critical 華碩電腦股份有限公司
Priority to TW104121661A priority Critical patent/TWI575545B/zh
Publication of TW201703078A publication Critical patent/TW201703078A/zh
Application granted granted Critical
Publication of TWI575545B publication Critical patent/TWI575545B/zh

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本案揭示一種電容器的製造方法。提供一基材與一第一導電材料層,其中第一導電材料層位於基材上。移除部份第一導電材料層,以形成多個第一內電極,其中第一內電極沿一第一方向排列,且相鄰的第一內電極之間具有一間隙。沿一第二方向進行一原子層沉積步驟,以形成一介電層,其中第一方向與第二方向垂直,以使介電層覆蓋第一內電極以及部份基材,且介電層未填滿這些間隙。形成一第二導電材料層,填入未被介電層填滿的這些間隙,以形成多個第二內電極。

Description

電容器的製造方法
本案是有關於一種半導體元件的製造方法,且特別是有關於一種電容器的製造方法。
一般的個人電腦,例如筆記本(notebook,NB)電腦,在中央處理單元(central processing unit,CPU)電源供應電路的電容(例如輸入電容)部分,常常使用多層陶瓷電容(Multi-Layer Ceramic Capacitor,MLCC)或是超級電容器(SC),其中超級電容器又稱為電雙層電容元件(electrical double layer capacitor,EDLC),以降低成本以及縮小元件面積。然而,一般的多層陶瓷電容或是超級電容的體積較大,且使用的溫度範圍也受到較大的限制,無法在低溫(如:低於-40℃)或是高溫(如:高於70℃)的範圍使用。
本案提供一種電容器的製造方法,其具有輕薄化及快速充電的特性,具有大的使用溫度範圍。
本案提供的電容器的製造方法包括下列步驟。提供一基 材與一第一導電材料層,其中第一導電材料層位於基材上。移除部份第一導電材料層,以暴露出部分基材而形成多個第一內電極,其中這些第一內電極沿一第一方向排列,且相鄰的這些第一內電極之間具有一間隙。沿一第二方向進行一原子層沉積步驟,以形成一介電層,其中第一方向與第二方向垂直,以使介電層覆蓋這些第一內電極以及基材被暴露出的所述部份,且介電層未填滿這些間隙。形成一第二導電材料層,填入未被介電層填滿的這些間隙,以形成多個第二內電極。
基於上述,本案的實施例的電容器的製造方法由於可利用原子層沉積法形成介電層,因此能形成厚度均勻而且很薄的介電層,而可具有輕薄化及快速充電的特性。此外,由於電容器是採用氮化物或金屬的材質來形成第一內電極與第二內電極,並採用鈦酸鋇、鈦酸鍶或鈦酸鍶鋇的材質來堆疊地形成介電層,且採用金屬的材質來形成第一外電極與第二外電極。因此,本實施例的電容器可具有較大的溫度使用範圍,因此可克服較為嚴苛的溫度條件。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧電容器
110‧‧‧基材
120‧‧‧第一內電極
120a‧‧‧第一導電材料層
130‧‧‧介電層
140‧‧‧第二內電極
140a‧‧‧第二導電材料層
150‧‧‧第二外電極
D1‧‧‧第一方向
D2‧‧‧第二方向
S‧‧‧間隙
圖1至圖5是本案一實施例的電容器的製作流程的剖面示意圖。
圖1至圖5是本案一實施例的電容器的製作流程的剖面示意圖。請參照圖1,首先,提供一基材110與一第一導電材料層120a,其中第一導電材料層120a位於基材110上。舉例而言,在本實施例中,基材110的材質包括金屬(例如是銅、銀或鋁),因此基材110可作為第一外電極使用。此外,第一導電材料層120a的材質包括氮化物(例如是一氮化鈦(TiN)、氮化鉭(TaN)或是氮化銅(CuN))、金屬(例如是銅、鉑、銀、釕(Ru)或鎳)或其他適合的材質,但本發明不以此為限。
接著請參照圖2,移除部份第一導電材料層120a,以暴露出部分基材110而形成多個第一內電極120,其中這些第一內電極120沿一第一方向D1排列,且相鄰的第一內電極120之間具有一間隙S。於一實施例中,第一導電材料層120a採用氮化物(例如是一氮化鈦)時,其可採用四氟化碳(CF4)與氬(Ar)的感應耦合電漿進行蝕刻,其中四氟化碳(CF4)約佔20%的比例,製程條件為以700瓦特的功率、-150伏特的電壓,且製程溫度約為攝氏40度左右、壓力約為15毫托。於一實施例中,第一導電材料層120a為金屬(例如是銅),其可採用烴類(例如甲烷氣體)電漿進行蝕刻,其中甲烷氣體的氣體流量約為65sccm,且製程溫度約為攝氏10度左右、壓力約為20毫托。應注意的是,如上述於本步驟中移除部份第一導電材料層的方法當是實際狀況調整,並非以此為限制。
接著請參照圖3,沿一第二方向D2進行一原子層沉積步驟,以形成一介電層130。也就是說,在本實施例中,介電層130是利用原子層沉積法而形成,且第二方向D2即為用以形成介電層130的前驅物的流動方向。更詳細而言,在本實施例中,第一方向D1與第二方向D2垂直。如此一來,即可在只進行一次原子層沉積步驟的情況下,就形成所需的介電層130,而不用反覆進行多次原子層沉積步驟,而可降低製程難度以及節省製程步驟與成本。
具體而言,如圖3所示,介電層130填入這些間隙S之間,並覆蓋第一內電極120以及基材110被暴露出的所述部份,而未填滿這些間隙S。舉例而言,在本實施例中,介電層130的材質包括鈦酸鋇(BTO,BaTiO3)、鈦酸鍶(STO,SrTiO3)或鈦酸鍶鋇(BST),且介電層130以堆疊方式形成,而介電層130的厚度範圍落在5奈米與50奈米之間。舉例而言,上述原子層沉積步驟約在以壓力為1托,且製程溫度約介於攝氏200度至攝氏400度的範圍的製程條件下進行。應注意的是,此處的數值範圍皆僅是做為例示說明之用,其並非用以限定本發明。
之後,可執行遠程氧電漿退火製程或是離子注入退火製程。於一實施例中,遠程氧電漿退火製程例如是於壓力為200毫托、而溫度為250℃至500℃的環境中進行。離子注入退火製程可採用鋯(Zr)、鑭(La)、鈰(Ce)、鈷(Co)、錳(Mn),其中當採用鈷或錳等金屬進行離子注入退火製程時,其製程條件例如是以250仟電子伏特,並在溫度為350℃的環境中進行離子注入,而 在溫度為700℃的環境中進行退火。應注意的是,此處的數值範圍皆僅是做為例示說明之用,其並非用以限定本發明。
接著請參照圖4,形成一第二導電材料層140a,填入這些未被介電層130填滿的間隙S,以形成多個第二內電極140。舉例而言,在本實施例中,形成第二導電材料層140a的方法亦為原子層沉積法,且第二導電材料層140a的材質包括氮化物(例如是一氮化鈦(TiN)、氮化鉭(TaN)或氮化銅(CuN))、金屬(例如是銅、鉑、銀、釕(Ru)或鎳)或其他適合的材質,但本案不以此為限。舉例而言,當第二導電材料層140a的材質採用氮化物時,其原子層沉積的製程條件約在以壓力約介於為0.01毫托至0.1毫托,且製程溫度約介於攝氏300度至攝氏450度的範圍的環境下進行。而當第二導電材料層140a的材質採用金屬時,其原子層沉積的製程條件約在以壓力約為8托,且製程溫度約介於攝氏375度至攝氏475度的範圍的環境下進行。應注意的是,此處的數值範圍皆僅是做為例示說明之用,其並非用以限定本發明。
具體而言,如圖4所示,這些第一內電極120與這些第二內電極140交錯排列,且介電層130位於這些第一內電極120與這些第二內電極140之間,並覆蓋這些第一內電極120與這些第二內電極140的表面。
接著請參照圖5,形成一第二外電極150於這些第二內電極140上,且第二外電極150亦覆蓋了位於這些第二內電極140之間的部份介電層130,如此,即可形成電容器100。舉例而言, 在本實施例中,形成第二外電極150的方法為物理氣相沉積法,且第二外電極150的材質包括金屬(例如是銅或銀)或其他適合的材質,但本發明不以此為限。當第二外電極150的材質採用銅時,其製程條件約在以基礎壓力約為3.1*10-6大氣壓、工作氣壓約為3.3*10-2大氣壓的環境下進行濺鍍,且製程溫度約介於攝氏300度至攝氏400度的範圍的環境下進行。應注意的是,此處的數值範圍皆僅是做為例示說明之用,其並非用以限定本發明。
如此,由於電容器100是在第一內電極120上利用原子層沉積法形成介電層130,而可形成厚度均勻而且很薄的介電層130。舉例而言,設若電容器100長30毫米(mm)、寬30毫米、高5毫米,在本實施例中,介電層130將可達到厚度50奈米(nm)、內電極厚度5奈米,且在介電層130採用的材質為碳酸鋇(BaTiO3),其介電值為1500的情況下,電容器100將可以具有43.4法拉第(F)的電容量。因此,電容器100與習知的超級電容器相較,將可有10倍以上體積能量密度表現。若再把電容器100的介電層130做到更小約5奈米左右,其電容量可增為100倍左右,而可具有輕薄化及快速充電的特性。應注意的是,此處的數值範圍皆僅是做為例示說明之用,其並非用以限定本發明。
另一方面,由於電容器100是採用氮化物或金屬的材質來形成第一內電極120與第二內電極140,並採用鈦酸鋇、鈦酸鍶或鈦酸鍶鋇等的材質來堆疊地形成介電層130,且採用金屬的材質來形成第一外電極與第二外電極150。因此,本實施例的電容器 100可具有較大的溫度使用範圍,舉例而言,電容器100的溫度使用範圍落在-55℃與125℃之間,且於此區間內,其電容量的變化不超過10%,因此可克服較為嚴苛的溫度條件。
此外,由於本實施例的電容器100的電容量已有良好的表現,因此可不需進行熱處理製程來提高介電係數,進而達到增加電容器100的電容量的要求。如此,在不進行熱處理製程的情況下,電容器100亦具有可撓性,而具有較廣泛的應用範圍。另一方面,本實施例的電容器100不需傳統堆疊的製程,而可一次性地完成精密堆疊的多層陶瓷電容,且因其電容大到已可作為電池使用,因此本實施例的電容器100亦可稱為多層陶瓷電池(Multi-Layer Ceramic Battery,MLCB)。
綜上所述,本發明的實施例的電容器的製造方法由於可利用原子層沉積法形成介電層,因此能形成厚度均勻而且很薄的介電層,而可具有輕薄化及快速充電的特性。此外,由於電容器是採用氮化物或金屬的材質來形成第一內電極與第二內電極,並採用鈦酸鋇、鈦酸鍶或鈦酸鍶鋇的材質來堆疊地形成介電層,且採用金屬的材質來形成第一外電極與第二外電極。因此,本實施例的電容器可具有較大的溫度使用範圍,因此可克服較為嚴苛的溫度條件。
雖然本案已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當 視後附的申請專利範圍所界定者為準。
100‧‧‧電容器
110‧‧‧基材
120‧‧‧第一內電極
130‧‧‧介電層
140‧‧‧第二內電極
150‧‧‧第二外電極

Claims (9)

  1. 一種電容器的製造方法,包括:提供一基材與一第一導電材料層,其中該第一導電材料層位於該基材上;移除部份該第一導電材料層,以暴露出該基材的一部分而形成多個第一內電極,其中該些第一內電極沿一第一方向排列,且相鄰的該些第一內電極之間具有一間隙;沿一第二方向進行一原子層沉積步驟,以形成一介電層,其中該第一方向與該第二方向垂直,以使該介電層覆蓋該些第一內電極以及該基材被暴露出的該部份,且該介電層未填滿該些間隙;以及形成一第二導電材料層,填入未被該介電層填滿的該些間隙,以形成多個第二內電極。
  2. 如申請專利範圍第1項所述的電容器的製造方法,其中該基材為一第一外電極。
  3. 如申請專利範圍第1項所述的電容器的製造方法,其中形成該第二導電材料層的方法為原子層沉積法。
  4. 如申請專利範圍第1項所述的電容器的製造方法,其中該第一導電材料層與該第二導電材料層的材質包括氮化物或金屬。
  5. 如申請專利範圍第1項所述的電容器的製造方法,其中該介電層的材質包括鈦酸鋇、鈦酸鍶或鈦酸鍶鋇。
  6. 如申請專利範圍第1項所述的電容器的製造方法,更包括: 形成一第二外電極於該些第二內電極上。
  7. 如申請專利範圍第6項所述的電容器的製造方法,其中形成該第二外電極的方法為物理氣相沉積法。
  8. 如申請專利範圍第6項所述的電容器的製造方法,其中該第二外電極的材質包括金屬。
  9. 如申請專利範圍第1項所述的電容器的製造方法,其中該介電層的厚度範圍落在5奈米與50奈米之間。
TW104121661A 2015-07-03 2015-07-03 電容器的製造方法 TWI575545B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104121661A TWI575545B (zh) 2015-07-03 2015-07-03 電容器的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104121661A TWI575545B (zh) 2015-07-03 2015-07-03 電容器的製造方法

Publications (2)

Publication Number Publication Date
TW201703078A true TW201703078A (zh) 2017-01-16
TWI575545B TWI575545B (zh) 2017-03-21

Family

ID=58401055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121661A TWI575545B (zh) 2015-07-03 2015-07-03 電容器的製造方法

Country Status (1)

Country Link
TW (1) TWI575545B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2834387B1 (fr) * 2001-12-31 2004-02-27 Memscap Composant electronique incorporant un circuit integre et un micro-condensateur
TWI459471B (zh) * 2007-03-08 2014-11-01 Applied Materials Inc 使用低能量電漿系統製造高介質常數電晶體閘極的方法與設備

Also Published As

Publication number Publication date
TWI575545B (zh) 2017-03-21

Similar Documents

Publication Publication Date Title
US8861182B2 (en) Conductive paste composition for internal electrode, multilayer ceramic capacitor, and fabrication method thereof
US8861179B2 (en) Capacitors having dielectric regions that include multiple metal oxide-comprising materials
US9431474B2 (en) Metal-insulator-metal stack and method for manufacturing the same
US9887083B2 (en) Methods of forming capacitors
CN105957714A (zh) 薄膜电介质叠层
JP2017204630A (ja) 薄膜キャパシター及びその製造方法
CN110415973A (zh) 包括石墨烯薄片的多层电容器和介电材料
US20070141778A1 (en) Metal-insulator-metal capacitor
WO2009090979A1 (ja) キャパシタ、半導体装置、およびこれらの作製方法
KR101892632B1 (ko) 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 및 그 제조방법
US8993044B2 (en) Methods of forming capacitors having dielectric regions that include multiple metal oxide-comprising materials
US11322302B2 (en) Multilayer electronic component
KR101475996B1 (ko) 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
US9887258B2 (en) Method for fabricating capacitor
JP2023016793A (ja) キャパシタ、それを含む電子装置、及びその製造方法
KR20170119119A (ko) 반도체 메모리 소자용 커패시터 및 그 제조방법
TWI575545B (zh) 電容器的製造方法
Randall et al. Thin film MLCC
CN110970557A (zh) 电容器件及其形成方法
CN102751264B (zh) 具有金属双层的电容结构及其使用方法
CN100565881C (zh) 金属-绝缘体-金属电容结构及其制造方法
JP2007234726A (ja) 半導体装置および半導体装置の製造方法
US11961671B2 (en) Method for manufacturing High-K MIM capacitor to improve electrical characteristics
US20250210256A1 (en) Capacitor
US20240177937A1 (en) Multi-layer ceramic capacitor and method for producing the same