[go: up one dir, main page]

TW201643909A - 薄膜電容器 - Google Patents

薄膜電容器 Download PDF

Info

Publication number
TW201643909A
TW201643909A TW105110106A TW105110106A TW201643909A TW 201643909 A TW201643909 A TW 201643909A TW 105110106 A TW105110106 A TW 105110106A TW 105110106 A TW105110106 A TW 105110106A TW 201643909 A TW201643909 A TW 201643909A
Authority
TW
Taiwan
Prior art keywords
electrode
lower electrode
substrate
film
convex
Prior art date
Application number
TW105110106A
Other languages
English (en)
Inventor
江源慎司
小野寺郁人
若田英子
小山內勝則
谷口真理
Original Assignee
Tdk股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015073886A external-priority patent/JP2016195161A/ja
Priority claimed from JP2015073957A external-priority patent/JP2016195164A/ja
Priority claimed from JP2015073872A external-priority patent/JP2016195160A/ja
Application filed by Tdk股份有限公司 filed Critical Tdk股份有限公司
Publication of TW201643909A publication Critical patent/TW201643909A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

下部電極4可具有凹凸構造。上部電極6亦可具有凹凸構造。上部電極6之朝下部電極側突出之凸部位於下部電極4之凸部間之間隙，下部電極4含有Cu作為主成分。基板1、應力調整層2及下部電極4之楊氏模數具有特定之關係。又，位於凸部4b內部之曲率半徑R1之角部具有特定之關係。

Description

薄膜電容器
本發明係關於一種縱截面具有凹凸構造之薄膜電容器(thin film capacitor)。
作為電子零件之薄膜電容器，例如記載於專利文獻1(日本專利特開2002-26266號公報)中。又，溝槽式電容器(trench capacitor)於半導體集成化技術中係以每單位面積之表面積增加之形式具有立體構造，並且作為達成構成記憶體之電容器之高電容化之構造進行設計(專利文獻2：美國專利6,740,922號說明書)。又，亦進行將如此之立體構造應用於記憶體以外之電子零件之嘗試(專利文獻3：日本專利特開平6-325970號公報)
然而，關於作為電子零件之藉由具有凹凸構造而小型化之薄膜電容器，存在薄膜電容器之特性容易發生劣化之情況。本發明係鑒於此種課題而完成，目的在於提供一種可抑制特性劣化之薄膜電容器。
於第1類型之薄膜電容器中，下部電極之沿著基板厚度方向(Z)之縱截面具有凹凸構造，上部電極之沿著基板厚度方向之縱截面具有凹凸構造，上部電極之朝下部電極側突出之凸部位於下部電極之凸部間之間隙，下部電極含有Cu作為主成分，基板1之楊氏模數(Young's modulus)ESS、應力調整層之楊氏模數ESC及下部電極之楊氏模數ELE滿 足以下之關係式：ELE<ESC，且ESS<ESC。
於第2類型之薄膜電容器中，下部電極之凸部之前端部具有曲率中心C1a、C1b位於該凸部內部之曲率半徑R1之角部。此處，曲率半徑R1及介電體薄膜之厚度td滿足以下關係式：0.4×td≦R1≦20×td。若曲率半徑R1低於介電體薄膜之厚度td之0.4倍，則天線效應變高並且電場集中於介電體薄膜，從而於元件使用中產生介電體薄膜之內部缺陷。若曲率半徑R1高於介電體薄膜之厚度td之20倍，則天線效應變低，會發生於角部發生起因於電極之晶粒界之電場集中之不良狀況。
於第3類型之薄膜電容器中，於使介電體薄膜介於下部電極與上部電極之間之薄膜電容器中，具備設置於下部電極之第1端子、及設置於上部電極之第2端子，下部電極具有凹凸構造。該凹凸構造之凹部棱線沿著自第1端子朝向第2端子之方向(X軸方向)延伸。於此情形時，X軸方向之等效串聯電阻(ESR：Equivalent Series Resistance)變小，因此，薄膜電容器之損耗變小並且穩定性變高。
1‧‧‧基板
2‧‧‧應力調整層
3‧‧‧基底層
4‧‧‧下部電極
4a‧‧‧共通電極部分
4b‧‧‧凸部
4D‧‧‧虛設電極
5‧‧‧介電體薄膜
6‧‧‧上部電極
6a‧‧‧共通電極部分
6b‧‧‧凸部
6c‧‧‧接觸部
6D‧‧‧下部接觸電極
7‧‧‧保護膜
8a‧‧‧第1連接電極
8b‧‧‧第2連接電極
9a‧‧‧接觸電極及/或凸塊下金屬
9b‧‧‧接觸電極及/或凸塊下金屬
10a‧‧‧凸塊
10b‧‧‧凸塊
C1a‧‧‧曲率中心
C1b‧‧‧曲率中心
C2a‧‧‧曲率中心
C2b‧‧‧曲率中心
C2c‧‧‧曲率中心
C2d‧‧‧曲率中心
C3a‧‧‧曲率中心
C3b‧‧‧曲率中心
C4a‧‧‧曲率中心
C4b‧‧‧曲率中心
H‧‧‧接觸孔
Ha‧‧‧第1接觸孔
Hb‧‧‧第2接觸孔
L‧‧‧長度
M‧‧‧遮罩
td‧‧‧厚度
R1‧‧‧曲率半徑
R2‧‧‧曲率半徑
R3‧‧‧曲率半徑
R4‧‧‧曲率半徑
W‧‧‧寬度
W1‧‧‧Y軸方向寬度
W2‧‧‧Y軸方向寬度
X‧‧‧軸方向
Y‧‧‧軸方向
Z‧‧‧軸方向
圖1係表示實施形態之薄膜電容器之縱截面構成之圖。
圖2A、圖2B、圖2C、圖2D、圖2E、圖2F、圖2G、圖2H、圖2I係用以說明薄膜電容器之製造步驟之圖。
圖3A、圖3B、圖3C係各種下部電極及虛設電極之俯視圖。
圖4A、圖4B、圖4C係各種上部電極及下部接觸電極之俯視圖。
圖5係薄膜電容器之分解立體圖。
圖6係表示已變化之實施形態之薄膜電容器之縱截面構成之圖。
圖7係表示物質之參數之圖表。
圖8係表示各實驗例(實施例及比較例)中之楊氏模數之實驗條件之圖表。
圖9係表示各實驗例(實施例及比較例)中之線性膨脹係數之關係 之圖表。
圖10係表示各實驗例(實施例及比較例)中之熱導率之關係之圖表。
圖11係表示對上述各實驗例(實施例及比較例)之試樣進行了環境試驗後之正常品個數之圖表。
圖12係表示實施形態之薄膜電容器之縱截面構成(XZ平面)之圖。
圖13A、圖13B、圖13C、圖13D、圖13E、圖13F、圖13G、圖13H、圖13I係用以說明薄膜電容器製造步驟之截面構成(XZ平面)之圖。
圖14A、圖14B、圖14C係各種下部電極及虛設電極之俯視圖。
圖15A、圖15B、圖15C係各種上部電極及下部接觸電極之俯視圖。
圖16係薄膜電容器之分解立體圖。
圖17係表示已變化之實施形態之薄膜電容器之縱截面構成之圖。
圖18A、圖18B、圖18C係表示用以說明將下部電極之凸部之前端部之角部弄圓之步驟之薄膜電容器之截面構成(XZ平面)之圖。
圖19係表示下部電極之凸部之截面構成(XZ平面)之圖。
圖20A、圖20B、圖20C係表示用以說明將下部電極之凸部之前端部及基端部之角部弄圓之步驟之薄膜電容器之截面構成(XZ平面)之圖。
圖21係表示下部電極之凸部之截面構成(XZ平面)之圖。
圖22係表示下部電極之凸部之截面構成(YZ平面)之圖。
圖23係表示實施例及比較例中之角部形狀與評價結果之關係之圖表。
圖24係表示實施形態之薄膜電容器之縱截面構成(XZ平面)之圖。
圖25A、圖25B、圖25C、圖25D、圖25E、圖25F、圖25G、圖25H、圖25I係表示用以說明薄膜電容器之製造步驟之截面構成(XZ平面)之圖。
圖26A、圖26B、圖26C係各種下部電極及虛設電極之俯視圖。
圖27A、圖27B、圖27C係各種上部電極及下部接觸電極之俯視圖。
圖28係薄膜電容器之分解立體圖。
圖29係表示已變化之實施形態之薄膜電容器之縱截面構成之圖。
圖30係表示實施形態之薄膜電容器之縱截面構成(YZ平面)之圖。
圖31A係比較例中之下部電極及虛設電極之俯視圖，圖31B係上部電極及下部接觸電極之俯視圖。
圖32係表示使下部電極之凸部之YZ平面上之縱截面構造(與上部電極之構造相同)為錐形狀之例之圖。
首先，就第1類型之發明之概要作如下說明。
關於第1類型之發明，第1態樣之薄膜電容器之特徵在於具備：基板；應力調整層，其形成於上述基板主表面上；下部電極，其形成於上述應力調整層上；介電體薄膜，其覆蓋上述下部電極；及上部電極，其形成於上述介電體薄膜上；上述下部電極之沿著上述基板厚度方向之縱截面具有凹凸構造，上述上部電極之沿著上述基板厚度方向之縱截面具有凹凸構造，上述上部電極之朝上述下部電極側突出之凸部位於上述下部電極之凸部間之間隙，上述下部電極含有Cu作為主 成分，上述基板之楊氏模數ESS、上述應力調整層之楊氏模數ESC及上述下部電極之楊氏模數ELE滿足以下關係式：ELE<ESC；ESS<ESC。
根據該薄膜電容器，因於該等3個要素中，應力調整層較下部電極、且較用以支持下部電極之基板更硬(楊氏模數更高)，故下部電極之變形被抑制，並且可抑制鄰接於其之介電體薄膜之伴隨於該變形之損壞、及伴隨於此之特性劣化。
關於第2形態之薄膜電容器，其特徵在於：上述基板之線性膨脹係數αSS、上述應力調整層之線性膨脹係數αSC及上述下部電極之線性膨脹係數αLE滿足以下關係式：αSC<αLE；αSC<αSS。
於此情形時，即使熱膨脹發生於基板或者下部電極，亦因應力調整層之線性膨脹係數小，故基板或者下部電極之熱膨脹被抑制，由於這樣之理由，由溫度變化引起之下部電極之變形減少，並且可抑制鄰接於其之介電體薄膜之損壞及伴隨於此之特性劣化。
關於第3形態之薄膜電容器，其特徵在於：上述基板之熱導率λSS、上述應力調整層之熱導率λSC及上述下部電極之熱導率λLE滿足以下關係式：λSC<λSS；λSC<λLE。
於此情形時，即使溫度變化發生於基板或者下部電極，亦因應力調整層之熱導率小，故基板與下部電極之熱傳導被抑制並且線性膨脹之發生被抑制，由於這樣之理由，由溫度變化引起之下部電極之變形減少，並且可抑制鄰接於其之介電體薄膜之損壞及伴隨於此之特性劣化。尤其存在如下傾向：自相對容積大之基板上之溫度變化之影響不會傳遞至下部電極之觀點出發之效果大。
關於第4形態之薄膜電容器，其特徵在於：上述下部電極具備：與上述基板主表面平行地延伸之共通電極部分，及自上述共通電極部分起向離開上述基板之方向突出而延伸之複數個上述凸部；該薄膜電容器具備：覆蓋上述上部電極之保護膜，形成於上述應力調整層上之 虛設電極，及形成於上述下部電極之上述共通電極部分上之下部接觸電極；上述介電體薄膜、上述上部電極及第1連接電極位於上述虛設電極上，與上述共通電極部分接觸之上述下部接觸電極及第2連接電極經由設置於上述介電體薄膜之開口，而位於上述下部電極之上述共通電極部分上，上述虛設電極之厚度與上述下部電極之上述共通電極部分之厚度相同，上述第1連接電極位於設置於上述保護膜之第1接觸孔內，上述第2連接電極位於設置於上述保護膜之第2接觸孔內。
於該構造之情形時，虛設電極因其厚度與下部電極之上述共通電極部分之厚度相同，故可使第1連接電極與第2連接電極之厚度方向之高度大致相等，並且可形成平板構造之薄膜電容器。
根據該等形態之薄膜電容器，藉由具備特定條件之應力調整層，從而可抑制特性劣化。
以下就第1類型之發明相關之實施形態之薄膜電容器作如下說明。再者，將對相同要素適應相同符號並且省略重複之說明。又，設定XYZ三維正交座標系，將基板之厚度方向設為Z軸方向。
圖1係表示實施形態之薄膜電容器之縱截面構成之圖。再者，圖5係薄膜電容器之分解立體圖，但為了清楚地說明構造，而省略基底層或保護層等圖1中之一部分記載。於以下之說明中，適當參照圖1及圖5。
該薄膜電容器具備基板1、形成於基板1之主表面(XY平面)上之應力調整層2、介隔基底層3而形成於應力調整層2上之下部電極4、覆蓋下部電極4之介電體薄膜5、及形成於介電體薄膜5上之上部電極6。
薄膜電容器之主要部分包含下部電極4、上部電極6、及位於該等之間之介電體薄膜5。
下部電極4具備：與基板1之主表面平行地延伸之共通電極部分4a，及自共通電極部分4a起向離開基板1之方向突出而延伸之複數個 凸部4b。同樣，上部電極6具備：與基板1之主表面平行地延伸之共通電極部分6a，及自共通電極部分6a開始向接近於基板1之方向突出地延伸之複數個凸部6b。又，上部電極6具有用以供與外部端子之連接電極接觸之接觸部6c。
下部電極4之沿著基板1之厚度方向之縱截面(XZ面)具有凹凸構造，並且具有梳齒形狀。同樣地，上部電極6之沿著基板1之厚度方向之縱截面(XZ面)具有凹凸構造，並且具有梳齒形狀。上部電極6之朝下部電極側突出之凸部6b位於下部電極4之凸部4b間之間隙，成為如梳齒相向而咬合般之構造之該構造於縱截面上為溝槽構造，使每單位面積之電容增加。
該薄膜電容器具備：覆蓋上部電極6之保護膜7、形成於應力調整層2上之虛設電極4D、形成於下部電極4之共通電極部分4a上並且與其接觸之下部接觸電極6D。虛設電極4D係與下部電極之共通電極部分4a同時形成，下部接觸電極6D係與上部電極6同時形成。
於薄膜電容器之圖式左側之部分，介電體薄膜5、上部電極6之接觸部6c及第1連接電極8a位於虛設電極4D上。另一方面，於薄膜電容器之圖式右側部分，與共通電極部分4a接觸之下部接觸電極6D及第2連接電極8b經由設置於介電體薄膜5之開口而位於下部電極4之共通電極部分4a上。虛設電極4D之厚度與下部電極4之共通電極部分4a之厚度相同。
又，第1連接電極8a位於設置於保護膜7之第1接觸孔Ha內，第2連接電極8b位於設置於保護膜7之第2接觸孔Hb內。
於此構造之情形時，因虛設電極4D之厚度與下部電極4之共通電極部分4a之厚度相同，故可使第1連接電極8a與第2連接電極8b之厚度方向之高度大致相等，並且可形成平板構造之薄膜電容器。
接觸電極及/或凸塊下金屬(under bump metal)9a接觸並位於第1連 接電極8a上，接觸電極及/或凸塊下金屬9b接觸並位於第2連接電極8b上。凸塊10a、10b分別配置於該等凸塊下金屬9a、9b上。
圖2A、圖2B、圖2C、圖2D、圖2E、圖2F、圖2G、圖2H、圖2I係用以說明薄膜電容器之製造步驟之圖。
首先，如圖2A所示準備基板1。作為基板材料，可使用絕緣體或半導體。但本例中鑒於加工與處理之容易性，使用Si作為基板材料。
其次，如圖2B所示於基板1上形成應力調整層2。關於形成方法，根據材料，有濺鍍法、蒸鍍法、CVD(化學氣相成長)法等。於本例中，作為應力調整層2使用矽氮化物(SiNx)(x為適當之自然數，主要為Si3N4等)，故作為形成方法係使用將矽氮化物作為靶材之濺鍍法。
之後，如圖2C所示於應力調整層2上形成基底層3，繼而，於應力調整層2上形成下部電極之初始之共通電極部分4a。關於該等之形成方法，有濺鍍法、蒸鍍法及鍍敷法等。基底層3及初始之共通電極部分4a(下部電極)均含有作為主成分(原子百分率為50%以上)之銅(Cu)，視需要可將提高Cr等之接著強度之材料混入至基底層3。
其次，如圖2D所示，由光微影法對初始之共通電極部分4a及基底層3進行圖案化(patterning)，自本體部分分離一部分從而將這一部分作為虛設電極4D。即，將進行蝕刻而除去之部分開口所得之遮罩形成於初始之共通電極部分4a上，於經由遮罩進行了蝕刻之後，除去該遮罩。對於該蝕刻而言，除了濕式蝕刻之外，亦可使用Ar研磨或者RIE(反應性離子蝕刻)法等乾式蝕刻法。對於銅之濕式蝕刻而言，可使用過氧化氫溶液等。
其次，如圖2E所示，將由複數個凸部4b構成之梳齒部分形成於共通電極部分4a上。複數個凸部4b係由光微影法進行圖案化。即，將使成為凸部4b之鍍敷層成長之部分開口所得之遮罩形成於共通電極部分4a上，於使凸部4b成長於該遮罩之開口內之後，除去該遮罩。或 者，將成為凸部4b之鍍敷層形成於共通電極部分4a上，將遮罩形成於共通電極部分4a上，藉由對遮罩之開口進行蝕刻而使凸部4b殘留，之後除去該遮罩。
其次，如圖2F所示，將介電體薄膜5形成於下部電極4上及虛設電極4D上。本例之介電體薄膜5為Al2O3，但亦可使用MgO及SiO2等其他介電體。對於介電體薄膜5之形成方法而言，可列舉濺鍍法、CVD法或者ALD(原子層堆積)法。例如可使用將氧化鋁作為靶材之濺鍍法，但本例中係使用將作為Al原料之TMA(三甲基鋁)及作為O原料之H2O交替地供給至基板表面上之ALD法。
其次，如圖2G所示使用光微影技術將接觸孔H形成於介電體薄膜5之一部分。形成中可使用乾式蝕刻或者濕式蝕刻。作為乾式蝕刻，亦可使用Ar研磨。
之後，如圖2H所示使用光微影技術將遮罩形成於介電體薄膜上，經由該遮罩之開口同時將上部電極6及下部接觸電極6D形成於介電體薄膜5上。介電體薄膜5之一部分藉由接觸孔而開口，故下部電極4之一部分被連接於下部接觸電極6D，上部電極6之剩餘部分與下部電極及介電體薄膜一併形成電容器之本體部分。形成中，可使用濺鍍法、蒸鍍法或者電鍍法。上部電極6含有銅(Cu)作為主成分(原子百分率為50%以上)。
其次，如圖2I所示由保護膜7覆蓋整體，用光微影技術將遮罩形成於保護膜7上，並在遮罩上製作出2處之開口，藉由對該等開口內進行蝕刻，而形成接觸孔Ha及Hb。保護膜7只要為絕緣材料即可，而本例中係採用樹脂材料(聚醯亞胺)。形成中可使用利用旋轉塗佈等之塗佈法。其次，將第1連接電極8a及第2連接電極8b埋入至該等接觸孔內。於第1連接電極8a及第2連接電極8b之材料係將銅(Cu)作為主成分之情形時，對於該等之形成方法而言可使用蒸鍍法、濺鍍法或者鍍敷 法等。
將成為導電性焊墊之凸塊下金屬9a及凸塊下金屬9b設置於第1連接電極8a及第2連接電極8b上。該等亦可發揮作為接觸電極之功能，並且可使用不同之材料進而將凸塊下金屬設置於接觸電極上。將凸塊10a、10b分別配置於凸塊下金屬9a、9b上。作為凸塊下金屬或者接觸電極之材料，可使用Cu、Ni、Au。該等可按照每個材料積層，或可混合使用。較佳為，可於Cu上實施Ni及Au之鍍敷。
再者，作為下部電極4之構造，只要縱截面具有凹凸構造，則各種下部電極均可被考慮。又，上述薄膜電容器可於單晶圓上形成複數個，並且可按照個別或者所希望之每個群組切割分離而使用。
圖3A、圖3B、圖3C係各種下部電極4及虛設電極4D之俯視圖。再者，圖1中之電容器之輸出取出電極(凸塊10a、10b)於X軸方向上隔開。
於圖3A之構造之情形時，下部電極4具有朝向+Z軸方向突出並沿著Y軸方向延伸之複數個凸部4b。凸部4b之間形成凹槽。成為基部之共通電極部分4a基本為長方形。又，虛設電極4D與共通電極部分4a隔開。
於圖3B之構造之情形時，下部電極4具有朝向+Z軸方向突出並於XY平面內以點狀二維配置之複數個凸部4b。凸部4b之間形成凹部之空間。成為基部之共通電極部分4a基本為長方形。又，虛設電極4D與共通電極部分4a隔開。
於圖3C之構造之情形時，下部電極4具有朝向+Z軸方向突出並沿著X軸方向延伸之複數個凸部4b。凸部4b之間形成凹槽。成為基部之共通電極部分4a基本為長方形。又，虛設電極4D與共通電極部分4a隔開。
圖4A、圖4B、圖4C係各種上部電極及下部接觸電極之俯視圖。 於圖4A之構造之情形時，上部電極6具有朝向-Z軸方向突出並沿著Y軸方向延伸之複數個凸部6b，該等凸部6b位於凸部4b之間。凸部6b之間形成向+Z軸方向凹陷之凹槽，並收容凸部4b。成為基部之共通電極部分6a基本為長方形，但接觸部6c自共通電極部分6a之一端向-X軸方向延伸，下部接觸電極6D與共通電極部分6a隔開。
於圖4B之構造之情形時，上部電極6具有朝向-Z軸方向突出並填埋複數個凸部4b之周圍之凸部6b。凸部6b之間形成用以收容凸部4b之向+Z軸方向凹陷之凹部之空間。成為基部之共通電極部分6a基本為長方形，但接觸部6c自共通電極部分6a之一端向-X軸方向延伸，下部接觸電極6D與共通電極部分6a隔開。
於圖4C之構造之情形時，上部電極6具有朝向-Z軸方向突出並沿著X軸方向延伸之複數個凸部6b，該等凸部6b位於凸部4b之間。凸部6b之間形成向+Z軸方向凹陷之凹槽，並收容凸部4b。成為基部之共通電極部分6a基本為長方形，但接觸部6c自共通電極部分6a之一端向-X軸方向延伸，下部接觸電極6D與共通電極部分6a隔開。
圖6係表示已變化之實施形態之薄膜電容器之縱截面構成之圖。
圖6所示之構造與圖1所示之構造相比較，其構造為：上部電極6之厚度變厚，藉由兼用第1連接電極，而於形成於保護膜7內之上部電極6上直接形成接觸電極及/或凸塊下金屬9a。其他構造與圖1所示之構造相同。
其次，就上述各要素之材料作如下說明。
下部電極4含有Cu作為主成分。再者，下部電極4中，銅設為100(atm%)。上部電極6亦含有Cu作為主成分。該等可由同一種材料構成，並且亦可由不同之材料構成。於本例中係同一種材料，並且具有同一物性。基板1係由Si構成，應力調整層2係由矽氮化物構成。
於此情形時，基板1之楊氏模數ESS、應力調整層2之楊氏模數ESC 及下部電極4之楊氏模數ELE滿足以下關係式。
關係式：ELE<ESC ESS<ESC
根據該薄膜電容器，則應力調整層2於該等3個要素中較最軟之下部電極4更硬，並且較用以支持下部電極4之基板1更硬(楊氏模數高)，故下部電極4之變形被抑制，並且可抑制鄰接於其之介電體薄膜5之伴隨於該變形之損壞及伴隨於此之特性劣化。
介電體薄膜5係由Al2O3構成，但亦可使用其他介電體材料(絕緣體材料)。Al2O3之楊氏模數為370。若按楊氏模數低之順序進行排列，則該順序為Cu、Si、SiNx、Al2O3，於介電體薄膜之楊氏模數高之情形時，對於抑制其破損之情況而言本發明更為有效。各要素之特性資料如同圖7之圖表所示。
又，作為電極材料係使用Cu，但其中例如亦可混入圖7所示之金屬材料。即，亦可將選自Au、Ag、Al、Ni、Cr、Ti、Ta構成之金屬群中之任意1種或者複數種混合於Cu中。下部電極與上部電極之材料若為同一種，則製造可簡化；但該等亦可不同。
又，作為構成基板之材料，如圖7所示，除了Si之外亦可使用GaAs、SiC、Ge或者Ga。
作為介電體薄膜之材料，如圖7所示，亦可使用SiNx、AlN、SiO2、ZrO2、玻璃、聚乙烯、聚苯乙烯、聚醯亞胺、聚對苯二甲酸乙二醇酯(PET)、或者環氧樹脂。再者，該等介電體亦可作為保護膜之材料而使用。
又，基板1之線性膨脹係數αSS、應力調整層2之線性膨脹係數αSC及下部電極4之線性膨脹係數αLE較佳為滿足以下關係。
關係式： αSC<αLE αSC<αSS
於此情形時，即使熱膨脹發生於基板或者下部電極，亦因應力調整層之線性膨脹係數小，故基板或者下部電極之熱膨脹被抑制，基於該理由，由溫度變化引起之下部電極之變形減少，並且可抑制鄰接於其之介電體薄膜之損壞及伴隨於此之特性劣化。
於第3薄膜電容器中，上述基板之熱導率λSS、上述應力調整層之熱導率λSC及上述下部電極之熱導率λLE較佳為滿足以下關係。
關係式：λSC<λSS λSC<λLE
於此情形時，即使溫度變化發生於基板或者下部電極，亦因應力調整層之熱導率小，故基板與下部電極之熱傳導被抑制，並且線性膨脹之發生被抑制，基於該理由，由溫度變化引起之下部電極之變形減少，並且可抑制鄰接於其之介電體薄膜之損壞及伴隨於此之特性劣化。尤其存在如下傾向：基於相對容積大之基板上之溫度變化之影響不會傳遞至下部電極之觀點之效果大。
(實驗例)
不僅自如上述般理論性之觀點，亦進行實驗確認由以上之關係式得到之效果。
將圖1所示之複數個電容器形成於單一之晶片內，並對各電容器之耐受性進行測定。製造好之各個薄膜電容器之Y軸方向長度(寬度)為0.1mm；X軸方向長度(長度)為0.4mm。於同一個Si單晶圓上形成各例試樣，每一例各為1000個。晶圓(基板)之厚度為2mm，應力調整層之厚度為1μm，於上部電極與下部電極之間夾住之介電體薄膜之材料係由ALD法製作之Al2O3，厚度為1400Å。上部電極與下部電極之材 料為同一種材料，該等之共通電極部分之厚度相同(2μm)，凹凸構造之間距為4μm，各個凹凸構造中之凸部之高度為8μm，覆蓋上部電極之保護膜之材料為聚醯亞胺，通過保護膜內之連接電極、位於連接電極終端之接觸電極或者凸塊下金屬係於Cu上實施Ni及Au之鍍敷而成。該等各電極係使用鍍敷法製作。
圖8係表示第1類型之發明中各實驗例(實施例及比較例)中之楊氏模數之實驗條件之圖表。以下就第1類型之發明中之實驗例進行說明。
於實驗例1中，作為基板係使用Si，作為應力調整層係使用SiNx，作為下部電極係使用Cu。於此情形時，關於楊氏模數E之關係式(ELE<ESC，ESS<ESC)成立。
於實驗例2中，作為基板係使用Si，作為應力調整層係使用SiNx，作為下部電極係使用Al。於此情形時，關於楊氏模數E之關係式(ELE<ESC，ESS<ESC)成立。
於實驗例3中，作為基板係使用Si，作為應力調整層係使用SiNx，作為下部電極係使用Ni。於此情形時，關於楊氏模數E之關係式(ELE<ESC，ESS<ESC)成立。
於實驗例4中，作為基板係使用Si，作為應力調整層係使用Al2O3，作為下部電極係使用Cu。於此情形時，關於楊氏模數E之關係式(ELE<ESC，ESS<ESC)成立。
於實驗例5中，作為基板係使用Si，作為應力調整層係使用Al2O3，作為下部電極係使用Al。於此情形時，關於楊氏模數E之關係式(ELE<ESC，ESS<ESC)成立。
於實驗例6中，作為基板係使用Si，作為應力調整層係使用ZrO2，作為下部電極係使用Cu。於此情形時，關於楊氏模數E之關係式(ELE<ESC，ESS<ESC)成立。
於實驗例7中，作為基板係使用Si，作為應力調整層係使用SiO2，作為下部電極係使用Al。於此情形時，關於楊氏模數E之關係式(ELE<ESC，ESS<ESC)成立。
於實驗例8中，作為基板係使用ZrO2，作為應力調整層係使用AlN，作為下部電極係使用Cu。於此情形時，關於楊氏模數E之關係式(ELE<ESC，ESS<ESC)成立。
於實驗例9中，作為基板係使用Si，作為應力調整層係使用AlN，作為下部電極係使用Ni。於此情形時，關於楊氏模數E之關係式(ELE<ESC，ESS<ESC)成立。
於比較例1中，作為基板係使用Si，作為應力調整層係使用ZrO2，作為下部電極係使用Ni。
於比較例2中，作為基板係使用Si，作為應力調整層係使用SiO2，作為下部電極係使用Cu。
於比較例3中，作為基板係使用Al2O3，作為應力調整層係使用SiO2，作為下部電極係使用Cu。
於比較例4中，作為基板係使用PET(聚對苯二甲酸乙二醇酯)，作為應力調整層係使用SiO2，作為下部電極係使用Cu。
於比較例5中，作為基板係使用Si，作為應力調整層係使用聚醯亞胺，作為下部電極係使用Cu。
與實施例1~實施例9不同，於比較例1~比較例6中關於楊氏模數E之關係式(ELE<ESC，ESS<ESC)不成立。
每個實驗例中各製作1000個該等樣品，濕度為85%。於溫度85℃之環境條件下連續性地將30V電壓施加於上下電極之間。於環境試驗24小時之後，絕緣電阻為1011Ω以上者為正常品，絕緣電阻小於1011Ω者為不良品。
圖11係表示對上述各實驗例(實施例及比較例)之樣品進行了環境 試驗之後之正常品個數之圖表。
於實施例1中，於1000個樣品中有983個為正常品。於實施例2中，於1000個樣品中有956個為正常品。於實施例3中，於1000個樣品中有970個為正常品。於實施例4中，於1000個樣品中有898個為正常品。於實施例5中，於1000個樣品中有908個為正常品。於實施例6中，於1000個樣品中有913個為正常品。於實施例7中，於1000個樣品中有943個為正常品。於實施例8中，於1000個樣品中有622個為正常品。於實施例9中，於1000個樣品中有570個為正常品。於比較例1中，於1000個樣品中有201個為正常品。於比較例2中，於1000個樣品中有128個為正常品。於比較例3中，於1000個樣品中有108個為正常品。於比較例4中，於1000個樣品中有89個為正常品。於比較例5中，於1000個樣品中有63個為正常品。
如以上，如實施例1~9之資料所示，可知與不滿足該等關係式之比較例1~比較例5相比較，滿足關於楊氏模數之關係式(ELE<ESC，ESS<ESC)之情況之環境耐受性有顯著提高。
圖9係表示各實驗例(實施例及比較例)中之線性膨脹係數之關係之圖表。
於實施例1~實施例8中，關於線性膨脹係數α之關係式(αSC<αLE，αSC<αSS)成立，於實施例9中該關係式不成立。另外，於比較例1~4中，關於線性膨脹係數α之關係式(αSC<αLE，αSC<αSS)成立，於比較例5中該關係式不成立。
將如實施例1~實施例8般於滿足了上述楊氏模數之關係式之基礎上線性膨脹係數滿足上述關係式(αSC<αLE，αSC<αSS)之情況，與如實施例9般線性膨脹係數不滿足該關係式之情況相比較，則如圖11所示，滿足線性膨脹係數之關係式者很明顯其環境耐受性增加。即，實施例9之正常品個數(570個)小於實施例1~8之正常品個數(622個~983 個)，可知若滿足線性膨脹係數之關係式，則環境耐受性會進一步提高。
圖10係表示各實驗例(實施例及比較例)中之熱導率之關係之圖表。
於實施例1~實施例7中關於熱導率λ之關係式(λSC<λSS，λSC<λLE)成立，於實施例8及實施例9中該關係式不成立。另外，於比較例1~3及比較例5中關於熱導率λ之關係式(λSC<λSS，λSC<λLE)成立，於比較例4中該關係式不成立。
將如實施例1~實施例7般於滿足了上述楊氏模數之關係式之基礎上熱導率滿足以上之關係式(λSC<λSS，λSC<λLE)之情況時，與如實施例8及實施例9般熱導率不滿足該關係式之情況相比較，則如圖11所示，以滿足熱導率之關係式者很明顯其環境耐受性增加。即，實施例8及實施例9之正常品個數(622個、570個)小於實施例1~7之正常品個數(898個~983個)，可知若滿足熱導率之關係式，則環境耐受性會進一步提高。
如以上所說明之般，於具有凹凸構造之薄膜電容器中，係增大了單位體積中之電極對向面積之構造，故可使電容增加。另一方面，因電極細分化之故強度降低，由於安裝時之溫度上升或實際使用時之環境而產生之機械力會傳遞至介電體層，有可能受到破壞。於本實施形態中可抑制該破壞。作為下部電極之凹凸構造，可使用縱截面之形狀為梳齒或者狹縫狀之下部電極、或者由銷針或孔構成之形狀之下部電極，下部電極與上部電極之構造亦可互相置換。
如以上，藉由滿足上述特定條件，抑制向介電體薄膜之應力蓄積，並且可抑制特性劣化。
其次，就第2類型之發明之概要作如下說明。
於第2類型之發明中，第1形態之薄膜電容器之特徵在於：具備 基板、形成於上述基板主表面上之絕緣層、形成於上述絕緣層上之下部電極、覆蓋上述下部電極之介電體薄膜、及形成於上述介電體薄膜上之上部電極，上述下部電極之沿著上述基板之厚度方向之縱截面具有凹凸構造，上述上部電極之沿著上述基板之厚度方向之縱截面具有凹凸構造，上述上部電極之朝上述下部電極側突出之凸部位於上述下部電極之凸部間之間隙，於設定XYZ三維正交座標系，將上述主表面設為XY平面，並且將上述下部電極之複數個凸部進行排列之方向設為X軸方向之情形時，於XZ平面內，上述下部電極之上述凸部之前端部具有曲率中心位於該凸部內部之曲率半徑R1之角部，曲率半徑R1及上述介電體薄膜之厚度td滿足以下之關係式：0.4×td≦R1≦20×td。
根據該薄膜電容器，曲率半徑R1若低於介電體薄膜之厚度td之0.4倍，則天線效應變高並且電場集中於介電體薄膜，於元件使用中產生介電體薄膜之內部缺陷。曲率半徑R1若高於介電體膜之厚度td之20倍，則天線效應變低，但上述凸部之角部平緩到必要程度以上，於角部之面內方向上施加至介電體薄膜之面內方向之應力變大，故會發生龜裂容易導入至介電體薄膜之晶粒界等之不良狀況。又，上述角部上之電極之晶粒界密度變粗至電場容易集中之程度，故亦有容易發生起因於上述下部電極之晶粒界之電場之集中之傾向。
第2形態之薄膜電容器之特徵在於：於XZ平面內，上述下部電極之上述凸部之基端部具有曲率中心位於該凸部外部之曲率半徑R2之角部，曲率半徑R2及上述介電體薄膜之厚度td滿足以下之關係式：0.4×td≦R2≦20×td。
下部電極之基端部之間之凹部與上部電極之朝下之凸部之前端部相向。因此，於下部電極上之凸部之前端部、於基端部均同樣會產生電場對被下部電極與上部電極夾住之介電體膜之影響。
即，亦於基端部側，曲率半徑R2若低於介電體薄膜之厚度td之 0.4倍，則天線效應變高並且電場集中於介電體薄膜，於元件使用中產生介電體薄膜之內部缺陷。曲率半徑R2若高於介電體膜之厚度td之20倍，則天線效應變低，但會發生以下之不良狀況：於角部施加至介電體薄膜之面內方向之應力變大，而龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
自由形狀引起之向角部之電場集中之觀點出發，滿足上述曲率半徑之條件不僅於XZ平面內成立，並且於YZ平面內之角部之周圍亦同樣會產生。
因此，第3形態之薄膜電容器之特徵在於：於YZ平面內，上述下部電極之上述凸部之前端部具有曲率中心位於該凸部內部之曲率半徑R3之角部，曲率半徑R3及上述介電體薄膜之厚度td滿足以下之關係式：0.4×td≦R3≦20×td。
由此，如上述般，亦於YZ平面內，曲率半徑R3若低於介電體薄膜之厚度td之0.4倍，則天線效應變高並且電場集中於介電體薄膜，於元件使用中產生介電體薄膜之內部缺陷。曲率半徑R3若高於介電體膜之厚度td之20倍，則天線效應變低，但會發生以下之不良狀況：於角部施加至介電體薄膜之面內方向之應力變大，而龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
同樣，於YZ平面內，亦於凸部之基端部，藉由具有與XZ平面之情況相同之構造，從而產生同樣之作用效果。
即，第4形態之薄膜電容器之特徵在於：於YZ平面內，上述下部電極之上述凸部之基端部具有曲率中心位於該凸部外部之曲率半徑R4之角部，曲率半徑R4及上述介電體薄膜之厚度td滿足以下之關係式：0.4×td≦R4≦20×td。
由此，如上述般，亦於YZ平面內，曲率半徑R4若低於介電體薄膜之厚度td之0.4倍，則天線效應變高並且電場集中於介電體薄膜，於 元件使用中產生介電體薄膜之內部缺陷。曲率半徑R4若高於介電體膜之厚度td之20倍，則天線效應變低，但會發生以下之不良狀況：於角部施加至介電體薄膜之面內方向之應力變大，而龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
再者，就第5形態之薄膜電容器而言，關於上述R1之值更佳為滿足以下之關係式：0.5×td≦R1≦10×td。於此情形時，較上述R1範圍之情況更加可抑制介電體薄膜之內部缺陷，又，以下之不良狀況亦會減少：由於角部之向介電體薄膜之面內方向之應力而使龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
第6形態之薄膜電容器之特徵在於：滿足以下之關係式：0.5×td≦R2≦10×td。於此情形時，較上述R1範圍之情況更加可抑制介電體薄膜之內部缺陷，又，以下之不良狀況亦會減少：由於角部之向介電體薄膜之面內方向之應力而使龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
就第7形態之薄膜電容器而言，其特徵在於：上述絕緣層為應力調整層，該應力調整層之楊氏模數高於上述基板之楊氏模數，並且高於上述下部電極之楊氏模數。於應力調整層之楊氏模數相對高於其他層之楊氏模數之情形時，下部電極之機械變形被抑制，因此，介電體薄膜之機械性破壞被抑制。即使內部缺陷稍有發生之狀態，若機械性之應力被施加至介電體薄膜，則該介電體薄膜亦會劣化並且成為不良品之概率變高，但於應力調整層之楊氏模數高之情形時，經由下部電極之朝向介電體薄膜之應力傳遞被抑制，並且可抑制薄膜電容器之特性劣化。
再者，上述任何薄膜電容器之條件均可進行組合。根據本發明之薄膜電容器，可抑制特性劣化。
以下就第2類型之發明之實施形態之薄膜電容器進行說明。再者，將相同符號標註於相同要素並省略重複之說明。又，設定XYZ三維正交座標系，將基板之厚度方向設為Z軸方向。
圖12係表示實施形態之薄膜電容器之縱截面構成之圖。再者，圖16係薄膜電容器之分解立體圖，但為了清楚地說明構造而省略了基底層或保護層等圖12中之一部分記載。於以下之說明中適當參照圖12及圖16。
該薄膜電容器具備基板1、形成於基板1之主表面(XY平面)上之絕緣層2(應力調整層2)、經由基底層3形成於應力調整層2上之下部電極4、覆蓋下部電極4之介電體薄膜5、及形成於介電體薄膜5上之上部電極6。
薄膜電容器之主要部分係由下部電極4、上部電極6、及位於該等之間之介電體薄膜5構成。
下部電極4具備與基板1之主表面平行地延伸之共通電極部分4a、及自共通電極部分4a起向離開基板1之方向突出延伸之複數個凸部4b。同樣，上部電極6具備與基板1之主表面平行地延伸之共通電極部分6a、及自共通電極部分6a起向接近於基板1之方向突出延伸之複數個凸部6b。又，上部電極6具有用以供與外部端子之連接電極接觸之接觸部6c。
下部電極4之沿著基板1厚度方向之縱截面(XZ面)具有凹凸構造，並且具有梳齒形狀。同樣，上部電極6之沿著基板1厚度方向之縱截面(XZ面)具有凹凸構造，並且具有梳齒形狀。上部電極6之朝下部電極側突出之凸部6b位於下部電極4之凸部4b間之間隙，成為如梳齒相向咬合般之構造之該構造於縱截面上係溝槽構造，因而會使每單位面積之電容增加。
該薄膜電容器具備覆蓋上部電極6之保護膜7、形成於應力調整 層2上之虛設電極4D、及形成於下部電極4之共通電極部分4a上並且接觸其之下部接觸電極6D。虛設電極4D與下部電極之共通電極部分4a同時形成，下部接觸電極6D與上部電極6同時形成。
於薄膜電容器之圖式左側之部分，介電體薄膜5、上部電極6之接觸部6c及第1連接電極8a位於虛設電極4D上。另一方面，於薄膜電容器之圖式右側部分，與共通電極部分4a接觸之下部接觸電極6D及第2連接電極8b經由設置於介電體薄膜5之開口而位於下部電極4之共通電極部分4a上。虛設電極4D之厚度與下部電極4之共通電極部分4a之厚度相同。
又，第1連接電極8a位於設置於保護膜7之第1接觸孔Ha內，第2連接電極8b位於設置於保護膜7之第2接觸孔Hb內。
於此構造之情形時，虛設電極4D之厚度與下部電極4之共通電極部分4a之厚度相同，故可使第1連接電極8a與第2連接電極8b之厚度方向之高度大致相等，並且可形成平板構造之薄膜電容器。
接觸電極及/或凸塊下金屬9a接觸並位於第1連接電極8a上，接觸電極及/或凸塊下金屬9b接觸並位於第2連接電極8b上。凸塊10a、10b分別配置於該等凸塊下金屬9a、9b上。
圖13A、圖13B、圖13C、圖13D、圖13E、圖13F、圖13G、圖13H、圖13I係用以說明薄膜電容器之製造步驟之圖。
首先，如圖13A所示準備基板1。作為基板材料，可使用絕緣體或半導體。但本例中鑒於加工與處理之容易性，使用Si作為基板材料。
其次，如圖13B所示於基板1上形成應力調整層2。關於形成方法，根據材料，有濺鍍法、蒸鍍法、CVD(化學氣相成長)法等。於本例中，作為應力調整層2係使用了矽氮化物(SiNx)(x為適當之自然數，主要為Si3N4等)，故作為形成方法係使用將矽氮化物作為靶材之濺鍍 法。
之後，如圖13C所示，於應力調整層2上形成基底層3，繼而，於應力調整層2上形成下部電極之初始之共通電極部分4a。關於該等之形成方法，有濺鍍法、蒸鍍法及鍍敷法等。基底層3及初始之共通電極部分4a(下部電極)均含有作為主成分(原子百分率為50%以上)之銅(Cu)，視需要可將提高Cr等之接著強度之材料混入至基底層3。
其次，如圖13D所示，由光微影法對初始之共通電極部分4a及基底層3進行圖案化，自本體部分分離一部分從而將這一部分作為虛設電極4D。即，將進行蝕刻而除去之部分開口所得之遮罩形成於初始之共通電極部分4a上，於經由遮罩進行了蝕刻之後，除去該遮罩。對於該蝕刻，除了濕式蝕刻之外，亦可使用Ar研磨或者RIE(反應性離子蝕刻)法等乾式蝕刻法。於銅之濕式蝕刻中，可使用過氧化氫溶液等。
其次，如圖13E所示，將由複數個凸部4b構成之梳齒部分形成於共通電極部分4a上。複數個凸部4b係由光微影法進行圖案化。即，將使成為凸部4b之鍍敷層成長之部分開口所得之遮罩，形成於共通電極部分4a上，於使凸部4b成長於該遮罩之開口內之後，除去該遮罩。或者，將成為凸部4b之鍍敷層形成於共通電極部分4a上，將遮罩形成於共通電極部分4a上，藉由對遮罩之開口進行蝕刻而使凸部4b殘留，之後除去該遮罩。再者，關於凸部4b，如後述般，以使角部變圓之方式進行處理。
其次，如圖13F所示，將介電體薄膜5形成於下部電極4上及虛設電極4D上。本例之介電體薄膜5為Al2O3，但亦可使用MgO及SiO2等其他介電體。對於介電體薄膜5之形成方法，可列舉濺鍍法、CVD法或者ALD(原子層堆積)法。例如可使用將氧化鋁作為靶材之濺鍍法，但本例中係使用將作為Al原料之TMA(三甲基鋁)及作為O原料之H2O交 替地供給至基板表面上之ALD法。
其次，如圖13G所示，使用光微影技術將接觸孔H形成於介電體薄膜5之一部分。形成中可使用乾式蝕刻或者濕式蝕刻。作為乾式蝕刻，亦可使用Ar研磨。
之後，如圖13H所示，使用光微影技術將遮罩形成於介電體薄膜上，經由該遮罩之開口同時將上部電極6及下部接觸電極6D形成於介電體薄膜5上。介電體薄膜5之一部分藉由接觸孔而開口，故下部電極4之一部分被連接於下部接觸電極6D，上部電極6之剩餘部分與下部電極及介電體薄膜一併形成電容器之本體部分。於形成中，可使用濺鍍法、蒸鍍法或者鍍敷法。上部電極6含有作為主成分(原子百分率為50%以上)之銅(Cu)。
其次，如圖13I所示，由保護膜7覆蓋整體，使用光微影技術將遮罩形成於保護膜7上並在遮罩上製作出2處之開口，藉由對這2處之開口內進行蝕刻，而形成接觸孔Ha及Hb。保護膜7只要為絕緣材料即可，但本例中係採用樹脂材料(聚醯亞胺)。形成中可使用利用旋轉塗佈等之塗佈法。其次，將第1連接電極8a及第2連接電極8b埋入至該等接觸孔內。於第1連接電極8a及第2連接電極8b之材料係將銅(Cu)作為主成分之情形時，對於該等之形成方法而言可使用蒸鍍法、濺鍍法或者鍍敷法等。
將成為導電性焊墊之凸塊下金屬9a及凸塊下金屬9b設置於第1連接電極8a及第2連接電極8b上。該等亦可作為接觸電極發揮功能，並且亦可使用不同之材料進而將凸塊下金屬設置於接觸電極上。將凸塊10a、10b分別配置於凸塊下金屬9a、9b上。作為凸塊下金屬或者接觸電極之材料，可使用Cu、Ni、Au。該等既可按照每個材料進行積層，或可混合進行使用。較佳為，可於Cu上實施Ni及Au之鍍敷。
再者，作為下部電極4之構造，只要係縱截面具有凹凸構造，則 各種之下部電極均可被考慮。又，上述薄膜電容器可於單晶圓上形成複數個，並且可按照個別或者所希望之每個群組進行切割分離而使用。
圖14A、圖14B、圖14C係各種下部電極4及虛設電極4D之俯視圖。再者，圖1中之電容器之輸出取出電極(凸塊10a、10b)於X軸方向上隔開。
於圖14A之構造之情形時，下部電極4具有朝向+Z軸方向突出並沿著Y軸方向延伸之複數個凸部4b。凸部4b之間形成凹槽。成為基部之共通電極部分4a基本為長方形。又，虛設電極4D與共通電極部分4a隔開。
於圖14B之構造之情形時，下部電極4具有朝向+Z軸方向突出並於XY平面內以點狀二維配置之複數個凸部4b。凸部4b之間形成凹部之空間。成為基部之共通電極部分4a基本為長方形。又，虛設電極4D與共通電極部分4a隔開。
於圖14C之構造之情形時，下部電極4具有朝向+Z軸方向突出並沿著X軸方向延伸之複數個凸部4b。凸部4b之間形成凹槽。成為基部之共通電極部分4a基本為長方形。又，虛設電極4D與共通電極部分4a隔開。
圖15A、圖15B、圖15C係各種上部電極及下部接觸電極之俯視圖。
於圖15A之構造之情形時，上部電極6具有朝向-Z軸方向突出並沿著Y軸方向延伸之複數個凸部6b，該等凸部6b位於凸部4b之間。凸部6b之間形成向+Z軸方向凹陷之凹槽，並收容凸部4b。成為基部之共通電極部分6a基本為長方形，但接觸部6c自共通電極部分6a之一端向-X軸方向延伸，下部接觸電極6D與共通電極部分6a隔開。
於圖15B之構造之情形時，上部電極6具有朝向-Z軸方向突出並 填埋複數個凸部4b周圍之凸部6b。凸部6b之間形成用於收容凸部4b之向+Z軸方向凹陷之凹部之空間。成為基部之共通電極部分6a基本為長方形，但接觸部6c自共通電極部分6a之一端向-X軸方向延伸，下部接觸電極6D與共通電極部分6a隔開。
於圖15C之構造之情形時，上部電極6具有朝向-Z軸方向突出並沿著X軸方向延伸之複數個凸部6b，該等凸部6b位於凸部4b之間。凸部6b之間形成向+Z軸方向凹陷之凹槽，並收容凸部4b。成為基部之共通電極部分6a基本為長方形，但接觸部6c自共通電極部分6a之一端向-X軸方向延伸，下部接觸電極6D與共通電極部分6a隔開。
圖17係表示已變化之實施形態之薄膜電容器之縱截面構成之圖。
圖17所示之構造與圖1所示之構造相比較，為如下構造：上部電極6之厚度變厚，藉由兼用第1連接電極，於形成於保護膜7內之上部電極6上直接形成接觸電極及/或凸塊下金屬9a。其他構造與圖1所示之相同。
其次，就上述各要素之材料作如下說明。
下部電極4含有Cu作為主成分。再者，下部電極4中，銅被設定為100(atm%)。上部電極6亦含有Cu作為主成分。該等電極可由同一種材料構成，亦可由不同之材料構成。於本例中為同一種材料，並且具有同一物性。基板1係由Si構成，應力調整層2係由矽氮化物構成。
於此情形時，基板1之楊氏模數ESS、應力調整層2之楊氏模數ESC及下部電極4之楊氏模數ELE滿足以下關係式。
關係式：ELE<ESC ESS<ESC
根據該薄膜電容器，應力調整層2於該等3個要素中，較最軟之 下部電極4更硬，並且較用以支持下部電極4之基板1更硬(楊氏模數高)，故下部電極4之變形被抑制，並且可抑制鄰接於其之介電體薄膜5之伴隨於該變形之損壞及伴隨於此之特性劣化。
介電體薄膜5係由Al2O3構成，但亦可使用其他介電體材料(絕緣體材料)。Al2O3之楊氏模數為370。若按楊氏模數低之順序進行排列，則該順序為Cu、Si、SiNx、Al2O3，於介電體薄膜之楊氏模數高之情形時，對於抑制其破損之情況，本發明更為有效。各要素之特性資料如同圖7之圖表所示。
又，作為電極材料係使用Cu，但其中，例如亦可混入圖7所示之金屬材料。即，亦可將選自由Au、Ag、Al、Ni、Cr、Ti、Ta構成之金屬群組中任意1種或者複數種混合於Cu。下部電極與上部電極之材料若係同一種，則製造可簡化，但該材料亦可不同。
又，作為構成基板之材料，如圖7所示，除了Si之外，亦可使用GaAs、SiC、Ge或者Ga。
作為介電體薄膜之材料，如圖7所示，亦可使用SiNx、AlN、SiO2、ZrO2、玻璃、聚乙烯、聚苯乙烯、聚醯亞胺、聚對苯二甲酸乙二醇酯(PET)、或者環氧樹脂。再者，該等介電體亦可作為保護膜之材料而使用。
又，基板1之線性膨脹係數αSS、應力調整層2之線性膨脹係數αSC及下部電極4之線性膨脹係數αLE較佳為滿足以下關係。
關係式：αSC<αLE αSC<αSS
於此情形時，即使熱膨脹發生於基板或者下部電極，亦因應力調整層之線性膨脹係數小，故基板或者下部電極之熱膨脹被抑制，基於這樣之理由，由溫度變化引起之下部電極之變形減少，並且可抑制 鄰接於其之介電體薄膜之損壞及伴隨於此之特性劣化。
關於第3薄膜電容器，基板之熱導率λSS、應力調整層之熱導率λSC及上述下部電極之熱導率λLE較佳為滿足以下關係。
關係式：λSC<λSS λSC<λLE
於此情形時，即使溫度變化發生於基板或者下部電極，亦因應力調整層之熱導率小，故基板與下部電極之熱傳導被抑制，並且線性膨脹之發生被抑制，基於這樣之理由，由溫度變化引起之下部電極之變形減少，並且可抑制鄰接於其之介電體薄膜之損壞及伴隨於此之特性劣化。尤其存在如下傾向：基於相對容積大之基板上之溫度變化之影響不會傳遞至下部電極之觀點之效果大。
圖18A、圖18B、圖18C係表示用以說明使下部電極之凸部之前端部之角部變圓之步驟之薄膜電容器之截面構成(XZ平面)之圖。
於圖13E中，於形成下部電極之凸部4b之情形時，進行使凸部4b之前端部變圓之處理。於圖18A中，首先，將由光微影法圖案化之遮罩M，形成於平坦之共通電極部分4a上，之後，將凸部4b形成於遮罩M之開口圖案內。對於該形成，可使用鍍敷法或濺鍍法，但於此處係使用鍍敷法使金屬成長。凸部4b之頂面平坦，但自頂面朝向深部進行將頂面變圓之加工。例如，可列舉使Ar等稀有氣體碰撞於頂面並將頂面變圓之方法(濺鍍法、研磨法)、或者、藉由對頂面實施乾式蝕刻或者濕式蝕刻從將頂面變圓之方法等。即，由於凸部頂面之外周部分較中央部分更多地被除去，從面之XZ截面上之輪廓成為描繪向上凸出之弧般之形狀(圖18B)。
再者，金屬可由適當之酸進行蝕刻。例如，作為銅之蝕刻液，眾所周知有硫酸或過氧化氫類蝕刻液；作為使用等電漿等之乾式蝕 刻，由僅利用稀有氣體濺鍍金屬原子之方法亦可進行蝕刻，已知亦有很多藉由使用烴系之氣體或鹵素氣體，或使該等氣體中含有氧，一邊利用銅之氧化一邊進行蝕刻之方法。
上述處理之後，利用有機溶劑等除去由抗蝕劑構成之遮罩M(圖18C)，從而使凸部4b之側面露出。又，亦可在使凸部4b之側面露出之後，以構成凸部4b之金屬材料發生軟化之溫度進行加熱，並使表面光滑化。
圖19係表示下部電極之凸部之截面構成(XZ平面)之圖。
如以上，於進行蝕刻之情形時，於蝕刻時露出之頂面之部分於XZ平面內以使位於凸部之頂面之外緣部之角部描繪出圓弧之方式變形。當然，亦於YZ平面內，頂面以使該角部描繪出圓弧之方式變形。再者，於自垂直於XZ平面或者YZ平面之方向觀察凸部4b之情形時，角部之變形程度為左右對稱。於圖19中，係將該等角部之圓弧之曲率中心作為C1a、C1b表示，該等曲率中心位於凸部4b之內側。
於XZ平面內，1個凸部4b具有之參數條件如同以下。再者，於下部電極之凸部4b上形成之介電體薄膜5(參照圖13F-圖13I)之厚度為td。
首先，角部之曲率半徑R1滿足0.4×td≦R1≦20×td。本例之情形時，介電體薄膜5之厚度td=140nm，故若以絕對值表現範圍，則成為56nm≦R1≦2800nm。
根據該薄膜電容器，若曲率半徑R1低於介電體薄膜厚度td之0.4倍，則天線效應變高並且電場集中於介電體薄膜，於元件使用中發生介電體薄膜之內部缺陷。曲率半徑R1若高於介電體膜之厚度td之20倍，則天線效應變低，但會發生以下之不良狀況：於角部施加至介電體薄膜之面內方向之應力變大，而龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
角部之曲率半徑R1更佳為滿足0.5×td≦R1≦10×td。若以絕對值表現該範圍，則成為70nm≦R1≦140nm。於此情形時，可較上述R1之範圍之情況更加抑制介電體薄膜之內部缺陷，又，以下之不良狀況亦會減少：由於角部之向介電體薄膜之面內方向之應力而使龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
再者，介電體薄膜之厚度td為一定，故上部電極6之向下之凸部係按照下部電極之凸部4b間之凹部之形狀，於上部電極之凸部6b間之向上凹陷之凹部係按照下部電極之凸部4b之形狀(參照圖12)。
其次，作為參數，可列舉：鄰接於凸部4b之凹部之自底面算起之高度H(4b)及共通電極部分4a之高度(厚度)H(4a)。作為一例，將H(4b)設定成H(4b)=8μm，且將H(4a)設定成H(4a)=2μm。將凸部4b之於XZ平面內之寬度設定為W(4b)，凸部4b之於XZ平面內之縱橫比AR=H(4b)/W(4b)越大，則凸部4b越突出，並且成為伸長之手指般之形狀。縱橫比AR=H(4b)/W(4b)之範圍較佳為成為0.3≦AR≦10。其原因在於，若AR低於下限，則於凸部4b之頂部會產生介電體薄膜之朝向面內方向之應力，且龜裂容易導入至介電體薄膜，或者，於頂部發生起因於電極之晶粒界之電場之集中；若超過上限，則凸部4b自身成為天線並於其頂部發生電場之集中，根據介電體薄膜之材料會有發生介電體薄膜被破壞之情況。
於XZ平面內，凸部4b之基端部之角部並不光滑，不連續地彎曲著，但亦可採用使其光滑地變圓之方法。
圖20A、圖20B、圖20C係表示用以說明將下部電極之凸部之前端部及基端部之角部變圓之步驟之薄膜電容器截面構成(XZ平面)之圖。
於圖13E中，於形成下部電極之凸部4b之情形時，進行將凸部4b之前端部變圓之處理。於圖20A中，首先，將由光微影法圖案化之遮 罩M，形成於平坦之共通電極部分4a上，之後，將凸部4b形成於遮罩M之開口圖案內。對於該形成而言，可使用鍍敷法或濺鍍法，但此處係使用鍍敷法使金屬成長。凸部4b之頂面平坦。
其次，利用有機溶劑等除去由抗蝕劑構成之遮罩M，而使凸部4b之側面露出(圖20B)。
之後，對於凸部4b所有露出面進行使角部變圓之加工。例如，可列舉：使Ar等稀有氣體碰撞於頂面並將頂面外緣之角部及基端部之角部變圓之方法(濺鍍法、研磨法)，或者，藉由對頂面實施乾式蝕刻或者濕式蝕刻而將該等角部變圓之方法等。即，由於凸部頂面之外周部分較中央部分更多地被除去，從而頂面之XZ截面上之輪廓成為描繪向上凸出之弧般之形狀(圖20B)。又，由於凸部基端部之角部(空間)之附近及側面被慢慢地除去，從而凸部基端部之XZ截面上之輪廓成為描繪出將下擺拉開之弧般之形狀(圖20C)。
再者，金屬可由適當之酸進行蝕刻。例如，作為銅之蝕刻液眾所周知有硫酸或過氧化氫類蝕刻液；作為使用等電漿等之乾式蝕刻，由僅利用稀有氣體濺鍍金屬原子之方法亦可進行蝕刻，已知亦有很多藉由使用烴系之氣體或鹵素氣體，或使該等氣體中含有氧，一邊利用銅之氧化一邊進行蝕刻之方法。
又，亦可於圖20B及/或圖20C之步驟之前步驟及/或後步驟中，以使構成凸部4b之金屬材料發生軟化之溫度進行加熱，並使表面光滑化。
圖21係表示下部電極之凸部之截面構成(XZ平面)之圖。
圖21之凸部與圖19所示之凸部相比較，僅於凸部之基端部之角部形狀為光滑地凹陷之方面有所不同，餘下之要素均為相同。又，參數之範圍及作用效果亦與圖19之情況相同。若就基端部進行說明，則於圖13E之蝕刻中，於蝕刻時露出之露出面全體被蝕刻，凸部之位於 基端部之角部以描繪出拉開下擺之圓弧之方式變形。當然，於YZ平面內亦基端部以描繪出拉開下擺之圓弧之方式變形。再者，於自垂直於XZ平面或者YZ平面之方向觀察凸部4b之情形時，角部之變形程度為左右對稱。於圖21中係將基端部之兩方之角部之圓弧曲率中心作為C2a、C2b、C2c、C2d表示，該等曲率中心位於凸部4b之外側(凹部內)。
於XZ平面內，1個凸部4b具有之基端部之參數條件正如以下。
首先，凸部4b之基端部之左右之角部之曲率半徑R2(位於凸部4b之兩側之凹部之底部之曲率半徑)滿足0.4×td≦R2≦20×td。本例之情形時，介電體薄膜5之厚度td=140nm，故若以絕對值表現範圍，則成為56nm≦R2≦2800nm。
根據該薄膜電容器，若曲率半徑R2低於介電體薄膜厚度td之0.4倍，則天線效應變高並且電場之集中於介電體薄膜，於元件使用中發生基端部附近之介電體薄膜之內部缺陷。曲率半徑R2若高於介電體膜之厚度td之20倍，則天線效應變低，但會發生以下之不良狀況：於角部施加至介電體薄膜之面內方向之應力變大，而龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
角部之曲率半徑R2更佳為滿足0.5×td≦R2≦10×td。若以絕對值表現該範圍，則成為70nm≦R2≦140nm。於此情形時，可較上述R2之範圍之情況更加抑制介電體薄膜之內部缺陷，又，以下之不良狀況亦會減少：由於角部之向介電體薄膜之面內方向之應力而使龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
再者，介電體薄膜之厚度td為一定，故上部電極6之向下之凸部係按照下部電極之凸部4b間之凹部之形狀，於上部電極之凸部6b間之向上凹陷之凹部係按照下部電極之凸部4b之形狀(參照圖1)。
圖22係表示下部電極之凸部之截面構成(YZ平面)之圖。
圖22之截面(YZ平面)係垂直於圖21之截面(XZ截面)之截面。凸部4b之Y軸方向長度較圖21之Y軸方向長度長，但基本之弧形狀與圖21所示之相同。
於圖13E之蝕刻中，於蝕刻時露出之露出面全體被蝕刻，凸部4b之前端部之角部以描繪出圓弧之方式變形，位於基端部之角部以描繪出拉開下擺之圓弧之方式變形。角部之變形程度為左右對稱。於圖22中係將前端部之兩方之角部之圓弧曲率中心作為作為C3a、C3b表示，該等曲率中心位於凸部4b之內部。又，將基端部之兩方之角部之圓弧曲率中心作為C4a、C4b表示，該等曲率中心位於凸部4b之外側。
於YZ平面內，1個凸部4b具有之基端部之參數條件正如以下。
首先，凸部4b之前端部之左右之角部之曲率半徑R3滿足0.4×td≦R3≦20×td。本例之情形時，介電體薄膜5之厚度td=140nm，故若以絕對值表現範圍，則成為56nm≦R3≦2800nm。
根據該薄膜電容器，若曲率半徑R3低於介電體薄膜厚度td之0.4倍，則天線效應變高並且電場之集中於介電體薄膜，於元件使用中發生前端部附近之介電體薄膜之內部缺陷。曲率半徑R3若高於介電體膜之厚度td之20倍，則天線效應變低，但會發生以下之不良狀況：於角部施加至介電體薄膜之面內方向之應力變大，而龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
角部之曲率半徑R3更佳為滿足0.5×td≦R3≦10×td。若以絕對值表現該範圍，則成為70nm≦R3≦140nm。於此情形時，可較上述R3之範圍之情況更加抑制介電體薄膜之內部缺陷，又，以下之不良狀況亦會減少：由於角部之向介電體薄膜之面內方向之應力而使龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之 集中。
首先，凸部4b之基端部之左右之角部之曲率半徑R4滿足0.4×td≦R4≦20×td。本例之情形時，介電體薄膜5之厚度td=140nm，故若以絕對值表現範圍，則成為56nm≦R4≦2800nm。
根據該薄膜電容器，若曲率半徑R4低於介電體薄膜厚度td之0.4倍，則天線效應變高並且電場之集中於介電體薄膜，於元件使用中發生基端部附近之介電體薄膜之內部缺陷。曲率半徑R4若高於介電體膜之厚度td之20倍，則天線效應變低，但會發生以下之不良狀況：於角部加諸介電體薄膜之面內方向之應力變大，而龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
角部之曲率半徑R4更佳為滿足0.5×td≦R4≦10×td。若以絕對值表現該範圍，則成為70nm≦R4≦140nm。於此情形時，可較上述R4之範圍之情況更加抑制介電體薄膜之內部缺陷，又，以下之不良狀況亦會減少：由於角部之朝介電體薄膜之面內方向之應力而使龜裂容易導入至介電體薄膜，或者，於角部發生起因於電極之晶粒界之電場之集中。
又，將凸部4b之於YZ平面內之Y軸方向之長度設定為L(4b)。對於凸部4b之於YZ平面內之縱橫比AR’=H(4b)/L(4b)，並沒有特別之限制，但高度H(4b)越高則每單位面積之電容越大，長度L(4b)越大則Y軸方向之機械強度越高。又，亦可沿著Y軸方向在點(dot)上排列複數個凸部4b，於此情形時長度L(4b)變小且每單位面積之電容增加。
圖23係表示第2類型之發明之實驗例(實施例及比較例)中之角部形狀與評價結果之關係之圖表。以下就第2類型之發明之實驗例進行說明。
表示有實施例1~實施例22、比較例1~比較例4。類型1(TYPE1)係表示如圖19所示將角部變圓之部位僅前端部之情況，類型2(TYPE2) 係表示如圖21所示將角部變圓之部位不僅前端部而且亦到達基端部之情況。
共通電極部分4a及凸部4b係由Cu構成，並且由鍍敷法成長，對於此處之蝕刻係使用5重量%之三氯化鐵水溶液，作為介電體薄膜5係使用由ALD法形成之氧化鋁，於其上由濺鍍法形成由Cu構成之上部電極。
再者，H(4a)=2μm；H(4b)=8μm；W(4b)=4μm；L(4b)=112μm；td=140nm。
於單一之晶片內形成上述複數個薄膜電容器，並就各個薄膜電容器之耐受性進行測定。製作出之各個薄膜電容器之Y軸方向長度(寬度)為0.1mm，X軸方向長度(長度)為0.4mm。將各例樣品形成於同一個Si晶圓上，每一例樣品各有1000個薄膜電容器。晶圓(基板)之厚度為2mm，應力調整層之厚度為1μm，於上部電極與下部電極之間被夾住之介電體薄膜之材料係以ALD法製作出之Al2O3，厚度為140nm(1400Å)。上部電極與下部電極之材料為同一種材料，該等2個電極之共通電極部分之厚度相同(2μm)，凹凸構造之間距為4μm，各個凹凸構造上之凸部之高度H為8μm，覆蓋上部電極之保護膜之材料為聚醯亞胺，通過保護膜內之連接電極、位於連接電極終端之接觸電極或者凸塊下金屬係於Cu上實施鍍Ni及鍍Au而形成。該等各個電極使用鍍敷法製作。
每個實驗例各製作1000個該等樣品，濕度為85%。於溫度為85℃度之環境條件下連續將30V電壓施加至上下電極間。於環境實驗24小時之後，絕緣電阻為1011Ω以上者為正常品，絕緣電阻小於1011Ω者為不良品。
以使各例之曲率半徑R1、R2、R3及R4基本上成為相等之方式進行蝕刻。對於蝕刻係使用5重量%之三氯化鐵水溶液，蝕刻時間為45 秒~100秒。基板厚度方向之蝕刻率可由蝕刻劑之溫度、蝕刻時間之調整或者利用超聲波等之加壓等手段進行控制，垂直於厚度方向之方向上之蝕刻率可藉由蝕刻劑之水溶液濃度之調整進行控制。於包含類型1及類型2之實施例1~實施例22中，至少前端部之角部之曲率半徑R1、R3滿足0.4×td≦R1≦20×td；0.4×td≦R3≦20×td。於此情形時，1000個樣品中有619個~978個之結果成為正常品。比較例1~4之情況，於24小時後正常品之個數成為500個以下。因此，很明顯實施例優於比較例。
又，類型1之實施例係實施例1、2、5、7、9、11、13、15、20、21、22，類型2之實施例係實施例3、4、6、8、10、12、14、16、17、18、19。比較例1~5為類型1。
類型2(實施例3、4、6、8、10、12、14、16、17、18)之情況係正常品之比例較各自具有相同曲率半徑之類型1(實施例1、2、5、7、9、11、13、15、20、21、22)之薄膜電容器有所增加。因此，可知類型2優於類型1。
又，實施例5~16之情況(0.5×td≦曲率半徑≦10×td)亦係正常品之個數為760個~945個。該結果證實了實施例5~16之正常品之個數多於實施例1~4、實施例17~22之情況(0.4×td≦曲率半徑≦0.45×td；12.1×td≦曲率半徑≦20.6×td)之正常品個數(619個~756個)。因此，更佳為曲率半徑為(0.5×td≦曲率半徑≦10×td)。
正如以上所說明之般，於具有凹凸構造之薄膜電容器中，係增大單位體積中之電極對向面積之構造，故可增加電容。另一方面，電極細分化故強度降低，且由於安裝時之溫度上升或實際使用時之環境而產生之機械力會傳遞至介電體層，從而有被破壞之虞。於本實施形態中抑制該破壞。作為下部電極之凹凸構造，可使用縱截面之形狀為梳齒或者狹縫狀之下部電極、或者、由銷針或孔構成之形狀之下部電 極，下部電極與上部電極之構造亦可進行互相置換。
如以上，藉由滿足上述特定條件，而可抑制對介電體薄膜之應力蓄積，並且可抑制特性劣化。
其次，就第3類型之發明之概要作如下說明。
於第3類型之發明中，第1形態之薄膜電容器之特徵在於具備基板、形成於上述基板主表面上之絕緣層、形成於上述絕緣層上之下部電極、覆蓋上述下部電極之介電體薄膜、形成於上述介電體薄膜上之上部電極、設置於上述下部電極之第1端子、及設置於上述上部電極之第2端子，設定XYZ三維正交座標系，將上述主表面設為XY平面，並且將連結上述第1端子與上述第2端子之方向設為X軸，於此情形時，上述下部電極具有凹凸構造，該凹凸構造之凸部之頂面之長邊方向係沿著X軸方向。
根據該薄膜電容器，因下部電極具有凹凸構造，故可增加每單位面積之電容。若將偏壓施加於第1端子與第2端子之間，則電荷被蓄積於薄膜電容器。所施加之電壓若為交流電壓，則交流電流流過該等端子之間。此處，就薄膜電容器之等效串聯電阻(ESR：Equivalent Series Resistance)作了考慮。再者，若使用阻抗Z與等效電抗X，則由Z2-X2之平方根給出ESR。
若電阻長變長，則ESR會增加，若短，則ESR變小，但若ESR變大，則會發生基於電阻之電力損耗，並且會有電路動作變得不穩定之情況。因此，較佳為降低ESR。若ESR變低，則薄膜電容器之Q值變高。
於該薄膜電容器中，該凹凸構造之凸部之頂面之長邊方向係沿著X軸方向(連結端子之間之方向)。與頂面之長邊方向沿著Y軸延伸之情況相比，該構造其ESR更低。因此，根據該薄膜電容器，則ESR變低並且可降低損耗，因而可使動作穩定。
就第2薄膜電容器而言，其特徵在於：上述下部電極之上述凸部按照自基端部朝向前端部，其Y軸方向之寬度變窄。
於此情形時，阻抗降低並且ESR亦降低。該原因並不一定明確，但認為其原因在於上述下部電極內之互感降低。頂面之長邊方向沿著X軸延伸之構造等於並列放置複數根信號線。又，施加於本發明之薄膜電容器之上述下部電極之高頻信號容易集中於上述凸部之頂面邊緣。因此，於上述下部電極產生集中於各個頂面邊緣之信號彼此之互感。若為Y軸方向之寬度隨著自基端部朝向前端部變窄之構造，則一個凸部與另一個凸部之頂面邊緣間隔變寬。同時頂面邊緣之角度變緩而信號之集中被緩和。因此，於下部電極之複數個凸部間產生之互感降低。因此，可進一步降低損耗並使動作穩定。
就第3薄膜電容器而言，其特徵在於：於將上述下部電極之上述凸部之上述基端部之Y軸方向寬度W1與上述下部電極之上述凸部之上述前端部之Y軸方向寬度W2之比率設為RW=W1/W2之情形時，比率RW滿足以下關係式：1.2≦RW≦1.9。
於RW小於1.2之情形時，於上述凸部之頂面邊緣部分上之高頻信號之集中變得過大，並且於下部電極之凸部間難以使相互阻抗降低，故阻抗變高且電極表面之電流變得難以流動，因而對於ESR之降低有改善之餘地。於RW大於1.9之情形時，雖然信號之集中於凸部中被緩和，但有發生自一個凸部向另一個凸部之信號傳播之傾向。伴隨於如此之橫方向之信號傳播而產生阻抗，故ESR之降低亦有改善之餘地。
根據本發明之薄膜電容器，則可減少損耗並且提高穩定性。
以下就第3類型之發明之實施形態之薄膜電容器進行說明。再者，將相同符號標註於相同要素並且省略重複之說明。又，設定XYZ三維正交座標系，將基板之厚度方向設為Z軸方向。
圖24係表示實施形態之薄膜電容器之縱截面構成之圖。再者， 圖28係薄膜電容器之分解立體圖，但為了清楚地說明構造而省略基底層或保護層等圖24中之一部分記載。於以下之說明過程中適當參照圖24及圖28。
該薄膜電容器具備基板1、形成於基板1主表面(XY平面)上之絕緣層2(應力調整層2)、經由基底層3形成於應力調整層2上之下部電極4、覆蓋下部電極4之介電體薄膜5、及形成於介電體薄膜5上之上部電極6。
薄膜電容器之主要部分係由下部電極4、上部電極6、及位於該等之間之介電體薄膜5構成。
下部電極4具備與基板1之主表面平行地延伸之共通電極部分4a、自共通電極部分4a起向離開基板1之方向突出延伸之複數個凸部4b。再者，該凹部構造之凸部4b之頂面之長邊方向係沿著X軸方向，凹凸構造如圖30所示係於YZ截面內被觀察。同樣，上部電極6具備與基板1之主表面平行地延伸之共通電極部分6a、自共通電極部分6a起向接近於基板1之方向突出延伸之複數個凸部6b。關於單一之凸部之構造，上部電極6之凸部6b之構造係相對於XY平面與下部電極4之凸部4b成鏡像關係之構造，並且互相之凸部之位置以位於互相之凹部內之方式於Y軸方向上錯開。因此，上部電極6之凸部6b之頂面之長邊方向係沿著X軸方向(參照圖30)。又，上部電極6具有用以供與外部端子之連接電極接觸之接觸部6c。
如圖30所示，下部電極4之沿著基板1之厚度方向之縱截面(YZ面)具有凹凸構造並且具有梳齒形狀。同樣，上部電極6之沿著基板1之厚度方向之縱截面(YZ面)具有凹凸構造，並且具有梳齒形狀。上部電極6之朝下部電極側突出之凸部6b位於下部電極4之凸部4b之間之間隙，成為如梳齒相向咬合般之構造之該構造於縱截面上係溝槽構造，因而使每單位面積之電容增加。
該薄膜電容器具備覆蓋上部電極6之保護膜7、形成於應力調整層2上之虛設電極4D、及形成於下部電極4之共通電極部分4a上並且接觸其之下部接觸電極6D。虛設電極4D與下部電極之共通電極部分4a同時形成，下部接觸電極6D與上部電極6同時形成。
於薄膜電容器之圖式左側之部分，介電體薄膜5、上部電極6之接觸部6c及第2端子8a(連接電極)位於虛設電極4D上。另一方面，於薄膜電容器之圖式右側部分，與共通電極部分4a接觸之下部接觸電極6D及第1端子8b(連接電極)經由設置於介電體薄膜5之開口而位於下部電極4之共通電極部分4a上。虛設電極4D之厚度與下部電極4之共通電極部分4a之厚度相同。
又，第2端子8a位於設置於保護膜7之接觸孔Ha內，第1端子8b位於設置於保護膜7之接觸孔Hb內。
於該構造之情形時，虛設電極4D之厚度與下部電極4之共通電極部分4a之厚度相同，故可使第2端子8a與第1端子8b之厚度方向之高度大致相等，並且可形成平板構造之薄膜電容器。
接觸電極及/或凸塊下金屬9a接觸並位於第2端子8a上，接觸電極及/或凸塊下金屬9b接觸並位於第1端子8b上。凸塊10a、10b分別配置於該等凸塊下金屬9a、9b上。
圖25A、圖25B、圖25C、圖25D、圖25E、圖25F、圖25G、圖25H、圖25I係用以說明薄膜電容器之製造步驟之圖。
首先，如圖25A所示，準備基板1。作為基板材料，可使用絕緣體或半導體。但本例中鑒於加工與處理之容易性，使用Si作為基板材料。
其次，如圖25B所示，於基板1上形成應力調整層2。關於形成方法，根據材料，有濺鍍法、蒸鍍法、CVD(化學氣相成長)法等。於本例中，作為應力調整層2係使用了矽氮化物(SiNx)(x為適當之自然數， 主要為Si3N4等)，故作為形成方法係使用將矽氮化物作為靶材之濺鍍法。
之後，如圖25C所示，於應力調整層2上形成基底層3，繼而，於應力調整層2上形成下部電極之初始之共通電極部分4a。對該等形成方法而言有濺鍍法、蒸鍍法及鍍敷法等。基底層3及初始之共通電極部分4a(下部電極)均含有作為主成分(原子百分率為50%以上)之銅(Cu)，可視需要將提高Cr等之接著強度之材料混入至基底層3。
其次，如圖25D所示，由光微影法對初始之共通電極部分4a及基底層3進行圖案化，自本體部分分離一部分而將這一部分作為虛設電極4D。即，將進行蝕刻而除去之部分開口所得之遮罩，形成於初始之共通電極部分4a上，於經由遮罩進行了蝕刻之後，除去該遮罩。對於該蝕刻，除了濕式蝕刻之外，亦可使用Ar研磨法或者RIE(反應性離子蝕刻)法等乾式蝕刻法。對於銅之濕式蝕刻，可使用過氧化氫溶液等。
其次，如圖25E所示，將由複數個凸部4b構成之梳齒部分形成於共通電極部分4a上。複數個凸部4b係由光微影法進行圖案化。即，將使成為凸部4b之鍍敷層成長之部分開口所得之遮罩，形成於共通電極部分4a上，於使凸部4b成長於該遮罩之開口內之後，除去該遮罩。或者，將成為凸部4b之鍍敷層形成於共通電極部分4a上，將遮罩形成於共通電極部分4a上，藉由對遮罩之開口進行蝕刻，而使凸部4b殘留，之後除去該遮罩。再者，凸部4b亦可由蝕刻使角部變圓，或者進行成為錐形狀之處理。
其次，如圖25F所示，將介電體薄膜5形成於下部電極4上及虛設電極4D上。本例之介電體薄膜5為Al2O3，但亦可使用MgO或SiO2等其他介電體。對於介電體薄膜5之形成方法，可列舉濺鍍法、CVD法或者ALD(原子層堆積)法。例如可使用將氧化鋁作為靶材之濺鍍法，但 本例中係使用將作為Al原料之TMA(三甲基鋁)及作為O原料之H2O交替地供給至基板表面上之ALD法。
其次，如圖25G所示，使用光微影技術將接觸孔H形成於介電體薄膜5之一部分。形成中，可使用乾式蝕刻或者濕式蝕刻。作為乾式蝕刻，亦可使用Ar研磨。
之後，如圖25H所示，使用光微影技術將遮罩形成於介電體薄膜上，經由該遮罩之開口同時將上部電極6及下部接觸電極6D形成於介電體薄膜5上。介電體薄膜5之一部分藉由接觸孔而開口，故下部電極4之一部分被連接於下部接觸電極6D，上部電極6之剩餘部分與下部電極及介電體薄膜一併形成電容器之本體部分。形成中，可使用濺鍍法、蒸鍍法或者鍍敷法。上部電極6含有作為主成分(原子百分率為50%以上)之銅(Cu)。
其次，如圖25I所示，由保護膜7覆蓋整體，用光微影技術將遮罩形成於保護膜7上，並在遮罩上製作出2處之開口，藉由蝕刻該2處之開口內，而形成接觸孔Ha及Hb。保護膜7只要為絕緣材料即可，但本例中係採用樹脂材料(聚醯亞胺)。形成中，可使用利用旋轉塗佈等之塗佈法。其次，將第2端子8a及第1端子8b埋入至該等接觸孔內。於第2端子8a及第1端子8b之材料係將銅(Cu)作為主成分之情形時，該等之形成方法可使用蒸鍍法、濺鍍法或者鍍敷法等。
將成為導電性焊墊之凸塊下金屬9a及凸塊下金屬9b設置於第2端子8a及第1端子8b上。該等亦可作為接觸電極發揮功能，並且亦可使用不同之材料進而將凸塊下金屬設置於接觸電極上。將凸塊10a、10b分別配置於凸塊下金屬9a、9b上。作為凸塊下金屬或者接觸電極之材料，可使用Cu、Ni、Au。該等既可按照每個材料進行積層，或可混合使用。較佳為，可於Cu上實施Ni及Au之鍍敷。
再者，作為下部電極4之構造，只要係縱截面具有凹凸構造，則 各種之下部電極均可被考慮。又，上述薄膜電容器可於單晶圓上形成複數個，並且可切割分開成個別或者所希望之每個群組而使用。
圖26A、圖26B、圖26C係各種下部電極4及虛設電極4D之俯視圖。再者，圖24中之電容器之輸出取出電極(凸塊10a、10b)於X軸方向上隔開。
於圖26A之構造之情形時，下部電極4具有朝向+Z軸方向突出並且頂面之長邊方向沿著X軸方向延伸之複數個凸部4b。凸部4b之間形成凹槽。凹槽之長邊方向亦為X軸方向。成為基部之共通電極部分4a大致為長方形。又，虛設電極4D與共通電極部分4a隔開。
於圖26B之構造之情形時，下部電極4具有朝向+Z軸方向突出並且頂面之長邊方向沿著X軸方向延伸之複數個凸部4b，但複數個凸部4b係以沿著Y軸方向排列成2行之方式分離。再者，分離係指，位於上述行之間之間隙之下部電極之表面位置降低到自共通電極部分算起之凸部之高度(自凹部底面算起之高度)之50%以下。於本例之情形時，凸部4b之行之間之間隙(沿著Y軸方向之間隙)之表面位置為0%(下部電極之凹部之底面之高度)。凸部4b之間形成凹槽。凹槽之長邊方向亦為X軸方向，但若自Y軸方向觀察鄰接之凸部4b，上述凸部之行之間之間隙亦形成凹部。再者，成為基部之共通電極部分4a大致為長方形。又，虛設電極4D與共通電極部分4a隔開。於該構造之情形時，即使假設於下部電極4發生熱膨脹，凸部4b之向長邊方向之膨脹收縮亦不會波及到共通電極部分4a之整體。因此，有介電體薄膜5變得難以被破壞之優點。
於圖26C之構造之情形時，下部電極4具有朝向+Z軸方向突出並且頂面之長邊方向沿著X軸方向延伸之複數個凸部4b，複數個凸部4b以沿著Y軸方向排列成2行之方式分離方面與圖26B之情況相同。關於圖26C之構造，頂面沿著Y軸方向延伸之複數個凸部4b另外位於上述 凸部之行之間之間隙，僅這一點與圖26B之構造不同。於該構造之情形時，於同一個電容器面內，形成阻抗乃至電容發生急劇變化之區域，故有可將與所謂EBG元件相同之頻率選擇性賦予電容器之優點。
圖27A、圖27B、圖27C係各種上部電極及下部接觸電極之俯視圖。
於圖27A之構造之情形時，上部電極6具有朝向-Z軸方向突出並且頂面之長邊方向沿著X軸方向延伸之複數個凸部6b，該等凸部6b位於凸部4b之間。凸部6b之間形成向+Z軸方向凹陷之凹槽，並收容凸部4b。成為基部之共通電極部分6a大致為長方形，但接觸部6c自共通電極部分6a之一端向-X軸方向延伸，下部接觸電極6D與共通電極部分6a隔開。
於圖27B之構造之情形時，上部電極6具有朝向-Z軸方向突出並並且頂面之長邊方向沿著X軸方向延伸之複數個凸部6b，該等凸部6b位於凸部4b之間。又，與下部電極相同，上部電極之凸部6b構成沿著Y軸方向進行排列之行，並構成多行(2行)。凸部6b之間形成於+Z軸方向上凹陷之凹槽並收容凸部4b。成為基部之共通電極部分6a大致為長方形，但接觸部6c自共通電極部分6a之一端向-X軸方向延伸，下部接觸電極6D與共通電極部分6a隔開。
於圖27C之構造之情形時，上部電極6具有朝向-Z軸方向突出並且頂面之長邊方向沿著X軸方向延伸之複數個凸部6b，複數個凸部6b以沿著Y軸方向排列成2行之方式分離，這一點與圖27B之情況相同。於圖27C之構造中，頂面沿著Y軸方向延伸之複數個凸部6b另外位於上述凸部之行之間之間隙，僅這一點與圖27B之構造不同。
圖29係表示已變化之實施形態之薄膜電容器之縱截面構成之圖。
圖29所示之構造與圖24所示之構造相比較，其構造為：上部電 極6之厚度增厚，藉由兼用第1連接電極，而直接將接觸電極及/或凸塊下金屬9a形成於保護膜7內形成之上部電極6上。至於其他構造均與圖24所示之相同。
其次，就上述各要素之材料作如下說明。
下部電極4含有Cu作為主成分。再者，下部電極4中，銅被設定為100(atm%)。上部電極6亦含有Cu作為主成分。該等電極可由同一種材料構成，亦可由不同之材料構成。於本例中為同一種材料，並且具有同一物性。基板1係由Si構成，應力調整層2係由矽氮化物構成。
於此情形時，基板1之楊氏模數ESS、應力調整層2之楊氏模數ESC及下部電極4之楊氏模數ELE滿足以下關係式。
關係式：ELE<ESC ESS<ESC
根據該薄膜電容器，應力調整層2於該等3個要素中較最軟之下部電極4更硬，並且較用以支持下部電極4之基板1更硬(楊氏模數高)，故下部電極4之變形被抑制，並且可抑制鄰接於其之介電體薄膜5之伴隨於該變形之損壞及伴隨於此之特性劣化。
介電體薄膜5係由Al2O3構成，但亦可使用其他介電體材料(絕緣體材料)。Al2O3之楊氏模數為370。若按楊氏模數低之順序進行排列，則該順序為Cu、Si、SiNx、Al2O3，於介電體薄膜之楊氏模數高之情形時，對於抑制其破損之情況，本發明更為有效。各要素之特性資料如同圖7之圖表所示。
又，作為電極材料係使用Cu，但其中，例如亦可混入圖7所示之金屬材料。即，亦可將選自由Au、Ag、Al、Ni、Cr、Ti、Ta構成之金屬群組中任意1種或者複數種混合於Cu。下部電極與上部電極之材料若為同一種，則製造可簡化，但該材料亦可不同。
又，作為構成基板之材料，如圖7所示，除了Si之外亦可使用GaAs、SiC、Ge或者Ga。
作為介電體薄膜之材料，如圖7所示，亦可使用SiNx、AlN、SiO2、ZrO2、玻璃、聚乙烯、聚苯乙烯、聚醯亞胺、聚對苯二甲酸乙二醇酯(PET)、或者環氧樹脂。再者，該等介電體亦可作為保護膜之材料而使用。
又，基板1之線性膨脹係數αSS、應力調整層2之線性膨脹係數αSC及下部電極4之線性膨脹係數αLE較佳為滿足以下關係。
關係式：αSC<αLE αSC<αSS
於此情形時，即使熱膨脹發生於基板或者下部電極，亦因應力調整層之線性膨脹係數小，故基板或者下部電極之熱膨脹被抑制，基於這樣之理由，由溫度變化引起之下部電極之變形減少，並且可抑制鄰接於其之介電體薄膜之損壞及伴隨於此之特性劣化。
關於第3薄膜電容器，基板之熱導率λSS、應力調整層之熱導率λSC及下部電極之熱導率λLE較佳為滿足以下關係。
關係式：λSC<λSS λSC<λLE
於此情形時，即使溫度變化發生於基板或者下部電極，亦因應力調整層之熱導率小，故基板與下部電極之熱傳導被抑制，並且線性膨脹之發生被抑制，由於這樣之理由，由溫度變化引起之下部電極之變形減少，並且可抑制鄰接於其之介電體薄膜之損壞及伴隨於此之特性劣化。尤其存在如下傾向：自相對容積大之基板上之溫度變化之影響不會傳遞至下部電極之觀點出發之效果大。
圖31A係比較例中之下部電極及虛設電極之俯視圖，圖31B係上部電極及下部接觸電極之俯視圖。
與圖26A及圖27A所示之薄膜電容器相比較，不同點在於下部電極及上部電極之構造之各個凸部4b及凸部6b之頂面之長邊方向全均沿著Y軸方向，其他構造均相同。
又，除了比較例之外，亦對改良了凸部形狀之構造作了研究探討。
圖32係表示將下部電極之凸部之YZ平面上之縱截面構成(與上部電極之構造相同)設為錐形狀之例之圖。
下部電極之凸部4b之Y軸方向之寬度隨著自基端部朝向前端部之方向(+Z軸方向)變窄。於此情形時，可使於下部電極之複數個凸部間產生之互感降低，故阻抗降低，並且ESR亦降低。因此，可進一步減少損失並使動作穩定。
另外，於將下部電極之凸部4b之基端部之Y軸方向寬度W1與下部電極之凸部4b之前端部之Y軸方向寬度W2之比率設為RW=W1/W2之情形時，比率RW滿足以下關係式：1.2≦RW≦1.9。
再者，凸部之角部具有曲率半徑之情形時，將其圓弧之中央值作為規定寬度W1或者W2之情況之基準位置。於RW小於1.2之情形時，於上述凸部之頂面邊緣部分上之高頻信號之集中變得過大，並且難以使於下部電極之凸部間之相互阻抗降低，故阻抗變高且電極表面之電流變得難以流動，因而對於ESR之降低有改善之餘地。於RW大於1.9之情形時，與平板型之薄膜電容器相同，有於下部電極之凸部間發生信號成分之移動之傾向。伴隨於此種向橫方向之信號傳播而產生阻抗，故此亦降低了ESR。
於形成錐形之情形時，於圖25E中係加工下部電極之凸部4b。凸 部4b之前端部稍變圓。於該處理中，於將由蝕刻進行圖案化之遮罩形成於共通電極部分4a上之後，將凸部4b形成於遮罩之開口圖案內。對於該形成，可使用鍍敷法或濺鍍法，但於此處係使用鍍敷法使金屬成長。
其次，利用有機溶劑等除去由抗蝕劑構成之遮罩，而使凸部4b之側面露出。
之後，對於凸部4b之所有露出面進行蝕刻。例如，可列舉使Ar等稀有氣體碰撞於頂面並將頂面外緣之角部及基端部之角部變圓之方法(濺鍍法、研磨法)、或藉由對頂面實施乾式蝕刻或者濕式蝕刻而形成錐形狀之方法。
再者，金屬可由適當之酸進行蝕刻。例如，作為銅之蝕刻液，眾所周知有硫酸或過氧化氫類蝕刻液；作為使用等電漿等之乾式蝕刻，由僅利用稀有氣體濺鍍金屬原子之方法亦可進行蝕刻，已知亦有很多藉由使用烴系之氣體或鹵素氣體，或使該等氣體中含有氧，一邊利用銅之氧化一邊進行蝕刻之方法。
(實驗例)
以下就第3類型之發明之實驗例(實施例、比較例)進行說明。進行以下之實驗。
(實驗條件)
共通電極部分4a及凸部4b係由Cu構成，並且由鍍敷法進行成長，對於此處之蝕刻係使用5重量%之三氯化鐵水溶液，作為厚度為140nm介電體薄膜5係使用由ALD法形成之氧化鋁，於其上由濺鍍法形成由Cu構成之上部電極。再者，共通電極部分4a之厚度為2μm，凸部4b之高度為8μm。凹凸構造之Y軸方向之間距為4μm，覆蓋上部電極之保護膜之材料為聚醯亞胺，通過保護膜內之連接電極、位於連接電極終端之接觸電極或者凸塊下金屬係於Cu上實施鍍Ni及鍍Au形 成。該等電極可用鍍敷法製作。製造好之薄膜電容器之Y軸方向長度(寬度)為0.1mm，X軸方向長度(長度)為0.4mm。又，凸部4b及凸部6b之整體X軸方向之整體兩端間之長度不管有無分離均為210μm。
又，關於凸部4b之錐形加工，係使用在Ar離子蝕刻後浸漬至0.5重量%之三氯化鐵水溶液之複合加工方法進行。
(實施例1)
製造具有圖26B及圖27B所示之電極構造之圖24所示之薄膜電容器，下部電極及上部電極之凸部不進行圖32之錐形加工，錐形之比率RW=1。凸部行之間之X軸方向之間隙為凸部之X軸方向長度之45%~55%之間，其間之區域之下部電極係平坦。再者，W1=1.7μm，W2=1.7μm。
(實施例2)
製造具有圖26A及圖27A所示之電極構造之圖24所示之薄膜電容器，但下部電極及上部電極之凸部不進行圖32之錐形加工，錐形之比率RW=1。
(實施例3)
製造具有圖26A及圖27A所示之電極構造之圖24所示之薄膜電容器，但下部電極及上部電極之凸部實施圖32之錐形加工。再者，錐形之比率RW=1.5。再者，W1=1.7μm，W2=1.1μm。
(實施例4)
製造具有圖26A及圖27A所示之電極構造之圖24所示之薄膜電容器，但下部電極及上部電極之凸部實施圖32之錐形加工。再者，錐形之比率RW=1.2。再者，W1=1.7μm，W2=1.4μm。
(實施例5)
製造具有圖26A及圖27A所示之電極構造之圖24所示之薄膜電容器，但下部電極及上部電極之凸部實施圖32之錐形加工。再者，錐形 之比率RW=1.9。再者，W1=1.7μm，W2=0.9μm。
(實施例6)
製造具有圖26A及圖27A所示之電極構造之圖24所示之薄膜電容器，但下部電極及上部電極之凸部實施圖32之錐形加工。再者，錐形之比率RW=1.05。再者，W1=1.7μm，W2=1.6μm。
(實施例7)
製造具有圖26A及圖27A所示之電極構造之圖24所示之薄膜電容器，但下部電極及上部電極之凸部實施圖32之錐形加工。再者，錐形之比率RW=2.2。再者，W1=1.7μm，W2=0.8μm。
(實驗結果：第3類型之發明)
實施例1：Q值1050(凸部中央分離型：RW=1)
實施例2：Q值1220(凸部連續型：RW=1)
實施例3：Q值1450(凸部錐形狀：RW=1.5)
實施例4：Q值1370(凸部錐形狀：RW=1.2)
實施例5：Q值1320(凸部錐形狀：RW=1.9)
實施例6：Q值1255(凸部錐形狀：RW=1.05)
實施例7：Q值1230(凸部錐形狀：RW=2.2)
比較例1：Q值164(圖31之類型RW=1，其他與實施例2相同)
再者，Q值之測定係於100MHz條件下進行。ESR越小則Q值越高，自損耗及穩定性之觀點出發優異。
實施例1~7之Q值高於比較例1，又，具有連續之凸部之實施例2之Q值高於具有分離之凸部之實施例1。進而，具有錐形之實施例3~7之Q值高於實施例1及實施例2，進而，錐形之比率RW為1.2以上且1.9以下之情況之實施例3~5之Q值高於該範圍外之實施例6、7。
如以上所說明之般，上述薄膜電容器具備基板1、形成於基板1之主表面上之應力調整層2(絕緣層)、形成於應力調整層2上之下部電 極4、覆蓋下部電極4之介電體薄膜5、形成於介電體薄膜5上之上部電極6、設置於下部電極4之第1端子8b、及設置於上部電極6之第2端子8a，於設定XYZ三維正交座標系，將基板主表面設為XY平面並且將連結第1端子8b與第2端子8a之方向設為X軸之情形時，下部電極4具有凹凸構造，該凹凸構造之凸部4b之頂面之長邊方向係沿著X軸方向。
根據該薄膜電容器，則下部電極具有凹凸構造，故可增加每單位面積之電容。若在第1端子8b與第2端子8a之間施加偏壓，則電荷被蓄積於薄膜電容器。若施加電壓為交流電壓，則交流電流在該等端子之間流動。若ESR變大，則會發生基於電阻之電力之損耗，並且會有電路動作變得不穩定之情況。因此，較佳為降低ESR。若ESR變低，則薄膜電容器之Q值變高。
於該薄膜電容器中，該凹凸構造之凸部之頂面之長邊方向係沿著X軸方向(連結端子間之方向)。與頂面之長邊方向沿著Y軸延伸之情況相比，該構造之ESR更低。因此，根據該薄膜電容器，則ESR變低並且可降低損耗，因而可使動作穩定。
又，下部電極之凸部於其Y軸方向之寬度隨著自基端部朝向前端部變窄之情形時，被觀察到Q值提高(ESR降低)。特別於錐形比率滿足1.2≦RW≦1.9之情形時，其改善效果顯著。
另外，於具有凹凸構造之薄膜電容器中，係增大了單位體積中之電極對向面積之構造，故可使電容增加。另一方面，電極細分化故強度降低，由安裝時之溫度上升或實際使用時之環境而產生之機械力會傳遞至介電體層，有被破壞之虞。於本實施形態中可抑制該破壞。作為下部電極之凹凸構造，可使用縱截面之形狀為梳齒或者狹縫狀之下部電極、或者、由銷針或孔構成之形狀之下部電極，下部電極與上部電極之構造亦可進行互相置換。
如以上，藉由滿足上述特定條件，而可抑制對介電體薄膜之應力蓄積，並且可抑制特性劣化。又，可提供一種損耗少且穩定性高之薄膜電容器。
如以所說明之般，下部電極4可具有各種類型之凹凸構造。上部電極6亦可具有各種類型之凹凸構造。上部電極6之朝下部電極側突出之凸部可位於下部電極4之凸部間之間隙。下部電極4含有Cu作為主成分。基板1、應力調整層2及下部電極4之楊氏模數具有特定之關係。又，位於凸部4b內部之曲率半徑R1之角部具有特定之關係。上述任意一個要素可進行組合運用，可抑制機械強度降低、損耗之發生、及/或不穩定化。
1‧‧‧基板
2‧‧‧應力調整層
3‧‧‧基底層
4‧‧‧下部電極
4a‧‧‧共通電極部分
4b‧‧‧凸部
4D‧‧‧虛設電極
5‧‧‧介電體薄膜
6‧‧‧上部電極
6a‧‧‧共通電極部分
6b‧‧‧凸部
6c‧‧‧接觸部
6D‧‧‧下部接觸電極
7‧‧‧保護膜
8a‧‧‧第1連接電極
8b‧‧‧第2連接電極
9a‧‧‧接觸電極及/或凸塊下金屬
9b‧‧‧接觸電極及/或凸塊下金屬
10a‧‧‧凸塊
10b‧‧‧凸塊
Ha‧‧‧第1接觸孔
Hb‧‧‧第2接觸孔
X‧‧‧軸方向
Y‧‧‧軸方向
Z‧‧‧軸方向

Claims (14)

  1. 一種薄膜電容器，其特徵在於包括：基板；應力調整層，其形成於上述基板之主表面上；下部電極，其形成於上述應力調整層上；介電體薄膜，其覆蓋上述下部電極；及上部電極，其形成於上述介電體薄膜上；上述下部電極之沿著上述基板厚度方向之縱截面具有凹凸構造，上述上部電極之沿著上述基板厚度方向之縱截面具有凹凸構造，上述上部電極之朝上述下部電極側突出之凸部位於上述下部電極之凸部間之間隙，上述下部電極含有Cu作為主成分，上述基板之楊氏模數ESS、上述應力調整層之楊氏模數ESC、及上述下部電極之楊氏模數ELE滿足以下關係式：ELE<ESC、ESS<ESC。
  2. 如請求項1之薄膜電容器，其中上述基板之線性膨脹係數αSS、上述應力調整層之線性膨脹係數αSC、及上述下部電極之線性膨脹係數αLE滿足以下關係式：αSC<αLE、αSC<αSS。
  3. 如請求項1或2之薄膜電容器，其中上述基板之熱導率λSS、上述應力調整層之熱導率λSC、及上述下部電極之熱導率λLE滿足以下關係式：λSC<λSS、λSC<λLE。
  4. 如請求項1或2之薄膜電容器，其中上述下部電極具備：共通電極部分，其與上述基板主表面平行地延伸；及複數個上述凸部，其等自上述共通電極部分起向離開上述基板之方向突出而延伸；該薄膜電容器具備：保護膜，其覆蓋上述上部電極；虛設電極，其形成於上述應力調整層上；及下部接觸電極，其形成於上述下部電極之上述共通電極部分上；上述介電體薄膜、上述上部電極及第1連接電極位於上述虛設電極上，與上述共通電極部分接觸之上述下部接觸電極及第2連接電極經由設置於上述介電體薄膜之開口，而位於上述下部電極之上述共通電極部分上，上述虛設電極係與上述下部電極之上述共通電極部分之厚度相同，上述第1連接電極位於設置於上述保護膜之第1接觸孔內，上述第2連接電極位於設置於上述保護膜之第2接觸孔內。
  5. 一種薄膜電容器，其特徵在於包括： 基板；絕緣層，其形成於上述基板主表面上；下部電極，其形成於上述絕緣層上；介電體薄膜，其覆蓋上述下部電極；及上部電極，其形成於上述介電體薄膜上；上述下部電極之沿著上述基板之厚度方向之縱截面具有凹凸構造，上述上部電極之沿著上述基板之厚度方向之縱截面具有凹凸構造，上述上部電極之朝上述下部電極側突出之凸部位於上述下部電極之凸部間之間隙，於設定XYZ三維正交座標系、將上述主表面設為XY平面、且將上述下部電極之複數個凸部排列之方向設為X軸方向之情形時，於XZ平面內，上述下部電極之上述凸部之前端部具有曲率中心位於該凸部內部之曲率半徑為R1之角部，曲率半徑R1及上述介電體薄膜之厚度td滿足以下之關係式：0.4×td≦R1≦20×td。
  6. 如請求項5之薄膜電容器，其中於XZ平面內，上述下部電極之上述凸部之基端部具有曲率中心位於該凸部外部之曲率半徑為R2之角部，曲率半徑R2及上述介電體薄膜之厚度td滿足以下之關係式：0.4×td≦R2≦20×td。
  7. 如請求項5或6之薄膜電容器，其中於YZ平面內，上述下部電極之上述凸部之前端部具有曲率中 心位於該凸部內部之曲率半徑為R3之角部，曲率半徑R3及上述介電體薄膜之厚度td滿足以下之關係式：0.4×td≦R3≦20×td。
  8. 如請求項5或6之薄膜電容器，其中於YZ平面內，上述下部電極之上述凸部之基端部具有曲率中心位於該凸部外部之曲率半徑為R4之角部，曲率半徑R4及上述介電體薄膜之厚度td滿足以下之關係式：0.4×td≦R4≦20×td。
  9. 如請求項5或6之薄膜電容器，其中滿足以下之關係式：0.5×td≦R1≦10×td。
  10. 如請求項5或6之薄膜電容器，其中滿足以下之關係式：0.5×td≦R2≦10×td。
  11. 如請求項5或6之薄膜電容器，其中上述絕緣層為應力調整層，該應力調整層之楊氏模數高於上述基板之楊氏模數，且高於上述下部電極之楊氏模數。
  12. 一種薄膜電容器，其特徵在於包括：基板；絕緣層，其形成於上述基板主表面上；下部電極，其形成於上述絕緣層上；介電體薄膜，其覆蓋上述下部電極；上部電極，其形成於上述介電體薄膜上；第1端子，其設置於上述下部電極；及第2端子，其設置於上述上部電極； 當設定XYZ三維正交座標系、將上述主表面設為XY平面、且將連結上述第1端子與上述第2端子之方向設為X軸之情形時，上述下部電極具有凹凸構造，該凹凸構造之凸部之頂面之長邊方向沿著X軸方向。
  13. 如請求項12之薄膜電容器，其中上述下部電極之上述凸部之Y軸方向之寬度隨著自基端部朝向前端部變窄。
  14. 如請求項13之薄膜電容器，其中於將上述下部電極之上述凸部之上述基端部之Y軸方向寬度W1、與上述下部電極之上述凸部之上述前端部之Y軸方向寬度W2之比率設為RW=W1/W2之情形時，比率RW滿足以下關係式：1.2≦RW≦1.9。
TW105110106A 2015-03-31 2016-03-30 薄膜電容器 TW201643909A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015073886A JP2016195161A (ja) 2015-03-31 2015-03-31 薄膜キャパシタ
JP2015073957A JP2016195164A (ja) 2015-03-31 2015-03-31 薄膜キャパシタ
JP2015073872A JP2016195160A (ja) 2015-03-31 2015-03-31 薄膜キャパシタ

Publications (1)

Publication Number Publication Date
TW201643909A true TW201643909A (zh) 2016-12-16

Family

ID=55646441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105110106A TW201643909A (zh) 2015-03-31 2016-03-30 薄膜電容器

Country Status (4)

Country Link
US (1) US20160293334A1 (zh)
EP (1) EP3076450A1 (zh)
CN (1) CN106024387B (zh)
TW (1) TW201643909A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734576B (zh) * 2020-03-24 2021-07-21 日商鎧俠股份有限公司 半導體裝置
TWI746282B (zh) * 2019-11-25 2021-11-11 日商藤倉股份有限公司 電路板的製造方法及電路板以及成形品的製造方法及成形品
TWI755679B (zh) * 2020-01-21 2022-02-21 力晶積成電子製造股份有限公司 電容結構以及其製作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6788847B2 (ja) 2016-11-02 2020-11-25 株式会社村田製作所 キャパシタ
JP2018137311A (ja) * 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
US10756164B2 (en) * 2017-03-30 2020-08-25 Advanced Micro Devices, Inc. Sinusoidal shaped capacitor architecture in oxide
JP6639736B2 (ja) * 2017-04-28 2020-02-05 ゼンテルジャパン株式会社 キャパシタ装置とその製造方法
US12317521B2 (en) 2017-04-28 2025-05-27 AP Memory Technology Corp. Capacitor device and manufacturing method therefor
DE112018002118T5 (de) 2017-09-19 2020-01-02 Murata Manufacturing Co., Ltd. Kondensator
US10446325B2 (en) * 2017-09-29 2019-10-15 Advanced Semiconductor Engineering, Inc. Capacitor structures
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
CN208548350U (zh) * 2018-08-06 2019-02-26 京东方科技集团股份有限公司 一种膜层结构、阵列基板及显示装置
WO2020037497A1 (zh) * 2018-08-21 2020-02-27 深圳市为通博科技有限责任公司 电容器及其加工方法
CN109755181A (zh) * 2019-01-22 2019-05-14 苏州华太电子技术有限公司 基于Dummy结构的MIM电容
FR3093592B1 (fr) * 2019-03-04 2021-05-07 St Microelectronics Tours Sas Circuit intégré comportant un condensateur tridimensionnel
WO2020215260A1 (zh) * 2019-04-24 2020-10-29 深圳市汇顶科技股份有限公司 电容器及其制备方法
JP2020204579A (ja) 2019-06-18 2020-12-24 住友電工デバイス・イノベーション株式会社 ウェハの表面検査方法、表面検査装置、および電子部品の製造方法
EP3795721B1 (en) * 2019-09-19 2023-07-19 Murata Manufacturing Co., Ltd. Nanowire structure to form an array of isolated capacitors, and associated manufacturing methods
CN110865434B (zh) * 2019-11-21 2021-01-15 中国科学院半导体研究所 一体化微波电路
CN111029146A (zh) * 2019-12-13 2020-04-17 赵德臻 一种干式高压超级电容电池
JP2024036174A (ja) * 2022-09-05 2024-03-15 株式会社東芝 回路素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257864B2 (ja) 1993-05-10 2002-02-18 株式会社村田製作所 コンデンサの製造方法
DE69522628T2 (de) * 1994-03-17 2002-04-18 Matsushita Electric Industrial Co.,Ltd. Dünnschichtkondensatoren über einem galliumarsenidsubstrat und herstellungsverfahren
JPH08241830A (ja) * 1995-03-07 1996-09-17 Sumitomo Metal Ind Ltd 薄膜コンデンサ
DE19902029A1 (de) * 1999-01-20 2000-07-27 Philips Corp Intellectual Pty Spannungsfester Dünnschichtkondensator mit Interdigitalstruktur
JP2002026266A (ja) 2000-07-04 2002-01-25 Hitachi Ltd キャパシタを内蔵した回路基板とその製造方法ならびにそれを用いた半導体装置
US6436787B1 (en) * 2001-07-26 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming crown-type MIM capacitor integrated with the CU damascene process
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
KR20040034671A (ko) * 2001-08-28 2004-04-28 티디케이가부시기가이샤 박막 용량 소자용 조성물, 고유전율 절연막, 박막 용량소자 및 박막 적층 콘덴서
US6559004B1 (en) * 2001-12-11 2003-05-06 United Microelectronics Corp. Method for forming three dimensional semiconductor structure and three dimensional capacitor
US6825080B1 (en) * 2003-10-02 2004-11-30 Chartered Semiconductor Manufacturing Ltd. Method for forming a MIM capacitor
KR100645041B1 (ko) * 2004-07-12 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터를 갖는 반도체 소자 및 그 형성 방법
JP2006339498A (ja) * 2005-06-03 2006-12-14 Matsushita Electric Ind Co Ltd 立体構造を有する容量素子
JP4877017B2 (ja) * 2007-03-30 2012-02-15 Ｔｄｋ株式会社 薄膜コンデンサ
JP2009246180A (ja) * 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
JP5672678B2 (ja) * 2009-08-21 2015-02-18 Tdk株式会社 電子部品及びその製造方法
TW201125007A (en) * 2010-01-07 2011-07-16 Univ Nat Taiwan Science Tech MIM capacitor and method for manufacturing the same
KR101422923B1 (ko) * 2012-09-28 2014-07-23 삼성전기주식회사 커패시터 및 이의 제조 방법
CN102881674A (zh) * 2012-10-12 2013-01-16 上海华力微电子有限公司 Mim电容器及其制造方法
EP2738827B1 (en) * 2012-11-29 2022-04-06 IMEC vzw MIMCAP structure in a semiconductor device package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746282B (zh) * 2019-11-25 2021-11-11 日商藤倉股份有限公司 電路板的製造方法及電路板以及成形品的製造方法及成形品
US12284767B2 (en) 2019-11-25 2025-04-22 Fujikura Ltd. Method for manufacturing wiring board, wiring board, method for manufacturing molded object, molded object
TWI755679B (zh) * 2020-01-21 2022-02-21 力晶積成電子製造股份有限公司 電容結構以及其製作方法
TWI734576B (zh) * 2020-03-24 2021-07-21 日商鎧俠股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN106024387B (zh) 2018-05-29
CN106024387A (zh) 2016-10-12
EP3076450A1 (en) 2016-10-05
US20160293334A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
TW201643909A (zh) 薄膜電容器
US9929716B2 (en) Acoustic resonator and method of manufacturing the same
US9608592B2 (en) Film bulk acoustic wave resonator (FBAR) having stress-relief
US11587738B2 (en) Capacitor
US11101072B2 (en) Capacitor with limited substrate capacitance
CN107094002A (zh) 声波谐振器及其制造方法
CN106575648A (zh) 集成电路中的电容器结构
CN109196609A (zh) 电容器
JP2016195161A (ja) 薄膜キャパシタ
US9530956B2 (en) Piezoelectric bulk wave device, and method of manufacturing the piezoelectric bulk wave device
WO2019026771A1 (ja) キャパシタ
TW202327136A (zh) 體聲波共振器及濾波器
JP2016195164A (ja) 薄膜キャパシタ
US11271074B2 (en) Capacitor and method for manufacturing the same
JP2020202307A (ja) キャパシタ
JP4453711B2 (ja) 薄膜部品及び製造方法
CN100594567C (zh) 电子元件
US6794212B2 (en) Method and apparatus for fabricating a thin film bulk acoustic resonator
JP7439392B2 (ja) キャパシタ
JP2012151220A (ja) 容量素子及びその製造方法並びに半導体集積回路
EP3462508A2 (en) High-voltage capacitor, system including the capacitor, and method for manufacturing the capacitor
US11574996B2 (en) High-voltage capacitor, system including the capacitor and method for manufacturing the capacitor
JP2010016240A (ja) インダクタとその製造方法
JP3996765B2 (ja) 薄膜コンデンサの製造方法
JP4183200B2 (ja) 薄膜コンデンサの製造方法