TW201640514A - 記憶體測試系統及其測試方法 - Google Patents

Abstract

一種記憶體測試系統及其測試方法。其中，記憶體測試系統包括記憶體測試器以及記憶體單元。記憶體測試器在測試期間產生資料選通訊號。記憶體單元在測試期間偵測資料選通訊號的致能而輸出具備所儲存的測試資料的測試資料訊號至記憶體測試器。記憶體測試器依據測試資料判斷記憶體單元是否損壞。

Description

記憶體測試系統及其測試方法

本發明是有關於一種測試系統以及測試方法，且特別是有關於一種記憶體測試系統及其測試方法。

雙倍資料率(DDR)記憶體是一種基於同步動態隨機存取記憶體(SDRAM)的革命性記憶體技術，其提供一種高性能、低成本的記憶體解決方案。並且，在新世代的低功率動態記憶體(Low Power DRAM)的規格下，提供了功率更低、更高速的運作能力，進而滿足現今高速系統所需的性能要求。

在進行記憶體測試時，傳統上記憶體單元可依據外部的時脈訊號產生有效的資料窗(Data Window)，並由記憶體測試器擷取資料以進行測試。然而，隨著記憶體運作速度的提昇縮短了資料窗有效期間。並且時脈訊號與資料訊號通道(資料輸出端)之間的延遲時間受到溫度、體積及壓力(簡稱PVT)的影響而相對增加。導致記憶體單元所產生的資料窗，在其資料有效期間產生的位移誤差範圍過大。因此，記憶體測試器便難以正確地擷取 到受到PVT影響而位移的資料窗所具有的有效資料，造成記憶體測試的失敗。

有鑑於此，本發明提供一種記憶體測試系統及其測試方法，可降低資料窗位移誤差的範圍，以避免記憶體測試的失敗。

本發明的記憶體測試系統，包括記憶體測試器以及記憶體單元。其中，記憶體測試器在測試期間產生資料選通訊號。記憶體單元在測試期間偵測資料選通訊號的致能而輸出具備所儲存的測試資料的測試資料訊號至記憶體測試器。記憶體測試器依據測試資料判斷記憶體單元是否損壞。

在本發明的一實施例中，上述的記憶體單元包括資料選通訊號通道、第一輸入緩衝器、資料訊號通道以及先進先出暫存器。資料選通訊號通道用以接收資料選通訊號。第一輸入緩衝器耦接資料選通訊號通道，用以暫存資料選通訊號。資料訊號通道用以輸出測試資料訊號。先進先出暫存器耦接第一輸入緩衝器以及資料訊號通道，用以在測試期間接收測試資料訊號，並偵測第一輸入緩衝器所提供的資料選通訊號是否致能。當資料選通訊號致能時先進先出暫存器傳送測試資料訊號至資料訊號通道，以輸出至記憶體測試器。

在本發明的一實施例中，上述的記憶體單元更包括時脈通道、第二輸入緩衝器、延遲控制器。時脈通道用以接收時脈訊 號。第二輸入緩衝器耦接時脈通道，用以暫存時脈訊號。延遲控制器耦接第二輸入緩衝器以及先進先出暫存器，用以調整時脈訊號並提供至先進先出暫存器。其中，在讀取期間先進先出暫存器接收具備讀取資料的讀取資料訊號，並且先進先出暫存器依據時脈訊號傳送讀取資料訊號至資料訊號通道。

在本發明的一實施例中，上述的記憶體測試器輸出具備測試資料的寫入資料訊號至記憶體單元以將測試資料儲存至記憶體單元。

在本發明的一實施例中，上述的記憶體測試器包括比較器。比較器用以判斷由記憶體單元所取得的測試資料是否與寫入記憶體單元時相等，並據以判斷記憶體單元是否損壞。

本發明的記憶體測試方法適用於由電子裝置測試記憶體單元。此方法在測試期間產生資料選通訊號並傳送至記憶體單元。並且，在測試期間偵測資料選通訊號的致能而由記憶體單元輸出具備所儲存的測試資料的測試資料訊號，並依據測試資料判斷記憶體單元是否損壞。

在本發明的一實施例中，上述的記憶體單元包括資料選通訊號通道以及資料訊號通道。上述偵測資料選通訊號的致能而由記憶體單元輸出具備所儲存的測試資料的測試資料訊號的步驟包括在測試期間偵測資料選通訊號通道所接收的資料選通訊號是否致能。並且，當資料選通訊號致能時傳送測試資料訊號至資料訊號通道。

在本發明的一實施例中，上述的記憶體單元更包括時脈通道。上述的記憶體測試方法更包括在讀取期間依據時脈通道所接收的時脈訊號傳送具備讀取資料的讀取資料訊號至資料訊號通道。

在本發明的一實施例中，在上述產生資料選通訊號並傳送至記憶體單元的步驟之前包括輸出具備測試資料的寫入資料訊號至記憶體單元以將測試資料儲存至記憶體單元。

在本發明的一實施例中，上述依據測試資料判斷記憶體單元是否損壞的步驟包括判斷由記憶體單元所取得的測試資料是否與寫入記憶體單元時相等，並據以判斷記憶體單元是否損壞。

基於上述，本發明的記憶體測試系統，可透過距離資料訊號通道較近的資料選通訊號來取代時脈訊號觸發產生有效的資料窗。藉此，可減少受到PVT影響而相對增加的延遲時間，降低資料窗的位移誤差。在不增加測試成本的情況下，順利地擷取有效資料，以完成記憶體測試。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式做詳細說明如下。

100‧‧‧記憶體測試系統

110‧‧‧記憶體測試器

120‧‧‧記憶體單元

121‧‧‧資料選通訊號通道

122、126‧‧‧輸入緩衝器

123‧‧‧資料訊號通道

124‧‧‧先進先出暫存器

125‧‧‧延遲控制器

127‧‧‧時脈通道

CLK、CLK’‧‧‧時脈訊號

D0、D1、D2、D3‧‧‧測試資料

DQR‧‧‧讀取資料訊號

DQS‧‧‧資料選通訊號

DQT、DQT1、DQT2‧‧‧測試資料訊號

DQW‧‧‧寫入資料訊號

P1、P2‧‧‧處理路徑

T‧‧‧週期

t1、t2、t3、t4、t5‧‧‧時間

S410、S420‧‧‧記憶體測試方法的各步驟

圖1是依照本發明一實施例所繪示之記憶體測試系統示意圖。

圖2為依據本發明一實施例所繪示之資料選通訊號與測試資 料訊號的波形圖。

圖3是依照本發明一實施例所繪示之記憶體單元示意圖。

圖4是依照本發明一實施例所繪示之記憶體測試方法流程圖。

首先請參照圖1，圖1是依照本發明一實施例所繪示之記憶體測試系統示意圖。在本實施例中，記憶體測試系統100包括記憶體測試器110以及記憶體單元120。其中受測的記憶體單元120可例如為雙倍資料率(DDR)記憶體、第二代雙倍資料率(DDR2)記憶體、低功率第二代雙倍資料率(LPDDR2)記憶體或第三代雙倍資料率(DDR3)記憶體等記憶體裝置。

在圖1中，記憶體測試器110可在測試期間產生資料選通訊號DQS。並且，記憶體測試器110可將資料選通訊號DQS傳送至記憶體單元120。詳細來說，記憶體測試器110會預先輸出具備測試資料DT的寫入資料訊號DQW至記憶體單元120。並且，記憶體單元120中的受測記憶胞可依據寫入資料訊號DQW而儲存測試資料DT(邏輯0或1)，以進行後續的記憶體測試。其中，在記憶體單元120中受測記憶胞的個數端視實際測試需求而論/決定，本發明實施例並不加以限制。

接著，在測試期間，記憶體測試器110可產生致能的資料選通訊號DQS。並且傳送至記憶體單元120，以觸發記憶體單元120輸出儲存於受測記憶胞的測試資料DT。

此外，記憶體單元120耦接記憶體測試器110。記憶體單元120在測試期間會持續偵測資料選通訊號DQS的致能而輸出具備所儲存的測試資料DT的測試資料訊號DQT至記憶體測試器110。記憶體測試器110便可依據測試資料DT判斷記憶體單元120是否損壞。詳細來說，當資料選通訊號DQS致能時，記憶體單元120便會將包含此時儲存於受測記憶胞的測試資料DT的測試資料訊號DQT輸出至記憶體測試器110，以讓記憶體測試器110判斷經由記憶體單元120儲存後測試資料DT的正確性，藉此判斷記憶體單元120(受測記憶胞)是否損壞。舉例來說，記憶體測試器110可包括比較器。比較器可用以判斷由記憶體單元120所取得的測試資料DT是否與預先經由寫入資料訊號DQW寫入記憶體單元120時相等。若所取得的測試資料DT與預先寫入記憶體單元120時相同，記憶體測試器110可判斷記憶體單元120正常。若所取得的測試資料DT與預先寫入記憶體單元120時不同，則記憶體測試器110可判斷記憶體單元120損壞。

以下舉例以進一步說明資料選通訊號與測試資料訊號的關係。圖2為依據本發明一實施例所繪示之資料選通訊號與測試資料訊號的波形圖。請參照圖1及圖2，在本實施例中，繪示了在受PVT影響下，不同情況的測試資料訊號DQT1及DQT2。在記憶體單元120運作較快的情況(例如受PVT的影響較小的情況)下，記憶體單元120可反應於記憶體測試器110所產生的資料選通訊號DQS而輸出測試資料訊號DQT1。在記憶體單元120運作 較慢的情況(例如受PVT的影響較大的情況)下，記憶體單元120可反應於資料選通訊號DQS而輸出測試資料訊號DQT2。

具體來說，在圖2中，在時間t1時資料選通訊號DQS開始致能。換言之，在時間t1時，記憶體測試器110致能資料選通訊號DQS並傳送至記憶體單元120。在資料選通訊號DQS致能經過週期T的時間t2之後，在運作較快情況下，在時間t3時記憶體單元120開始反應於資料選通訊號DQS而透過測試資料訊號DQT1依序輸出測試資料D0~D3。在運作較慢情況下，在時間t4時記憶體單元120開始反應於資料選通訊號DQS而透過測試資料訊號DQT2依序輸出測試資料D0~D3。如圖2所繪示，資料選通訊號DQS的週期T可例如為1.875ns。時間t3與時間t4的差距(位移誤差)大約為資料選通訊號DQS週期的四分之一(0.46875ns)。相較於傳統上時利用時脈訊號觸發測試資料訊號的方式，在不同程度PVT影響的情況下資料窗之間可能會動輒超過0.6ns以上的位移誤差，本發明實施例的記憶體測試系統100降低了因受到PVT影響所產生的位移誤差。因此，如圖2所示，以測試資料D0為範例，不論記憶體單元120受到PVT影響而運作較快(測試資料訊號DQT1)或較慢(測試資料訊號DQT2)，記憶體測試器110皆可在時間t4至t5的期間擷取到正確的測試資料D0，以克服傳統上記憶體測試器受到PVT影響導致無法正確擷取有效資料的缺陷。

圖3是依照本發明一實施例所繪示之計憶體單元示意 圖。請參照圖3，在圖3中標示了記憶體單元120在進行測試操作以及讀取操作時的處理路徑。在本實施例中，記憶體單元120包括資料選通訊號通道121、輸入緩衝器122、資料訊號通道123、先進先出暫存器124、延遲控制器125、輸入緩衝器126以及時脈通道127。本實施例的記憶體單元120在用以進行記憶體測試操作的測試期間以及用以對儲存資料進行普通讀取操作的讀取期間分別採取不同的處理路徑(處理路徑P1及P2)來進行訊號的傳輸，以減少記憶體測試時訊號傳輸的距離，降低資料窗受到PVT影響所產生的位移誤差。

請參照圖1及圖3，在本實施例中，在測試期間，記憶體測試器110可產生資料選通訊號DQS，並傳送至記憶體單元120的資料選通訊號通道121。接著，如處理路徑P1所示，資料選通訊號通道121可接收資料選通訊號DQS並傳送至輸入緩衝器122。輸入緩衝器122耦接資料選通訊號通道121，並且暫存由資料選通訊號通道121所接收的資料選通訊號DQS。

此外，在測試期間，記憶體單元120可將包含此時儲存於受測記憶胞的測試資料DT的測試資料訊號DQT傳送至先進先出暫存器124。先進先出暫存器124耦接輸入緩衝器122以及資料訊號通道123。如處理路徑P1所示，在測試期間先進先出暫存器124可接收測試資料訊號DQT，並且持續偵測輸入緩衝器122所提供的資料選通訊號DQS是否致能。當資料選通訊號DQS致能時，先進先出暫存器124即可依據資料選通訊號DQS傳送具備測 試資料DT的測試資料訊號DQT至資料訊號通道123，以輸出測試資料訊號DQT至記憶體測試器110來判斷記憶體單元120(受測記憶胞)是否損壞。

另一方面，在讀取期間，如處理路徑P2所示，記憶體單元120可由時脈通道127接收外部的時脈訊號CLK來觸發輸出具備讀取資料DR的讀取資料訊號DQR。具體來說，時脈通道127可接收時脈訊號CLK並傳送至輸入緩衝器126。輸入緩衝器126耦接時脈通道127。輸入緩衝器126可暫存由時脈通道127所接收的時脈訊號CLK。並且，延遲控制器125耦接輸入緩衝器126以及先進先出暫存器124。延遲控制器125可調整時脈訊號CLK的時脈以匹配記憶體單元120的電路結構，並將調整後的時脈訊號CLK’提供至先進先出暫存器124。

此外，在讀取期間，記憶體單元120可將包含所儲存的讀取資料DR的讀取資料訊號DQR傳送至先進先出暫存器124。如處理路徑P2所示，在讀取期間先進先出暫存器124可接收具備讀取資料DR的讀取資料訊號DQR，並且持續偵測輸入緩衝器126所提供的時脈訊號CLK’。藉此，先進先出暫存器124可依據時脈訊號CLK’傳送讀取資料訊號DQR至資料訊號通道123，以例如輸出讀取資料訊號DQR至外部的記憶體控制器。

圖4是依照本發明一實施例所繪示之記憶體測試方法流程圖。請同時參照圖1及圖4，本實施例的記憶體測試方法適用於圖1的記憶體測試系統100，以下即搭記憶體測試系統100中的各 項元件說明本發明實施例之記憶體測試方法的各個步驟。

在步驟S410中，在測試期間記憶體測試器110可產生資料選通訊號DQS並傳送至記憶體單元120。

在步驟S420中，在測試期間記憶體單元120可偵測資料選通訊號DQS的致能而由記憶體單元120輸出具備所儲存的測試資料DT的測試資料訊號DQT至記憶體測試器110。並且，記憶體測試器110可依據測試資料判斷記憶體單元120是否損壞。其中，上述步驟S410及S420的細節可參照圖1至圖3的實施例，在此則不再贅述。

綜上所述，本發明的記憶體測試系統及其測試方法，在進行記憶體測試時，記憶體單元可透過距離資料訊號通道較近的資料選通訊號來取代時脈訊號觸發產生有效的資料窗。藉此，可縮短記憶體單元內部的延遲時間，以減少受到PVT影響而相對增加的資料窗位移誤差。在不增加測試成本的情況下，順利地擷取有效資料，以完成記憶體測試。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧記憶體測試系統

110‧‧‧記憶體測試器

120‧‧‧記憶體單元

DQS‧‧‧資料選通訊號

DQT‧‧‧測試資料訊號

DQW‧‧‧寫入資料訊號

Claims (10)

1. 一種記憶體測試系統，包括：一記憶體測試器，在一測試期間產生一資料選通訊號；以及一記憶體單元，耦接該記憶體測試器，在該測試期間偵測該資料選通訊號的致能而輸出具備所儲存的一測試資料的一測試資料訊號至該記憶體測試器，該記憶體測試器依據該測試資料判斷該記憶體單元是否損壞。
2. 如申請專利範圍第1項所述之記憶體測試系統，其中該記憶體單元包括：一資料選通訊號通道，接收該資料選通訊號；一第一輸入緩衝器，耦接該資料選通訊號通道，暫存該資料選通訊號；一資料訊號通道，輸出該測試資料訊號；以及一先進先出暫存器，耦接該第一輸入緩衝器以及該資料訊號通道，在該測試期間接收該測試資料訊號，並偵測該第一輸入緩衝器所提供的該資料選通訊號是否致能，當該資料選通訊號致能時該先進先出暫存器傳送該測試資料訊號至該資料訊號通道，以輸出至該記憶體測試器。
3. 如申請專利範圍第2項所述之記憶體測試系統，其中該記憶體單元更包括：一時脈通道，接收一時脈訊號；一第二輸入緩衝器，耦接該時脈通道，暫存該時脈訊號； 一延遲控制器，耦接該第二輸入緩衝器以及該先進先出暫存器，調整該時脈訊號並提供至該先進先出暫存器，其中，在一讀取期間該先進先出暫存器接收具備一讀取資料的一讀取資料訊號，並且該先進先出暫存器依據該時脈訊號傳送該讀取資料訊號至該資料訊號通道。
4. 如申請專利範圍第1項所述之記憶體測試系統，其中該記憶體測試器輸出具備該測試資料的一寫入資料訊號至該記憶體單元以將該測試資料儲存至該記憶體單元。
5. 如申請專利範圍第1項所述之記憶體測試系統，其中該記憶體測試器包括：一比較器，判斷由該記憶體單元所取得的該測試資料是否與寫入該記憶體單元時相等，並據以判斷該記憶體單元是否損壞。
6. 一種記憶體測試方法，適用於由一電子裝置測試一記憶體單元，該方法包括下列步驟：在一測試期間產生一資料選通訊號並傳送至該記憶體單元；以及在該測試期間偵測該資料選通訊號的致能而由該記憶體單元輸出具備所儲存的一測試資料的一測試資料訊號，並依據該測試資料判斷該記憶體單元是否損壞。
7. 如申請專利範圍第6項所述之記憶體測試方法，其中該記憶體單元包括一資料選通訊號通道以及一資料訊號通道，且偵測該資料選通訊號的致能而由該記憶體單元輸出具備所儲存的該測 試資料的該測試資料訊號的步驟包括：在該測試期間偵測該資料選通訊號通道所接收的該資料選通訊號是否致能；以及當該資料選通訊號致能時傳送該測試資料訊號至該資料訊號通道。
8. 如申請專利範圍第7項所述之記憶體測試方法，其中該記憶體單元更包括一時脈通道，且該方法更包括：在一讀取期間依據該時脈通道所接收的一時脈訊號傳送具備一讀取資料的一讀取資料訊號至該資料訊號通道。
9. 如申請專利範圍第6項所述之記憶體測試方法，其中在產生該資料選通訊號並傳送至該記憶體單元的步驟之前包括：輸出具備該測試資料的一寫入資料訊號至該記憶體單元以將該測試資料儲存至該記憶體單元。
10. 如申請專利範圍第6項所述之記憶體測試方法，其中依據該測試資料判斷該記憶體單元是否損壞的步驟包括：判斷由該記憶體單元所取得的該測試資料是否與寫入該記憶體單元時相等，並據以判斷該記憶體單元是否損壞。