[go: up one dir, main page]

TW201618624A - 電鍍式電路板結構及其製造方法 - Google Patents

電鍍式電路板結構及其製造方法 Download PDF

Info

Publication number
TW201618624A
TW201618624A TW103138892A TW103138892A TW201618624A TW 201618624 A TW201618624 A TW 201618624A TW 103138892 A TW103138892 A TW 103138892A TW 103138892 A TW103138892 A TW 103138892A TW 201618624 A TW201618624 A TW 201618624A
Authority
TW
Taiwan
Prior art keywords
conductive layer
hole
circuit board
opening
board structure
Prior art date
Application number
TW103138892A
Other languages
English (en)
Other versions
TWI561133B (en
Inventor
李建成
Original Assignee
先豐通訊股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 先豐通訊股份有限公司 filed Critical 先豐通訊股份有限公司
Priority to TW103138892A priority Critical patent/TWI561133B/zh
Priority to DE102015118908.9A priority patent/DE102015118908A1/de
Publication of TW201618624A publication Critical patent/TW201618624A/zh
Application granted granted Critical
Publication of TWI561133B publication Critical patent/TWI561133B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種電鍍式電路板結構之製造方法,包括:提供一板材,板材包括基板及分別覆蓋於基板相反兩表面的第一導電層與第二導電層;第一導電層具有開孔,基板具有貫孔,貫孔孔徑小於開孔孔徑且經由開孔而連通於外,以使部分第二導電層經貫孔與開孔而裸露於外;形成第一遮罩層覆蓋於部分第一導電層,以裸露鄰近開孔的第一導電層部位;鄰近開孔的第一導電層部位定義為電鍍部位;於貫孔內進行電鍍,並於貫孔鍍滿後,鍍設於電鍍部位,以形成連接於第一與第二導電層的傳導體;去除第一遮罩層。此外,本發明另提供一種以上述方法製成的電鍍式電路板結構。

Description

電鍍式電路板結構及其製造方法
本發明是有關一種電路板結構及其製造方法,且特別是有關於一種電鍍式電路板結構及其製造方法。
目前常見的電子產品,例如手機與筆記型電腦,在微型化的趨勢下,整體的封裝模組堆疊密度越來越高。因此,電子產品的功能越來越多,而所消耗的功率也越來越大,以至於電子產品在運作時會產生很多熱能,從而增加電子產品的溫度。據此,為了減少電子產品因為溫度過高而致使電子產品的可靠度下降,通常於電路板內設計銅柱(或厚電路)作為電子元件的散熱路徑。
一般而言,以習知電鍍法製備散熱銅柱(或厚電路)時,大都是貫穿電路板的兩面銅層以形成一貫孔,接著再進行金屬化,以電鍍方式於貫孔之孔壁附著銅層。然而,在電鍍的過程中,金屬離子容易在貫孔的孔壁上形成瘤狀粒子的分佈,進而在累積形成多餘的銅瘤。
於是,本發明人有感上述缺失之可改善,乃特潛心研究並配合學理之運用,終於提出一種設計合理且有效改善上述缺失之本發明。
本發明實施例在於提供一種電鍍式電路板結構及其製造方法,用以有效地解決先前技術所可能產生的問題。
本發明實施例提供一種電鍍式電路板結構之製造方法,步驟包括:提供一板材,其中該板材包括一基板以及分別覆蓋於該板材相反兩表面的一第一導電層與一第二導電層;該第一導電層具有一開孔,該板材具有一貫孔,該貫孔孔徑小於該開孔孔徑且經由該開孔而連通於外,以使部分該第二導電層經該貫孔與該開孔而裸露於外;形成一第一遮罩層覆蓋於部分該第一導電層,以裸露鄰近該開孔的該第一導電層部位;其中,鄰近該開孔的該第一導電層部位定義為一電鍍部位;於該貫孔內進行電鍍,並於該貫孔鍍滿後,續而鍍設於該第一導電層的電鍍部位,以形成連接於該第一導電層與該第二導電層的一傳導體;以及去除該第一遮罩層。再者,本發明實施例另提供一種以上述電鍍式電路板結構之製造方法所製成的電鍍式電路板結構。
綜上所述,本發明實施例所提供的電鍍式電路板結構及其製造方法,透過第一遮罩層裸露鄰近開孔的第一導電層部位,藉以經由較為簡便流暢的製造流程,使得電鍍成形的傳導體能夠分別無間隙地連接於第一導電層與第二導電層。
為使能更進一步瞭解本發明之特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,但是此等說明與所附圖式僅係用來說明本發明,而非對本發明的權利範圍作任何的限制。
100‧‧‧電鍍式電路板結構
1‧‧‧板材
11‧‧‧基板
111‧‧‧第一表面
1111‧‧‧預留區域
112‧‧‧第二表面
113‧‧‧貫孔
12‧‧‧第一導電層
121‧‧‧開孔
122‧‧‧電鍍部位
13‧‧‧第二導電層
131‧‧‧第一線路
132‧‧‧第二線路
2‧‧‧傳導體
3‧‧‧第一遮罩層
31‧‧‧透孔
4‧‧‧第二遮罩層
圖1為本發明電鍍式電路板結構之製造方法中的步驟S110示意圖。
圖2為本發明電鍍式電路板結構之製造方法中的步驟S120示意圖。
圖3為本發明電鍍式電路板結構之製造方法中的步驟S130示意圖(一)。
圖4為本發明電鍍式電路板結構之製造方法中的步驟S130示意圖(二)。
圖5為本發明電鍍式電路板結構之製造方法中的步驟S140示意圖。
圖6為本發明電鍍式電路板結構之製造方法中的步驟S150示意圖。
圖7為本發明電鍍式電路板結構之製造方法中的步驟S160示意圖。
請參閱圖1至圖7,其為本發明的一實施例,需先說明的是,本實施例對應圖式所提及之相關數量與外型,僅用以具體地說明本發明的實施方式,以便於了解其內容,而非用以侷限本發明的權利範圍。
本實施例提供一種電鍍式電路板結構之製造方法,下述以步驟S110至步驟S160作為舉例說明之用,但並非限制僅能是該些步驟。而於說明每一步驟時,請參酌各個步驟所對應之圖式,並視需要一併參酌其他圖式。
步驟S110:請參閱圖1所示,提供板材1,其中,所述板材1包含有一基板11、一第一導電層12、及一第二導電層13。上述基板11具有位於相反側的一第一表面111與一第二表面112,所述第一導電層12大致完整地覆蓋於基板11的第一表面111上,而第二導電層13大致完整地覆蓋於基板11的第二表面112上。並且,所述第一導電層12與第二導電層13的厚度皆小於第一表面111與第二表面112之間的距離(亦即,第一導電層12或第二導電 層13的厚度小於基板11的厚度)。
更詳細地說,基板11通常是以預浸材料層(Preimpregnated Material)來形成,依照不同的增強材料來分,預浸材料層可以是玻璃纖維預浸材(Glass fiber prepreg)、碳纖維預浸材(Carbon fiber prepreg)、環氧樹脂(Epoxy resin)等材料。不過,基板11也可以是以軟板材料來形成,也就是說,基板11大部分是由聚脂材料(Polyester,PET)或者是聚醯亞胺樹脂(Polyimide,PI)所組成而沒有含玻璃纖維、碳纖維等。然而,本發明並不對基板11的材料加以限定。再者,所述第一導電層12以及第二導電層13是由金屬薄片形成,而金屬薄片例如是銅箔片,但不受限於此。
步驟S120:請參閱圖2所示,加工第一導電層12以成形一開孔121,進一步地說,可以藉由微影蝕刻的方式,去除部分第一導電層12以形成開孔121。據此,開孔121得以露出部分的基板11第一表面111。
步驟S130:請參閱圖3和圖4所示,其中,圖4為圖3的俯視示意圖。以一非化學蝕刻方式加工於基板11第一表面111自開孔121顯露於外的部位,以成形一貫孔113,並且上述貫孔113孔徑小於開孔121孔徑。換言之,於開孔121的位置,向基板11方向朝下形成上述貫孔113,以使貫孔113裸露出部分的第二導電層13。
再者,所述基板11第一表面111定義有一預留區域1111,而預留區域1111相當於位在所述開孔121的側壁與貫孔113的側壁之間。換言之,第一導電層12並未全面覆蓋基板11的第一表面111,預留區域1111定義為開孔121的側壁與貫孔113的側壁之間所相距的區域。
此外,上述的構造也可採用增層法製程來形成(圖略)。詳細而 言,先提供形成有第一金屬層12的基板11。接著,加工第一金屬層12以形成開孔121。之後,在基板11的第二表面112透過預先開孔的黏著層而與第二導電層13疊合,其中黏著層上的開孔孔徑大致與之後會形成的貫孔113孔徑相等。然後,進行高溫壓合,從而形成如圖2所示之板材1。
接著,形成一第一遮罩層3覆蓋於部分第一導電層12,亦即,第一遮罩層3未覆蓋鄰近於預留區域1111(或開孔121)的第一導電層12部位,上述未被第一遮罩層3覆蓋的第一導電層12部位定義為一電鍍部位122)。再者,形成第二遮罩層4完整覆蓋於第二導電層13。
具體來說,所述第一遮罩層3形成有連通貫孔113與開孔121的一透孔31,並且透孔31的孔徑大於開孔121的孔徑,以使基板11的預留區域1111及第一導電層12的電鍍部位122經透孔31而連通於外,而未受到第一遮罩層3的遮蔽。其中,所述第一遮罩層3以及第二遮罩層4可以是抗蝕刻乾膜(anti-etching dry film)、光阻(photo resist)、或者其他絕緣材料。再者,所述第一遮罩層3以及第二遮罩層4皆沒有覆蓋在貫孔113所裸露出的第二導電層13。
補充說明一點,所述開孔121、貫孔113、及透孔31於本實施例中是以圖4所示的方孔作為舉例之用,並且所述貫孔113、開孔121、及透孔31正投影於第二導電層13的輪廓,其中心大致重疊(參考圖4),但於實際應用時,並不局限於此。也就是說,開孔121、貫孔113及透孔31亦可形成圓孔或其他形狀。
步驟S140:請參閱圖5所示,透過第一遮罩層3與第二遮罩層4之遮蔽,以於貫孔113內進行電鍍,並於貫孔113鍍滿後,續而鍍設於第一導電層12的電鍍部位122,以形成一傳導體2。詳細而言,以電鍍方式,將銅金屬鍍滿基板11之貫孔113、第一 導電層12之開孔121、及第一遮罩層3之透孔31,據以形成實心的傳導體2。而於本實施例中,上述傳導體2於本步驟中形成之後,略突伸出該第一遮罩層3。
也就是說,所述傳導體2能完整覆蓋上述預留區域1111,以使傳導體2無間隙地連接於第一導電層12的電鍍部位122。一般而言,以習知電鍍法製備傳導體時,金屬離子(例如銅離子)容易堆積於鄰近第一導電層12的貫孔113孔壁,以致於貫孔113孔壁容易形成多餘的金屬瘤,例如銅瘤(copper nodule),從而降低產品良率。
然而,相較於習知電鍍技術而言,本實施例由於基板11設有預留區域1111,所以在電鍍製備傳導體2的過程中,貫孔113的孔壁不容易因金屬離子的堆積而形成金屬瘤。據此,得以透過電鍍以促使傳導體2完整地形成。此外,第二遮罩層4覆蓋於第二導電層13的外表面,主要用於防止金屬離子附著於第二導電層13之上。
步驟S150:請參閱圖6所示,去除第一遮罩層3以及第二遮罩層4。由於第一遮罩層3以及第二遮罩層4可以是抗蝕刻乾膜(anti-etching dry film)或者光阻(photo resist),所以可以透過含氫氧化鈉的水溶液而去除。接著,可以進行後續的蝕刻線路製程,以蝕刻第二導電層13從而形成第一線路131以及第二線路132。不過,本發明並不對蝕刻線路製程加以限制。
步驟S160:請參閱圖7所示,對傳導體2進行一磨刷處理。具體而言,可以透過砂帶研磨機將傳導體2的頂端磨整,從而形成頂面平整的傳導體2。進一步地說,傳導體2的頂端經磨整而與第一導電層12的表面大致呈共平面。
補充說明一點,本實施例所述之各個步驟,在合理的情況下是能將步驟之順序加以調整,換言之,本實施例並不以上述的步驟順序為限。再者,本實施例提供一種經由上述步驟所製造形成的電鍍式電路板結構100。
[本發明實施例的可能效果]
綜上所述,本發明實施例所提供的電鍍式電路板結構及其製造方法,透過第一遮罩層裸露鄰近開孔的第一導電層部位,藉以經由較為簡便流暢的製造流程,使得電鍍成形的傳導體能夠分別無間隙地連接於第一導電層與第二導電層。
再者,基板第一表面於開孔的側壁與貫孔的側壁之間設有預留區域,藉以在電鍍製備傳導體的過程中,貫孔的孔壁較不易因金屬離子的堆積而形成金屬瘤,據以透過電鍍以促使傳導體完整地形成。另,經由磨整傳導體以使其與第一導電層大致呈共平面之後,電鍍式電路板結構於外觀上將與一般電路板結構類似。
以上所述僅為本發明之較佳可行實施例,其並非用以侷限本發明之專利範圍,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
1‧‧‧板材
11‧‧‧基板
111‧‧‧第一表面
1111‧‧‧預留區域
112‧‧‧第二表面
113‧‧‧貫孔
12‧‧‧第一導電層
121‧‧‧開孔
122‧‧‧電鍍部位
13‧‧‧第二導電層
3‧‧‧第一遮罩層
31‧‧‧透孔
4‧‧‧第二遮罩層

Claims (10)

  1. 一種電鍍式電路板結構之製造方法,包括:提供一板材,其中該板材包括一基板以及分別覆蓋於該基板相反兩表面的一第一導電層與一第二導電層;該第一導電層具有一開孔,該基板具有一貫孔,該貫孔孔徑小於該開孔孔徑且經由該開孔而連通於外,以使部分該第二導電層經該貫孔與該開孔而裸露於外;形成一第一遮罩層覆蓋於部分該第一導電層,以裸露鄰近該開孔的該第一導電層部位;其中,鄰近該開孔的該第一導電層部位定義為一電鍍部位;於該貫孔內進行電鍍,並於該貫孔鍍滿後,續而鍍設於該第一導電層的電鍍部位,以形成連接於該第一導電層與該第二導電層的一傳導體;以及去除該第一遮罩層。
  2. 如請求項1所述之電鍍式電路板結構之製造方法,其中,於去除該第一遮罩層之後,磨整該傳導體以使其與該第一導電層大致呈共平面。
  3. 如請求項1所述之電鍍式電路板結構之製造方法,其更包括形成一第二遮罩層覆蓋於該第二導電層,並於去除該第一遮罩層的步驟中一併去除該第二遮罩層。
  4. 如請求項1所述之電鍍式電路板結構之製造方法,其中,於電鍍形成該傳導體的步驟中,透過電鍍以使該傳導體無間隙地連接於該第一導電層的電鍍部位。
  5. 如請求項1所述之電鍍式電路板結構之製造方法,其中,於形成該第一遮罩層的步驟中,該第一遮罩層形成有連通該貫孔與該開孔的一透孔,且該透孔的孔徑大於該開孔的孔徑,以使該第一導電層的電鍍部位經由該透孔而連通於外。
  6. 如請求項5所述之電鍍式電路板結構之製造方法,其中,於電 鍍形成該傳導體的步驟中,鍍滿該基板之貫孔、該第一導電層之開孔、及該第一遮罩層之透孔,據以形成實心的該傳導體。
  7. 如請求項6所述之電鍍式電路板結構之製造方法,其中,於電鍍形成該傳導體之後,該傳導體突伸出該第一遮罩層。
  8. 如請求項7所述之電鍍式電路板結構之製造方法,其中,於去除該第一遮罩層之後,磨整該傳導體以使其與該第一導電層大致呈共平面。
  9. 如請求項6所述之電鍍式電路板結構之製造方法,其中,該貫孔、該開孔、及該透孔正投影於該第二導電層的輪廓,其中心大致重疊。
  10. 一種以請求項1所述之電鍍式電路板結構之製造方法所製成的電鍍式電路板結構。
TW103138892A 2014-11-10 2014-11-10 Circuit board with electroplated type and manufacturing method thereof TWI561133B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103138892A TWI561133B (en) 2014-11-10 2014-11-10 Circuit board with electroplated type and manufacturing method thereof
DE102015118908.9A DE102015118908A1 (de) 2014-11-10 2015-11-04 Galvanisierte Platine und Herstellungsverfahren dafür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103138892A TWI561133B (en) 2014-11-10 2014-11-10 Circuit board with electroplated type and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201618624A true TW201618624A (zh) 2016-05-16
TWI561133B TWI561133B (en) 2016-12-01

Family

ID=55803065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138892A TWI561133B (en) 2014-11-10 2014-11-10 Circuit board with electroplated type and manufacturing method thereof

Country Status (2)

Country Link
DE (1) DE102015118908A1 (zh)
TW (1) TWI561133B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626870B (zh) * 2016-12-05 2018-06-11 中華精測科技股份有限公司 垂直連接介面結構、具該結構的電路板及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116356394A (zh) * 2021-12-27 2023-06-30 北京小米移动软件有限公司 导电针的电镀方法、导电针、电子设备以及料带

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201004526A (en) * 2008-07-02 2010-01-16 Subtron Technology Co Ltd Fabricating process for circuit board
CN101847586B (zh) * 2010-03-19 2012-08-22 威盛电子股份有限公司 线路基板工艺及线路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626870B (zh) * 2016-12-05 2018-06-11 中華精測科技股份有限公司 垂直連接介面結構、具該結構的電路板及其製造方法
CN108156754A (zh) * 2016-12-05 2018-06-12 中华精测科技股份有限公司 垂直连接接口结构、具所述结构的电路板及其制造方法

Also Published As

Publication number Publication date
DE102015118908A1 (de) 2016-05-12
TWI561133B (en) 2016-12-01

Similar Documents

Publication Publication Date Title
CN103533766B (zh) 电路板的制作方法以及该方法制得的电路板
CN104241231B (zh) 芯片封装基板的制作方法
US20130161079A1 (en) Multi-layer wiring substrate and manufacturing method thereof
US20150101857A1 (en) Printed circuit board and method for manufacturing the same
CN102196668B (zh) 电路板制作方法
CN103841762B (zh) 一种pcb板的制作方法及一种pcb板
TW201446084A (zh) 電路板及其製作方法
TW201720259A (zh) 柔性電路板及其製作方法
TW201328463A (zh) 嵌入電子元件之印刷電路板及其製造方法
CN108257875A (zh) 芯片封装基板、芯片封装结构及二者的制作方法
TW201618624A (zh) 電鍍式電路板結構及其製造方法
CN104183911A (zh) 天线的制作方法
TWI462660B (zh) 電路板及其製作方法
TWI606763B (zh) 電路板及其製作方法
US20180315714A1 (en) Chip package structure and manufacturing method thereof
US9271387B2 (en) Circuit board structure manufacturing method
TW201742213A (zh) 電路板及其製作方法
CN106211632B (zh) 电路板的填孔方法及其所制成的电路板
CN104302092B (zh) 电路板结构及其制造方法
TWI735019B (zh) 電路板以及電路板的製備方法
TWI603661B (zh) 電路板之填孔方法及其所製成的電路板
CN105682336A (zh) 电镀式电路板结构及其制造方法
CN212259431U (zh) 一种抗电磁干扰柔性电路板结构
TWI608765B (zh) 電路板及其製作方法
TWI474766B (zh) 電路板結構的製造方法