TW201618603A - 安裝塊及整合此安裝塊之安裝總成 - Google Patents

Abstract

本發明提供一種安裝塊，該安裝塊具有用於在其上按容許縮減互連晶片與印刷電路板(PCB)及/或其他IC晶片之接合線之長度的高度來安裝一或多個IC晶片及PCB之一多層上表面。至少部分基於該PCB之已知高度及該等IC晶片中之至少一者之已知高度來預選擇該多層表面之該等層之間的距離，使得當該晶片及該PCB經安裝於該安裝塊上時，該PCB之電接觸墊與該IC晶片上之電接觸墊之間的距離非常小，從而容許使該等接合線之該等長度保持非常短。

Description

安裝塊及整合此安裝塊之安裝總成

本發明係關於用於電路板或IC晶片之安裝配置。

一平行光學通信模組係具有多個發射(Tx)通道、多個接收(Rx)通道或兩者之一模組。一平行光學收發器模組係具有分別在收發器之Tx部分中之多個Tx通道及在Rx部分中之多個Rx通道之一光學通信模組。一平行光學發射器模組係具有多個Tx通道而不具有Rx通道之一光學通信模組。一平行光學接收器模組係具有多個Rx通道而不具有Tx通道之一光學通信模組。

一平行光學通信模組之Tx部分包括用於產生調變光學信號之組件，調變光學信號接著在多個光纖上傳輸。Tx部分包含一雷射驅動器電路及複數個雷射二極體。雷射驅動器電路將電信號輸出至雷射二極體以調變其等。當調變雷射二極體時，其等輸出具有對應於邏輯1及邏輯0之功率位準之光學信號。收發器模組之一光學件系統將雷射二極體產生之光學信號聚焦至固持於嵌合收發器模組之一連接器內之各自傳輸光纖之端部中。

一平行光學通信模組之Rx部分包含複數個接收光電二極體，其等接收自固持於連接器中之各自接收光纖之端部輸出之傳入光學信號。收發器模組之光學件系統將自接收光纖之端部輸出之光聚焦至各 自接收光電二極體上。接收光電二極體將傳入光學信號轉換為電類比信號。一電偵測電路(諸如一跨阻抗放大器(TIA))接收由接收光電二極體產生之電信號且輸出相對應經放大電信號，在Rx部分中處理此等信號以復原資料。

一平行光學通信模組之一中平面安裝組態係模組經安裝於一主機印刷電路板(PCB)之表面上之安裝組態。模組包含一電子次總成(ESA)，電子次總成包含安裝於其上之PCB及積體電路(IC)晶片(例如，雷射二極體晶片、光電二極體晶片、雷射二極體驅動器晶片、接收器晶片及控制器晶片)。所有此等晶片通常直接安裝於PCB之上表面上。此將所有晶片放置於相同平面中(即，由PCB之上表面界定之平面)。晶片之一些或所有可經安裝於用於消散熱量之形成於或嵌入PCB之上表面中之金屬熱量擴散器或熱通孔上。接合線用於將晶片之電接觸墊電連接至PCB之電接觸墊。

憑藉傳統安裝方法，晶片之高度通常對接合線之長度施加下限，此係因為晶片之接觸墊通常安置於晶片之頂部表面上。晶片之高度係由晶片之半導體處理及處置限制所支配。為了最佳之信號完整性，接合線應儘可能短。較長之接合線可導致非所要效應，諸如相鄰接合線之間的串擾、歸因於與接合線相關聯之路徑損失之能量消散及由相鄰接合線之間的電感耦合造成之相對大之信號路徑電感係數。此等非所要效應可降低信號完整性。

期望提供移除由晶片高度對接合線長度施加之下限之一安裝解決方案。移除由晶片高度對接合線長度施加之下限將容許縮減接合線之長度，此將容許避免藉由長接合線造成之非所要效應。

本發明係關於一安裝塊及整合該安裝塊之一安裝總成。該安裝塊包括一底部表面及一多層安裝表面。該多層安裝表面包括N個安裝 表面，其中N係大於或等於2之一正整數。該N個安裝表面包含至少一第一層安裝表面及一第二層安裝表面。該底部表面藉由該安裝塊之第一側壁連接至該第一層安裝表面。該第一層安裝表面藉由該安裝塊之第二側壁連接至該第二層安裝表面。該第一層安裝表面在大體上法向於該第一層安裝表面及該底部表面之一方向上與該底部表面相距一第一距離d1。該第二層安裝表面在大體上法向於該第一層安裝表面及該第二層安裝表面之一方向上與該第一層安裝表面相距一第二距離d2。分別預選擇該第一距離d1及該第二距離d2，使得當一電路板經安裝於該第一層安裝表面上且一第一IC晶片經安裝於該第二層安裝表面上時，該第一IC晶片之一頂部表面在大體上法向於該等頂部表面之一方向上與該電路板之一頂部表面相距一第一預選擇距離。

該安裝總成包括具有包括N個表面之一多層安裝表面之該安裝塊、安裝於該N個安裝表面之該第一層安裝表面上之一電路板及安裝於該N個安裝表面之該第二層安裝表面上之一第一IC晶片，其中N係等於或大於2之一正整數。分別預選擇該第一距離d1及該第二距離d2，使得該第一IC晶片之一頂部表面在大體上法向於該等頂部表面之一方向上與該電路板之一頂部表面相距一第一預選擇距離。

藉由選擇d1及d2之適當值，預選擇在該電路板之該等頂部表面與該第一IC晶片之間的該距離以縮減該等互連接合線之該等長度。

自下列詳細描述、圖式及申請專利範圍將瞭解本發明之此等及其他特徵及優勢。

1‧‧‧安裝塊

2‧‧‧第一層安裝表面

2a‧‧‧側壁

2b‧‧‧側壁

2c‧‧‧側壁

3‧‧‧第二層安裝表面

4‧‧‧第三層安裝表面

4a‧‧‧側壁

4b‧‧‧側壁

4c‧‧‧側壁

5‧‧‧底部表面

6‧‧‧部分

6a‧‧‧側壁

6b‧‧‧側壁

6c‧‧‧側壁

10‧‧‧PCB

10’‧‧‧PCB

11‧‧‧晶片

12‧‧‧晶片

13‧‧‧光電二極體陣列晶片/晶片

14‧‧‧雷射二極體陣列晶片/晶片

15‧‧‧晶片

16‧‧‧開口

16a‧‧‧內側壁

16b‧‧‧內側壁

16c‧‧‧內側壁

20‧‧‧ESA

21‧‧‧接合線

22‧‧‧電接觸墊

23‧‧‧電接觸墊

24‧‧‧接合線

25‧‧‧電接觸墊

26‧‧‧電接觸墊

31‧‧‧電接合線

32‧‧‧電接觸墊

33‧‧‧電接觸墊

35‧‧‧接合線

36‧‧‧電接觸墊

37‧‧‧接觸墊

41‧‧‧槽

42‧‧‧平坦區域

44‧‧‧導電跡線

45‧‧‧接合線

46‧‧‧電接觸墊

47‧‧‧表面

50‧‧‧金屬電鍍材料

d1‧‧‧第一距離

d2‧‧‧第二距離

d3‧‧‧第三距離

H1‧‧‧高度

H2‧‧‧高度

X‧‧‧座標軸

Y‧‧‧座標軸

+Z‧‧‧座標軸

圖1繪示根據一繪示性實施例之安裝塊之一透視圖。

圖2繪示一ESA之一透視圖，其包含在圖1中展示之安裝塊、安裝於安裝塊上之一PCB及安裝於安裝塊上之各種晶片。

圖3繪示在圖2中展示之ESA之一側平面圖，其展示PCB之頂部表 面與ESA之一些晶片之相對高度且展示互連其等之接合線。

圖4繪示可用於在圖2及圖3中展示之ESA中之根據一繪示性實施例之一PCB之一俯視透視圖。

圖5繪示可用於在圖2及圖3中展示之ESA中之根據另一繪示性實施例之一PCB之一俯視透視圖。

根據本發明，提供一種安裝塊，其具有用於按容許縮減將晶片與一PCB及/或與其他晶片互連之接合線之長度的不同高度來安裝晶片及PCB之一多層安裝表面。至少部分基於PCB之已知高度及晶片中之至少一者之已知高度來預選擇多層表面之層之間的距離，使得當晶片經安裝於安裝塊上時，經安置於PCB上之電接觸墊與經安置於晶片上之電接觸墊之間的距離非常小。縮減此距離繼而容許使接合線之長度保持非常短。

根據一繪示性實施例，多層安裝表面包含至少一第一層安裝表面(其與安裝塊之一底部表面相距一第一距離d1)，及一第二層安裝表面(其與第一層安裝表面相距一第二距離d2)。預選擇第二距離d2以等於或約等於PCB之高度與ESA之至少一第一晶片之高度的總和。PCB之底部表面與安裝塊之第一層安裝表面接觸且具有經形成於其中之一開口，安裝塊之一部分行進穿過該開口，安裝塊之該部分在第一層安裝表面上方且包含第二層安裝表面。在開口處之安裝塊的橫截面與穿過剖面部分之安裝塊之部分的橫截面形狀互補，使得界定開口之PCB的側壁與在第一層安裝表面與第二層安裝表面之間延伸之安裝塊的側壁接觸。

ESA之第一晶片係安裝於第二層安裝表面上。歸因於第二距離d2等於或約等於PCB之高度與第一晶片之高度的總和，PCB之頂部表面(PCB之電接觸墊經安置於其上)係處於與第一晶片之頂部表面(第一晶 片之電接觸墊經安置於其上)相同的高度。第一晶片之接觸墊經安置成沿第一晶片之頂部表面之一周邊。PCB之接觸墊經安置成圍繞PCB中之開口之一周邊。第一晶片之頂部表面與PCB之頂部表面的相對定位容許用以將PCB之接觸墊與第一晶片之接觸墊連接的接合線保持非常短。

一般言之，安裝塊操作以相對於PCB之頂部表面降低第一晶片之頂部表面而使該等表面更靠近彼此，此容許縮減互連接合線的長度。修改PCB以達成完成此等目標所要之相對表面高度係不切實際的。藉由為此目的而使用安裝塊，可提供若干不同表面高度以能夠針對各組接合線(包含用於高速信號路徑及接地回路的接合線)來最佳化接合線長度。藉由以此方式來針對高速信號路徑及接地回路縮短接合線，提供對各單元雙倍縮減接合線長度之一總體信號路徑改良。另外，安裝塊亦用於為晶片對晶片接合線互連提供所有此等相同優勢。

另外，根據一繪示性實施例，安裝塊係由具有一高導熱率之一材料(諸如銅)製成。由此一材料製成安裝塊容許安裝塊充當一熱量擴散器，以用於將熱量擴散遠離ESA之組件且消散熱量，其幫助確保ESA之晶片在可接受溫度範圍內操作。藉由縮減接合線長度且藉由改良熱量消散達成之優勢組合有助於確保光學通信模組之良好的信號完整性及良好的總體效能。現將參考圖描述整合安裝塊之一光學通信模組之安裝塊及使用安裝塊之一方法之繪示性實施例，其中相似元件符號指示相似之特徵、元件或組件。應注意，圖中之特徵、元件或組件不必按比例繪製。

圖1繪示根據一繪示性實施例之安裝塊1之一透視圖。根據此實施例，安裝塊1之多層安裝表面係由三個安裝表面(即，一第一層安裝表面2、一第二層安裝表面3及一第三層安裝表面4)組成。第一層安裝表面2係在安裝塊1之一底部表面5上方與之相距一第一距離d1。第二 層安裝表面3係在第一層安裝表面2上方與之相距一第二距離d2。如上文指示，預選擇第二距離d2以等於或約等於PCB(未展示)之高度與至少一第一晶片(未展示)之高度之總和，如將在下文參考圖2更詳細描述。根據此實施例，第三層安裝表面4係在第二層安裝表面3下方與之相距一第三距離d3。

在第一層安裝表面2上方延伸且包含第二層安裝表面3之安裝塊1的部分6具有在第一層安裝表面2與第二層安裝表面3之間延伸的側壁6a、6b及6c。安裝塊1具有在第二層安裝表面3與第三層安裝表面4之間延伸的側壁4a、4b及4c。安裝塊1具有在第一層安裝表面2與底部表面5之間延伸的側壁2a、2b及2c。根據此繪示性實施例，表面2至5平行於彼此，且鋪置於一X、Y、Z笛卡兒座標系統之各自X-Y平面中。為討論之目的，將假定安裝塊1之底部表面5鋪置其中之X-Y平面具有一Z座標值0。因此，所有其他安裝表面2、3及4鋪置於具有大於0之正Z座標值的X-Y平面中。第一層安裝表面2在+Z方向上處於底部表面5上方，第二層安裝表面3在+Z方向上處於第一層安裝表面2上方，且第三層安裝表面4在+Z方向上處於第一層安裝表面2上方，且在+Z方向上處於第二層安裝表面3下方。

為易於繪示及討論，安裝塊1經展示為僅具有三個安裝表面2、3及4，儘管其可具有任何數量(在自2至N之範圍中)之安裝表面，其中N係大於2之一正整數。又，儘管所有安裝表面2至4經描繪為平行於彼此，但此係通常而非必然是此情況。安裝塊1通常係一模製、印模或壓印單零件。雖然較容易藉由此等程序來形成平行表面，但亦可藉由此等程序來形成成角度表面與彎曲表面。

圖2繪示一ESA 20之一透視圖，ESA 20包含在圖1中展示之安裝塊1、經安裝於安裝塊1上之一PCB 10，及經安裝於安裝塊1上之各種晶片11至15。PCB 10經安裝於安裝塊1之第一層安裝表面2上。晶片11 至13經安裝於安裝塊1之第二層安裝表面3上。晶片14至15經安裝於安裝塊1之第三層安裝表面4上。PCB 10具有經形成於其中之一開口16。圖4及圖5繪示根據繪示性實施例之PCB 10之俯視透視圖，其等兩者具有經形成於其中之開口16。根據此等繪示性實施例，開口16係一U形開口。在圖4及圖5中展示之實施例描繪經安置於界定開口16之內表面上之材料及特徵的兩個不同替代組態，如將在下文參考圖4及圖5描述。

晶片11至15可分別係(例如)一雷射二極體驅動器IC晶片、一接收器IC晶片、一光電二極體陣列晶片、一雷射二極體陣列晶片及一監測器光電二極體陣列晶片。雷射二極體陣列晶片14通常係一垂直腔表面發射雷射二極體(VCSEL)陣列晶片。光電二極體陣列晶片13及監測器光電二極體陣列晶片15通常分別係P-純質-N二極體陣列晶片。關於經安裝於安裝塊1上之晶片的類型不限制本發明。

PCB 10中之開口16的形狀及大小大體上與穿過開口16之安裝塊1的部分6互補，使得安裝塊1之部分6的側壁6a、6b及6c(圖1)分別接近於開口16的內側壁16a、16b及16c(圖2)。安裝塊1之部分6的側壁6a、6b及6c(圖1)通常分別與內側壁16a、16b及16c(圖2)接觸，其原因將在下文中參考圖4及圖5描述。

導電接合線21在其等之第一端部處連接至安置於晶片11及12之頂部表面上之電接觸墊22且在其等之第二端部處連接至安置於PCB10之上表面上之電接觸墊23。晶片11及12之接觸墊22經安置於晶片11及12之頂部表面上靠近晶片11及12之邊緣。PCB 10之接觸墊23經安置於PCB 10之頂部表面上靠近開口16之邊緣。分別將此等接觸墊22定位靠近晶片11及12之邊緣及將此等接觸墊23定位靠近開口16之邊緣確保墊22在X及Y維中接近於各自墊23。

PCB 10之頂部表面及晶片11及12之頂部表面大約處於相同X-Y平 面中，但晶片11及12之頂部表面鋪置於其中之X-Y平面係在PCB 10之頂部表面鋪置於其中之X-Y平面上方(即，在+Z方向上)。在下文中將參考圖3描述此等平面在Z方向上之偏移之原因。為易於討論，假定晶片11及12之頂部表面鋪置於相同X-Y平面中，儘管非必然是此情況。在Z維中PCB 10之頂部表面與晶片11及12之頂部表面之接近及在X及Y維中晶片11及12之接觸墊22與PCB 10之各自接觸墊23之接近能夠使接合線21之長度保持非常短。

藉由至少部分基於PCB 10之高度H1(圖2)及安裝於第二層安裝表面3上之晶片11及12之任一者之高度H2(圖2)選擇距離d2(圖1)之一值，達成在Z維中PCB 10之頂部表面與晶片11及12之頂部表面之接近。換言之，當製成安裝塊1時，第一層安裝表面2與第二層安裝表面3之間的距離d2經製成約等於(但略大於)H1與H2之間的距離。此確保晶片11及12之頂部表面將在+Z方向上高於PCB 10之頂部表面達一非常小之量。將在下文中參考圖3解釋在+Z方向上之此偏移之原因。

根據此繪示性實施例，晶片13之高度(圖2)約等於(但略大於)晶片12之高度(圖2)，使得在Z維中不需要在此等晶片之頂部表面之間的額外偏移。為此原因，晶片12及13之兩者經安裝於第二層安裝表面3上。電接合線24之第一端部經連接至晶片13之電接觸墊25，且電接合線24之第二端部經連接至安置於晶片12之上表面上之電接觸墊26。

第三層安裝表面4係在第二層安裝表面3上方與之相距一距離d3(圖1)。換言之，第三層安裝表面4具有小於第二層安裝表面3之Z座標值之一Z座標值。此Z偏移之目的係在Z維中相對於晶片11降低晶片15，使得晶片11之頂部表面在Z維中略高於晶片15之頂部表面。在此繪示性實施例中，假定晶片15之一高度H3遠遠大於晶片11之高度H2，使得將晶片11及15安裝於相同安裝表面(例如，第二層表面3)上將導致互連之接合線過長。為在Z維中將定位晶片15之頂部表面定位 略低於在晶片11之頂部表面，預選擇第三層安裝表面4與第二層安裝表面3之間的距離d3(圖1)以約等於(但略大於)H3與H2之間的差。使用彼此隔開距離d3之第二層安裝表面3及第三層安裝表面4製成安裝塊1以達成晶片11及15之頂部表面之間的Z維中之正確偏移。

電接合線31之第一端部經連接至晶片15之電接觸墊32且電接合線31之第二端部經連接至安置於晶片11之上表面上之電接觸墊33。藉由分別將晶片11安裝於第二層安裝表面3上且將晶片15安裝於第三層安裝表面4上達成之Z維中之偏移容許使接合線31之長度保持極短。

晶片11及14之高度係使得晶片14安裝於第三層安裝表面4上而將晶片14之頂部表面放置在Z維中略高於在晶片11之頂部表面，此能夠使互連晶片11及14之接合線35保持非常短。電接合線35之第一端部經連接至晶片14之電接觸墊36且電接合線35之第二端部經連接至晶片11之接觸墊37。

圖3繪示在圖2中展示之ESA 20之一側平面圖，其展示PCB 10、晶片12及晶片13之頂部表面之相對高度且互連其等之接合線。在側平面圖中，可見分別隨著接合線24自較高之晶片13之頂部表面延伸至較低之晶片12之頂部表面及接合線21自較高之晶片12之頂部表面延伸至較低之PCB 10之頂部表面，接合線24及21分別向下成角度。在向下旋轉且成角度分別朝向晶片12之頂部表面及PCB 10之頂部表面之前，接合線24及21指向向上分別法向於晶片13之頂部表面及晶片12之頂部表面。接合線21及24之此形狀係歸因於形成接合線之程序。憑藉典型線接合程序，在接合線在一個端部處附接至一接觸墊後，接合線向上拉伸，隨後該線向下成角度且在其對立端部處附接至另一接觸墊。此程序給予接合線圖3中所描繪之形狀。

歸因於當其等形成時具有此形狀之接合線，晶片之頂部表面(在其上首先附接接合線之端部)需要略高於晶片或PCB之頂部表面(在其 上附接接合線之對立端部)。為此原因，至少部分基於晶片11至15之高度及PCB 10之高度，安裝塊1之安裝表面2、3及4相對於彼此定位。此確保，當晶片11至15及PCB 10安裝於安裝塊1上時，晶片11至15及PCB 10之頂部表面在Z維中偏移促進線接合程序且容許使接合線長度保持非常短之量。

應注意，若使用不藉由含有處於不同Z座標之接觸墊之表面促進之一線接合程序，則不需要選擇安裝表面2、3及4之相對位置以使晶片11至15之頂部表面及PCB 10之頂部表面在Z維中與彼此偏移。一般言之，考慮線接合程序而預選擇安裝表面2、3及4之相對定位，使得當晶片11至15及PCB 10安裝於安裝塊1上時，晶片11至15之頂部表面及PCB 10之頂部表面具有促進線接合程序且容許使接合線長度保持非常短之Z座標。Z座標可相同或不同。

圖4繪示在圖2及圖3中展示之根據一繪示性實施例之PCB 10之一俯視透視圖。根據此實施例，PCB 10中之U形開口16藉由在PCB 10之內側壁16a至16c中形成剖面區域(或槽)41而構成堡狀。藉由內側壁16a至16c上之平坦區域42使槽41分離。槽41及平坦區域42之序列形成沿U形開口之內側壁16a至16c之一堡狀部。當PCB 10安裝於安裝塊1上時，平坦區域42毗鄰在U形開口16內穿過之安裝塊1之部分6之側壁6a至6c(圖1)。

槽41內襯有一導電材料(諸如金)且使用一導電環氧樹脂(未展示)充填。環氧樹脂與槽41之導電內襯接觸且與安裝塊1之部分6之側壁6a至6c接觸。具有內襯之槽41之各者藉由一導電跡線44連接至安置於PCB 10之頂部表面上之接觸墊23之一者。由各自接觸墊23、各自跡線44、各自內襯槽41、安置於各自內襯槽41中之各自導電環氧樹脂及環氧樹脂與安裝塊1之部分6之側壁6a、6b或6c之間的各自接觸點組成之電路徑構成各自電接地回路路徑。在圖4中可見此等電接地回路路 徑之各者非常短，此有助於改良信號完整性。另外，由於在安裝塊1之部分6之側壁6a至6c(圖1)與形成於PCB 10中之U形開口16之側壁16a至16c之間的相對大介面，故可達成此等接地回路路徑之多者，此進一步改良信號完整性。此等接地回路路徑之一替代例係形成將在PCB 10之頂部表面上之電接觸墊46(圖2)與安裝塊1之一表面47(圖2)互連之接合線45(圖2)之此等接地回路路徑。

圖5繪示可與ESA 20一起使用之根據另一繪示性實施例之一PCB 10’之一俯視透視圖。根據此實施例，PCB 10之U形開口16經電鍍有一金屬電鍍材料50，例如，諸如金。導電跡線44將安置於PCB 10之頂部表面上之一些接觸墊23與金屬電鍍材料50互連。金屬電鍍材料50與安裝塊1之部分6之側壁6a至6c連續接觸，從而完成自接觸墊23、越過各自跡線44、穿過金屬電鍍材料50且至安裝塊1之側壁6a、6b或6c中之接地回路路徑。如在圖4中，此等接地回路路徑之各者非常短，此有助於改良信號完整性。另外，由於在安裝塊1之部分6之側壁6a至6c(圖1)與金屬電鍍材料50之間的相對大介面，故可達成大量此等接地回路路徑，此進一步改良信號完整性。

如上文指示，安裝塊1之另一優勢在於，由於安裝塊1通常完全或至少部分由一金屬材料製成，故安裝塊1可充當一散熱器或熱量擴散裝置以用於擴散且消散由安裝於其上之晶片產生之熱量。為滿足VCSEL之可靠性要求，嚴格控制基板(VCSEL安裝於其上)之溫度。隨著資料率增大且封包大小縮減，有效消散由通常安裝靠近於VCSEL或VCSEL陣列之IC產生之熱量變得愈加困難。以往，熱通孔及大型銅接地平面用於冷卻VCSEL，但此等解決方案已證明對於較高資料率及增大數量之通道並非足夠有效。

提供更有效熱量消散解決方案之嘗試包含將晶片安裝於充當一熱量擴散器之一金屬塊之頂部表面上。然而，此等頂部安裝式熱量擴 散器解決方案引入若干限制，其等包含藉由延長線接合長度而限制對線接合墊之接取且降低信號完整性。使塊更厚以便消散更多熱量導致增大晶片之頂部表面與PCB之頂部表面之間的距離，此增大接合線長度且降低信號完整性。又，增大此距離使線接合夾頭更難以完成線接合程序，此係歸因於對於PCB之接觸墊之接取更受限制。

因為安裝塊1之厚度不影響晶片之接觸墊與PCB之接觸墊之間的距離，故安裝塊1可經製成足夠厚以實現熱量消散目標而不增大接合線長度且不使線接合夾頭更難以接取接觸墊。另外，安裝塊1之基底(即，在底部表面5與第一層安裝表面2之間的部分)及部分6(圖1)可用於擴散且消散熱量。憑藉安裝於PCB之頂部上之已知熱量擴散器，熱量擴散器之基底中之開口係必要的，以便製成晶片之接觸墊與PCB之接觸墊之間的接合線互連。

相比而言，在圖1至圖3中展示之安裝塊1之繪示性實施例中，藉由晶片11至15產生之熱量向下傳遞至安裝塊1之部分6中且接著傳遞至安裝塊1之基底(其中熱量擴散開且經消散)中。類似地，藉由安裝於PCB 10上之組件(未展示)產生之熱量傳遞至安裝塊1之基底(其中熱量擴散開且經消散)中。因此，整個安裝塊1(包含PCB 10下方之基底部分)可用於擴散開且消散熱量，此導致改良之熱效能。

又，憑藉安裝於PCB之頂部上之已知熱量擴散器，存在熱量擴散器電短路PCB之跡線且增大跡線之電容之一風險。由於PCB 10經安裝於安裝塊1上(反之不然)，故消除電短路及增大之電容之風險。

應注意，安裝塊1之組態及PCB 10、10’之組態可不同於在圖中展示及在上文描述之組態。舉例而言，其他實施例可整合不具有一U形開口16之一PCB。U形開口16係使PCB之接觸墊與晶片之接觸墊接近之一個方式，但可存在實現此之其他方式，如熟習此項技術者鑒於本文提供之描述而理解。安裝塊1可具有任何數量之層(大於或等於2)， 且層可藉由以便使晶片之接觸墊與PCB及/或其他晶片之接觸墊彼此接近所需之任何距離分離。亦應注意，儘管已相對於用於一光學通信模組中而描述安裝塊之實施例，但安裝塊係良好適用於與任何安裝總成(其中接合線用於實現晶片對PCB及/或晶片對晶片互連)一起使用。

上文描述之繪示性實施例僅係旨在示範本發明之原理及概念之實例。可對所描述之實施例做出許多修改，而仍達成本發明之目標。所有此等修改係在本發明之範疇內。

1‧‧‧安裝塊

2‧‧‧第一層安裝表面

2a‧‧‧側壁

2b‧‧‧側壁

2c‧‧‧側壁

3‧‧‧第二層安裝表面

4‧‧‧第三層安裝表面

4a‧‧‧側壁

4b‧‧‧側壁

4c‧‧‧側壁

5‧‧‧底部表面

6‧‧‧部分

6a‧‧‧側壁

6b‧‧‧側壁

6c‧‧‧側壁

d1‧‧‧第一距離

d2‧‧‧第二距離

d3‧‧‧第三距離

X‧‧‧座標軸

Y‧‧‧座標軸

+Z‧‧‧座標軸

Claims (31)

1. 一種用於在其上安裝一電路板及一或多個積體電路(IC)晶片之安裝塊，該安裝塊包括：一底部表面及一多層安裝表面，該多層上表面包括N個安裝表面，其中N係大於或等於2之一正整數，該N個安裝表面包含至少一第一層安裝表面及一第二層安裝表面，該底部表面係藉由該安裝塊之第一側壁連接至該第一層安裝表面，該第一層安裝表面係藉由該安裝塊之第二側壁連接至該第二層安裝表面，該第一層安裝表面在大體上法向於該第一層安裝表面及該底部表面之一方向上與該底部表面相距一第一距離d1，該第二層安裝表面在大體上法向於該第一層安裝表面及該第二層安裝表面之一方向上與該第一層安裝表面相距一第二距離d2，且其中分別預選擇該第一距離d1及該第二距離d2，使得當一電路板被安裝於該第二層安裝表面上時，該第一IC晶片之一頂部表面在大體上法向於該等頂部表面之一方向上與該電路板之一頂部表面相距一第一預選擇距離。
2. 如請求項1之安裝塊，其中該底部表面、該第一層安裝表面及該第二層安裝表面鋪置於一X、Y、Z笛卡爾座標系統之各自X-Y平面中，且其中大體上法向於該底部表面、該第一層安裝表面及該第二層安裝表面之該等方向係該Z方向。
3. 如請求項2之安裝塊，其中大體上法向於該第一IC晶片及該電路板之該等頂部表面之該方向係該Z方向。
4. 如請求項3之安裝塊，其中該第一IC晶片之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第三距離d3，且其中該電路板之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一 第四距離d4，且其中d3大於或等於d4。
5. 如請求項3之安裝塊，其中該第一IC晶片之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第三距離d3，且其中該電路板之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第四距離d4，且其中d3大於d4。
6. 如請求項1之安裝塊，其中該多層安裝上表面進一步包括至少一第三層安裝表面，該第三層安裝表面係藉由該安裝塊之第三側壁連接至該第二層安裝表面，該第三層安裝表面在大體上法向於該第三層安裝表面及該底部表面之一方向上與該底部表面相距一第三距離d3，且其中分別預選擇該第一距離d1、該第二距離d2及該第三距離d3，使得當該電路板經安裝於該第一層安裝表面上、該第一IC晶片經安裝於該第二層安裝表面上且一第二IC晶片經安裝於該第三層安裝表面上時，該第二IC晶片之一頂部表面在大體上法向於該等頂部表面之一方向上與該第一IC晶片之該頂部表面相距一第二預選擇距離。
7. 如請求項6之安裝塊，其中d3大於d1且小於d2。
8. 如請求項6之安裝塊，其中d3大於d2。
9. 如請求項6之安裝塊，其中該底部表面、該第一層安裝表面、該第二層安裝表面及該第三層安裝表面鋪置於一X、Y、Z笛卡爾座標系統之各自X-Y平面中，且其中大體上法向於該底部表面、該第一層安裝表面、該第二層安裝表面及該第三層安裝表面之該等方向係該Z方向。
10. 如請求項9之安裝塊，其中大體上法向於該第一IC晶片及該第二IC晶片之該等頂部表面之該方向係該Z方向。
11. 如請求項10之安裝塊，其中該第一IC晶片之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第四距離d4，且其中該電 路板之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第五距離d5，且其中該第二IC晶片之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第六距離d6，且其中d6大於或等於d4且大於或等於d5。
12. 如請求項10之安裝塊，其中該第一IC晶片之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第四距離d4，且其中該電路板之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第五距離d5，且其中該第二IC晶片之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第六距離d6，且其中d6大於d4且大於d5。
13. 如請求項1之安裝塊，其中該安裝塊係由具有一導熱率之一材料製成，且其中該安裝塊消散由該一或多個IC晶片產生之熱量。
14. 如請求項13之安裝塊，其中具有高導熱率之該材料係金屬。
15. 一種用於在其上安裝一電路板及一或多個積體電路(IC)晶片之安裝總成，該安裝總成包括：一安裝塊，其包括一底部表面及一多層安裝表面，該多層上表面包括N個安裝表面，其中N係大於或等於2之一正整數，該N個安裝表面包含至少一第一層安裝表面及一第二層安裝表面，該底部表面係藉由該安裝塊之第一側壁連接至該第一層安裝表面，該第一層安裝表面係藉由該安裝塊之第二側壁連接至該第二層安裝表面，該第一層安裝表面在大體上法向於該第一層安裝表面及該底部表面之一方向上與該底部表面相距一第一距離d1，該第二層安裝表面在大體上法向於該第一層安裝表面及該第二層安裝表面之一方向上與該第一層安裝表面相距一第二距離d2，且其中分別預選擇該第一距離d1及該第二距離d2；至少一第一電組件，其經安裝於該第二層安裝表面上；及 一電路板，其經安裝於該第一層安裝表面上，且其中分別預選擇該第一距離d1及該第二距離d2，使得該第一IC晶片之一頂部表面在大體上法向於該等頂部表面之一方向上與該電路板之一頂部表面相距一第一預選擇距離。
16. 如請求項15之安裝總成，其中該電路板之一底部表面與該第一層安裝表面接觸，且其中該電路板之該底部表面係藉由該電路板之側壁連接至該電路板之一頂部表面，且其中該電路板之一剖面部分形成由該電路板之該等內側壁界定之該電路板中之一開口，且其中該電路板之該等內側壁圍繞將該第一層安裝表面連接至該第二層安裝表面之該等第二側壁，且其中電路板之電接觸墊經安置於該電路板之該頂部表面上而鄰近該電路板之該等內側壁，且其中該第一IC晶片之電接觸墊經安置於該第一IC晶片之該頂部表面上，圍繞鄰近經形成於該電路板中之該開口之該第一IC晶片之一周邊部分。
17. 如請求項16之安裝總成，其中形成於該電路板中之該開口係一U形開口，且其中該電路板之該等內側壁係第一、第二及第三內側壁，且其中該安裝塊之該等第二側壁之各者鄰近於該電路板之該第一內側壁、該第二內側壁及該第三內側壁之一者。
18. 如請求項17之安裝總成，其中經形成於該電路板中之該U形開口之該第一內側壁、該第二內側壁及該第三內側壁的至少部分與該安裝塊之該等第二側壁的部分接觸。
19. 如請求項18之安裝總成，其中該電路板之該第一內側壁、該第二內側壁及該第三內側壁具有形成於其中之一堡狀部，其中該電路板之該等內側壁的部分已經移除，以在大體上法向於該電路板之該頂部表面及該底部表面之方向上形成該電路板之該等內側壁中之槽，形成於該等內側壁中之該等槽係藉由該等內側 壁之平坦部分分離，且其中一導電黏合材料經安置於該等槽中，且其中該等內側壁的該等平坦部分及經安置於該等槽中的該導電黏合材料與該安裝塊之該等相鄰的第二側壁接觸，且其中該安裝塊係由一金屬材料製成或經電鍍有一金屬材料。
20. 如請求項19之安裝總成，其中該等槽之各者經連接至該電路板之一導電跡線，且其中該等導電跡線之各者係該安裝總成之一電接地回路路徑的部分。
21. 如請求項20之安裝總成，其中該等槽內襯有一金屬材料。
22. 如請求項18之安裝總成，其中該電路板之該第一側壁、該第二側壁及該第三側壁係平坦的，且在其等上具有一金屬材料，且其中一導電黏合材料經安置於該金屬材料上。
23. 如請求項15之安裝總成，其中該底部表面、該第一層安裝表面及該第二層安裝表面鋪置於一X、Y、Z笛卡爾座標系統之各自X-Y平面中，且其中大體上法向於該底部表面、該第一層安裝表面及該第二層安裝表面之該等方向係該Z方向。
24. 如請求項23之安裝總成，其中大體上法向於該第一IC晶片及該電路板之該等頂部表面之該方向係該Z方向。
25. 如請求項24之安裝總成，其中該第一IC晶片之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第三距離d3，且其中該電路板之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第四距離d4，且其中d3大於或等於d4。
26. 如請求項24之安裝總成，其中該第一IC晶片之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第三距離d3，且其中該電路板之該頂部表面在該Z方向上與該安裝塊之該底部表面相距一第四距離d4，且其中d3大於d4。
27. 如請求項15之安裝總成，其中該多層上表面進一步包括至少一 第三層安裝表面，該第三層安裝表面係藉由該安裝塊之第三側壁連接至該第二層安裝表面，該第三層安裝表面在大體上法向於該第三層安裝表面及該底部表面之一方向上與該底部表面相距一第三距離d3，且其中該安裝總成進一步包括：一第二IC晶片，其經安裝於該第三層安裝表面上，且其中分別預選擇該第一距離d1、該第二距離d2及該第三距離d3，使得當該電路板經安裝於該第一層安裝表面上、該第一IC晶片經安裝於該第二層安裝表面上，且一第二IC晶片經安裝於該第三層安裝表面上時，該第二IC晶片之一頂部表面在大體上法向於該等頂部表面之一方向上與該第一IC晶片之該頂部表面相距一第二預選擇距離，且使得該第一IC晶片之該頂部表面在大體上法向於該第一IC晶片及該電路板之該等頂部表面之該方向上與該電路板之該頂部表面相距該第一預選擇距離。
28. 如請求項27之安裝總成，其中d3大於d1且小於d2。
29. 如請求項27之安裝總成，其中d3大於d2。
30. 如請求項27之安裝總成，其中該安裝塊係由具有一導熱率之一材料製成，且其中該安裝塊充當擴散且消散由該第一及該第二IC晶片產生之熱量之一熱量擴散器及熱量消散裝置。
31. 如請求項13之安裝塊，其中該安裝塊係由金屬製成。