[go: up one dir, main page]

TW201603672A - 使用雙面雷射製程形成通孔結構的方法 - Google Patents

使用雙面雷射製程形成通孔結構的方法 Download PDF

Info

Publication number
TW201603672A
TW201603672A TW104107627A TW104107627A TW201603672A TW 201603672 A TW201603672 A TW 201603672A TW 104107627 A TW104107627 A TW 104107627A TW 104107627 A TW104107627 A TW 104107627A TW 201603672 A TW201603672 A TW 201603672A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
metal layer
metal
dielectric
Prior art date
Application number
TW104107627A
Other languages
English (en)
Inventor
高華宏
憲明 劉
Original Assignee
馬維爾國際貿易有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 馬維爾國際貿易有限公司 filed Critical 馬維爾國際貿易有限公司
Publication of TW201603672A publication Critical patent/TW201603672A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H10W70/095
    • H10W70/611
    • H10W70/635
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • H10W70/05
    • H10W70/685
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • Y10T156/1057Subsequent to assembly of laminae

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

實施例包括一種多層設備,其包括一第一介電層、一第二介電層、一第三介電層及一第四介電層,其中該等介電層中之一或多者包括金屬層。該多層設備進一步包括:耦合一第一金屬層及一第二金屬層的一第一通孔;耦合該第二金屬層及一第四金屬層的一第二通孔;耦合該第一金屬層及該第二金屬層的一第三通孔;及耦合該第三金屬層及該第四金屬層的一第四通孔。該第一通孔與該第二通孔相連,且該第三通孔與該第四通孔相連。該等通孔中之至少一些相對於彼此具有不同的深度。

Description

使用雙面雷射製程形成通孔結構的方法 【相關申請交叉參考】
本發明主張2014年3月10日申請的美國臨時專利申請案第61/950,738號的優先權,該案的全文以引用的方式併入本文中。
本揭示案的實施例係關於一種微電子裝置,且特定言之係關於包括藉由雙面雷射製程建立的通孔結構的多層電子裝置。
許多微電子裝置或晶片係多層裝置,其可由多個基板或介電層及金屬層以及其他層及組件如(例如)絕緣層、再分佈層(RDL)、接合墊等組成。為使各個層與組件特定言之金屬層、任何RDL、接合墊等電耦合,通孔結構(通常被稱為通孔)被建立在該多層裝置中,且通常垂直穿過各個層延伸。通孔通常係利用某種鑽孔製程來建立,然後填充導電材料如(例如)金屬。可使用的鑽孔製程的實例包括(但不限於)機械鑽孔製程、雷射製程等。可使用的鑽孔製程之一特定實例被稱為雙面雷射製程,其可利用單一雷射進行兩步驟鑽孔製程。首先用雷射鑽削基板的一面。然後,倒置該基板,並用雷射鑽削基板的另一面。然而,該雙面雷射製程通常僅對於只包含兩個金屬層的單一基板而言係可行。因此,許多多層微電子裝置需要更複雜且更昂貴的增層,其中利用機械鑽孔製程或雷射鑽孔製程之一者鑽削各個基板,然後將該等層耦合在一起,以使各層的鑽削通孔與其他層中的其他通孔適當對準。
在各種實施例中,本揭示案提供一種製造多層基板的方法,其中該方法包括:提供第一介電層;使該第一介電層的第一面圖案化以提 供第一金屬層;及使該第一介電層的第二面圖案化以提供第二金屬層。該方法進一步包括:提供第二介電層及第三介電層;使該第二介電層的第一面圖案化以提供第三金屬層;及使該第三介電層的第一面圖案化以提供第四金屬層。該方法亦包括將該第二介電層的第二面耦合至該第一介電層的第一面;將該第三介電層的第二面耦合至該第一介電層的第二面;及經由雙面雷射製程在該等金屬層之間建立通孔。該等通孔中之至少一些相對於彼此具有不同的深度,以使得第一通孔耦合該第一金屬層及該第二金屬層,及第二通孔耦合該第二金屬層及該第四金屬層;第三通孔耦合該第一金屬層與該第二金屬層,及第四通孔耦合第三金屬層及該第四金屬層。該第一通孔與該第二通孔相連,且該第三通孔與該第四通孔相連。
在各種實施例中,本揭示案亦提供一種多層設備,其包括:第一介電層,其中該第一介電層的第一面包括第一金屬層,且其中該第一介電層的第二面包括第二金屬層;第二介電層,其中該第二介電層的第一面包括第三金屬層,且其中該第二介電層的第二面耦合至該第一介電層的第一面;及第三介電層,其中該第三介電層的第一面包括第四金屬層,且其中該第三介電層的第二面耦合至該第一介電層的第二面。該多層設備進一步包括:耦合該第一金屬層及該第二金屬層的第一通孔,耦合該第二金屬層及該第四金屬層的第二通孔,耦合該第一金屬層及該第二金屬層的第三通孔,及耦合該第三金屬層及該第四金屬層的第四通孔。該第一通孔與該第二通孔相連,且該第三通孔與該第四通孔相連。該等通孔中之至少一些相對於彼此具有不同的深度。
100a‧‧‧基板或PCB
100b‧‧‧基板或PCB
100c‧‧‧基板或PCB
102a‧‧‧第一介電層
102b‧‧‧第二介電層
102c‧‧‧第三介電層
102d‧‧‧介電層
104a‧‧‧第一金屬層
104b‧‧‧第二金屬層
104c‧‧‧第三金屬層
104d‧‧‧第四金屬層
104e‧‧‧第五金屬層
106a‧‧‧第一通孔
106b‧‧‧第二通孔
106c‧‧‧第三通孔
106d‧‧‧第四通孔
106e‧‧‧第五通孔
106f‧‧‧第六通孔
200‧‧‧流程
202‧‧‧流程
204‧‧‧流程
206‧‧‧流程
208‧‧‧流程
210‧‧‧流程
212‧‧‧流程
214‧‧‧流程
216‧‧‧流程
218‧‧‧流程
藉由結合附圖所作出的以下詳細描述將容易理解本揭示案的實施例。為了有利於此描述,相同的參考數字表示相同的結構元件。各種實施例在附圖的圖式中係作為實例而非作為限制加以說明。
圖1A至1C示意地說明根據一實施例之多層基板之實例的橫截面圖。
圖2係根據一實施例之用於製造多層設備之一實例方法的流程圖。
根據各種實施例,鑚削多層基板或印刷電路板(PCB),以使得該基板內的通孔結構相對於彼此具有不同的深度。例如,自該基板的頂表面延伸的通孔可自該基板的頂表面上的第一金屬層僅延伸至該基板內的第二金屬層的深度(或比該第二金屬層略深),並使該第一金屬層與該第二金屬層電耦合,而第二通孔可自該基板的底表面上的第四金屬層僅延伸至該第二金屬層的深度(或比該第二金屬層略深,即,該第一通孔的深度及該第二通孔的深度需要足夠深,以允許兩個通孔形成可經金屬填充,從而使所需金屬層電連接),並使該第四金屬層與該第二金屬層電耦合。因此,該第一通孔將僅延伸該等第一及第二金屬層之間的深度,而該第二通孔將延伸該第四金屬層與該第二金屬層之間的深度。此可允許該基板在單一步驟中利用雙面雷射製程鑽孔,其中該等第一及第二通孔係分別藉由頂部雷射及底部雷射來建立。
圖1A示意地說明基板或PCB 100a之一實例的橫截面圖,該基板或PCB 100a包括呈基板102及金屬層104之形式的多個層。在圖1A的實例中,提供三個介電層102a、102b及102c,同時提供四個金屬層104a、104b、104c及104d。第一金屬層104a係包括在第一介電層102a的表面上,第二金屬層104b係包括在第一介電層102a與第二介電層102b之間,第三金屬層104c係包括在第二介電層102b與第三介電層102c之間,且第四金屬層104d係包括在第三介電層102c的表面上。基板或PCB 100a中通常包括其他層,如(例如),絕緣層、再分佈層(RDL)、焊接遮罩、黏著層等,但為清楚起見,未加以說明。同樣地,接合墊、凸塊墊及錫球墊通常係包括在基板或PCB100a上,以允許打線連接、覆晶連接及焊球連接至其他裝置及基板,但為清楚起見,未加以說明。
如在圖1A中可見,提供通孔106以耦合各個金屬層。第一通孔106a及第二通孔106b係相連,且電耦合第一金屬層104a與第四金屬層104d。第三通孔106c電耦合第一金屬層104a與第二金屬層104b,而第四通孔106d電耦合第四金屬層104d與第二金屬層104b。因此,第三及第四通孔106c、106d係相連。第五通孔106e電耦合第一金屬層104a與第三 金屬層104c,而第六通孔106f電耦合第四金屬層104d與第三金屬層104c。因此,第五及第六通孔106e、106f係相連。
根據各種實施例,通孔106係經由雙面雷射製程來建立。因此,第一或頂部雷射建立第一通孔106a,而第二或底部雷射建立第二通孔106b。接著,移動基板100a(或者,相對於基板100a移動包括該等頂部及底部雷射的設備),且該頂部雷射建立第三通孔106c,而該底部雷射建立第四通孔106d。最後,再移動基板100a(或者,相對於基板100a再移動包括該等頂部及底部雷射的設備),且側面雷射建立第五通孔106e,而該底部雷射建立第六通孔106f。或者,該頂部雷射可建立通孔106a、106c及106e,且然後該底部雷射可建立通孔106b、106d及106f。因此,如在圖1A中可見,各個通孔106相對於彼此具有不同深度。雙面雷射製程提供更小的通孔及更小的通孔焊盤,從而提供就基板100a的緊密佈局而言非常需要的可撓性。一旦已鑽削通孔106,則用適當的導電材料如金屬填充通孔106。
根據各種實施例,使用已知製程,利用金屬層104使介電層102中的一或多者圖案化,該已知製程包括:在介電層102上沈積及蝕刻遮罩層(未顯示),以在介電層102上形成金屬層104之所需圖案的輪廓,然後將金屬層104沈積於介電層102上。介電層102可包括位於介電層102之單個表面上的一個金屬層104。介電層102亦可包括兩個金屬層104,其中:一個金屬層104位於介電層102的第一表面上,且另一金屬層104位於與該第一表面相對的介電層102的第二表面上。或者,介電層102中的一或多者可利用其上所包括的所需之一金屬層104或多個金屬層104而經預圖案化。因此,該等預圖案化介電層102可自不同的供應商獲得,或可由製造基板或PCB 100a的實體來建立。根據一實施例,介電層102係利用層壓製程互相耦合,該層壓方法包括在介電層102上提供環氧或其他黏著劑,及用至少一些壓力將介電層102壓合在一起。該層壓製程亦可包括在將介電層102壓合在一起的同時施加一些熱。
雖然圖1A示意地說明包括三個介電層102及四個金屬層104的基板或PCB 100a的一個實例,但可視需要及根據應用使用更多或更少的介電層102及金屬層104。例如,圖1B示意地說明包括四個介電層102a、 102b、102c及102d以及五個金屬層104a、104b、104c、104d及104e之基板或PCB 100b之一實例的橫截面圖。第一通孔106a及第二通孔106b電耦合第一金屬層104a與第五金屬層104e,而第三通孔106c電耦合第一金屬層104a與第二金屬層104b。如可見,該等第一及第二通孔係相連,而該等第三及第四通孔亦係相連。第四通孔106d電耦合第五金屬層104e與第二金屬層104b。第五通孔106e電耦合第一金屬層104a與第三金屬層104c,而第六通孔106f電耦合第五金屬層104e與第三金屬層104c。圖1B之實例實施例的建立方式可類似於針對圖1A所描述的方式。
圖1C示意地說明類似於圖1A之實施例的基板或PCB 100c之一實例的橫截面圖。如可見,第五通孔106e電耦合第一金屬層104a與第三金屬層104c,而第六通孔106f電耦合第四金屬層104d與第三金屬層104c。然而,第五通孔106e相對於第六通孔106f偏離。因此,第五及第六通孔106e、106f相互偏離,但仍通過第三金屬層104c相連。該實施例在空間受限且通常不可能對準頂部通孔/通孔墊及底部通孔/通孔墊時係有用。該等通孔可係部分或完全偏離。
如前所述,根據一實施例,可使用雙面雷射製程建立通孔106。在利用雙面雷射製程鑽削通孔期間,雷射的脈衝產生具有如圖中可見的圓錐形狀的通孔106。另外,雖然圖1A至1C的實例實施例說明六個通孔106a、106b、106c、106d、106e及106f,但應注意,可視需要及根據應用包括更多或更少的通孔。
圖2係根據一實施例之用於製造多層設備之一實例方法的流程圖。在202處,提供第一介電層。在204處,使該第一介電層的第一面圖案化,以提供第一金屬層。在206處,使該第一介電層的第二面圖案化,以提供第二金屬層。在208處,提供第二介電層及第三介電層。在210處,使該第二介電層的第一面圖案化,以提供第三金屬層。在212處,使該第三介電層的第一面圖案化,以提供第四金屬層。在214處,將該第二介電層的第二面耦合至該第一介電層的第一面。在216處,將該第三介電層的第二面耦合至該第一介電層的第二面。在218處,經由雙面雷射製程在該等金屬層之間建立通孔,其中該等通孔中之至少一些相對於彼此具有不同 的深度,以使得(i)第一通孔耦合該第一金屬層及該第二金屬層,且第二通孔耦合該第二金屬層及該第四金屬層;及(ii)第三通孔耦合該第一金屬層及該第二金屬層,且第四通孔耦合該第三金屬層及該第四金屬層,且其中(i)該第一通孔係與該第二通孔相連;及(ii)該第三通孔係與該第四通孔相連。
雖然文中已說明及描述某些實施例,但計劃用來實現相同目的之各種替代性及/或等效實施例或實施方式可在不脫離本發明之範圍的情況下代替所說明及描述的實施例。本申請案意欲涵蓋文中所論述的實施例的任何改動或變化。因此,顯然希望根據本發明的實施例僅受申請專利範圍及其等效物限制。

Claims (20)

  1. 一種製造一多層基板之方法,該方法包括:提供一第一介電層;使該第一介電層的一第一面圖案化,以提供一第一金屬層;使該第一介電層的一第二面圖案化,以提供一第二金屬層;提供一第二介電層及一第三介電層;使該第二介電層的一第一面圖案化,以提供一第三金屬層;使該第三介電層的一第一面圖案化,以提供一第四金屬層;將該第二介電層的一第二面耦合至該第一介電層的該第一面;將該第三介電層的一第二面耦合至該第一介電層的該第二面;經由一雙面雷射製程在該等金屬層之間建立通孔,其中該等通孔中之至少一些相對於彼此具有不同的深度,以使得(i)一第一通孔耦合該第一金屬層及該第二金屬層,且一第二通孔耦合該第二金屬層及該第四金屬層;及(ii)一第三通孔耦合該第一金屬層及該第二金屬層,且一第四通孔耦合該第三金屬層及該第四金屬層,且其中(i)該第一通孔係與該第二通孔相連;及(ii)該第三通孔係與該第四通孔相連。
  2. 如申請專利範圍第1項之方法,其中使該第二介電層預圖案化,以提供該第三金屬層。
  3. 如申請專利範圍第1項之方法,其中使該第三介電層預圖案化,以提供該第四金屬層。
  4. 如申請專利範圍第1項之方法,其中使該第一介電層預圖案化,以提供該等第一及第二金屬層。
  5. 如申請專利範圍第1項之方法,其中:將該第二介電層的該第二面耦合至該第一介電層的該第一面包括將該第二介電層的該第二面層壓至該第一介電層的該第一面;且將該第三介電層的該第二面耦合至該第一介電層的該第二面包括將該第三介電層的該第二面層壓至該第一介電層的該第一面。
  6. 如申請專利範圍第1項之方法,其進一步包括:提供一第四介電層; 使該第四介電層的一第一面圖案化,以提供一第五金屬層;將該第四介電層的一第二面耦合至該第三介電層的一第二面;經由雙面雷射製程在該等金屬層之間進一步建立通孔,以使得一第五通孔耦合該第五金屬層及該第一金屬層。
  7. 如申請專利範圍第5項之方法,其中使該第四介電層預圖案化,以提供該第五金屬層。
  8. 如申請專利範圍第5項之方法,其中將該第四介電層的該第二面耦合至該第三介電層的該第二面包括將該第四介電層的該第二面層壓至該第三介電層的該第二面。
  9. 如申請專利範圍第1項之方法,其中(i)該等第一及第二通孔或(ii)該等第三及第四通孔中之至少一者係相互偏離。
  10. 一種多層設備,其包括:一第一介電層,其中該第一介電層的一第一面包括一第一金屬層,且其中該第一介電層的一第二面包括一第二金屬層;一第二介電層,其中該第二介電層的一第一面包括一第三金屬層,且其中該第二介電層的一第二面耦合至該第一介電層的該第一面;一第三介電層,其中該第三介電層的一第一面包括一第四金屬層,且其中該第三介電層的一第二面耦合至該第一介電層的該第二面;耦合該第一金屬層及該第二金屬層的一第一通孔;耦合該第二金屬層及該第四金屬層的一第二通孔;耦合該第一金屬層及該第二金屬層的一第三通孔;及耦合該第三金屬層及該第四金屬層的一第四通孔,其中(i)該第一通孔係與該第二通孔相連;及(ii)該第三通孔係與該第四通孔相連,且其中該等通孔中之至少一些相對於彼此具有不同的深度。
  11. 如申請專利範圍第10項之設備,其中使該第二介電層預圖案化,以提供該第三金屬層。
  12. 如申請專利範圍第10項之設備,其中使該第三介電層預圖案化,以提供該第四金屬層。
  13. 如申請專利範圍第10項之設備,其中使該第一介電層預圖案化,以提 供該等第一及第二金屬層。
  14. 如申請專利範圍第10項之設備,其中:該第二介電層的該第二面係層壓至該第一介電層的該第一面;及該第三介電層的該第二面係層壓至該第一介電層的該第二面。
  15. 如申請專利範圍第10項之設備,其進一步包括:一第四介電層,其中該第四介電層的一第一面包括一第五金屬層,且其中該第四介電層的一第二面係耦合至該第三介電層的一第二面;及耦合該第五金屬層及該第一金屬層的一第五通孔。
  16. 如申請專利範圍第15項之設備,其中使該第四介電層預圖案化,以提供該第五金屬層。
  17. 如申請專利範圍第10項之設備,其中該第四介電層的該第二面係層壓至該第三介電層的該第一面。
  18. 如申請專利範圍第10項之設備,其中(i)該等第一及第二通孔或(ii)該等第三及第四通孔中之至少一者係相互偏離。
  19. 如申請專利範圍第10項之設備,其中該等第一、第二、第三及第四通孔各具有圓錐形狀。
  20. 如申請專利範圍第10項之設備,其中該設備包括一印刷電路板(PCB)。
TW104107627A 2014-03-10 2015-03-10 使用雙面雷射製程形成通孔結構的方法 TW201603672A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461950738P 2014-03-10 2014-03-10
US14/642,098 US20150257281A1 (en) 2014-03-10 2015-03-09 Method for forming a via structure using a double-side laser process

Publications (1)

Publication Number Publication Date
TW201603672A true TW201603672A (zh) 2016-01-16

Family

ID=54018872

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107627A TW201603672A (zh) 2014-03-10 2015-03-10 使用雙面雷射製程形成通孔結構的方法

Country Status (5)

Country Link
US (2) US20150257281A1 (zh)
JP (1) JP2017513208A (zh)
KR (1) KR20160131003A (zh)
TW (1) TW201603672A (zh)
WO (1) WO2015138395A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107666770A (zh) * 2016-07-29 2018-02-06 鹏鼎控股(深圳)股份有限公司 具焊垫的电路板及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044425A1 (ja) * 2017-08-30 2019-03-07 株式会社村田製作所 多層基板及びアンテナモジュール
CN107949173B (zh) * 2017-11-22 2019-10-08 广州兴森快捷电路科技有限公司 线路板的钻孔方法
JP7124874B2 (ja) * 2018-08-31 2022-08-24 株式会社村田製作所 モジュール
US20240389230A1 (en) * 2023-05-15 2024-11-21 Nvidia Corporation Buried skip vias for improved signal and power integrity
US20250140748A1 (en) * 2023-10-31 2025-05-01 Intel Corporation Double-sided conductive via
WO2025174145A1 (ko) * 2024-02-16 2025-08-21 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
WO2025206719A1 (ko) * 2024-03-29 2025-10-02 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US7021941B1 (en) * 2004-10-19 2006-04-04 Speed Tech Corp. Flexible land grid array connector
US8188375B2 (en) * 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
US8102057B2 (en) * 2006-12-27 2012-01-24 Hewlett-Packard Development Company, L.P. Via design for flux residue mitigation
JP2009231596A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 多層配線板、多層配線板ユニット、および電子機器
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8304657B2 (en) * 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR101332079B1 (ko) * 2012-03-29 2013-11-22 삼성전기주식회사 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107666770A (zh) * 2016-07-29 2018-02-06 鹏鼎控股(深圳)股份有限公司 具焊垫的电路板及其制作方法

Also Published As

Publication number Publication date
US20160353585A1 (en) 2016-12-01
WO2015138395A1 (en) 2015-09-17
US20150257281A1 (en) 2015-09-10
JP2017513208A (ja) 2017-05-25
KR20160131003A (ko) 2016-11-15

Similar Documents

Publication Publication Date Title
TW201603672A (zh) 使用雙面雷射製程形成通孔結構的方法
KR102331611B1 (ko) 전자 부품 장치 및 그 제조 방법
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
TWI463931B (zh) 電路板及其製作方法
JP6465386B2 (ja) 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
CN105321915A (zh) 嵌入式板及其制造方法
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
KR101304359B1 (ko) 캐비티 인쇄회로기판 제조방법
CN104219878A (zh) 布线基板
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
JP6511851B2 (ja) 多層回路基板、半導体装置、多層回路基板の製造方法
KR101630435B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
US6981320B2 (en) Circuit board and fabricating process thereof
KR101068466B1 (ko) 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
CN102742367B (zh) 线路板及其制造方法
JP6387226B2 (ja) 複合基板
JP5565953B2 (ja) 配線基板およびその製造方法
CN115348725A (zh) 电路板结构及其制作方法
TWI590732B (zh) 使用封閉及內部微穿孔耦接次總成製造印刷電路板之系統及方法
TWI798748B (zh) 電路板結構及其製作方法
TWI404482B (zh) 電路板及其形成方法
KR101360814B1 (ko) 고밀도 패키지 기판 구조 및 제조방법
KR101547755B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
KR20140145769A (ko) 인쇄회로기판 및 그의 제조방법