TW201603276A - 半導體元件及其製作方法 - Google Patents

Abstract

一種半導體元件，其包含第一半導體層、絕緣閘結構、第一半導體區、第二半導體區及輕摻雜半導體區。絕緣閘結構形成於溝槽形態中，此溝槽形態陷入第一半導體層中。第一半導體區、第二半導體區及輕摻雜半導體區形成於第一半導體層中。第二半導體區接觸第一半導體區及絕緣閘結構。第二半導體區形成於輕摻雜半導體區上，輕摻雜半導體區形成於第一半導體區及絕緣閘結構之間，且輕摻雜半導體區接觸第一半導體區及絕緣閘結構。此外，一種製作半導體元件的方法亦在此揭露。

Description

半導體元件及其製作方法

本揭露內容是有關於一種半導體元件，且特別是有關於一種包含絕緣閘結構之半導體元件。

一般而言，在各種應用中逐漸需要高功率開關元件的使用，因此各種半導體元件已經發展至在高功率開關元件中能承受大電流及/或高電壓的程度。上述半導體元件亦針對相關性參數提供各種程度的表現，例如：順向電壓降(forward voltage drop)V_FD及安全操作區(SOA)，其中安全操作區係定義為功率開關元件可於其中操作而不故障的電流-電壓範圍。舉例而言，絕緣閘雙極性電晶體(insulated-gate bipolar transistor，IGBT)即為上述半導體元件中之一者。

然而，雖然各種現有的絕緣閘雙極性電晶體已經發展而被應用，但現有的絕緣閘雙極性電晶體仍具有大的漏電流。此外，現有絕緣閘雙極性電晶體中漏電流的問題亦會導致形成不良的順偏壓安全操作區(forward biased safe operating area，FBSOA)以及不良的短路安全操作區(short circuit safe operating area，SCSOA)。如此一來，當現有的絕緣閘雙極性電晶體被應用作為高功率開關元件時，其仍然無法提供良好的性能。

本揭露內容之一實施方式係關於一種半導體元件，其包含一第一半導體層、一絕緣閘結構、一第一半導體區、一第二半導體區以及一輕摻雜半導體區。第一半導體層具有一第一導電性類型。絕緣閘結構形成於一溝槽形態中，此溝槽形態陷入第一半導體層中。第一半導體區具有一第二導電性類型，並形成於第一半導體層中。第二半導體區具有第一導電性類型，並形成於第一半導體層中，其中第二半導體區接觸第一半導體區及絕緣閘結構。輕摻雜半導體區具有第二導電性類型，並形成於第一半導體層中，其中第二半導體區形成於輕摻雜半導體區上，輕摻雜半導體區形成於第一半導體區及絕緣閘結構之間，輕摻雜半導體區接觸第一半導體區及絕緣閘結構。

本揭露內容之另一實施方式係關於一種半導體元件，其包含一P型集極層、一N型漂移層、一絕緣閘結構、一第一P型重摻雜區、一N型重摻雜區以及一P型輕摻雜區。N型漂移層形成於P型集極層上方。絕緣閘結構形成於一溝槽形態中，此溝槽形態陷入N型漂移層中。第一P型重摻雜區形成於N型漂移層中。N型重摻雜區形成於N 型漂移層中，其中N型重摻雜區接觸第一P型重摻雜區及絕緣閘結構。P型輕摻雜區形成於N型漂移層中，其中P型輕摻雜區接觸絕緣閘結構、第一P型重摻雜區及N型重摻雜區。

本揭露內容之次一實施方式係關於一種製作半導體元件的方法，其包含：形成一N型漂移層；形成一絕緣閘結構於一溝槽形態中，其中溝槽形態陷入N型漂移層中；形成一第一P型重摻雜區於N型漂移層中；形成一P型輕摻雜區於N型漂移層中，其中P型輕摻雜區接觸絕緣閘結構及第一P型重摻雜區；以及形成一N型重摻雜區於N型漂移層中之P型輕摻雜區上，其中N型重摻雜區接觸第一P型重摻雜區及絕緣閘結構。

本揭露內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此揭露內容並非本揭示內容的完整概述，且其用意並非在指出本揭露內容實施例的重要(或關鍵)元件或界定本揭露內容的範圍。

100、100a‧‧‧半導體元件

110‧‧‧第一半導體層

120‧‧‧絕緣閘結構

130‧‧‧第一半導體區

140‧‧‧第二半導體區

150‧‧‧輕摻雜半導體區

122‧‧‧溝槽

124‧‧‧絕緣薄膜

126‧‧‧閘極

128‧‧‧層間介電層

160‧‧‧第二半導體層

170‧‧‧第三半導體層

111‧‧‧N型漂移層

131、132、311‧‧‧P型重摻雜區

141、142‧‧‧N型重摻雜區

151、152‧‧‧P型輕摻雜區

161‧‧‧P型集極層

171‧‧‧N型緩衝層

180‧‧‧射極電極

185‧‧‧集極電極

310‧‧‧第三半導體區

402、404、406、408、410‧‧‧步驟

第1圖是依照本揭露內容的實施例繪示一種半導體元件的示意圖；第2圖是依照本揭露內容的實施例繪示一種相應於如第1圖所示半導體元件之順壓降的漏電流的示意圖；第3圖是依照本揭露內容的其他實施例繪示一種半導 體元件的示意圖；以及第4圖是依照本揭露內容的實施例繪示一種製作半導體元件的方法的流程圖。

下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本揭露內容所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露內容所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

關於本文中所使用之『約』、『大約』或『大致』或『基本上』一般通常係指數值之誤差或範圍，其依據不同技術而有不同變化，且其範圍對於本領域具通常知識者所理解係具有最廣泛的解釋，藉此涵蓋所有變形及類似結構。在一些實施例中，上述數值之誤差或範圍係指於百分之二十以內，較好地是於百分之十以內，而更佳地則是於 百分之五以內。文中若無明確說明，其所提及的數值皆視作為近似值，例如可如『約』、『大約』或『大致』或『基本上』所表示的誤差或範圍，或其他近似值。

關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本揭露內容，其僅僅是為了區別以相同技術用語描述的元件或操作而已。

其次，在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。

另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。

第1圖是依照本揭露內容的實施例繪示一種半導體元件的示意圖。如第1圖所示，半導體元件100包含一第一半導體層110、一絕緣閘結構120、一第一半導體區130、一第二半導體區140以及一輕摻雜半導體區150，其中第一半導體層110具有第一導電性類型，第一半導體區130具有第二導電性類型，第二半導體區140具有第一導電性類型，輕摻雜半導體區150具有第二導電性類型。絕緣閘結構120形成於一溝槽形態中，且此溝槽形態陷入第一半導體層110中。第一半導體區130形成於第一半導體層110中。第二半導體區140形成於第一半導體層110中，且 第二半導體區140接觸第一半導體區130及絕緣閘結構120。在一些實施例中，第二半導體區140形成於第一半導體區130及絕緣閘結構120之間，且接觸第一半導體區130及絕緣閘結構120。輕摻雜半導體區150形成於第一半導體層110中，且第二半導體區140形成於輕摻雜半導體區150。其次，輕摻雜半導體區150形成於第一半導體區130及絕緣閘結構120之間，且接觸第一半導體區130及絕緣閘結構120。需說明的是，前述半導體(如：本文中的輕摻雜半導體區150或第二半導體區140)形成於第一半導體區130及絕緣閘結構120之間的描述，可指此半導體區係橫向地形成於第一半導體區130及絕緣閘結構120之間，因此即使第一半導體區130與此半導體區係部分重疊(如：第一半導體區130與輕摻雜半導體區150部分重疊，如第1圖所示)，此半導體區仍然可以被視為形成於第一半導體區130及絕緣閘結構120之間。換句話說，上述半導體區形成於第一半導體區130及絕緣閘結構120之間的描述，可包含半導體區在橫向方向上形成於第一半導體區130及絕緣閘結構120之間的各種結構。

在一些實施例中，絕緣閘結構120可透過下述步驟形成。首先，形成一溝槽122，並形成一絕緣薄膜124於溝槽122的內壁表面。接著，形成一閘極126於溝槽122中。然後，形成一層間介電層(interlayer dielectric，ILD)128於閘極126上。

在一些實施例中，半導體元件100可更包含一第二 半導體層160以及一第三半導體層170，其中第二半導體層160具有第二導電性類型，第三半導體層170具有第一導電性類型。第三半導體層170形成於第一半導體層110與第二半導體層160之間，且第三半導體層170的摻雜濃度高於第一半導體層110的摻雜濃度。

如第1圖所示，在一些實施例中，第一半導體層110可為一N型漂移層111，第一半導體區130可為一P型重摻雜區(P+區)131，第二半導體區140可為一N型重摻雜區(N+區)141，且輕摻雜半導體區150可為一P型輕摻雜區(P--區)151。絕緣閘結構120形成於溝槽形態中，且溝槽形態陷入N型漂移層111中。P型重摻雜區131形成於N型漂移層111中。N型重摻雜區141形成於N型漂移層111中，且N型重摻雜區141接觸P型重摻雜區131及絕緣閘結構120。在一些實施例中，N型重摻雜區141形成於P型重摻雜區131及絕緣閘結構120之間，且接觸P型重摻雜區131及絕緣閘結構120。P型輕摻雜區151形成於N型漂移層111中，且形成於P型重摻雜區131及絕緣閘結構120之間。N型重摻雜區141形成於P型輕摻雜區151中，且P型輕摻雜區151接觸絕緣閘結構120、P型重摻雜區131及N型重摻雜區141。

在一些實施例中，P型重摻雜區131可為一P+擴散區，且此P+擴散區係藉由將P型摻雜物佈植入N型漂移層111中的區域並以P型摻雜物對上述區域進行擴散而形成。

另一方面，在一些實施例中，第二半導體層160可 為一P型集極層(如：P+集極)161，且第三半導體層170可為一N型緩衝層171。N型漂移層111形成於P型集極層161上方，且N型緩衝層171形成於P型集極層161與N型漂移層111之間。

在一些實施例中，如第1圖所示，半導體元件100可更包含對稱於前述區域的半導體區。具體而言，半導體元件100可更包含P型重摻雜區(P+區)132、一N型重摻雜區(N+區)142以及一P型輕摻雜區(P--區)152。P型重摻雜區132形成於N型漂移層111中。N型重摻雜區142形成於N型漂移層111中，且N型重摻雜區142接觸P型重摻雜區132及絕緣閘結構120。在一些實施例中，N型重摻雜區142形成於P型重摻雜區132及絕緣閘結構120之間，且接觸P型重摻雜區132及絕緣閘結構120。P型輕摻雜區152形成於N型漂移層111中，且形成於P型重摻雜區132及絕緣閘結構120之間。N型重摻雜區142形成於P型輕摻雜區152中，且P型輕摻雜區152接觸絕緣閘結構120、P型重摻雜區132及N型重摻雜區142。

在進一步的實施例中，半導體元件100可為一絕緣閘雙極性電晶體(insulated-gate bipolar transistor，IGBT)，且半導體元件100可更包含一射極電極180及一集極電極185。射極電極180係供作為絕緣閘雙極性電晶體的射極端，而集極電極185係供作為絕緣閘雙極性電晶體的集極端。射極電極180形成於N型重摻雜區141和142以及層間介電層128的部分表面上，而集極電極185形成於P型 集極層161的背面上。

藉由使用半導體元件100中的結構，半導體元件100的漏電流可以減少，且可同時得到半導體元件100的理想順偏電壓降。如此一來，可以改善半導體元件100的順偏壓安全操作區(forward biased safe operating area，FBSOA)，也可減少閂鎖效應(latch-up effect)。

此外，由於輕摻雜半導體區150(如：P型輕摻雜區151)的引入，在N型重摻雜區141附近的通道載子累積區的電子注入會減少。換言之，在N型重摻雜區141附近的通道載子累積區的電洞注入，可以透過利用輕摻雜半導體區150(如：P型輕摻雜區151)來進行控制。如此一來，因通道載子累積區的較高電子濃度而造成半導體元件100的短路安全操作區(short circuit safe operating area，SCSOA)不良的影響便得以改善。

其次，輕摻雜半導體區150(如：P型輕摻雜區151)以及第二半導體區140(如：N型重摻雜區141)可藉由於製程中利用同一光罩來形成。如此一來，便不需要額外的光罩。因此，相較於一般的作法，半導體元件100的結構對於製程而言更為簡單且更便宜，同時半導體元件100具有較為改善的電性效能。

再者，第2圖是依照本揭露內容的實施例繪示一種相應於如第1圖所示半導體元件之順壓降的漏電流的示意圖。如第2圖所示，藉由利用半導體元件100中的結構，當半導體元件100的順壓降Vce增加時，半導體元件100 的漏電流Ic仍然保持在非常低的狀態。

需說明的是，本揭露內容中的P型及N型半導體層和半導體區均是例示而已，並非用以限定本揭露內容；亦即，在不脫離本揭露內容之精神和範圍內，當可依據實際需求利用各種P型及N型半導體層和半導體區來實現本揭露內容中的半導體元件。

在一些實施例中，P型輕摻雜區151具有約0.5~2微米(um)範圍內的深度，並具有約0.35~0.95微米範圍內的寬度。在其他實施例中，P型重摻雜區131具有約2.5~4.5微米範圍內的深度。P型重摻雜區131的深度大於P型輕摻雜區151的深度。在其他實施例中，P型重摻雜區131的深度可隨著絕緣閘結構120的深度作變化。

此外，在一些實施例中，輕摻雜半導體區150以及第二半導體區140可具有大致相同的寬度。例示性地來說，P型輕摻雜區151以及N型重摻雜區141具有大致相同的寬度。

在一些實施例中，輕摻雜半導體區150以及第一半導體區130為個別的半導體區，且輕摻雜半導體區150的摻雜濃度低於第一半導體區130的摻雜濃度。例示性地來說，P型輕摻雜區151以及P型重摻雜區131分別由佈植方式所形成，且P型輕摻雜區151的摻雜濃度低於P型重摻雜區131的摻雜濃度。在進一步實施例中，P型輕摻雜區151的摻雜濃度具有約1×10¹³~1×10¹⁸l/cm³的範圍，且在其他實施例中，此範圍具有±10%的誤差值。

在不同實施例中，輕摻雜半導體區150係自第一半導體區130擴散形成。例示性地來說，P型重摻雜區131首先由佈植方式所形成，接著P型重摻雜區131進行擴散，且P型輕摻雜區151係自P型重摻雜區131擴散形成。換言之，P型輕摻雜區151及P型重摻雜區131可視為是單一區域。

第3圖是依照本揭露內容的其他實施例繪示一種半導體元件的示意圖。相較於第1圖所示的半導體元件100，第3圖中的半導體元件100a可更包含一第三半導體區310，第三半導體區310具有第二導電性類型，並形成於第一半導體層110中。第三半導體區310接觸絕緣閘結構120之底部。例示性地來說，第三半導體區310可為一P型重摻雜區(P+區)311，且P型重摻雜區311形成於N型漂移層111中，且P型重摻雜區311接觸絕緣閘結構120之底部。

P型重摻雜區311亦可代表一浮接P型區(floating P-type region)，佈植入P型重摻雜區311的離子應適當地允許峰值電場(peak electric field)存在於P型重摻雜區311中，而非溝槽氧化物(如：絕緣薄膜124)中。依此，藉由利用P型重摻雜區311，溝槽氧化物便可受保護而免於當半導體元件100a經反偏壓時所產生之峰值電場的影響。

在不同實施例中，P型重摻雜區311係經形成而足夠寬，藉此於絕緣閘結構120中氧化物的轉角處(如：溝槽的氧化物側壁與其氧化物底部的交會處)拓展。如此一 來，便可適當地保護易遭受過早崩潰(premature breakdown)問題的氧化物轉角處，並可取得較高的順向崩潰電壓。此外，由於P型重摻雜區311的引入，半導體元件100a亦可具有較小的飽和電流準位以及改善的短路安全操作區(short circuit safe operating area，SCSOA)，同時維持低的順向電壓降。

第4圖是依照本揭露內容的實施例繪示一種製作半導體元件的方法的流程圖。為方便說明起見，下述方法係參照第1圖來描述，但不以此為限。

在步驟402中，形成N型緩衝層171於P型集極層161上。舉例而言，N型緩衝層171係磊晶成長於一P型基板上，且此P型基板具有與P型集極層161一致的摻雜濃度。在另一實施例中，N型緩衝層171可以佈值方式佈值入P型基板，且此P型基板具有與P型集極層161一致之摻雜濃度。

在步驟404中，形成N型漂移層111於N型緩衝層171上。舉例而言，N型漂移層111係磊晶成長於N型緩衝層171上。在一些實施例中，N型緩衝層171係被省略，因此N型漂移層111形成於P型集極層161上，並與P型集極層161接觸。

在步驟406中，進行微影製程(lithography process)，且將P型摻雜物佈植入N型漂移層111表面附近的區域中。如此一來，在微影製程後，具P型摻雜物的區域會擴散而形成P型重摻雜區131。

在步驟408中，進行另一微影製程，且將P型摻雜物佈植入N型漂移層111中的區域，以形成P型輕摻雜區151，並將N型摻雜物佈植入N型漂移層111中P型輕摻雜區151上方的區域，以形成N型重摻雜區141。

在不同實施例中，P型輕摻雜區151不由佈值方式形成，而是藉由將P型重摻雜區131擴散而形成。換句話說，P型輕摻雜區151係自P型重摻雜區131擴散形成。

在步驟410中，形成絕緣閘結構120，其中絕緣閘結構120接觸N型重摻雜區141和P型輕摻雜區151。

在一些實施例中，絕緣閘結構120可透過下述步驟形成。首先，形成溝槽122，並形成絕緣薄膜124於溝槽122的內壁表面。接著，形成閘極126於溝槽122中。然後，形成層間介電層128於閘極126上。

在進一步實施例中，半導體元件100可為一絕緣閘雙極性電晶體(insulated-gate bipolar transistor，IGBT)，且半導體元件100可更包含射極電極180及集極電極185。 射極電極180形成於N型重摻雜區141和142以及層間介電層128的部分表面上，而集極電極185形成於P型集極層161的背面上。

在另一些實施例中，製作半導體元件的方法可開始於形成N型漂移層111；例如，提供具有與N型漂移層111一致的摻雜濃度的N型基板，藉以形成(或選擇性定義出)N型漂移層111。接著，進行前述步驟406、408、410於N型漂移層111的前側。然後，N型緩衝層171再形成於N 型漂移層111的後側上；例如，將N型摻雜物佈植於N型漂移層111。之後，P型集極層161形成於N型緩衝層171的後側上；例如，將P型摻雜物佈植於N型緩衝層171的後側。在此，前述N型漂移層111或N型緩衝層171的後側主要是指相對於前側的一側。更具體來說，前述N型漂移層111或N型緩衝層171的後側，是指相對於絕緣閘結構所形成之側的一側。在進一步實施例中，上述形成N型緩衝層171的步驟可以省略。

在上述實施例中所提及的步驟，不必要以其出現的順序來進行。舉例來說，製作半導體元件的方法可開始於形成N型漂移層111和N型緩衝層171，其中N型緩衝層171可藉由摻雜物佈植製程搭配擴散製程來形成。接著，進行前述步驟406、408、410於N型漂移層111的前側；亦即，前述步驟除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時進行。

雖然本揭露內容已以實施方式揭露如上，然其並非用以限定本揭露內容，任何本領域具通常知識者，在不脫離本揭露內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭露內容之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧半導體元件

110‧‧‧第一半導體層

120‧‧‧絕緣閘結構

130‧‧‧第一半導體區

140‧‧‧第二半導體區

150‧‧‧輕摻雜半導體區

122‧‧‧溝槽

124‧‧‧絕緣薄膜

126‧‧‧閘極

128‧‧‧層間介電層

160‧‧‧第二半導體層

170‧‧‧第三半導體層

111‧‧‧N型漂移層

131、132‧‧‧P型重摻雜區

141、142‧‧‧N型重摻雜區

151、152‧‧‧P型輕摻雜區

161‧‧‧P型集極層

171‧‧‧N型緩衝層

180‧‧‧射極電極

185‧‧‧集極電極

Claims (20)

1. 一種半導體元件，包含：一第一半導體層，具有一第一導電性類型；一絕緣閘結構，形成於一溝槽形態中，該溝槽形態陷入該第一半導體層中；一第一半導體區，具有一第二導電性類型，並形成於該第一半導體層中；一第二半導體區，具有該第一導電性類型，並形成於該第一半導體層中，其中該第二半導體區接觸該第一半導體區及該絕緣閘結構；以及一輕摻雜半導體區，具有該第二導電性類型，並形成於該第一半導體層中，其中該第二半導體區形成於該輕摻雜半導體區上，該輕摻雜半導體區形成於該第一半導體區及該絕緣閘結構之間，該輕摻雜半導體區接觸該第一半導體區及該絕緣閘結構。
2. 如請求項1所述之半導體元件，其中該輕摻雜半導體區及該第一半導體區為個別半導體區，且該輕摻雜半導體區的摻雜濃度低於該第一半導體區的摻雜濃度。
3. 如請求項1所述之半導體元件，其中該輕摻雜半導體區及該第一半導體區分別由佈植方式所形成。
4. 如請求項1所述之半導體元件，其中該輕摻雜半導體區係自該第一半導體區擴散形成。
5. 如請求項1所述之半導體元件，其中該輕摻雜半導體區及該第二半導體區具有大致相同的寬度。
6. 如請求項1所述之半導體元件，更包含：一第三半導體區，具有該第二導電性類型，並形成於該第一半導體層中，其中該第三半導體區接觸該絕緣閘結構之底部。
7. 如請求項1所述之半導體元件，其中該輕摻雜半導體區的摻雜濃度的範圍為約1×10¹³~1×10¹⁸l/cm³。
8. 如請求項1所述之半導體元件，更包含：一第二半導體層，具有該第二導電性類型；以及一第三半導體層，具有該第一導電性類型，並形成於該第一半導體層與該第二半導體層之間，其中該第三半導體層的摻雜濃度高於該第一半導體層的摻雜濃度。
9. 一種半導體元件，包含：一P型集極層；一N型漂移層，形成於該P型集極層上方；一絕緣閘結構，形成於一溝槽形態中，該溝槽形態陷入該N型漂移層中；一第一P型重摻雜區，形成於該N型漂移層中；一N型重摻雜區，形成於該N型漂移層中，其中該N型重摻雜區接觸該第一P型重摻雜區及該絕緣閘結構；以及一P型輕摻雜區，形成於該N型漂移層中，其中該P 型輕摻雜區接觸該絕緣閘結構、該第一P型重摻雜區及該N型重摻雜區。
10. 如請求項9所述之半導體元件，其中該P型輕摻雜區及該第一P型重摻雜區分別由佈植方式所形成。
11. 如請求項9所述之半導體元件，其中該P型輕摻雜區係自該第一P型重摻雜區擴散形成。
12. 如請求項9所述之半導體元件，其中該P型輕摻雜區及該N型重摻雜區具有大致相同的寬度。
13. 如請求項9所述之半導體元件，更包含：一第二P型重摻雜區，形成於該N型漂移層中，其中該第二P型重摻雜區接觸該絕緣閘結構之底部。
14. 如請求項9所述之半導體元件，其中該P型輕摻雜區的摻雜濃度的範圍為約1×10¹³~1×10¹⁸l/cm³。
15. 如請求項9所述之半導體元件，更包含：一N型緩衝層，形成於該P型集極層與該N型漂移層之間。
16. 一種製作半導體元件的方法，包含：形成一N型漂移層；形成一絕緣閘結構於一溝槽形態中，其中該溝槽形態陷 入該N型漂移層中；形成一第一P型重摻雜區於該N型漂移層中；形成一P型輕摻雜區於該N型漂移層中，其中該P型輕摻雜區接觸該絕緣閘結構及該第一P型重摻雜區；以及形成一N型重摻雜區於該N型漂移層中之該P型輕摻雜區上，其中該N型重摻雜區接觸該第一P型重摻雜區及該絕緣閘結構。
17. 如請求項16所述之方法，其中該第一P型重摻雜區及該P型輕摻雜區係藉由將P型摻雜物分別佈植入該N型漂移層中所形成。
18. 如請求項16所述之方法，其中該P型輕摻雜區係藉由擴散該第一P型重摻雜區所形成。
19. 如請求項16所述之方法，更包含：形成一N型緩衝層於該N型漂移層的一第一側，其中該N型漂移層的該第一側係相對於該絕緣閘結構位於其中之該N型漂移層的一第二側；以及形成一P型集極層於該N型緩衝層的一第一側上，其中該N型緩衝層的該第一側係相對於該絕緣閘結構位於其中之該N型漂移層的該第二側。
20. 如請求項16所述之方法，其中該N型漂移層形成於一P型基板上方。