[go: up one dir, main page]

TW201603153A - 具有至少一在載體基材中的貫穿接點的半導體構件以及製造這種貫穿接點的方法 - Google Patents

具有至少一在載體基材中的貫穿接點的半導體構件以及製造這種貫穿接點的方法 Download PDF

Info

Publication number
TW201603153A
TW201603153A TW104118100A TW104118100A TW201603153A TW 201603153 A TW201603153 A TW 201603153A TW 104118100 A TW104118100 A TW 104118100A TW 104118100 A TW104118100 A TW 104118100A TW 201603153 A TW201603153 A TW 201603153A
Authority
TW
Taiwan
Prior art keywords
contact
carrier substrate
opening
front side
layers
Prior art date
Application number
TW104118100A
Other languages
English (en)
Inventor
漢斯 阿特曼
依馮娜 貝爾格曼
Original Assignee
羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅伯特博斯奇股份有限公司 filed Critical 羅伯特博斯奇股份有限公司
Publication of TW201603153A publication Critical patent/TW201603153A/zh

Links

Classifications

    • H10W20/023—
    • H10W20/0245—
    • H10W20/20—
    • H10W20/216—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種即使在較厚的載體基材中也能做具有一定電性質及高機械穩定性的措施，其中該一種半導體構件，具有一載體基材(10)，至少一配線平面(17)，位在該載體基材(10)的前側，及至少一貫穿接點(110)，其從該前側之配線平面(17)一直延伸到該載體基材(10)為止且造成該前側的配線平面(17)與在貫穿接點(110)的腳點的一導線路(18)之間的連接，其中該貫穿接點(110)做成該載體基材(10)中的一前側貫穿接點開口(11)的形式，該貫穿接點開口(11)至少部分地用一導電的材料(13)充填，其中， 該貫穿接點開口(11)利用四個連續在該貫穿接點開口(11)的壁上產生的層(12)~(16)完全充填，該層(12)~(16)的數目、材料、厚度及順序依該貫穿接點(11a)的所要的電阻以及依該貫穿接點(110)的所要機械性質而定作選設。此外還關於一種在一半導體構件的載體基材的貫穿接點的方法，其中：在該載體基材(10)的前側至少產生一個貫穿接點開口(11)，其具有一定的圖像寬高比，先在該載體基材(10)的構造化的前側，特別是在該貫穿接點開口(11)的壁上產生一個由介電材料構成的一第一層(12)，然後在該貫穿接點開口(11)的壁上施加一由導電材料構成的層(13)及將該貫穿接點開口(11)完全充填，其中，該貫穿接點開口(11)的充填係反覆地藉著施加一系列的至少四個層(12)~(16)達成，該層(12)~(16)由介電及導電材料構成，其中該些層(12)~(16)的數目、材料、厚度及順序係依該貫穿接點(110)的所要的電阻及依該貫穿接點(110)的所要之機械性質而定作選設。

Description

具有至少一在載體基材中的貫穿接點的半導體構件以及製造這種貫穿接點的方法
本發明關於一種半導體構件，具有一載體基材，至少一配線平面，位在該載體基材的前側，及至少一貫穿接點，其從該前側之配線平面一直延伸到該載體基材為止且造成該前側的配線平面與在貫穿接點的腳點的一導線路之間的連接，其中該貫穿接點做成該載體基材中的一前側貫穿接點開口的形式，該貫穿接點開口至少部分地用一導電的材料充填。
此外本發明關於在一半導體構件的載體基材的貫穿接點的方法，其中：在該載體基材的前側至少產生一個貫穿接點開口，其具有一定的圖像寬高比，先在該載體基材的構造化的前側，特別是在該貫穿接點開口的壁上產生一個由介電材料構成的一第一層，然後在該貫穿接點開口的壁上施加一由導電材料構成的層及將該貫穿接點開口完全充填。
這類貫穿接點特別重要的係用於製造垂直地混合方式整合的構件(它們具有數個合併在一晶片疊中的MEMS及/或ASIC構件)補 充該構件的微機械及/或電功能。在一個這類構件的個別元件之間的電接觸及信號傳輸有利地經由貫穿接點達成，一如整個構件的外部電接觸。一方面，這種方式的電接觸有利於構件最小化。另一方面，它可使所謂的晶片位準封裝能實施，這種晶片位準包裝可不必進一步封裝而安裝到一應用電路板。
習知技術有在矽載體基材中的貫穿接點，稱為“Through Silicon Via”(TSV)(貫穿矽通道)。要做TSV，首先在載體基材中產生一貫穿接點開口，它的深度各依載體基材厚度而定在200微米~600微米間，但開口的橫截面相較於厚度小。一貫穿接點的圖像寬高(Aspekt)比例一般在1：10到1：20的範圍。這些構造舉例而言，利用渠溝蝕刻或雷射鑽孔做到載體基材中。然後，貫穿接點開口的壁往往設以一介電層，它用為將貫穿接點對鄰接的基材的材料作電絕緣。舉例而言，此第一介電層利用熱氧化產生，正的貫穿接點係藉著將貫穿接點開口至少部分地用導電材料充填產生。為此，使用摻雜的多晶矽或金屬，如Cu、Al、W及氮化鈦，它們利用一些方法如氣析沈積(CVD)、濺鍍或電鍍沈積在基材表面，並放入貫穿接點開口。
這種貫穿接點的電性質一方面取決於使用的導電材料，另一方面取決於貫穿接點的導電充填物的長度和橫截面以及貫穿接點開口的幾何性質。載體基材越厚以及貫穿接點開口的圖像寬高比例越高，則在充填過程時，貫穿接點開口的整個深度延伸範圍完全充填之前，貫穿接點開口的堵塞或封閉的危險性越大。如此造成貫穿接點開口的壁上導電材料的層厚度不均勻，且貫穿接點內的空腔不確定，這會影響其電氣性質和機械性 質。因此貫穿接點的電阻及機械穩定性也取決於貫穿接點開口內充填材料的充填度以及分佈。
本發明提出一些措施可使貫穿接點具有一定的電性質及高機械穩定性，即使在較厚的載體基材的場合亦然。
這點利用本發明依下方式達成：將貫穿接點開口反覆地完全充填，且利用至少利用四個連續在貫穿接點開口壁上產生的層，其由介電及導電材料構成，其中該層的數目、材料、厚度以及順序依貫穿接點之所要電阻以及所要機械性質而定選設。
依本發明在貫穿接點開口充填時的反覆地進行方式可藉數個導電層(它們可由不同材料構成，且可具不同厚度)的組合製造具一定電性質的貫穿接點，很高的穩定性係藉著將貫穿接點開口完全充填而達成。成了使用導電材料外，還使用介電材料，因此貫穿接點的機械性質還可藉選擇介電材料及介電層厚度改善。不同的導電及介電層材料一般也用不同之程序沈積在載體基材上及貫穿接點開口中。各種沈積程序對於表面施覆有其本身的圖像寬高比例上限。換言之，只有具較低圖像寬高比例的構造被施覆，而具較高圖像寬高比例的構造的表面會封閉。這點在本發明中將貫穿接點開口反覆地充填時也有利地被考慮到，其中所選用的層材料和沈積程序經常都可將連續變窄的貫穿接點開口的壁作施覆。如此可避免層厚及貫穿接點中的空腔不定的情事，且貫穿接點開口能可靠而完全地充填，本發明的構想特別也適合在較厚載體基材中做貫穿接點，因為導電層各介電層的反覆地沈積也適合充填具較大開口橫截面的貫穿接點開口，而 不會因此影響貫穿接點的電氣及/或機械性質。
基本上有許多不同可能方式以變更本發明的貫穿接點構想：亦即導電與介電材料的選擇及組合，以及個別材料層的數目及厚度。此外，在對各種層材料所用的沈積程序也有許多變更的可能方式。
如上述，將半導體基材中的貫穿接點利用至少一種第一介電材料相對於鄰界的基材材料呈電絕緣，以防止構件功能經由基材短路，乃是很有利的。如此另外可避免貫穿接點的一導電層和載體基材間的寄生電電容。此第一介電層不一定要用沈積程序施到貫穿接點的壁上，而係可有利地簡單地利用氧化在貫穿接點開口的壁上產生。
本發明的貫穿接點的導電層可由一種金屬(特別是Cu、Al、W及/或TiN)形成，或由摻雜的多晶矽形成。適用之介電材料為氧化物(特別是SiO2及或Al2O3)及聚合物，這些材料可有利地用習知沈積方法施到載體表面及貫穿接點開口內，例如用氣相沈積(CVD)、濺鍍及/或電鍍。
本發明的貫穿接點的構想可用一道「通道最初設置」(Via-first-Ansatz)以及一道「通道最終設置」(Via-last-Ansatz)實施。在這二種情形，先前一貫穿接點開口呈盲孔形式在載體基材的前側產生。舉例而言，可利用渠溝蝕刻作這種表面構造化，或用雷射鑽孔方法。
然後，在通道第一設置的情形，將貫穿接點開口在構件加工之前及/或加時充填，在此加工時也產生構件的微機械及/或電路技術的功能。此後才將載體基材後側弄薄，使貫穿接點的後側可接觸到。這點係經由至少一配線平面達成，它隨後再施到載體基材背側。
在通道最後設置的情形，將貫穿接點呈電端子形式放到一埋 入渠溝的導線路上，盲孔式的貫穿接點開口在此情形係做入一已加工的載體基材，且在基材中並非呈盲孔方式終結，而係開口到埋在載體基材中的導線路。
如上述，有各種不同可能方式將本發明以有利的方式進一步發展。為此，可參考依附申請專利範圍獨立項的依附項，以及以下配合圖式的本發明實施例的說明。
(10)‧‧‧載體基材
(11)‧‧‧貫穿接點開口
(12)‧‧‧第一層(氧化物層、第一介電層)
(13)‧‧‧第一導電層
(14)‧‧‧層(第二介電層)
(15)‧‧‧層(鍍金屬層、第二導電層)
(16)‧‧‧層
(17)‧‧‧配線平面
(18)‧‧‧配線平面
(20)‧‧‧載體基材
(21)‧‧‧導線路
(110)‧‧‧貫穿接點
(220)‧‧‧貫穿接點
圖1a~1f係利用在製造一貫穿接點時經一載體基材的示意剖面圖說明本發明的貫穿接點的構想；圖2a及2b係具有一本發明的貫穿接點的一載體基材的示意剖面圖，它係用「通道最初設置」(圖2a)和「通道最終設置」(圖2b)方式製造者。
本發明用於產生一貫穿接點的方法的起始點為一半導體構件的載體基材。在此，舉例而言，它係一矽基材。載體基材可為未加工或已預加工者，各依是否貫穿接點要用通道最初設置或用通道最終設置的方式產生。
茲配合圖1a~1f說明道最初設置的程序順序，因此，此處所示之載體基材(10)係未預加工者。在一第一程序步驟，將盲孔式的貫穿接點開口(11)在載體基材(10)的前側中產生。為了作這種構造化程序，宜用一種各和向異性的蝕刻程序，例如渠溝蝕刻、或用雷射鑽孔方法，因為貫穿接點開口一般要有高的圖像寬高比例。因此貫穿接點開口(11)的深度係為載 體基材厚度的10倍數量級，而開口橫截面，由於空間理由，要保持儘量小。
圖1a顯示在構造化的前側上〔特別是在貫穿接點開口(11)的壁上〕已用加熱產生一層氧化物(12)後的載體基材(10)，該氣化物要使貫穿接點和鄰界之基材的材料呈電絕緣。此外，利用此介電層(12)也可避免載體基材(10)和隨後施的鍍金屬層之間的寄生電容，因此氧化物層(12)要儘量厚。
在下一程序步驟，將一導電層(13)施到構造化的基材表面，特別是施到貫穿接點開口(11)的壁上。它可為一鍍金屬層，其係利用濺鍍、電鍍或化學蒸氣沈積析出者，係也可為一種摻雜的多晶矽層，然後將導電層(13)構造化，如此層材料(13)只留在貫穿接點開口(11)的壁上以及在基材前側上貫穿接點開口(11)的一邊緣區域中。
圖1b顯示在一第二介電層(14)析出在構造化的前側在導電層(13)上方，特別是析出在貫穿接點開口(11)的壁上後，載體基材(10)的情形。在此第二介電層(14)沈積時，該二個先前產生的層(12)(13)的溫度限度要考慮。
在一隨後的構造化程序，該第二介電層(14)再從載體基材(10)的封閉的表面除去。此外，它係在貫穿接點開口(11)的打區域開口，俾能使第一導電層(13)作電接觸。這點宜利用一電漿蝕刻程序(RIE：Reactive Ion Etching)，圖1c顯示此構造化的結果，此處第二介電層(14)只留在貫穿接點開口(11)的側壁上。
此時，在第二介電層(14)上方析出一第二導電層〔此處為一鍍金屬層(15)〕並準確溝造化，一如第一導電層(13)。圖1d顯示二個導電層 (13)(15)一邊在貫穿接點開口(11)的底區域直接接觸，另一邊在貫穿接點開口(11)的邊緣區域在基材前側直接接觸。在此層析出後，貫穿接點開口(11)明顯變狹小但往往仍未完全填滿。
在一隨後程序步驟，貫穿接點開口(11)最後用另一層材料(16)填充，如圖1e所示，在此，它可為另一鍍金屬層或一介電填充材料。例如一種聚合物，然後將載體基材(10)的前側研磨回去，俾使載體基材(10)的此表面平填，並使貫穿接點(110)或貫穿接點(110)的導電層(13)(15)前側露空，如此它可經一配線平面(17)接觸導電。圖1f顯示具有充填之貫穿接點開口(110)以及前側的配線平面(17)。
為了使貫穿接點(110)後側接觸，具有充填之貫穿接開口(110)的載體基材(10)後側磨薄回去。在此貫穿接點(220)後側也磨薄，而且一直磨薄到露空出充填物的導電層(13)或(15)露空為作接點面。此貫穿接點(110)的後側接觸就簡單地利用一施到載體基材(10)後側上的配線平面(18)達成，如圖2a所示。
圖2b顯示一載體基材(20)，具一貫穿接點(220)，它係用通道最終設置達成者。在此情形，將貫穿接點(220)作在一已預加工的載體基材(20)中，它在預處理過程中設以一埋入渠溝中的導線路(21)。貫穿接點開口的位置以及深度大小設計使它開口在此埋入渠溝中的導線路(21)。然後將此貫穿接點開口反覆地施一系列由介電及導電材料構成的層而充填。如圖1a~1f所示，在此，層的數目、材料及厚度及順序依所要之貫穿接點(220)的電阻及所要之貫穿接點(220)的機械性質而選設。此外，個別層材料的析出和施覆程序選設成使它們配合連續一直變狹窄的貫穿接點開口。
(10)‧‧‧載體基材
(12)‧‧‧第一層(氧化物層、第一介電層)
(13)‧‧‧第一導電層
(14)‧‧‧層(第二介電層)
(15)‧‧‧層(鍍金屬層、第二導電層)
(16)‧‧‧層
(17)‧‧‧配線平面
(18)‧‧‧配線平面
(110)‧‧‧貫穿接點

Claims (10)

  1. 一種半導體構件，具有一載體基材(10)，至少一配線平面(17)，位在該載體基材(10)的前側，及至少一貫穿接點(110)，其從該前側之配線平面(17)一直延伸到該載體基材(10)為止且造成該前側的配線平面(17)與在貫穿接點(110)的腳點的一導線路(18)之間的連接，其中該貫穿接點(110)做成該載體基材(10)中的一前側貫穿接點開口(11)的形式，該貫穿接點開口(11)至少部分地用一導電的材料(13)充填，其特徵在：該貫穿接點開口(11)利用四個連續在該貫穿接點開口(11)的壁上產生的層(12)~(16)完全充填，該層(12)~(16)的數目、材料、厚度及順序依該貫穿接點(11a)的所要的電阻以及依該貫穿接點(110)的所要機械性質而定作選設。
  2. 如申請專利範圍第1項之半導體構件，其中：該貫穿接點(110)利用至少一第一介電層(12)相對於相鄰的載體基材(10)的材料呈電絕緣。
  3. 如申請專利範圍第1或第2項之半導體構件，其中：該貫穿接點的至少一介電層由氧化物(特別是SiO2及/或Al2O3)及/或一種聚合物構成。
  4. 如申請專利範圍第1或第2項之半導體構件，其中：該貫穿接點的至少一導電層由一種金屬(特別是Cu、Al、W)及/或TiN及/或由摻雜的多晶矽形成。
  5. 一種用於製造如申請專利範圍第1~4項任一項的在一半導體構件的載體基材的貫穿接點的方法，其中：在該載體基材(10)的前側至少產生一個貫穿接點開口(11)，其具有一定的圖像寬高比，先在該載體基材(10)的構造化的前側，特別是在該貫穿接點開口(11)的壁上產生一個由介電材料構成的一第一層(12)，然後在該貫穿接點開口(11)的壁上施加一由導電材料構成的層(13)及將該貫穿接點開口(11)完全充填，其特徵在：該貫穿接點開口(11)的充填係反覆地藉著施加一系列的至少四個層(12)~(16)達成，該層(12)~(16)由介電及導電材料構成，其中該些層(12)~(16)的數目、材料、厚度及順序係依該貫穿接點(110)的所要的電阻及依該貫穿接點(110)的所要之機械性質而定作選設。
  6. 如申請專利範圍第5項之方法，其中：該至少一貫穿接點開口(11)用一渠溝蝕刻方法或利用雷射鑽孔做入該載體基材(10)的前側中且設計成盲孔形式。
  7. 如申請專利範圍第5或第6項之方法，其中：在貫穿接點開口(11)的壁上產生一熱的氧化物當作第一介電層(12)。
  8. 如申請專利範圍第5或第6項之方法，其中：至少有一層的材料係利用氣相析出(CVD)、濺鍍及/或電鍍施加。
  9. 如申請專利範圍第5或第6項之方法，其中：該至少一貫穿接點開口(11)充填後，將該載體基材(10)後側弄薄使該貫穿接點(110)可在後側接觸，然後將該載體基材(10)設以至少一配線平面 (18)，將貫穿接點(110)以導電方式接到該電線平面(18)。
  10. 如申請專利範圍第5或第6項之方法，其中：該至少一貫穿接點(220)加到一埋入渠溝中的導線路(21)上當作端子。
TW104118100A 2014-06-06 2015-06-04 具有至少一在載體基材中的貫穿接點的半導體構件以及製造這種貫穿接點的方法 TW201603153A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014210899.3A DE102014210899A1 (de) 2014-06-06 2014-06-06 Halbleiter-Bauelement mit mindestens einem Durchkontakt im Trägersubstrat und Verfahren zum Erzeugen eines solchen Durchkontakts

Publications (1)

Publication Number Publication Date
TW201603153A true TW201603153A (zh) 2016-01-16

Family

ID=54706493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104118100A TW201603153A (zh) 2014-06-06 2015-06-04 具有至少一在載體基材中的貫穿接點的半導體構件以及製造這種貫穿接點的方法

Country Status (3)

Country Link
DE (1) DE102014210899A1 (zh)
TW (1) TW201603153A (zh)
WO (1) WO2015185354A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170397B2 (en) 2016-07-07 2019-01-01 Vanguard International Semiconductor Corporation Semiconductor devices, via structures and methods for forming the same
TWI646650B (zh) * 2016-05-12 2019-01-01 世界先進積體電路股份有限公司 半導體裝置、導通孔結構及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106051A1 (de) * 2017-03-21 2018-09-27 Forschungsverbund Berlin E.V. Verfahren zur Herstellung von integrierten elektronischen Schaltungen
EP3528281A1 (en) * 2018-02-19 2019-08-21 ams AG Semiconductor device with through-substrate via and its method of manufacture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080113505A1 (en) * 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via
US7898063B2 (en) * 2008-02-16 2011-03-01 International Business Machines Corporation Through substrate annular via including plug filler
US7964502B2 (en) * 2008-11-25 2011-06-21 Freescale Semiconductor, Inc. Multilayered through via
FR2951018A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Crolles 2 Via de connexion electrique pour substrat de dispositif semi-conducteur
EP2793254B1 (en) * 2013-04-16 2015-10-21 Ams Ag Semiconductor device with through-substrate via of enhanced conductivity and corresponding fabrication method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646650B (zh) * 2016-05-12 2019-01-01 世界先進積體電路股份有限公司 半導體裝置、導通孔結構及其形成方法
US10170397B2 (en) 2016-07-07 2019-01-01 Vanguard International Semiconductor Corporation Semiconductor devices, via structures and methods for forming the same

Also Published As

Publication number Publication date
WO2015185354A2 (de) 2015-12-10
DE102014210899A1 (de) 2015-12-17
WO2015185354A3 (de) 2016-03-03

Similar Documents

Publication Publication Date Title
US7902069B2 (en) Small area, robust silicon via structure and process
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
US9099476B2 (en) Semiconductor having a high aspect ratio via
CN102246292B (zh) 在用于3d封装的基底中电镀基底贯通孔的方法
TW201027703A (en) Semiconductor device and methods for froming the same
CN102372249B (zh) 用于在衬底中制造电敷镀通孔的方法以及具有电敷镀通孔的衬底
TW201603153A (zh) 具有至少一在載體基材中的貫穿接點的半導體構件以及製造這種貫穿接點的方法
JP4581864B2 (ja) 半導体基板への貫通配線の形成方法
Ranganathan et al. The development of a tapered silicon micro-micromachining process for 3D microsystems packaging
CN106158829B (zh) 包括限定空隙的材料的电子器件及其形成方法
Dixit et al. Via technologies for MEMS
CN109256358B (zh) 一种导电栓塞的制备方法及具有导电栓塞的半导体器件
KR20100023805A (ko) 전도성 비아 형성
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
US6677232B2 (en) Method for fabricating metal conductors and multi-level interconnects in a semiconductor device
JP2006222138A (ja) 貫通電極の形成方法
CN106206502B (zh) 半导体元件及其制造方法
CN105460883B (zh) 一种半导体器件及其制备方法、电子装置
US8883632B2 (en) Manufacturing method and manufacturing apparatus of device
US12176207B2 (en) Method for manufacturing a silicon carbide device
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20020011475A (ko) 저유전율 절연막이 포함된 다마신공정법
CN104952722A (zh) 金属淀积方法及去除沟槽尖角的方法
CA3101862A1 (en) Electrical contacting and method for producing an electrical contacting