[go: up one dir, main page]

TW201608254A - 用於實施直接位於印刷電路板內的受測裝置之下的嵌入式序列資料測試迴環的結構和實施方法 - Google Patents

用於實施直接位於印刷電路板內的受測裝置之下的嵌入式序列資料測試迴環的結構和實施方法 Download PDF

Info

Publication number
TW201608254A
TW201608254A TW104128316A TW104128316A TW201608254A TW 201608254 A TW201608254 A TW 201608254A TW 104128316 A TW104128316 A TW 104128316A TW 104128316 A TW104128316 A TW 104128316A TW 201608254 A TW201608254 A TW 201608254A
Authority
TW
Taiwan
Prior art keywords
loopback
dut
device under
printed circuit
under test
Prior art date
Application number
TW104128316A
Other languages
English (en)
Inventor
湯瑪斯Ｐ 瓦維克
詹姆士Ｖ 羅素
Original Assignee
Ｒ＆Ｄ電路公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｒ＆Ｄ電路公司 filed Critical Ｒ＆Ｄ電路公司
Publication of TW201608254A publication Critical patent/TW201608254A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/24—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks using dedicated network management hardware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Electromagnetism (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Environmental & Geological Engineering (AREA)

Abstract

提供的是具有多個實施例的方法和結構，其取決於特定的需求，而將印刷電路板中已知設計的序列迴環電路直接放置(嵌入)在受測裝置之下。微通孔和線路連接了包括發送器構件(Tx)和接收器構件(Rx)的構件，其形成迴環電路以用於連接到受測裝置(DUT)。連接是由具有最短可能電長度的耦合電容器所完成，該電長度逼近該等構件和該DUT之間的直線，並且該距離是該短直線的長度乘以2的平方根，如此則該等接收器構件是在DUT之下。

Description

用於實施直接位於印刷電路板內的受測裝置之下的嵌入式序列資料測試迴環的結構和實施方法
本發明關於使用迴環電路的常見工業常規來自動測試極高速序列資料發送裝置(積體電路)的結構和方法。尤其，本發明關於一系列的結構和方法，以將市售可得的構件直接放置在與受測裝置形成介面之印刷電路板的表面之下，其藉由使用耦合電容器而利用微通孔和線路來把這些構件連接成具有最短可能電長度的迴環電路。
迴環電路可得於各式各樣的形式。三種最常見的迴環電路使用繼電器-電容器電路、電阻器分接頭-電容器電路、電感器分接頭-電容器電路(Thomas P.Warwick，研發電路供應商發表會，國際測試會議，加州Anahiem，2012年9月；Thomas P.Warwick，「DUT介面板和測試系統寄生在十億位元以上測量的緩和效應」，國際測試會議，北卡羅萊納州Charlotte，2003年)。圖1~5顯示用於序列迴環測試的先前技藝所常見之被動電路的示意實施例。每種電路提供有關可以在自動測試環境中執行之測試類型的一系列優缺點。每個電路需要一系列的通孔和印刷電路板佔地面積 來實施。在這些當中，繼電器電路的實體是最大的，而電阻器分接頭-電容器電路是最小的。
圖13是圖1~5之先前技藝實體實施示意圖之一半截面的先前技藝示範。發送電訊號(Tx)從受測裝置(device under test，DUT)[37]開始，並且從DUT Tx經過通孔/回鑽結構[43]、連接用印刷電路板線路、通孔/回鑽結構[41]而接線到迴環電路。[42]是特定的迴環結構，如圖1或圖5所示意顯示。在裝置介面板(device interface board，DIB)[39]之底部上的中央構件是關鍵的耦合電容器[5]或[6]，而在左和右方的構件則是分接頭構件：圖1中的電阻器[7]/[8]或[9]/[10]；圖5中的電感器[17]/[18]或[19]/[20]。
三種最常見的迴環電路使用繼電器-電容器電路、電阻器分接頭-電容器電路、電感器分接頭-電容器電路(本發明人的發表，國際測試會議，加州Anahiem，2012年9月)。每種電路提供有關可以在自動測試環境中執行之測試類型的一系列優缺點。每個電路需要一系列的通孔和印刷電路板佔地面積來實施。在這些當中，繼電器電路的實體是最大的，而電阻器分接頭-電容器電路是最小的。
以下問題發生在迴環電路測試資料速率高於每秒19十億位元(Gbps)的先前技藝提案。
(1)迴環電路的尺寸和所需數目：操作高於19 GBS的多數裝置需要4到400個極高速全迴環電路和幾個較低速的迴環電路，其需要相同量的印刷電路板佔地面積，
(2)對迴環電路之長發送路徑的困難：用於迴環的最常見測試策略要求迴環電路是盡可能的靠近發送器和接收器。即使以可能最小的 迴環電路來說，當需要大量的迴環電路時，這長度則變大。長的長度可以導致必須使用FIR分接頭以補償線長度。這限制了測試類型和可以快速做到的邊界判定。
對於任何迴環結構(被動的，例如圖1~5；或主動的，其使用繼電器)的關鍵考量是它的抖動貢獻。實體結構和構件(特別是隨著資料速率增加)導致阻抗不連續，當組合了關聯於測試設定的其他非理想結構(譬如插座)時，這轉而可以造成不想要的測量抖動。二個閘限因素決定了不想要的抖動：(1)不連續的數目、(2)不連續之間的距離/電長度。單純而言，間隔允許來自不連續的反射能量來回反彈，因此造成抖動，而沒有完全逸散。在任何時候，關聯於不連續之間電長度的時間延遲超過主要週期的3/8~1/2，則可以發生不想要的抖動。在28 GBs，這距離是4.4到5.9毫米(Dk=3.27)。所述的全部先前技藝方法都超過週期的3/8~1/2，故導致抖動和電不連續。
(3)對ATE導向之印刷電路板的間隔限制：多數之製造導向的解決方案需要同時多處測試2倍到4倍的裝置。迴環電路的實體尺寸和接線所需的長度匹配則減少了關鍵區域中所可得的印刷電路板佔地面積。
(4)使用大量不匹配的結構，例如回鑽的通孔：任何通孔結構造成某程度的阻抗不匹配，其無法由取樣不足的FIR濾波器分接頭所補償，特別是在測試中。FIR濾波器提供補償發送路徑損失的常見方法。典型的迴環電路添加最少二個額外通孔在主要迴環路徑中。絕對需要控制深度的回鑽通孔或類似結構以移除多餘的金屬釘栓，其產生極大的電能反射而因此抖動。製造再現性和對互連可靠性的要求則限制了這些回鑽通孔的電 品質，並且它們對於操作在高於14 Gbps的序列鏈路來說是最重要的考量。每個迴環路徑需要8個此種回鑽的通孔。
(5)需要使用昂貴、奇特的材料以減少線路損失：必須使用昂貴的高速材料以補償問題(2)。會想要提供迴環電路結構和方法來避免前述先前技藝之提案的這些問題。
本發明提供減少抖動和電不連續的結構和方法。本發明具有許多實施例和可能的方法：
實施例：
1.整合到裝置介面(印刷電路)板(DIB)裡的嵌入式迴環電路。
2.整合到插置物裡的嵌入式迴環電路，其可實體脫離於前述的DIB。這允許本發明的迴環電路回溯相容於既有的DIB。
方法：
1.用於大間距(0.65毫米或更大)的單一層嵌入
2.用於精細間距(0.5毫米任0.4毫米)的多層嵌入。
3.用於最精細間距(0.4毫米、0.35毫米、0.3毫米)和較高效能的多軸(垂直和水平)嵌入。
本發明提供一系列的結構和方法，其將市售可得的構件直接放置在與受測裝置形成介面之印刷電路板的表面之下。本發明特定而言將常見的被動測試電路(見圖1~5的示意圖)從裝置介面板(DIB)(圖13的[42])的外表面移動到嵌在裝置介面板(DIB)裡的位置而恰在受測裝置(或DUT)之下(見圖14)。替代性實施例將常見的電路嵌在插置物或子板中而恰在受測裝置 之下(見圖15)，其好處在於使該做法回溯相容於既有的裝置介面板硬體。本發明使用微通孔和線路來將這些構件連接到迴環電路裡而具有最短可能的電長度，其在印刷電路板結構中使用耦合電容器且同時使用外部耦合電容器。圖11和12顯示先前技藝和本發明在40 Gbps的效能改善，而二者皆使用圖1的示意圖。
圖6~9顯示嵌入式迴環電路之不同實施例的一半截面圖。它們特定而言使用較高的構件示意圖，如圖1和圖5所示。圖6和7圖解描述實施例。於本發明的第一方法，全部的迴環構件位於相同的平面(大間距實施例)。圖8圖解描述第二方法的實施例，其中全部的迴環構件位於多個平面(精細間距實施例)。圖9圖解描述第三方法的實施例，其中全部的迴環構件位於垂直和水平二方向上(最精細間距和最高效能的實施例)。
圖16是俯視布局圖，並且是了解本發明之短距離優點的關鍵。雖然圖13顯示先前技藝提案的迴環電路必須安裝成遠離受測裝置而產生長發送路徑，不過圖16顯示本發明的發送路徑可以是在1.41乘以Tx和Rx裝置針腳位置之間的直線距離裡，因此減少抖動和電不連續。
1‧‧‧到受測裝置的發送P連接
2‧‧‧到受測裝置的發送N連接
3‧‧‧到受測裝置的接收P連接
4‧‧‧到受測裝置的接收N連接
5‧‧‧用於迴環(主要路徑)之差動P側的耦合電容器
6‧‧‧用於迴環(主要路徑)之差動N側的耦合電容器
7‧‧‧用於發送P的測量/分接頭電阻器
8‧‧‧用於接收P的測量/分接頭電阻器
9‧‧‧用於發送N的測量/分接頭電阻器
10‧‧‧用於接收N的測量/分接頭電阻器
11‧‧‧用於主要路徑(迴環之P側)的衰減電阻器
12‧‧‧用於主要路徑(迴環之N側)的衰減電阻器
13‧‧‧在發送P上測量的測試設備連接
14‧‧‧在發送N上測量的測試設備連接
15‧‧‧在接收P上測量的測試設備連接
16‧‧‧在接收N上測量的測試設備連接
17‧‧‧用於發送P的測量/分接頭電感器
18‧‧‧用於接收P的測量/分接頭電感器
19‧‧‧用於發送N的測量/分接頭電感器
20‧‧‧用於接收N的測量/分接頭電感器
21‧‧‧連接線路：電容器5/6可以在發送端、在線路21的中間、或在接收端(如所示)
22‧‧‧用於線路21之阻抗控制的上接地平面
23‧‧‧用於線路21之阻抗控制的下接地平面
24‧‧‧用於接收分接頭電阻器或電感器的連接微線路
25‧‧‧用於發送分接頭電阻器或電感器的連接微線路
26‧‧‧從迴環電路到受測裝置襯墊以供發送的連接通孔
27‧‧‧從迴環電路到受測裝置襯墊以供接收的連接通孔
28‧‧‧將接收分接頭構件連接到線路24的微通孔
29‧‧‧將接收分接頭構件連接到線路25的微通孔
30‧‧‧將線路24連接到外面連接(無論是外部或內部15/16)的微通孔或通孔
31‧‧‧將線路25連接到外面連接(無論是外部或內部13/14)的微通孔或 通孔
32‧‧‧包含嵌入構件層的非導電介電材料。這層有助於控制線路21的阻抗
33‧‧‧用於隔離線路24與分接頭構件之薄的非導電介電層。這層有助於控制線路21的阻抗
34‧‧‧用於隔離線路24與對結構的外部連接之薄的非導電介電層
35‧‧‧用於隔離構件層與對結構的外部連接之薄的非導電介電層
36‧‧‧用於容置嵌入式分接頭電阻器的第二非導電介電層
37‧‧‧具有序列資料鏈路的範例性受測裝置(DUT)
38‧‧‧範例性電介面和機械夾箝機制(插座或探頭)
39‧‧‧裝置介面板
40‧‧‧電連接
41‧‧‧通孔/回鑽結構
42‧‧‧迴環結構
43‧‧‧通孔/回鑽結構
44‧‧‧插置物或子板
45‧‧‧電介面
46、47‧‧‧微通孔
48‧‧‧高速線路
49‧‧‧Tx和Rx埠之間的直線距離
50、51‧‧‧微通孔
A‧‧‧眼高度
B‧‧‧眼寬度
圖1~5顯示先前技藝的迴環電路提案，其中：圖1是電阻分接頭嵌入式迴環電路的圖解，其用於測試今日電子工業所通常實施之迴環示意圖的序列資料鏈路；圖2顯示具有阻抗匹配和衰減電阻器[11]和[12]的電阻分接頭嵌入式迴環電路(參見Warwick，ITC 2012)，其中虛線方塊區域代表受測裝置的Tx[1]、[2]和Rx[3]、[4]端子； 圖3是電容耦合嵌入式迴環電路，它是圖1的簡化版，其中虛線方塊區域代表受測裝置的Tx[1]、[2]和Rx[3]、[4]端子，並且不允許序列埠做直流(DC)或低頻測試；圖4是具有衰減電阻器的電容耦合嵌入式迴環電路，虛線方塊區域代表受測裝置的Tx[1]、[2]和Rx[3]、[4]端子，它是圖2的簡化版；圖5是用於低於10 Gbps之被動電路的感應分接頭嵌入式迴環電路，其中虛線方塊區域代表受測裝置的Tx[1]、[2]和Rx[3]、[4]端子；圖6是本發明之嵌入式迴環電路的第一實施例之截面圖(1/2)，其中全部的構件共平面，並且分接頭電阻器[7~10]和分接頭電感器[17~20]可以互換，而分接頭電感器需要空氣核心腔穴；圖7是圖6之實施例的變化例之截面圖(1/2)，其中構件共平面，而用於嵌入式迴環電路；圖8是提供較精細間距的第三實施例之截面圖(1/2)，其中嵌入構件使用二層以允許實施精細間距，分接頭電阻器[7~10]和分接頭電感器[17~20](譬如圖5)可以互換，並且分接頭電感器需要空氣核心腔穴；圖9是本發明之嵌入式迴環電路的第四實施例，其採用多層(譬如層)以允許實施精細間距，而分接頭構件垂直方向，分接頭電阻器[7~10]和分接頭電感器[17~20]可以互換，並且分接頭電感器需要空氣核心腔穴；圖10是本發明之嵌入式迴環電路的第五實施例，其在較厚的印刷電路板中提供比圖9之實施例還精細的間距；圖11顯示在40 Gbps的資料眼開口，其使用先前技藝所可能的最佳實施例； 圖12顯示在40 Gbps的資料眼開口，其使用本發明之方法1的實施例；圖13是實施圖1~5之示意圖的「先前技藝」方法而用於序列資料迴環測試；圖14顯示用於實施圖1~5之示意圖的整合嵌入式迴環電路；圖15顯示用於實施圖1~5之示意圖的可脫離嵌入式迴環電路；以及圖16顯示嵌入式構件迴環電路的俯視圖，其使用圖1的示意圖和第一方法以用於圖6和7的大間距。
為了解釋，受測裝置顯示成「球柵陣列」(ball grid array，BGA)封裝。顯示成積體電路封裝的受測裝置也可以呈晶圓/晶粒形式。精確形式對於本揭示而言是次要的，並且所述方法適用於任何測試形式，包括但不限於晶圓探測、最終封裝測試、燒機、特徵化。元件38是範例性電介面和機械夾箝機制(插座或探頭)，其將DUT維持於DUT和用於測量DUT特徵和功能性的測試設備之間的介面板。於最簡單的形式，這是焊料介面。為了解釋而顯示插座或探頭，其對於本揭示而言是次要的。
元件39是範例性「裝置介面板」(DIB)，其將DUT電連接到測試設備。其他常見的名稱包括但不限於「負載板」、「效能板」、「個性板」、「探針卡」、「家族板」、「主機板」、「子板」。於幾乎所有的情形，DIB使用印刷電路板製造和組裝方法來建構。於圖13，項目39代表「先前技藝」的DIB。於圖14，項目39顯示包含在DIB裡的嵌入式迴環電路。於圖15，項目39 不包括嵌入式迴環電路，因為它分開包含在插置物/子板中。
在DIB中接線的電連接[40]則將測試電路的DC/低頻部分連接到關聯的測試設備。於圖1、2、5~10，這些代表注意的項目[13]、[14]、[15]、[16]。
高效能介面通孔[41]是對圖1~5之耦合電容器[5]和[6]的高頻路徑和介面。這些通孔需要控制深度的回鑽以移除將干擾電路效能的導電金屬釘栓。這回鑽的品質直接影響抖動表現。這項目是特定於先前技藝，並且為了比較而顯示。
用於先前技藝之迴環電路[42]的位置(圖1~5)。自動晶圓探針測試和自動封裝測試所需的複雜機械介面在實體上迫使迴環電路位置與受測裝置有某個距離。典型的距離範圍從3英吋到5英吋，而2英吋是中等複雜度裝置之可能最佳的位置。這項目是特定於先前技藝，並且為了比較而顯示。
用於高頻路徑的高效能介面通孔[43]則允許從受測裝置介面所產生的通孔場逃逸。這些通孔需要控制深度的回鑽以移除將干擾電路效能的導電金屬釘栓。這回鑽的品質直接影響抖動表現。這項目是特定於先前技藝，並且為了比較而顯示。
包含嵌入式迴環電路的插置物或子板[44]。插置物可以使用所述三種嵌入式迴環方法或關聯示意圖當中任一者。插置物的做法允許嵌入式迴環回溯相容於目前不使用嵌入式迴環的DIB(包括圖13所述的DIB)。這允許既有的DIB/先前技藝有低成本的升級路徑。這在特徵化中也具有測試好處，其中末端使用者也可以想要將裝置連接到任務模式測試評 估。
插置物對DIB的介面機制[45]。介面機制可以使用但不限於焊接法、燒結膏法、導電彈性體或金屬彈簧接觸探針。
(圖16)襯墊和微通孔[46]將受測裝置(DUT)Tx端子連接到Tx分接頭構件(亦即圖1的電阻器[7]、[9])。襯墊和通孔在圖1中示意代表成節點[1]和[2]。
(圖16)襯墊和微通孔[47]將受測裝置(DUT)Rx端子連接到Rx分接頭構件(譬如圖1的電阻器[8]、[10])，並且在此情形為耦合電容器[5]、[6]。襯墊和通孔在圖1中示意代表成節點[3]、[4]。
(圖16)互連線路[48]從Tx微通孔[1]、[2]到耦合電容器[5]、[6]。於這布局，耦合電容器位在互連線路的一末端。這非本揭示的要求，並且電容器可以位在這互連線路上的任何地方。
(圖16)Tx微通孔和Rx微通孔之間的直線距離[49]。這代表理論最短的迴環線路長度。實際考量(主要是其他受測裝置互連點和關聯的通孔)最常避免使用直線距離。然而，將電連接接線的要求僅比直線距離長度增加為1.41倍。
(圖16)對分接頭構件而用於Rx DC和低頻測量的微通孔連接[50]。這些在圖1以節點[15]、[16]來示意代表。
(圖16)對分接頭構件而用於Tx DC和低頻測量的微通孔連接[51]。這些在圖1以節點[13]、[14]來示意代表。
現在參見圖式的圖6和7，第一結構將全部構件放置在印刷電路板中的單一嵌入層上。這實施例是針對0.65毫米和更大的針柵陣列。 圖6的左上方顯示來自受測裝置之發送訊號的介面襯墊[1/2]。受測裝置經由高速介面方法而連接到這襯墊，這是極重要的但對於本揭示而言是次要的。通孔(微通孔)[26]將襯墊連接到分接頭構件[7/8]，其顯示成電阻器。它可以是電感器[17/19]。使用電感器則需要U形蓋以產生空氣腔穴。分接頭構件[7/8]接線到微通孔[29]，然後經過線路[25]和通孔[31]而連接到線路或電路。這完成了發送側的分接頭。
線路21是主要的迴環路徑，並且將通孔[26]和構件[7/8]的端子連接到主要的耦合電容器[5/6]。電容器[5/6]然後藉由連接到通孔[27]和接收介面襯墊[3/4]而完成迴環路徑。圖6和7顯示主要的耦合電容器位於接收襯墊[3/4]和通孔[27]之下。主要的耦合電容器也可以位於發送襯墊[1/2]和通孔[26]之下，或者它可以在主要迴環線路[21]的中間。
在接收側上的分接頭則顯示分接頭構件[9/10]，其顯示成直接連接在通孔(微通孔)[27]下的電阻器。它可以是電感器[18/20]。使用電感器則需要U形蓋以產生空氣腔穴。分接頭構件[10]接線到微通孔[28]，然後經過線路[24]和通孔[30]而連接到線路或電路。這完成了接收側的分接頭。
分接頭構件的位置不必位在通孔[26、27]。分接頭構件更想要的是放置成直接次於主要耦合電容器的端子。然而，這只有在具有1毫米或更大之針柵陣列間距的裝置才有可能。
用於嵌入式序列迴環結構的第二實施例顯示於圖8，其使用二個構件層並且將分接頭構件放置在主要迴環路徑之下的那一層上。這產生較厚的嵌入結構，但導致有較小的X-Y跡印。由於有較小的X-Y跡印，故圖8允許在精細間距柵陣列(0.5毫米和以下)的嵌入迴環。
用於嵌入式序列迴環結構的第三實施例(見圖9)使用二個構件層，並且將分接頭構件放置在主要迴環路徑之下的那一層上。於這情形，分接頭構件(譬如電阻器)旋轉成垂直方向。這產生較厚的嵌入結構，但導致有較小的X-Y跡印。垂直構件也減少關聯於圖6~8之微通孔[29/28]和連接線路[25/24]的寄生連接。圖9也允許嵌入迴環用於精細間距柵陣列(0.5毫米和以下)。
圖式的全部圖顯示通孔[31/30]與通孔[26/27]對齊。當結構完全整合成較大的印刷電路板時(圖10)，這不是結構的要求。當迴環結構獨立使用作為子板或回溯相容於既有的印刷電路板時，它是結構的關鍵部分。
圖6是本發明之嵌入式迴環電路的第一實施例之截面圖(1/2)，其中全部的構件共平面，並且分接頭電阻器[7~10]和分接頭電感器[17~20]可以互換，而分接頭電感器需要空氣核心腔穴。使用圖1作為範例。5種被動拓樸的任一者可以用於該示意圖的截面圖(1/2)。於這方法，全部的構件共平面。分接頭電阻器[7~10]和分接頭電感器[17~20](譬如圖5)可以互換。分接頭電感器需要空氣核心腔穴。這拓樸的關鍵特色在於電長度單純取決於受測積體電路的針腳指定。於多數情形，迴環路徑將小於4.4毫米，此為先前技藝所討論的準則。
圖7是圖6之實施例的變化例，其中構件共平面，而嵌入式迴環電路呈現截面圖(1/2)，(使用圖1作為範例)其中全部的構件共平面，分接頭電阻器[7~10]和分接頭電感器[17~20](譬如圖5)可以互換，分接頭電感器需要空氣核心腔穴，並且線路21顯示成在構件端子的中央。就像圖6，這實施例將小於該4.4毫米的準則； 圖8是提供較精細間距的第三實施例之截面圖(1/2)，其中嵌入構件使用二層以允許實施精細間距。分接頭電阻器[7~10]和分接頭電感器[17~20](譬如圖5)可以互換，並且分接頭電感器需要空氣核心腔穴。第二方法不具有優於第一方法的特定效能優點。然而，它允許在較精細間距的積體電路中實施。就像第一方法，迴環電長度取決於積體電路的針腳指定。於多數情形，它小於用於28 Gbps的4.4毫米準則。
圖9是本發明之嵌入式迴環電路的第四實施例，其採用多層(譬如層)以允許實施精細間距，分接頭構件垂直方向，分接頭電阻器[7~10]和分接頭電感器[17~20]可以互換，並且分接頭電感器需要空氣核心腔穴。方法3藉由減少對於微通孔的要求而具有優於方法1和2的效能優點。它允許在較精細間距的積體電路中實施。就像第一方法，迴環電長度取決於積體電路的針腳指定。於多數情形，它小於用於28 Gbps的4.4毫米準則。
圖10是本發明之嵌入式迴環電路的第四實施例，其在較厚的印刷電路板中提供比圖9之實施例還精細的間距。
圖11：這顯示在40 Gbps的資料眼開口，其使用先前技藝所可能最佳的實施例。(資料眼是為了決定序列資料鏈路中的品質和劣化。它是每個時鐘週期所劃分和重疊的振盪儀捕捉。)先前技藝實施例的最大「眼高度」[A]是起始振幅的26%。最大「眼寬度」是週期的76%(或0.76 UI)。圖11使用圖1所示的示意圖。也假設一組關聯於積體電路Tx輸出和Rx輸入之常見非理想的寄生參數。
圖12：這顯示在40 Gbps的資料眼開口，其使用本揭示的方法1實施例。先前技藝實施例的最大「眼高度」[A]是起始振幅的71%。最大「 眼寬度」是週期的91%(或0.91 UI)。當相較於圖11，眼開口改善了2.73倍，並且眼寬度改善了1.2倍。圖12使用圖1所示的示意圖。也假設一組關聯於積體電路Tx輸出和Rx輸入而用於圖11之相同常見的非理想寄生參數。
圖13：這顯示「先前技藝」實施圖1~5的示意圖以供序列資料迴環測試的方法。電訊號源自受測裝置(DUT)[37]的Tx針腳，並且經過DUT介面[38](焊料、插座或探頭)、左通孔/回鑽結構[43]、PC板線路、左通孔/回鑽結構[41]而行進到測試電路[42]。[42]裡的中央構件代表關鍵的耦合電容器，並且左和右構件提供分接頭元件(電阻器或電感器)，而允許序列鏈路做低頻測試。[40]代表PC板線路，其將分接頭構件連接到測試設備。高速訊號經過右通孔/回鑽結構[41]、PC板線路、左通孔/回鑽結構[43]、DUT介面[38](焊料、插座或探頭)而返回到DUT[37]的Rx針腳。
圖14：這顯示用於實施圖1~5之示意圖的整合嵌入式迴環電路。視間距要求而定，這可以使用三種實施方法中的一種，如圖6~9所述。電訊號源自受測裝置(DUT)[37]的Tx針腳，並且經過DUT介面[38](焊料、插座或探頭)和左微通孔而行進到直接在DUT之下的測試電路。極短的PC板線路存在於測試電路中，其將Tx訊號路徑連接到耦合電容器的左端子。耦合電容器的右端子連接到第二微通孔，其經過電介面[38]而將訊號返回到DUT的Rx針腳。[40]代表PC板線路，其將分接頭構件連接到測試設備。分接頭構件端子使用微通孔，其連接到一般(但盲的)通孔以連接到低頻測試設備介面。於高頻路徑，僅有4個極短長度的微通孔，而先前技藝使用8個通孔/回鑽的結構。當迴環短線路可以是Tx和Rx針腳之間的直接直線連接時，它是二根DUT針腳之間所可能最短的連接。雖然這經常是不 可能的，不過短連接常常極靠近理論直線距離。
圖15：這顯示用於實施圖1~5的示意圖之可脫離嵌入式迴環電路。視間距要求而定，這可以使用三種實施方法中的一種，如圖6~9所述。可脫離的方法提供的優點是有回溯相容的嵌入式迴環電路。電訊號源自受測裝置(DUT)[37]的Tx針腳，並且經過DUT介面[38](焊料、插座或探頭)和左微通孔而行進到直接在DUT之下的測試電路。極短的PC板線路存在於測試電路中，其將Tx訊號路徑連接到耦合電容器的左端子。耦合電容器的右端子連接到第二微通孔，其經過電介面[38]而將訊號返回到DUT的Rx針腳。這全都位於可脫離的印刷電路板[44]中，其通常稱為「插置物」、「子板」或「個性板」。[45]代表插置物和裝置介面板(DIB)之間的電介面。[40]代表PC板線路，其將分接頭構件連接到測試設備。分接頭構件端子使用微通孔，其連接到盲通孔，然後經過介面[45]而從插置物[44]接線出來並且進入DIB[39]中的一般通孔以用於低頻測試設備連接[40]。圖15的高速優點(亦即減少通孔結構和印刷電路板線路長度)則與圖14相同。
圖16：這顯示嵌入式構件迴環電路的俯視圖，其使用圖1的示意圖和方法(1)而用於圖6和7的大間距。它顯示整個有二個嵌入式迴環電路。僅標示出左電路，以允許右電路看得更清楚。(這布局取自真實的實施例。)Tx差動訊號從受測裝置(DUT)傳播到微通孔[46](圖6/7的微通孔[26])。訊號行進經過高速線路[48]而到耦合電容器[5]、[6]。訊號然後返回到DUT，在交流(AC)耦合之後經過微通孔[47]，其對應於圖1的示意節點[4]、[6](圖6/7的微通孔[26])。Tx分接頭構件[7]、[9]經過微通孔[51](圖6/7的微通孔[29])和圖1的示意節點[13]、[14]而連接到DC/低頻測試設備。Rx 分接頭構件[8]、[10]經過微通孔[50](圖6/7的微通孔[28])和圖1的示意節點[15]、[16]而連接到DC/低頻測試設備。用於Tx和Rx低頻測試和連接到測試設備之逃逸結構的剩餘者則實體在這結構之下。虛線[49]顯示Tx和Rx埠之間的直線距離。它代表對於給定積體電路裝置的Tx和Rx之間的理論最短距離極限。格柵上未連接、未標示的襯墊代表其他需要訊號的通孔。它們干擾著直線路徑，並且需要實體高速路徑接線在周圍。這將訊號路徑距離增加到1.4121(2的平方根)乘以直線距離之新的最大極限。
雖然已經顯示和描述了特定的實施例，不過明確了解的是本發明不限於此，而是可以在所附請求項的範圍裡加以具體實施。
1‧‧‧到受測裝置的發送P連接
2‧‧‧到受測裝置的發送N連接
3‧‧‧到受測裝置的接收P連接
4‧‧‧到受測裝置的接收N連接
5‧‧‧用於迴環(主要路徑)之差動P側的耦合電容器
6‧‧‧用於迴環(主要路徑)之差動N側的耦合電容器
7‧‧‧用於發送P的測量/分接頭電阻器
8‧‧‧用於接收P的測量/分接頭電阻器
9‧‧‧用於發送N的測量/分接頭電阻器
10‧‧‧用於接收N的測量/分接頭電阻器
13‧‧‧在發送P上測量的測試設備連接
14‧‧‧在發送N上測量的測試設備連接
15‧‧‧在接收P上測量的測試設備連接
16‧‧‧在接收N上測量的測試設備連接
21‧‧‧連接線路
22‧‧‧用於線路21之阻抗控制的上接地平面
23‧‧‧用於線路21之阻抗控制的下接地平面
24‧‧‧用於接收分接頭電阻器或電感器的連接微線路
25‧‧‧用於發送分接頭電阻器或電感器的連接微線路
26‧‧‧從迴環電路到受測裝置襯墊以供發送的連接通孔
27‧‧‧從迴環電路到受測裝置襯墊以供接收的連接通孔
28‧‧‧將接收分接頭構件連接到線路24的微通孔
29‧‧‧將接收分接頭構件連接到線路25的微通孔
30‧‧‧將線路24連接到外面連接的微通孔或通孔
31‧‧‧將線路25連接到外面連接的微通孔或通孔
32‧‧‧包含嵌入構件層的非導電介電材料
33‧‧‧用於隔離線路24與分接頭構件之薄的非導電介電層
34‧‧‧用於隔離線路24與對結構的外部連接之薄的非導電介電層
35‧‧‧用於隔離構件層與對結構的外部連接之薄的非導電介電層

Claims (23)

  1. 一種將構件直接放置在與受測裝置形成介面之印刷電路板的表面之下的結構，其包括：微通孔和線路，其連接了包括發送器構件(Tx)和接收器構件(Rx)的構件，而形成迴環電路以用於連接到受測裝置(DUT)，該連接是由具有最短可能電長度的耦合電容器所完成，該電長度逼近該等構件之間的直線，並且該距離是該短直線的長度乘以2的平方根，如此則該等接收器構件是在該DUT之下。
  2. 根據申請專利範圍第1項的結構，其中該接收器具有分接頭構件，其在該DUT之下並且經由該等微通孔和示意節點而連接到該DUT，並且用於Tx和Rx低頻測試且連接到該DUT之逃逸結構的剩餘者則實體在該結構之下，該等Tx和Rx埠之間有該直線距離，該直線距離代表對於給定積體電路裝置的Tx和Rx之間的最短距離極限，而將訊號路徑距離增加到1.4121(2的平方根)乘以該直線距離之新的最大極限。
  3. 根據申請專利範圍第1項的結構，藉此市售可得的被動構件以形成高效能迴環路徑的方式而放置(嵌入)在印刷電路板的內部裡，以測試積體電路裡的序列資料路徑。
  4. 根據申請專利範圍第1項的結構，藉此全部的迴環構件共平面。
  5. 根據申請專利範圍第1項的結構，藉此全部的迴環構件使用多個平坦層。
  6. 根據申請專利範圍第1項的結構，藉此迴環構件使用用於迴環構件的水平和垂直二方向。
  7. 根據申請專利範圍第1項的結構，其使用具有電容耦合的電阻式或感應式分接頭構件而用於該主要迴環路徑。
  8. 根據申請專利範圍第1項的結構，其使用具有電容耦合的混合π衰減濾波器而用於該主要迴環路徑。
  9. 根據申請專利範圍第1項的結構，其僅使用電容耦合而用於該主要迴環路徑。
  10. 根據申請專利範圍第1項的結構，其使用空氣核心腔穴而用於全部的電感器。
  11. 根據申請專利範圍第1項的結構，其使用任何尺寸、容限或溫度係數的二個端子、表面安裝式電阻器、電感器或電容器。
  12. 根據申請專利範圍第1項的結構，其提供具有電容耦合之最短可能的外部迴環路徑。
  13. 根據申請專利範圍第1項的結構，其可以是獨立的印刷電路板/插置物/子板。
  14. 根據申請專利範圍第1項的結構，其可以完全整合成更厚和更大的印刷電路板。
  15. 根據申請專利範圍第1和11項的結構，其可以使用任何互連技術而回溯相容於既有的印刷電路板。
  16. 根據申請專利範圍第1項的結構，其藉由將全部的電路放置在該受測裝置之下，而不佔據該印刷電路板上的X-Y。
  17. 一種將構件直接放置在與受測裝置形成介面之印刷電路板的表面之下的方法，其包括以下步驟： 使用微通孔和線路，其具有包括了發送器構件(Tx)和接收器構件(Rx)的構件而形成迴環電路，以用於連接到受測裝置(DUT)；該連接步驟是由具有最短可能電長度的耦合電容器所完成，該電長度逼近該等構件和該DUT之間的直線，並且該距離是該短直線的長度乘以2的平方根，如此則該等接收器構件是在該DUT之下。
  18. 根據申請專利範圍第17項的方法，其中提供單一層嵌入以用於大間距。
  19. 根據申請專利範圍第18項的方法，其中該間距是0.65毫米或更大。
  20. 根據申請專利範圍第17項的方法，其中提供多層嵌入以用於精細間距。
  21. 根據申請專利範圍第19項的方法，其中該間距是0.5毫米或0.4毫米。
  22. 根據申請專利範圍第17項的方法，其中提供多軸的垂直和水平嵌入以用於最精細間距。
  23. 根據申請專利範圍第22項的方法，其中該間距是0.4毫米、0.35毫米和0.3毫米以用於較高效能。
TW104128316A 2014-08-29 2015-08-28 用於實施直接位於印刷電路板內的受測裝置之下的嵌入式序列資料測試迴環的結構和實施方法 TW201608254A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462043570P 2014-08-29 2014-08-29
US14/833,928 US20160065334A1 (en) 2014-08-29 2015-08-24 Structure and Implementation Method for implementing an embedded serial data test loopback, residing directly under the device within a printed circuit board

Publications (1)

Publication Number Publication Date
TW201608254A true TW201608254A (zh) 2016-03-01

Family

ID=55400479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128316A TW201608254A (zh) 2014-08-29 2015-08-28 用於實施直接位於印刷電路板內的受測裝置之下的嵌入式序列資料測試迴環的結構和實施方法

Country Status (8)

Country Link
US (1) US20160065334A1 (zh)
EP (1) EP3194989A4 (zh)
JP (1) JP2017528713A (zh)
KR (1) KR20170051451A (zh)
CN (1) CN107003353A (zh)
SG (1) SG11201701593XA (zh)
TW (1) TW201608254A (zh)
WO (1) WO2016033146A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11493551B2 (en) 2020-06-22 2022-11-08 Advantest Test Solutions, Inc. Integrated test cell using active thermal interposer (ATI) with parallel socket actuation
US11549981B2 (en) 2020-10-01 2023-01-10 Advantest Test Solutions, Inc. Thermal solution for massively parallel testing
US11567119B2 (en) 2020-12-04 2023-01-31 Advantest Test Solutions, Inc. Testing system including active thermal interposer device
US11573262B2 (en) 2020-12-31 2023-02-07 Advantest Test Solutions, Inc. Multi-input multi-zone thermal control for device testing
US11587640B2 (en) 2021-03-08 2023-02-21 Advantest Test Solutions, Inc. Carrier based high volume system level testing of devices with pop structures
TWI797770B (zh) * 2020-11-02 2023-04-01 美商前進測試解決股份有限公司 用於半導體裝置的大量測試之屏蔽式插座及載體
US11656273B1 (en) 2021-11-05 2023-05-23 Advantest Test Solutions, Inc. High current device testing apparatus and systems
US11674999B2 (en) 2020-11-19 2023-06-13 Advantest Test Solutions, Inc. Wafer scale active thermal interposer for device testing
US11808812B2 (en) 2020-11-02 2023-11-07 Advantest Test Solutions, Inc. Passive carrier-based device delivery for slot-based high-volume semiconductor test system
US12235314B2 (en) 2021-09-14 2025-02-25 Advantest Test Solutions, Inc Parallel test cell with self actuated sockets

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153238B2 (en) * 2014-08-20 2018-12-11 Samsung Display Co., Ltd. Electrical channel including pattern voids
KR20170046344A (ko) * 2015-10-21 2017-05-02 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
US10917976B1 (en) * 2017-07-12 2021-02-09 Juniper Networks, Inc. Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB
KR20190105337A (ko) 2018-03-05 2019-09-17 삼성전자주식회사 반도체 메모리 장치
US10776234B2 (en) * 2018-11-08 2020-09-15 Huawei Technologies Co., Ltd. On-die input capacitive divider for wireline receivers with integrated loopback
KR102148840B1 (ko) * 2018-11-27 2020-08-28 주식회사 에스디에이 프로브 카드
CN109889282A (zh) * 2019-03-13 2019-06-14 西安交通大学 一种射频印刷电路板材无源互调耦合馈电快测夹具及方法
KR102856263B1 (ko) * 2020-02-25 2025-09-05 에스케이하이닉스 주식회사 테스트 시스템 및 그의 구동 방법
CN113573473A (zh) * 2020-04-28 2021-10-29 富泰华工业（深圳）有限公司 电路板组件及电子装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920007535B1 (ko) * 1990-05-23 1992-09-05 삼성전자 주식회사 식별회로를 구비한 반도체 집적회로 칩
JPH10132855A (ja) * 1996-10-31 1998-05-22 Nec Corp Ｉｃ検査用プローブカード
US6043987A (en) * 1997-08-25 2000-03-28 Compaq Computer Corporation Printed circuit board having a well structure accommodating one or more capacitor components
US6384617B1 (en) * 1999-11-17 2002-05-07 Agilent Technologies, Inc. Signal transfer device for probe test fixture
JP3446124B2 (ja) * 2001-12-04 2003-09-16 科学技術振興事業団 高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置
US7200170B1 (en) * 2002-07-12 2007-04-03 Pmc-Sierra, Inc. High speed I-O loopback testing with low speed DC test capability
US20060132119A1 (en) * 2004-12-17 2006-06-22 Arc Radar And Communication Services, Llc Configurable test interface device
TWI287634B (en) * 2004-12-31 2007-10-01 Wen-Chang Dung Micro-electromechanical probe circuit film, method for making the same and applications thereof
JP4726679B2 (ja) * 2006-03-31 2011-07-20 ルネサスエレクトロニクス株式会社 半導体試験方法および半導体装置
CN101349726B (zh) * 2007-07-17 2010-10-13 联芯科技有限公司 一种通用输入输出接口的故障检测方法及装置
CN101373205B (zh) * 2007-08-21 2011-03-16 上海摩波彼克半导体有限公司 集成电路芯片接口模块的回环测试结构
US20090125279A1 (en) * 2007-11-14 2009-05-14 Intel Corporation Circuitry and methods for time domain channel de-embedding
CA2623257A1 (en) * 2008-02-29 2009-08-29 Scanimetrics Inc. Method and apparatus for interrogating an electronic component
WO2010039188A1 (en) * 2008-09-23 2010-04-08 Amphenol Corporation High density electrical connector
CN101533067A (zh) * 2009-04-07 2009-09-16 华为技术有限公司 一种在集成电路片中实现断路点定位的方法、装置和系统
CN101656637B (zh) * 2009-09-11 2012-06-13 中国科学院计算技术研究所 网络协议的虚拟中继测试装置和方法
EP2478751A4 (en) * 2009-09-15 2013-01-23 R & D Circuits Inc EMBEDDED COMPONENTS IN A INTERMEDIATE CARD FOR IMPROVED POWER GENERATION (DISTRIBUTION) AND REDUCED POWER LOSS (WEAKNESS) IN A NETWORK CONFIGURATION
US8598898B2 (en) * 2010-10-05 2013-12-03 Silicon Image, Inc. Testing of high-speed input-output devices
US8952711B2 (en) * 2011-10-20 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for probing semiconductor wafers
US9372227B2 (en) * 2013-03-11 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test system and method
US9506980B2 (en) * 2013-03-15 2016-11-29 Intel Corporation Integrated circuit testing architecture
US9588173B2 (en) * 2013-12-17 2017-03-07 Keyssa, Inc. Waveguides for capturing close-proximity electromagnetic radiation transmitted by wireless chips during testing on automated test equipment (ATE)
US10079202B2 (en) * 2014-05-27 2018-09-18 R&D Circuits, Inc. Structure for isolating high speed digital signals in a high density grid array
KR102154064B1 (ko) * 2014-09-25 2020-09-10 삼성전자주식회사 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
TWI583961B (zh) * 2015-06-05 2017-05-21 Mpi Corp 具回授測試功能之探針模組(一)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11841392B2 (en) 2020-06-22 2023-12-12 Advantest Test Solutiions, Inc. Integrated test cell using active thermal interposer (ATI) with parallel socket actuation
US12345756B2 (en) 2020-06-22 2025-07-01 Advantest Test Solutions, Inc. Integrated test cell using active thermal interposer (ATI) with parallel socket actuation
US11493551B2 (en) 2020-06-22 2022-11-08 Advantest Test Solutions, Inc. Integrated test cell using active thermal interposer (ATI) with parallel socket actuation
US11549981B2 (en) 2020-10-01 2023-01-10 Advantest Test Solutions, Inc. Thermal solution for massively parallel testing
US11940487B2 (en) 2020-10-01 2024-03-26 Advantest Test Solutions, Inc. Thermal solution for massively parallel testing
US12203958B2 (en) 2020-11-02 2025-01-21 Advantest Test Solutions, Inc. Shielded socket and carrier for high-volume test of semiconductor devices
TWI797770B (zh) * 2020-11-02 2023-04-01 美商前進測試解決股份有限公司 用於半導體裝置的大量測試之屏蔽式插座及載體
US12320852B2 (en) 2020-11-02 2025-06-03 Advantest Test Solutions, Inc. Passive carrier-based device delivery for slot-based high-volume semiconductor test system
US11808812B2 (en) 2020-11-02 2023-11-07 Advantest Test Solutions, Inc. Passive carrier-based device delivery for slot-based high-volume semiconductor test system
US11821913B2 (en) 2020-11-02 2023-11-21 Advantest Test Solutions, Inc. Shielded socket and carrier for high-volume test of semiconductor devices
US12540967B2 (en) 2020-11-19 2026-02-03 Advantest Test Solutions, Inc Wafer scale active thermal interposer for device testing
US11674999B2 (en) 2020-11-19 2023-06-13 Advantest Test Solutions, Inc. Wafer scale active thermal interposer for device testing
US12320841B2 (en) 2020-11-19 2025-06-03 Advantest Test Solutions, Inc. Wafer scale active thermal interposer for device testing
US12535522B2 (en) 2020-11-19 2026-01-27 Advantest Test Solutions, Inc. Wafer scale active thermal interposer for device testing
US12540968B2 (en) 2020-11-19 2026-02-03 Advantest Test Solutions, Inc. Wafer scale active thermal interposer for device testing
US11846669B2 (en) 2020-12-04 2023-12-19 Advantest Test Solutions, Inc. Active thermal interposer device
US11774492B2 (en) 2020-12-04 2023-10-03 Advantest Test Solutions, Inc. Test system including active thermal interposer device
US12216154B2 (en) 2020-12-04 2025-02-04 Advantest Test Solutions, Inc. Active thermal interposer device
US11754620B2 (en) 2020-12-04 2023-09-12 Advantest Test Solutions, Inc. DUT placement and handling for active thermal interposer device
US11609266B2 (en) 2020-12-04 2023-03-21 Advantest Test Solutions, Inc. Active thermal interposer device
US11567119B2 (en) 2020-12-04 2023-01-31 Advantest Test Solutions, Inc. Testing system including active thermal interposer device
US11852678B2 (en) 2020-12-31 2023-12-26 Advantest Test Solutions, Inc. Multi-input multi-zone thermal control for device testing
US12203979B2 (en) 2020-12-31 2025-01-21 Advantest Test Solutions, Inc. Multi-input multi-zone thermal control for device testing
US11573262B2 (en) 2020-12-31 2023-02-07 Advantest Test Solutions, Inc. Multi-input multi-zone thermal control for device testing
US11587640B2 (en) 2021-03-08 2023-02-21 Advantest Test Solutions, Inc. Carrier based high volume system level testing of devices with pop structures
US11742055B2 (en) 2021-03-08 2023-08-29 Advantest Test Solutions, Inc. Carrier based high volume system level testing of devices with pop structures
US12374420B2 (en) 2021-03-08 2025-07-29 Advantest Test Solutions, Inc. Carrier based high volume system level testing of devices with pop structures
US12235314B2 (en) 2021-09-14 2025-02-25 Advantest Test Solutions, Inc Parallel test cell with self actuated sockets
US11656273B1 (en) 2021-11-05 2023-05-23 Advantest Test Solutions, Inc. High current device testing apparatus and systems

Also Published As

Publication number Publication date
EP3194989A1 (en) 2017-07-26
CN107003353A (zh) 2017-08-01
US20160065334A1 (en) 2016-03-03
WO2016033146A1 (en) 2016-03-03
KR20170051451A (ko) 2017-05-11
EP3194989A4 (en) 2018-03-21
SG11201701593XA (en) 2017-03-30
JP2017528713A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
TW201608254A (zh) 用於實施直接位於印刷電路板內的受測裝置之下的嵌入式序列資料測試迴環的結構和實施方法
US7492146B2 (en) Impedance controlled via structure
JP5750446B2 (ja) 超高周波用途のための、裏側に空洞を有するデバイスインターフェースボード
CN108432355B (zh) 凹穴式电路板
TWI448707B (zh) 半導體測試裝置
Kam et al. Twisted differential line structure on high-speed printed circuit boards to reduce crosstalk and radiated emission
Kim et al. Channel design methodology for 28Gb/s SerDes FPGA applications with stacked silicon interconnect technology
KR20090082783A (ko) Ｅｄｓ 공정용 프로브 카드 어셈블리
Yao et al. Design of package BGA pin-out for> 25Gb/s high speed SerDes considering PCB via crosstalk
US11756905B2 (en) Package interface with improved impedance continuity
Röhrl et al. Differential wideband interconnects for organic millimeter wave chip packages: An effort to design an all-purpose RF chip package
Sun et al. A new isolation structure of pogo pins for crosstalk reduction in a test socket
CN109001617A (zh) Ate测试板及基于ate测试板的电子元器件设置方法
US20180184517A1 (en) Multi-layer ic socket with an integrated impedance matching network
Kim et al. Spiral via structure in a BGA package to mitigate discontinuities in multi-gigabit SERDES system
TWI529395B (zh) Probe module with feedback test function
CN205809174U (zh) 一种陶瓷封装管壳差分走线阻抗测试装置
Bi et al. A Study of Signal Integrity on Hybrid Land Grid Array Socket Connector
Tunaboylu Space transformer connector characterisation for a wafer test system
Gu et al. Efficient parametric modeling and analysis for backplane channel characterization
Budell et al. Comparison of multilayer organic and ceramic package simultaneous switching noise measurements using a 0.16/spl mu/m CMOS test chip
CN120629888A (zh) 电源噪声测试结构及芯片封装结构
TWI617811B (zh) 探針卡
Shan et al. Packaging considerations for high-speed single-ended and differential nets
Baek et al. GTL high speed I/O in 3D ICs for TSV and interconnect signal integrity characterization