[go: up one dir, main page]

TW201546786A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201546786A
TW201546786A TW104107756A TW104107756A TW201546786A TW 201546786 A TW201546786 A TW 201546786A TW 104107756 A TW104107756 A TW 104107756A TW 104107756 A TW104107756 A TW 104107756A TW 201546786 A TW201546786 A TW 201546786A
Authority
TW
Taiwan
Prior art keywords
switch
wiring
signal
transistor
circuit
Prior art date
Application number
TW104107756A
Other languages
English (en)
Other versions
TWI671722B (zh
Inventor
Atsushi Umezaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201546786A publication Critical patent/TW201546786A/zh
Application granted granted Critical
Publication of TWI671722B publication Critical patent/TWI671722B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

減少移位暫存器的功耗。半導體裝置包括移位暫存器。移位暫存器包括多個級。多個級中的一個級包括第一至第四開關及順序電路。第一開關及第二開關在第一佈線與第二佈線之間彼此並聯電連接。第三開關及第四開關在第三佈線與第二佈線之間彼此串聯電連接。第一佈線具有傳輸時脈信號的功能。第三佈線具有傳輸對應於時脈信號的高位準或低位準的電位的功能。第二佈線的信號或根據第二佈線的信號的信號被輸入順序電路。

Description

半導體裝置
本發明的一個實施例係關於一種半導體裝置、顯示裝置、顯示模組及電子裝置。
注意,本發明的一個實施例不侷限於上述技術領域。本說明書等所揭示的發明的技術領域係關於一種物體、方法或製造方法。另外,本發明的一個實施例係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此,更具體地,作為本說明書所揭示的本發明的一個實施例的技術領域的一個例子,可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、這些裝置的驅動方法或者這些裝置的製造方法。
專利文獻1揭示了移位暫存器。在專利文獻1所揭示的移位暫存器中,藉由與時脈信號同步地依次移位起動脈衝,得到輸出信號。
[專利文獻1]日本專利申請公開第2006- 031908號公報
一般而言,因為在時脈信號被直接輸入到移位暫存器所包括的電晶體的閘極的情況下被輸入時脈信號的佈線的負載增加,所以功耗增大。
本發明的一個實施例的目的之一是減少功耗或提供一種能夠減少功耗的結構。或者,本發明的一個實施例的目的之一是減少佈線的負載或提供一種能夠減少佈線的負載的結構。或者,本發明的一個實施例的目的之一是提供一種新穎結構。尤其是,本發明的一個實施例的目的之一是提供一種能夠應用於移位暫存器的新穎結構。或者,本發明的一個實施例的目的之一是減少切換電晶體的開啟/關閉狀態的次數或提供一種能夠減少切換電晶體的開啟/關閉狀態的次數的結構。
注意,這些目的的記載不妨礙其他目的的存在。此外,本發明的一個實施例並不需要實現所有上述目的。另外,可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的目的。
根據本發明的一個實施例的半導體裝置包括移位暫存器。移位暫存器包括多個級。多個級中的一個包括第一至第四開關及順序電路。第一開關及第二開關在第一佈線與第二佈線之間並聯電連接。第三開關及第四開關在第三佈線與第二佈線之間串聯電連接。第一佈線具有能 夠傳輸時脈信號的功能。第三佈線具有能夠傳輸對應於時脈信號的高位準或低位準的電位的功能。順序電路被輸入第二佈線的信號或對應於第二佈線的信號的信號。
在上述本發明的一個實施例中,順序電路也可以包括第一電路。控制是否使第一電路的輸出成為高位準的端子被輸入第二佈線的信號或對應於第二佈線的信號的信號。
在上述本發明的一個實施例中,順序電路也可以包括邏輯電路。邏輯電路至少被輸入第二佈線的信號或對應於第二佈線的信號的信號。
在上述本發明的一個實施例中,控制第一開關的開啟或關閉的端子也可以被輸入前一級的輸出信號或對應於前一級的輸出信號的信號。
在上述本發明的一個實施例中,控制第二開關的開啟或關閉的端子也可以被輸入後一級的輸出信號或對應於後一級的輸出信號的信號。
在上述本發明的一個實施例中,控制第三開關的開啟或關閉的端子也可以被輸入前一級的輸出信號或對應於前一級的輸出信號的信號。
在上述本發明的一個實施例中,控制第四開關的開啟或關閉的端子也可以被輸入後一級的輸出信號或對應於後一級的輸出信號的信號。
在上述本發明的一個實施例中,移位暫存器也可以包括第五至第八開關。第五開關的第一端子電連接 於第四佈線。第六開關的第一端子電連接於第五佈線或第三佈線。第六開關的第二端子電連接於第五開關的第二端子。第七開關的第一端子電連接於第六佈線。第八開關的第一端子電連接於第七佈線或第三佈線。第八開關的第二端子電連接於第七開關的第二端子。控制第五開關的開啟或關閉的端子被輸入順序電路的輸出信號或對應於順序電路的輸出信號的信號。控制第六開關的開啟/關閉狀態的端子被輸入順序電路的輸出信號或對應於順序電路的輸出信號的信號。控制第七開關的開啟/關閉狀態的端子被輸入順序電路的輸出信號或對應於順序電路的輸出信號的信號。控制第八開關的開啟/關閉狀態的端子被輸入順序電路的輸出信號或對應於順序電路的輸出信號的信號。第四佈線具有能夠傳輸第二時脈信號的功能。第五佈線具有能夠傳輸對應於第二時脈信號的高位準或低位準的電位的功能。第六佈線具有能夠傳輸第三時脈信號的功能。第七佈線具有能夠傳輸對應於第三時脈信號的高位準或低位準的電位的功能。
本發明的一個實施例可以降低功耗。或者,本發明的一個實施例可以減少佈線的負載。或者,本發明的一個實施例可以提供新穎結構。或者,本發明的一個實施例可以減少切換電晶體的開啟/關閉狀態的次數。
注意,這些效果的記載不妨礙其他效果的存在。此外,本發明的一個實施例並不需要實現所有上述效果。另外,可以從說明書、圖式、申請專利範圍等的記載 得知並導出上述以外的效果。
22‧‧‧絕緣膜
26‧‧‧絕緣膜
27‧‧‧絕緣膜
28‧‧‧氮化物絕緣膜
29‧‧‧絕緣膜
31‧‧‧基板
40‧‧‧導電膜
41‧‧‧氧化物半導體膜
41a‧‧‧氧化物半導體膜
41b‧‧‧氧化物半導體膜
41c‧‧‧氧化物半導體膜
42‧‧‧金屬氧化物膜
43‧‧‧導電膜
44‧‧‧導電膜
45‧‧‧導電膜
46‧‧‧基板
47‧‧‧遮蔽膜
48‧‧‧彩色層
50‧‧‧樹脂膜
51‧‧‧配向膜
52‧‧‧配向膜
53‧‧‧液晶層
55‧‧‧像素
56‧‧‧電晶體
57‧‧‧電容元件
58‧‧‧開口部
59‧‧‧導電膜
60‧‧‧液晶元件
61‧‧‧導電膜
62‧‧‧開口部
70‧‧‧半導體顯示裝置
71‧‧‧像素部
72‧‧‧驅動電路
73‧‧‧驅動電路
75‧‧‧移位暫存器
76‧‧‧移位暫存器
77‧‧‧開關電路
95‧‧‧電晶體
96‧‧‧電晶體
97‧‧‧電容元件
98‧‧‧發光元件
100‧‧‧電路
101A‧‧‧開關
101An‧‧‧電晶體
101Ap‧‧‧電晶體
101B‧‧‧開關
101Bn‧‧‧電晶體
101Bp‧‧‧電晶體
102A‧‧‧開關
102An‧‧‧電晶體
102Ap‧‧‧電晶體
102B‧‧‧開關
102Bn‧‧‧電晶體
102Bp‧‧‧電晶體
103‧‧‧反相器
103A‧‧‧NAND電路
104‧‧‧反相器
104A‧‧‧NAND電路
105‧‧‧開關
105n‧‧‧電晶體
106‧‧‧開關
106p‧‧‧電晶體
107‧‧‧開關
111‧‧‧佈線
112‧‧‧佈線
113‧‧‧佈線
114‧‧‧佈線
115‧‧‧佈線
116‧‧‧佈線
117‧‧‧佈線
200‧‧‧電路
201‧‧‧時脈反相器
202‧‧‧時脈反相器
203‧‧‧反相器
204‧‧‧反相器
205‧‧‧NAND電路
206‧‧‧NAND電路
207‧‧‧NAND電路
208‧‧‧NAND電路
211‧‧‧佈線
212‧‧‧佈線
220‧‧‧電路
221‧‧‧開關
222‧‧‧開關
300‧‧‧電路
301‧‧‧開關
301n‧‧‧電晶體
301p‧‧‧電晶體
302‧‧‧開關
302n‧‧‧電晶體
302p‧‧‧電晶體
303‧‧‧反相器
304‧‧‧開關
304n‧‧‧電晶體
305‧‧‧開關
305p‧‧‧電晶體
310‧‧‧電路
311‧‧‧開關
311n‧‧‧電晶體
311p‧‧‧電晶體
312‧‧‧開關
312n‧‧‧電晶體
312p‧‧‧電晶體
313‧‧‧反相器
314‧‧‧開關
314n‧‧‧電晶體
315‧‧‧開關
315p‧‧‧電晶體
320‧‧‧電路
321‧‧‧佈線
322‧‧‧佈線
323‧‧‧佈線
324‧‧‧佈線
325‧‧‧佈線
331‧‧‧佈線
332‧‧‧佈線
333‧‧‧佈線
334‧‧‧佈線
360‧‧‧移位暫存器
361‧‧‧電路
371‧‧‧佈線
372‧‧‧佈線
373‧‧‧佈線
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧驅動電路
4004‧‧‧驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4010‧‧‧電晶體
4018‧‧‧FPC
4020‧‧‧絕緣膜
4021‧‧‧像素電極
4023‧‧‧液晶元件
4028‧‧‧液晶層
4030‧‧‧佈線
4050‧‧‧導電膜
4059‧‧‧樹脂膜
4060‧‧‧共用電極
4061‧‧‧導電粒子
4062‧‧‧樹脂膜
5001‧‧‧外殼
5002‧‧‧外殼
5003‧‧‧顯示部
5004‧‧‧顯示部
5005‧‧‧麥克風
5006‧‧‧揚聲器
5007‧‧‧操作鍵
5008‧‧‧觸控筆
5201‧‧‧外殼
5202‧‧‧顯示部
5203‧‧‧操作按鈕
5204‧‧‧手錶帶
5401‧‧‧外殼
5402‧‧‧顯示部
5403‧‧‧鍵盤
5404‧‧‧指向裝置
5601‧‧‧外殼
5602‧‧‧外殼
5603‧‧‧顯示部
5604‧‧‧顯示部
5605‧‧‧連接部
5606‧‧‧操作鍵
5801‧‧‧外殼
5802‧‧‧外殼
5803‧‧‧顯示部
5804‧‧‧操作鍵
5805‧‧‧透鏡
5806‧‧‧連接部
5901‧‧‧外殼
5902‧‧‧顯示部
5903‧‧‧攝像頭
5904‧‧‧揚聲器
5905‧‧‧按鈕
5906‧‧‧外部連接部
5907‧‧‧麥克風
在圖式中:圖1是示出裝置的結構的圖;圖2是示出裝置的結構的圖;圖3是示出裝置的結構的圖;圖4是示出裝置的結構的圖;圖5是示出裝置的結構的圖;圖6是示出裝置的結構的圖;圖7是示出裝置的結構的圖;圖8是示出裝置的結構的圖;圖9是示出裝置的結構的圖;圖10是示出裝置的結構的圖;圖11是示出裝置的結構的圖;圖12是示出裝置的結構的圖;圖13是示出裝置的結構的圖;圖14是示出裝置的結構的圖;圖15是說明裝置的工作的圖;圖16是示出裝置的結構的圖;圖17是示出裝置的結構的圖;圖18A和圖18B是示出裝置的結構的圖;圖19是示出裝置的結構的圖; 圖20是示出裝置的結構的圖;圖21是說明裝置的工作的圖;圖22是示出裝置的結構的圖;圖23是示出裝置的結構的圖;圖24是示出裝置的結構的圖;圖25是示出裝置的結構的圖;圖26是示出裝置的結構的圖;圖27是示出裝置的結構的圖;圖28是示出裝置的結構的圖;圖29是示出裝置的結構的圖;圖30是說明裝置的工作的圖;圖31A至圖31C是示出半導體顯示裝置的結構的圖;圖32是像素的俯視圖;圖33是像素的剖面圖;圖34A和圖34B是示出電晶體的剖面結構的圖;圖35是液晶顯示裝置的俯視圖;圖36是液晶顯示裝置的剖面圖;圖37A至圖37F是電子裝置的圖。
下面,參照圖式對本發明的實施例進行詳細說明。但是,本發明不侷限於以下說明,而所屬技術領域的普通技術人員可以很容易地理解一個事實就是本發明的 實施例及詳細內容在不脫離其精神及其範圍的情況下可以被變換為各種各樣的形式。因此,本發明不應該被解釋為僅侷限在以下所示的實施例所記載的內容中。
本發明的一個實施例在其範疇內包括所有利用電晶體的半導體裝置,例如,積體電路、RF標籤以及半導體顯示裝置等。積體電路在其範疇內包括:LSI(Large Scale Integrated Circuit:大型積體電路),諸如微處理器、影像處理電路、DSP(Digital Signal Processor:數位信號處理器)或微控制器等;以及可程式邏輯裝置(PLD:Programmable Logic Device),諸如FPGA(Field Programmable Gate Array:現場可程式邏輯閘陣列)和CPLD(Complex PLD:複雜可程式邏輯裝置)等。此外,半導體顯示裝置在其範疇內包括液晶顯示裝置、在每個像素中具備以有機發光元件(OLED)為代表的發光元件的發光裝置、電子紙、DMD(Digital Micromirror Device:數位微鏡裝置)、PDP(Plasma Display Panel:電漿顯示面板)、FED(Field Emission Display:場致發射顯示器)等在驅動電路中具有使用半導體膜的電路元件的半導體顯示裝置。
在本說明書中,半導體顯示裝置在其範疇內還包括在各像素中形成有液晶元件或發光元件等顯示元件的面板及對該面板安裝了包括控制器的IC等的模組。
電晶體的源極是指被用作活性層的半導體膜的一部分的源極區域或與上述半導體膜電連接的源極電 極。同樣地,電晶體的汲極是指被用作活性層的半導體膜的一部分的汲極區域或與上述半導體膜電連接的汲極電極。此外,閘極是指閘極電極。
電晶體所包括的“源極”和“汲極”的術語根據電晶體的通道型及施加到各端子的電位的高低互換使用。一般而言,在n通道型電晶體中,將被施加低電位的端子稱為源極,而將被施加高電位的端子稱為汲極。另外,在p通道型電晶體中,將被施加低電位的端子稱為汲極,而將被施加高電位的端子稱為源極。在本說明書中,雖然為方便起見在一些情況下假定源極和汲極是固定的來描述電晶體的連接關係,但是實際上,源極和汲極的名稱可以根據電勢關係而相互調換。
實施例1
在本實施例中,對根據本發明的一個實施例的裝置進行說明。
圖1示出根據本發明的一個實施例的裝置的結構的一個例子。
圖1所例示的裝置包括電路100。電路100是構成根據本發明的一個實施例的裝置的基本電路。
在電路100中,端子A連接於佈線111,端子B連接於佈線112,端子C連接於佈線113。
電路100包括開關101A、開關101B、開關102A及開關102B。在開關101A中,第一端子連接於佈 線111,第二端子連接於佈線112。在開關101B中,第一端子連接於開關102B的第二端子,第二端子連接於佈線112。在開關102A中,第一端子連接於佈線111,第二端子連接於佈線112。在開關102B中,第一端子連接於佈線113,第二端子連接於開關101B的第二端子。就是說,開關101A及開關102A在佈線111與佈線112之間並聯連接。開關101B及開關102B在佈線113與佈線112之間串聯連接。
電路100具有選擇使佈線111與佈線112處於導通狀態還是使佈線113與佈線112處於導通狀態的功能。如果佈線111與佈線112處於導通狀態,則佈線111的信號(也稱為信號V111)被供應到佈線112。如果佈線113與佈線112處於導通狀態,則佈線113的電位(也稱為電位V113)被供應到佈線112。就是說,電路100具有選擇將信號V111供應到佈線112還是將電位V113供應到佈線112的功能。
藉由控制開關101A、開關101B、開關102A及開關102B的開啟或關閉,可以選擇使佈線111與佈線112處於導通狀態還是使佈線113與佈線112處於導通狀態。藉由使開關101A和開關102A中的一個或兩個開啟,佈線111與佈線112處於導通狀態。藉由使開關101A和開關102A關閉,佈線111與佈線112處於非導通狀態。藉由使開關101B和開關102B開啟,佈線113與佈線112處於導通狀態。藉由開關101B和開關102B中 的一個或兩個關閉,佈線113與佈線112處於非導通狀態。
佈線112的信號(也稱為信號V112)根據信號V111及電位V113被控制。在信號V111被供應佈線112的情況下,信號V112的電位相等於或大致相等於信號V111的電位。在電位V113被供應佈線112的情況下,信號V112的電位相等於或大致相等於信號V113的電位。
作為信號V111,有具有高位準和低位準的信號,所謂的數位信號。尤其是,信號V111較佳為時脈信號。因此,在信號V111被供應佈線112的情況下,如果信號V111是高位準,則信號V112也是高位準,如果信號V111是低位準,則信號V112也是低位準。但是,不侷限於此。
作為電位V113,有對應於信號V111的低位準的電位。因此,在電位V113被供應到佈線112的情況下,信號V112是低位準。但是,不侷限於此。電位V113也可以是對應於信號V111的高位準的電位。
注意,在本說明書等中,對應於信號的低位準或高位準的電位是指相等於或大致相等於信號的低位準或高位準的電位。
在佈線111與佈線112處於導通狀態時,佈線113與佈線112較佳為處於非導通狀態。與此同樣,在佈線111與佈線112處於非導通狀態時,佈線113與佈線112較佳為處於導通狀態。由此,可以防止信號V111及電 位V113同時被供應到佈線112。
例如,在開關101A和開關102A中的一個或兩個開啟的情況下,開關101B和開關102B中的一個或兩個較佳為關閉。在此情況下,佈線111與佈線112處於導通狀態,佈線113與佈線112處於非導通狀態。
例如,在開關101B和開關102B開啟的情況下,開關101A及開關102A較佳為關閉。在此情況下,佈線111與佈線112處於非導通狀態,佈線113與佈線112處於導通狀態。
此外,也可以存在佈線111與佈線112之間的導通狀態相同於佈線113與佈線112之間的導通狀態的期間。注意,在一個工作期間中,該期間較佳短於佈線111與佈線112之間的導通狀態和佈線113與佈線112之間的導通狀態不同的期間(例如,佈線111與佈線112處於導通狀態且佈線113與佈線112處於非導通狀態的期間)。
作為一個工作期間的一個例子,有從對移位暫存器輸入某個起動脈衝的時刻到輸入下一個起動脈衝的時刻的期間。就是說,有從起動脈衝成為活動狀態的時刻到下一次成為活動狀態的時刻之間的期間。或者,在顯示裝置的情況下,有一個圖框週期、一個水平期間或一個垂直期間。或者,有時脈信號的一個週期。
在開關101A和開關101B中的一個開啟的情況下,另一個較佳為關閉。同樣地,在開關102A和開關 102B中的一個開啟的情況下,另一個較佳為關閉。在此情況下,在佈線111與佈線112處於導通狀態時,佈線113與佈線112可以處於非導通狀態,反之亦然。
例如,在開關101A開啟的情況下開關101B關閉,在開關102A開啟的情況下開關102B關閉。在此情況下,佈線111與佈線112處於導通狀態,佈線113與佈線112處於非導通狀態。
例如,在開關101A開啟的情況下開關101B關閉,在開關102A關閉的情況下開關102B開啟。在此情況下,佈線111與佈線112處於導通狀態,佈線113與佈線112處於非導通狀態。
例如,在開關101A關閉的情況下開關101B開啟,在開關102A開啟的情況下開關102B關閉。在此情況下,佈線111與佈線112處於導通狀態,佈線113與佈線112處於非導通狀態。
例如,在開關101A關閉的情況下開關101B開啟,在開關102A關閉的情況下開關102B開啟。在此情況下,佈線111與佈線112處於非導通狀態,佈線113與佈線112處於導通狀態。
此外,也可以存在開關101A及開關101B開啟或關閉的期間。注意,在一個工作期間中,該期間較佳短於開關101A和開關101B中的一個開啟且另一個關閉的期間。
此外,也可以存在開關102A及開關102B開 啟或關閉的期間。注意,在一個工作期間中,該期間較佳短於開關102A和開關102B中的一個開啟且另一個關閉的期間。
接著,說明用來控制開關101A、開關101B、開關102A及開關102B的結構實例。
開關101A及開關101B較佳為根據相同的信號而被控制。同樣地,開關102A及開關102B較佳為根據相同的信號而被控制。由此,可以減少信號的種類。
注意,在本說明書等中,“根據信號而控制開關或電晶體等元件”是指:除了根據該信號而直接控制的情況之外還包括根據對應於該信號的信號而控制的情況或者根據該信號和對應於該信號的信號而控制的情況。
注意,在本說明書等中,對應於第一信號的第二信號是指第一信號被輸入的電路(例如,邏輯電路、組合電路或順序電路等)的輸出信號等。
注意,在本說明書等中,“兩個開關根據相同的信號而被控制”是指:除了根據相同的信號而控制兩個開關的情況之外,還包括根據第一信號而控制一個開關,根據第二信號而控制另一個開關,並且第二信號是對應於第一信號的信號的情況。
在圖2中例示出如下結構:在圖1所例示的電路100中,根據佈線114的信號(也稱為信號V114)而控制開關101A,根據信號V114的反轉信號而控制開關101B,根據佈線115的信號(也稱為信號V115)而控制開 關102A,根據信號V115的反轉信號而控制開關102B。
佈線114與控制開關101A的開啟或關閉的端子(也稱為控制端子)連接且藉由反相器103連接於開關101B的控制端子。
佈線115與開關102A的控制端子連接且藉由反相器104連接於開關102B的控制端子。
電路100也可以包括反相器103及反相器104。
用來控制開關101A、開關101B、開關102A及開關102B的結構不侷限於圖2所例示的結構。
例如,如圖3所示,也可以根據信號V114而控制開關101B,根據信號V114的反轉信號而控制開關101A。在此情況下,佈線114與開關101B的控制端子連接且藉由反相器103連接於開關101A的控制端子。
例如,如圖3所示,也可以根據信號V115而控制開關102B,根據信號V115的反轉信號而控制開關102A。在此情況下,佈線115與開關102B的控制端子連接且藉由反相器104連接於開關102A的控制端子。
例如,如圖4所示,也可以根據信號V114而控制開關101A及開關101B。在此情況下,佈線114連接於開關101A的控制端子及開關101B的控制端子。
例如,如圖4所示,也可以根據信號V115而控制開關102A及開關102B。在此情況下,佈線115連接於開關102A的控制端子及開關102B的控制端子。
例如,也可以不採用反相器103,而採用能夠輸出輸入信號的反轉信號的電路。作為這種電路,有NAND電路、NOR電路或時脈反相器等。在圖5中,例示出不採用反相器103而採用NAND電路103A的結構。NAND電路103A的輸出端子對應於反相器103的輸出端子,NAND電路103A的第一輸入端子對應於反相器103的輸入端子。NAND電路103A的第二輸入端子可以與未圖示的佈線連接。
例如,也可以不採用反相器104,而採用能夠輸出輸入信號的反轉信號的電路。作為這種電路,有NAND電路、NOR電路或時脈反相器等。在圖5中,例示出不採用反相器104而採用NAND電路104A的結構。NAND電路104A的輸出端子對應於反相器104的輸出端子,NAND電路104A的第一輸入端子對應於反相器104的輸入端子。NAND電路104A的第二輸入端子可以與未圖示的佈線連接。
另外,也可以使NAND電路104A的第二輸入端子連接於NAND電路103A的第二輸入端子所連接的佈線。
接著,說明可以應用於開關101A、開關101B、開關102A及開關102B的結構實例。
作為開關101A、開關101B、開關102A及開關102B等的在本說明書等中描述的開關,可以使用各種方式的開關。藉由使開關處於導通狀態(開啟狀態)或非導 通狀態(關閉狀態)來控制是否使電流流過。或者,開關具有選擇使電流流過的路徑而切換的功能。例如,開關具有選擇使路徑1中流過電流還是使路徑2中流過電流並切換的功能。作為開關的一個例子,可以使用電開關或機械開關等。換言之,開關只要可以控制電流就不侷限於特定的開關。開關的示例包括電晶體(例如雙極電晶體或MOS(Metal Oxide Semiconductor:金屬氧化物半導體)電晶體等)、二極體(例如PN二極體、PIN二極體、肖特基二極體、金屬-絕緣體-金屬(MIM;Metal Insulator Metal)二極體、金屬-絕緣體-半導體(MIS;Metal Insulator Semiconductor)二極體或者二極體接法的電晶體等)或者組合這類元件的邏輯電路等。機械開關的示例包括像數位微鏡裝置(DMD)那樣的利用MEMS(微機電系統)技術的開關。該開關具有以機械方式可動的電極,並且藉由移動該電極來控制導通和非導通而進行工作。
在圖6中,例示出在圖2所例示的電路100中作為開關101A、開關101B、開關102A及開關102B的每一個採用CMOS型開關(也稱為類比開關)的結構。
N通道型電晶體101An及P通道型電晶體101Ap對應於開關101A。電晶體101An的第一端子及電晶體101Ap的第一端子對應於開關101A的第一端子並連接於佈線111。電晶體101An的第二端子及電晶體101Ap的第二端子對應於開關101A的第二端子並連接於佈線112。電晶體101An的閘極及電晶體101Ap的閘極對應於 開關101A的控制端子,並且電晶體101An的閘極連接於佈線114,電晶體101Ap的閘極連接於反相器103的輸出端子。
N通道型電晶體101Bn及P通道型電晶體101Bp對應於開關101B。電晶體101Bn的第一端子及電晶體101Bp的第一端子對應於開關101B的第一端子。電晶體101Bn的第二端子及電晶體101Bp的第二端子對應於開關101B的第二端子並連接於佈線112。電晶體101Bn的閘極及電晶體101Bp的閘極對應於開關101B的控制端子,並且電晶體101Bn的閘極連接於反相器103的輸出端子,電晶體101Bp的閘極連接於佈線114。
N通道型電晶體102An及P通道型電晶體102Ap對應於開關102A。電晶體102An的第一端子及電晶體102Ap的第一端子對應於開關102A的第一端子並連接於佈線111。電晶體102An的第二端子及電晶體102Ap的第二端子對應於開關102A的第二端子並連接於佈線112。電晶體102An的閘極及電晶體102Ap的閘極對應於開關102A的控制端子,並且電晶體102An的閘極連接於佈線115,電晶體102Ap的閘極連接於反相器104的輸出端子。
N通道型電晶體102Bn及P通道型電晶體102Bp對應於開關102B。電晶體102Bn的第一端子及電晶體102Bp的第一端子對應於開關102B的第一端子並連接於佈線113。電晶體102Bn的第二端子及電晶體102Bp 的第二端子對應於開關102B的第二端子並連接於電晶體101Bn的第一端子及電晶體101Bp的第一端子。電晶體102Bn的閘極及電晶體102Bp的閘極對應於開關102B的控制端子,並且電晶體102Bn的閘極連接於反相器104的輸出端子,電晶體102Bp的閘極連接於佈線115。
如果信號V114為高位準,則電晶體101An及電晶體101Ap開啟,電晶體101Bn及電晶體101Bp關閉。如果信號V114為低位準,則電晶體101An及電晶體101Ap關閉,電晶體101Bn及電晶體101Bp開啟。
如果信號V115為高位準,則電晶體102An及電晶體102Ap開啟,電晶體102Bn及電晶體102Bp關閉。如果信號V115為低位準,則電晶體102An及電晶體102Ap關閉,電晶體102Bn及電晶體102Bp開啟。
用來控制作為開關101A、開關101B、開關102A及開關102B採用的電晶體的結構不侷限於圖6所例示的結構。
例如,如圖7所示,也可以使電晶體101An的閘極及電晶體101Bp的閘極與反相器103的輸出端子連接,使電晶體101Ap的閘極及電晶體101Bn的閘極與佈線114連接。如果信號V114為高位準,則電晶體101An及電晶體101Ap關閉,電晶體101Bn及電晶體101Bp開啟。如果信號V114為低位準,則電晶體101An及電晶體101Ap開啟,電晶體101Bn及電晶體101Bp關閉。
例如,如圖7所示,也可以使電晶體102An 的閘極及電晶體102Bp的閘極與反相器104的輸出端子連接,使電晶體102Ap的閘極及電晶體102Bn的閘極與佈線115連接。如果信號V115為高位準,則電晶體102An及電晶體102Ap關閉,電晶體102Bn及電晶體102Bp開啟。如果信號V115為低位準,則電晶體102An及電晶體102Ap開啟,電晶體102Bn及電晶體102Bp關閉。
應用於開關101A、開關101B、開關102A及開關102B的每一個的結構不侷限於CMOS型開關。
例如,如圖8所示,作為開關101B也可以採用N通道型電晶體。即,也可以省略電晶體101Bp。
例如,如圖8所示,作為開關102B也可以採用N通道型電晶體。即,也可以省略電晶體102Bp。
例如,作為開關101B也可以採用P通道型電晶體。即,也可以省略電晶體101Bn。
例如,作為開關102B也可以採用P通道型電晶體。即,也可以省略電晶體102Bn。
例如,作為開關101A也可以採用N通道型電晶體。即,也可以省略電晶體101Ap。
例如,作為開關102A也可以採用N通道型電晶體。即,也可以省略電晶體102Ap。
例如,作為開關101A也可以採用P通道型電晶體。即,也可以省略電晶體101An。
例如,作為開關102A也可以採用P通道型電晶體。即,也可以省略電晶體102An。
在將N通道型電晶體應用於開關101B和開關102B中的一個的情況下,較佳為將N通道型電晶體或CMOS型開關應用於另一個。電位V113較佳為對應於信號V111的低位準的電位。因此,在開關101B及開關102B的每一個中,可以使N通道型電晶體的閘極與源極的電位差大。由此,可以使佈線112與佈線113之間的電阻值小。
在將P通道型電晶體應用於開關101B和開關102B中的一個的情況下,較佳為將P通道型電晶體或CMOS型開關應用於另一個。電位V113較佳為對應於信號V111的高位準的電位。因此,在開關101B及開關102B的每一個中,可以使P通道型電晶體的閘極與源極的電位差大。由此,可以使佈線112與佈線113之間的電阻值小。
在將N通道型電晶體和P通道型電晶體中的一個應用於開關101A的情況下,較佳為將N通道型電晶體和P通道型電晶體中的另一個應用於開關101B。因此,由於可以根據相同的信號而控制開關101A及開關101B,所以可以省略反相器103。
在將N通道型電晶體和P通道型電晶體中的一個應用於開關102A的情況下,較佳為將N通道型電晶體和P通道型電晶體中的另一個應用於開關102B。因此,由於可以根據相同的信號而控制開關102A及開關102B,所以可以省略反相器104。
信號V111藉由開關101A及開關102A被供應到佈線112。因此,作為開關101A及開關102A,較佳為 採用CMOS型開關。由此,與信號V111為高位準或低位準無關,可以使佈線111與佈線112之間的電阻值小。
接著,說明圖1所例示的電路100的變形例子。
例如,也可以使開關101A的第二端子與開關101B的第一端子或開關102B的第二端子連接。
例如,如圖9所示,也可以使開關102A的第二端子與開關101B的第一端子或開關102B的第二端子連接。
在圖9所例示的結構中,有信號V111藉由開關101A被輸出到佈線112的情況以及信號V111藉由開關102A及開關101B被輸出到佈線112的情況。因此,如圖13所示,作為開關101A、開關102A及開關101B較佳為採用CMOS型開關。由此,可以使佈線111與佈線112之間的電阻值小。
例如,如圖10所示,也可以相反連接開關101B與開關102B。也可以使開關101B的第一端子與佈線113連接,使開關102B的第一端子與開關101B的第二端子連接,並使開關102B的第二端子與佈線112連接。
例如,也可以使開關102B的第一端子與佈線114連接。
例如,也可以使開關102B的第一端子與佈線115連接。
例如,也可以使開關102B的第一端子與反相器103的輸出端子連接。
例如,也可以使開關102B的第一端子與反相器104的輸出端子連接。
例如,也可以還具有用來使佈線112的電位初始化的結構。在圖11中,例示出作為用來使佈線112的電位初始化的結構還具有開關105及開關106的結構。開關105的第一端子與開關101B的第二端子連接。開關105的第二端子與佈線112連接。開關106的第一端子與佈線117連接。開關107的第二端子與佈線112連接。在開關105和開關106中的一個開啟的情況下,另一個較佳為關閉。如果開關105開啟且開關106關閉,則圖11所例示的電路100與圖1所例示的電路100同樣地工作。另一方面,如果開關105關閉且開關106開啟,則佈線116的電位(也稱為電位V116)被供應到佈線112。在電位V116對應於信號V111的高位準的情況下,信號V112成為高位準。如此,即使在開關101B及開關102B開啟的情況下也可以使佈線112的電位初始化。
開關105、開關101B及開關102B在佈線113與佈線112之間串聯連接。例如,開關101B也可以藉由開關105連接於開關102B。例如,開關102B也可以藉由開關105連接於佈線113。
在開關106開啟的情況下,開關101A及開關102A較佳為關閉。由此,可以防止信號V111及電位V116 同時被供應到佈線112。
作為開關105及開關106,可以與開關101A、開關101B、開關102A及開關102B同樣地採用各種方式。圖12示出作為開關105採用N通道型電晶體並作為開關106採用P通道型電晶體的結構。N通道型電晶體105n對應於開關105。電晶體105n的第一端子對應於開關105的第一端子並連接於開關101B的第二端子。電晶體105n的第二端子對應於開關105的第二端子並連接於佈線112。電晶體105n的閘極對應於開關105的控制端子並連接於佈線117。P通道型電晶體106p對應於開關106。電晶體106p的第一端子對應於開關106的第一端子並連接於佈線116。電晶體106p的第二端子對應於開關106的第二端子並連接於佈線112。電晶體106p的閘極對應於開關106的控制端子並連接於佈線117。如果佈線117的信號(也稱為信號V117)為高位準,則電晶體105n開啟,電晶體106p關閉。如果信號V117為低位準,則電晶體105n關閉,電晶體106p開啟。
作為開關105及開關106也可以採用具有相同極性的電晶體。在此情況下,較佳為藉由反相器連接被用作開關105的電晶體的閘極與被用作開關106的電晶體的閘極。
在電位V113是對應於信號V111的低位準的電位的情況下,作為開關101B、開關102B及開關105較佳為採用N通道型電晶體或CMOS型開關。或者,在電位 V113是對應於信號V111的高位準的電位的情況下,作為開關101B、開關102B及開關105較佳為採用P通道型電晶體或CMOS型開關。因為可以使作為開關101B、開關102B及開關105採用的電晶體的閘極與源極的電位差大,所以可以使佈線113與佈線112之間的電阻值小。
在電位V116是對應於信號V111的高位準的電位的情況下,作為開關106較佳為採用P通道型電晶體或CMOS型開關。或者,在電位V116是對應於信號V111的低位準的電位的情況下,作為開關106較佳為採用N通道型電晶體或CMOS型開關。因為可以使作為開關106採用的電晶體的閘極與源極的電位差大,所以可以使佈線116與佈線112之間的電阻值小。
如上所述,在本說明書等中,作為開關可以使用各種方式的開關。藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者,開關具有選擇使電流流過的路徑而切換的功能。例如,開關具有選擇使路徑1中流過電流還是使路徑2中流過電流並切換的功能。作為開關的一個例子,可以使用電開關或機械開關等。換言之,開關只要可以控制電流就不侷限於特定的開關。開關的示例包括電晶體(例如雙極電晶體或MOS電晶體等)、二極體(例如PN二極體、PIN二極體、肖特基二極體、金屬-絕緣體-金屬二極體、金屬-絕緣體-半導體二極體或者二極體接法的電晶體等)或者組合這類元件的邏輯電路等。機械開關的示例包括像數位微鏡 裝置那樣的利用MEMS技術的開關。該開關具有以機械方式可動的電極,並且藉由移動該電極來控制導通和非導通而進行工作。
另外,在將電晶體用作開關的情況下,由於該電晶體僅作為切換工作,因此對電晶體的極性(導電型)沒有特別限制。然而,在想要抑制關態電流(off-state current)時,較佳為使用具有更小關態電流的極性的電晶體。作為關態電流較小的電晶體的一個例子,有具有LDD區域的電晶體或具有多閘極結構的電晶體等。
另外,當用作開關的電晶體的源極的電位以與低電位側電源(Vss、GND、0V等)的電位接近的值工作時,較佳為採用N通道型電晶體。當該源極的電位以與高電位側電源(Vdd等)的電位接近的值工作時,較佳為採用P通道型電晶體作為開關。這是因為:當N通道型電晶體的源極接近於低電位側電源的電位的值或若P通道型電晶體的源極接近於高電位側電源的電位的值時,可以增大閘極-源極間電壓的絕對值,因此作為開關可以使其更精確地工作。或者,這是因為電晶體進行源極隨耦工作的情況較少,所以導致輸出電壓變小的情況少。
也可以將使用N通道型電晶體和P通道型電晶體兩者的CMOS型開關用作開關。當採用CMOS型開關時,由於若P通道型電晶體和N通道型電晶體中的一個的電晶體導通則電流流過,因此容易被用作開關。因此,即使向開關輸入的輸入信號的電壓高或低,也可以適 當地輸出電壓。或者,由於可以降低用來使開關導通或截止的信號的電壓振幅值,所以還可以減少功耗。
另外,當使用電晶體作為開關時,開關有時具有輸入端子(源極和汲極中的一方)、輸出端子(源極和汲極中的另一方)以及控制導通的端子(閘極)。另一方面,當使用二極體作為開關時,該開關有時沒有用來控制導通的端子。因此,與使用電晶體作為開關的情況相比,藉由使用二極體作為開關可以減少用來控制端子的佈線。
例如在本說明書等中,作為電晶體可以使用各種結構的電晶體。因此,不限制所使用的電晶體的種類。作為電晶體的一個例子,可以使用具有單晶矽的電晶體或者具有以非晶矽、多晶矽或微晶(也稱為奈米晶、半非晶(semi-amorphous))矽等為代表的非單晶半導體膜的電晶體等。或者,可以使用使這些半導體薄膜化的薄膜電晶體(TFT)等。當使用TFT時,具有各種優點。例如,因為可以在比使用單晶矽時低的溫度下進行製造,所以可以實現製造成本的降低或製造裝置的大型化。由於可以使製造裝置變大,所以可以在大型基板上製造。因此,可以同時製造多個顯示裝置,所以可以以低成本製造。或者,由於製造溫度低,所以可以使用耐熱性低的基板。由此,可以在具有透光性的基板上製造電晶體。或者,可以藉由使用形成在具有透光性的基板上的電晶體來控制顯示元件的透光。或者,因為電晶體的膜厚較薄,所以形成電晶體的膜的一部分能夠透光。因此,能夠提高開口率。
另外,當製造多晶矽時,藉由使用催化劑(鎳等)進一步提高結晶性,從而可以製造電特性良好的電晶體。其結果是,可以在基板上一體地形成閘極驅動電路(掃描線驅動電路)、源極驅動電路(信號線驅動電路)以及信號處理電路(信號產生電路、伽瑪校正電路、DA轉換電路等)。
另外,在製造微晶矽的情況下,當使用催化劑(鎳等)時,結晶性進一步提高,從而可以製造電特性良好的電晶體。此時,僅藉由進行加熱處理而無需進行雷射照射,就可以提高結晶性。其結果是,可以在基板上一體地形成源極驅動電路的一部分(類比開關等)以及閘極驅動電路(掃描線驅動電路)。當不進行用來實現結晶化的雷射照射時,可以抑制矽結晶性的不均勻。因此,可以顯示高品質的影像。但是,不使用催化劑(鎳等)也可以製造多晶矽或微晶矽。
另外,雖然較佳為在整個面板上使矽的結晶性提高到多晶或微晶等,但不侷限於此。也可以只在面板的一部分區域中提高矽的結晶性。藉由選擇性地照射雷射,可以選擇性地提高結晶性。例如,也可以僅對如下區域照射雷射:作為像素以外的區域的週邊電路區域;閘極驅動電路及源極驅動電路等區域;或者源極驅動電路的一部分(類比開關等)。其結果是,可以只在需要使電路高速工作的區域中提高矽的結晶性。在像素區域中,由於使其高速地工作的必要性低,所以即使不提高結晶性,也可以 使像素電路工作而不發生問題。由此,因為需提高結晶性的區域較少,所以可以縮短製程。因此,可以提高生產量並降低製造成本。或者,因為可以以較少的製造裝置的數量來進行製造,所以可以降低製造成本。
作為電晶體的一個例子,可以使用包括化合物半導體(例如,SiGe、GaAs等)或氧化物半導體(例如,Zn-O、In-Ga-Zn-O、In-Zn-O、In-Sn-O(ITO)、Sn-O、Ti-O、Al-Zn-Sn-O(AZTO)、In-Sn-Zn-O等)等的電晶體。或者,可以使用使上述化合物半導體或上述氧化物半導體薄膜化的薄膜電晶體等。由此,可以降低製造溫度,所以例如可以在室溫下製造電晶體。其結果是,可以在塑膠基板或薄膜基板等耐熱性低的基板上直接形成電晶體。此外,不僅可以將這些化合物半導體或氧化物半導體用於電晶體的通道部分,而且還可以用作其它用途。例如,可以將這些化合物半導體或氧化物半導體用作佈線、電阻元件、像素電極或具有透光性的電極等。因為可以與電晶體同時形成上述半導體,所以可以降低成本。
作為電晶體的一個例子,可以使用藉由噴墨法或印刷法形成的電晶體等。由此,可以在室溫下、在低真空下或在大型基板上進行製造。因此,即使不使用遮罩(遮罩版(reticule))也可以進行製造,所以可以容易地改變電晶體的佈局。或者,因為可以以不使用光阻劑的方式進行製造,所以可以減少材料費,並減少製程數。或者,因為可以只在需要的部分上形成膜,所以與在整個面 上形成膜之後進行蝕刻的製造方法相比成本較低且不浪費材料。
作為電晶體的一個例子,可以使用具有有機半導體或碳奈米管的電晶體等。由此,可以在能夠彎曲的基板上形成電晶體。使用具有有機半導體或碳奈米管的電晶體的裝置能抗衝擊。
作為電晶體還可以使用其他各種結構的電晶體。例如,作為電晶體,可以使用MOS型電晶體、接合型電晶體、雙極電晶體等。藉由作為電晶體使用MOS型電晶體,可以減小電晶體尺寸。因此,可以安裝多個電晶體。藉由作為電晶體使用雙極電晶體,可以使較大的電流流過。因此,可以使電路高速地工作。注意,也可以將MOS型電晶體、雙極電晶體等形成在一個基板上。由此,可以實現低功耗、小型化、高速工作等。
例如在本說明書等中,作為電晶體的一個例子可以採用具有兩個以上的閘極電極的多閘極結構電晶體。當採用多閘極結構時,由於將通道區域串聯連接,所以成為多個電晶體串聯連接的結構。因此,藉由採用多閘極結構,可以降低關態電流,提高電晶體的耐壓性(提高可靠性)。或者,藉由利用多閘極結構,當電晶體在飽和區域工作時,即便汲極-源極間的電壓發生變化,汲極-源極間電流的變化也不太大,從而可以得到傾斜角平坦的電壓-電流特性。當利用傾斜角平坦的電壓-電流特性時,可以實現理想的電流源電路或電阻值極高的有源負載。其結 果,可以實現特性良好的差動電路或電流鏡電路等。
另外,作為電晶體的一個例子,可以採用在通道上下配置有閘極電極的結構的電晶體。藉由採用在通道上下配置有閘極電極的結構,多個電晶體並聯連接。因此,通道區域增加,所以可以增大電流值。或者,藉由採用在通道上下配置有閘極電極的結構,容易產生空乏層,因此可以改善S值。
另外,作為電晶體的一個例子,也可以採用將閘極電極配置在通道區域上的結構、將閘極電極配置在通道區域下的結構、交錯結構、反交錯結構、將通道區域分割成多個區域的結構、並聯連接通道區域的結構或者串聯連接通道區域的結構等。或者,作為電晶體,可以使用平面型、FIN(鰭)型、TRI-GATE(三閘極)型、頂閘極型、底閘極型、雙閘極型(在通道上下配置有閘極)等各種結構的電晶體。
另外,作為電晶體的一個例子,還可以採用通道區域(或其一部分)與源極電極或汲極電極重疊的結構。藉由採用通道區域(或其一部分)與源極電極或汲極電極重疊的結構,可以防止因電荷積累於通道區域的一部分而導致的工作不穩定。
另外,作為電晶體的一個例子,可以採用設置有LDD區域的結構。藉由設置LDD區域,可以降低關態電流或者提高電晶體的耐壓性(提高可靠性)。或者,藉由設置LDD區域,當電晶體在飽和區域工作時,即便汲 極-源極之間的電壓發生變化,洩漏電流的變化也不太大,從而可以得到傾斜角平坦的電壓-電流特性。
例如在本說明書等中,可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的一個例子,例如可以使用半導體基板(例如,單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀的材料的紙或者基材薄膜等。作為玻璃基板的一個例子,有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板、貼合薄膜、基材薄膜等,可以舉出如下例子。例如可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠。或者,作為一個例子,可以舉出丙烯酸樹脂等合成樹脂等。或者,作為一個例子,可以舉出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者,作為一個例子,可以舉出聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙類等。尤其是,藉由使用半導體基板、單晶基板或SOI基板等,可以製造特性、尺寸或形狀等的不均勻性小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時,可以實現電路的低功耗化或電路的高集成化。
另外,作為基板也可以使用撓性基板,在該撓性基板上直接形成電晶體。或者,也可以在基板與電晶體之間設置剝離層。剝離層可以在如下情況下使用,即在 剝離層上製造半導體裝置的一部分或全部,然後將其從基板分離並轉置到其他基板上的情況。此時,也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外,作為上述剝離層,例如可以使用鎢膜與氧化矽膜的無機膜的層疊結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。
換言之,也可以使用一個基板來形成電晶體,然後將電晶體轉置並配置到另一個基板上。作為電晶體被轉置的基板的一個例子,不僅可以使用上述可以形成電晶體的基板,還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡膠基板等。藉由使用上述基板,可以形成特性良好的電晶體或功耗低的電晶體,可以製造不容易發生故障並具有耐熱性的裝置,可以實現輕量化或薄型化。
另外,可以在相同的基板(例如,玻璃基板、塑膠基板、單晶基板或SOI基板等)上形成為了實現指定的功能所需要的所有電路。如此,可以藉由減少部件數量降低成本,或者可以藉由減少與電路部件之間的連接數量提高可靠性。
注意,也可以將為了實現指定的功能所需要的所有電路不形成在相同的基板上。換言之,也可以將為了實現指定的功能所需要的電路的一部分形成在某個基板 上,並且將為了實現指定的功能所需要的電路的另一部分形成在另一基板上。例如,也可以將為了實現指定的功能所需要的電路的一部分形成在玻璃基板上,並且將為了實現指定的功能所需要的電路的另一部分形成在單晶基板(或SOI基板)上。並且,也可以藉由COG(Chip On Glass:晶粒玻璃接合)將形成為了實現指定的功能所需要的電路的另一部分的單晶基板(也稱為IC晶片)連接到玻璃基板,從而在玻璃基板上配置該IC晶片。或者,也可以使用TAB(Tape Automated Bonding:捲帶自動接合)、COF(Chip On Film:薄膜上晶片)、SMT(Surface Mount Technology:表面貼裝技術)或印刷電路板等使該IC晶片和玻璃基板連接。如此,藉由使電路的一部分與像素部形成在同一基板上,可以藉由減少部件數量降低成本,或者可以藉由減少與電路部件之間的連接數量提高可靠性。尤其是,在很多情況下,驅動電壓高的部分的電路或者驅動頻率高的部分的電路等的功耗高。於是,將該電路與像素部形成在不同的基板(例如,單晶基板)上,以構成IC晶片。藉由使用該IC晶片,可以防止功耗的增大。
例如,在本說明書等中,電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域,並且電流能夠流過汲極、通道區域以及源極。在此,因為源極和汲極根據電 晶體的結構或工作條件等而更換,因此很難限定哪個是源極哪個是汲極。因此,有時不將用作源極的部分或用作汲極的部分稱為源極或汲極。在此情況下,作為一個例子,有時將源極和汲極中的一個稱為第一端子、第一電極或第一區域,並且將源極和汲極中的另一個稱為第二端子、第二電極或第二區域。
另外,電晶體也可以是至少具有包括基極、射極和集極的三個端子的元件。在此情況下也同樣地,作為一個例子,有時將射極或集極的一方記為第一端子、第一電極或第一區域,並且將射極或集極的另一方記為第二端子、第二電極或第二區域。另外,當作為電晶體使用雙極電晶體時,也可以將“閘極”稱為“基極”。
例如,在本說明書等中,當明確地記載“X與Y連接”時,包括:X與Y電連接的情況;X與Y在功能上連接的情況;以及X與Y直接連接的情況。因此,還包括圖式或文章所示的連接關係以外的連接關係,而不侷限於指定的連接關係,例如圖式或文章所示的連接關係。
在此,X、Y為對象物(例如,裝置、元件、電路、佈線、電極、端子、導電膜和層等)。
作為X與Y電連接時的一個例子,可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)。另外,開關具有控制開啟和關閉的功能。換言之,藉由使開關處於導通狀態 (開啟狀態)或非導通狀態(關閉狀態)來控制為是否使電流流過。或者,開關具有選擇並切換電流路徑的功能。
作為X與Y在功能上連接時的一個例子,可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如,邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意,例如,即使在X與Y之間夾有其他電路,當從X輸出的信號傳送到Y時,也可以說X與Y在功能上是連接著的。
此外,當明確地記載“X與Y連接”時,包括如下情況:X與Y電連接的情況(換言之,以中間夾有其他元件或其他電路的方式連接X與Y的情況);X與Y在功能上連接的情況(換言之,以中間夾有其他元件或其他電路的方式在功能上連接X與Y的情況);以及X與Y直接連接的情況(換言之,以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之,當明確地記載“電連接”時,與簡單地明確記載“連接”的情況相同。
注意,例如,在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接、電晶體的汲 極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接、Z1的另一部分與X直接連接、電晶體的汲極(或第二端子等)與Z2的一部分直接連接、Z2的另一部分與Y直接連接的情況下,可以表達為如下。
例如,可以表達為“X、Y、電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)互相電連接,並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者,可以表達為“電晶體的源極(或第一端子等)與X電連接,電晶體的汲極(或第二端子等)與Y電連接,並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者,可以表達為“X藉由電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)與Y電連接,X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這些例子相同的表達方法規定電路結構中的連接順序,可以區別電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)而決定技術範圍。注意,這些表達方法是一個例子,不侷限於上述表達方法。在此,X、Y、Z1及Z2為對象物(例如,裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外,即使圖式示出在電路圖上獨立的組件彼此電連接,也有一個組件兼有多個組件的功能的情況。 例如,在佈線的一部分還被用作電極時,一個導電膜兼有佈線和電極的兩個組件的功能。因此,本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
本實施例所描述的內容可以與本實施例所描述的其他內容及/或其他實施例等的本說明書等所描述的內容適當地組合而實施。
實施例2
在本實施例中,對根據本發明的一個實施例的裝置進行說明。
圖14示出根據本發明的一個實施例的裝置的結構的一個例子。
圖14所例示的裝置包括電路100及電路200。
電路100對應於在實施例1等中說明的電路100。在圖14中,作為電路100採用圖2所例示的結構。
在電路200中,端子D與佈線211連接,端子E與佈線212連接。另外,電路200與佈線112連接。就是說,電路200被輸入信號V112
電路200具有保持佈線211的信號(也稱為信號V211)的功能。電路200保持信號V211的時序根據信號V112而被控制。此外,電路200具有將根據保持的信號V211的信號(也稱為信號V212)輸出到佈線212的功能。
注意,在本說明書等中,“電路根據信號而被控制”是指:除了根據該信號而被直接控制的情況之外還包括根據對應於該信號的信號而被控制的情況或者根據該信號和對應於該信號的信號而被控制的情況。
接著,說明電路200的具體例子。
電路200包括時脈反相器201、時脈反相器202及反相器203。在時脈反相器201中,輸入端子與佈線211連接,輸出端子與反相器203的輸入端子連接,第一控制端子(箭頭朝向○的方向的端子)與佈線112連接,第二控制端子(箭頭從○向外側的方向的端子)藉由反相器204連接於佈線112。在時脈反相器202中,輸入端子與佈線212連接,輸出端子與反相器203的輸入端子連接,第一控制端子藉由反相器204連接於佈線112,第二控制端子與佈線211連接。在反相器203中,輸出端子與佈線212連接。
此外,電路200也可以包括反相器204。
時脈反相器201及時脈反相器202具有切換輸出是否處於高阻抗狀態的功能。時脈反相器201及時脈反相器202具有在不使輸出處於高阻抗狀態的情況下輸出輸入信號的反轉信號的功能。根據被輸入到第一控制端子及第二控制端子的每一個的信號控制時脈反相器201及時脈反相器202的輸出是否處於高阻抗狀態的切換。就是說,根據信號V112控制時脈反相器201及時脈反相器202的輸出是否處於高阻抗狀態的切換。
如上所述,時脈反相器201及時脈反相器202的控制包括除了根據該信號V112而被直接控制的情況之外還包括根據對應於信號V112的信號而被控制的情況或者根據信號V112和對應於信號V112的信號而被控制的情況。
在時脈反相器201的輸出不處於高阻抗狀態的情況下,信號V211藉由時脈反相器201被輸入到節點N1。就是說,信號V211的反轉信號被供應到節點N1。另一方面,在時脈反相器201的輸出處於高阻抗狀態的情況下,信號V211不藉由時脈反相器201被輸入到節點N1。
在時脈反相器202的輸出不處於高阻抗狀態的情況下,由時脈反相器202及反相器203構成反相回路(inverter loop)。該反相回路保持節點N1的電位及信號V212。就是說,信號V211被保持。
在時脈反相器201和時脈反相器202中的一個處於高阻抗狀態的情況下,另一個較佳為不處於高阻抗狀態。由此,可以防止時脈反相器201的輸出信號和時脈反相器202的輸出信號同時被供應到節點N1。另外,可以防止節點N1處於浮動狀態。
接著,參照圖15的時序圖說明圖14所例示的裝置的工作。
圖15示出信號V111、信號V114、信號V115、信號V211、信號V112及信號V212的一個例子。
在時刻t0,使信號V111成為低位準,使信號V114成為高位準,使信號V115成為低位準,使信號V211 成為高位準。
在電路100中,開關101A開啟,開關101B關閉,開關102A關閉,開關102B開啟。因此,低位準的信號V111被供應到佈線112,信號V112成為低位準。
在電路200中,信號V112成為低位準,時脈反相器201的輸出處於高阻抗狀態。因此,信號V211不藉由時脈反相器201被輸入到節點N1。由於信號V112成為低位準,所以時脈反相器202的輸出不處於高阻抗狀態。因此,由時脈反相器202和反相器203構成反相回路。如果節點N1的初始值為高位準,則以信號V212成為低位準的方式節點N1的電位及信號V212被保持。
在時刻t1,使信號V111成為高位準。
在電路100中,高位準的信號V111被供應到佈線112,信號V112成為高位準。
在電路200中,信號V112成為高位準,時脈反相器201的輸出不處於高阻抗狀態。因此,高位準的信號V211藉由時脈反相器201被輸入到節點N1,由此節點N1成為低位準,信號V212成為高位準。另外,時脈反相器202的輸出處於高阻抗狀態。
在時刻t2,使信號V111成為低位準。
在電路100中,低位準的信號V111被供應到佈線112,信號V112成為低位準。
在電路200中,信號V112成為低位準,時脈反相器201的輸出處於高阻抗狀態。因此,信號V211不藉 由時脈反相器201被輸入到節點N1。由於信號V112成為低位準,所以時脈反相器202的輸出不處於高阻抗狀態。因此,由時脈反相器202和反相器203構成反相回路。並且,以信號V212成為高位準的方式節點N1的電位及信號V212被保持。
在時刻t3中,使信號V114成為低位準,使信號V115成為高位準,使信號V211成為低位準。
在電路100中,開關101A關閉,開關101B開啟,開關102A開啟,開關102B關閉。因此,低位準的信號V111繼續被供應到佈線112,以使信號V112被保持為低位準。
在電路200中,信號V112被保持為低位準,因此以信號V212成為高位準的方式節點N1的電位及信號V212被保持。
在時刻t4,使信號V111成為高位準。
在電路100中,高位準的信號V111被供應到佈線112,信號V112成為高位準。
在電路200中,信號V112成為高位準,時脈反相器201的輸出不處於高阻抗狀態。因此,低位準的信號V211藉由時脈反相器201被輸入到節點N1,由此節點N1成為高位準,信號V212成為低位準。另外,時脈反相器202的輸出處於高阻抗狀態。
在時刻t5,使信號V111成為低位準。
在電路100中,低位準的信號V111被供應到 佈線112,信號V112成為低位準。
在電路200中,信號V112成為低位準,時脈反相器201的輸出處於高阻抗狀態。因此,信號V211不藉由時脈反相器201被輸入到節點N1。由於信號V112成為低位準,所以時脈反相器202的輸出不處於高阻抗狀態。因此,由時脈反相器202和反相器203構成反相回路。並且,以信號V212成為高位準的方式節點N1的電位及信號V212被保持。
在時刻t6中,使信號V115成為低位準。
在電路100中,開關102A關閉,開關102B開啟。因此,電位V113被供應到佈線112,信號V112被保持為低位準。
在電路200中,信號V112被保持為低位準,因此以信號V212成為低位準的方式節點N1的電位及信號V212被保持。
如上所述,藉由使圖14所例示的裝置上述那樣地工作,可以將信號V211與信號V112同步地移位。
電路100可以停止對電路200供應信號V111。因此,可以減小佈線111的負載,由此可以減少功耗。尤其是,與信號V111被輸入到電晶體的閘極的情況相比可以減小佈線111的負載,由此可以減少功耗。
注意,雖然說明在被輸入到控制端子的信號為高位準的情況下開關101A、開關101B、開關102A及開關102B開啟時的工作,但是不侷限於此。
例如,也可以在信號V114為低位準的情況下開關101A開啟且開關101B關閉,在信號V114為高位準的情況下,開關101A關閉,開關101B開啟。
例如,也可以在信號V115為低位準的情況下開關102A開啟且開關102B關閉,在信號V115為高位準的情況下,開關102A關閉,開關102B開啟。
也可以將信號V114的高位準和低位準中的開關101A開啟的一個的電位稱為第一電位或活動(active)。此外,也可以將信號V114的高位準和低位準中的開關101A關閉的一個的電位稱為第二電位或非活動(也稱為inactive)。
也可以將信號V115的高位準和低位準中的開關102A開啟的一個的電位稱為第一電位或活動。此外,也可以將信號V115的高位準和低位準中的開關102A關閉的一個的電位稱為第二電位或非活動(也稱為inactive)。
接著,說明圖14所例示的電路200的變形例子。
例如,如圖16所示,也可以使佈線114與電路200的端子D連接。
例如,也可以使佈線115與電路200的端子D連接。
例如,也可以使反相器103的輸出端子與電路200的端子D連接。
例如,也可以使反相器104的輸出端子與電路200的端子D連接。
例如,也可以還包括如下單元或電路:選擇將信號V114或對應於信號V114的信號供應到佈線211還是將信號V115或對應於信號V115的信號供應到佈線211。圖17示出還包括電路220的結構。電路220與佈線114、佈線115及佈線211連接。電路220具有選擇使佈線114與佈線211處於導通狀態還是使佈線115與佈線211處於導通狀態的功能。如果佈線114與佈線211處於導通狀態,則信號V114被供應到佈線211。如果佈線115與佈線211處於導通狀態,則信號V115被供應到佈線211。就是說,電路220具有選擇將信號V114供應到佈線211還是將信號V115供應到佈線211的功能。
在佈線114與佈線211處於導通狀態時,佈線115與佈線211較佳為處於非導通狀態。與此同樣,在佈線115與佈線211處於導通狀態時,佈線114與佈線211較佳為處於非導通狀態。由此,可以防止信號V114及信號V115同時被供應到佈線211。
作為電路220,也可以採用包括開關221及開關222的結構。在開關221中,第一端子連接於佈線114,第二端子連接於佈線211。在開關222中,第一端子連接於佈線115,第二端子連接於佈線211。如果開關221開啟,則佈線114與佈線211處於導通狀態,由此信號V114被供應到佈線211。如果開關222開啟,則佈線 115與佈線211處於導通狀態,由此信號V115被供應到佈線211。
在開關221和開關222中的一個開啟的情況下,另一個較佳為關閉。由此,可以防止信號V114及信號V115同時被供應到佈線211。
也可以使開關221的第一端子與反相器103的輸出端子連接。另外,也可以使開關222的第一端子與反相器104的輸出端子連接。
電路200也可以包括電路220。
例如,作為電路200,也可以採用具有能夠保持信號V211或對應於信號V211的功能的順序電路。較佳為根據信號V112或對應於信號V112的信號而控制保持信號V211或對應於信號V211的信號的時序。
例如,作為電路200,也可以採用具有能夠保持信號V112或對應於信號V112的功能的順序電路。較佳為根據信號V211或對應於信號V211的信號而控制保持信號V112或對應於信號V112的信號的時序。
例如,如圖18A所示,也可以使時脈反相器201的輸入端子與佈線112連接,使時脈反相器201的第一控制端子、時脈反相器201的第二控制端子及反相器204的輸入端子與佈線211連接。
例如,作為電路200,也可以採用具有能夠切換是否使輸出處於高阻抗狀態的功能的一個或多個電路。較佳為根據信號V112或對應於信號V112的信號而控制是 否使輸出處於高阻抗狀態的切換。
例如,作為電路200,也可以採用包括一個或多個邏輯電路的結構。在一個或多個邏輯電路中的一個中,較佳為對輸入端子輸入信號V112或對應於信號V112的信號。
例如,如圖18B所示,作為電路200,也可以採用包括NAND電路205、NAND電路206、NAND電路207及NAND電路208的結構。在NAND電路205中,第一輸入端子與佈線211連接,第二輸入端子與NAND電路207的輸出端子連接,輸出端子與NAND電路207的第一輸入端子連接。在NAND電路206中,第一輸入端子與佈線112連接,第二輸入端子與NAND電路208的輸出端子連接,輸出端子與NAND電路208的第一輸入端子及佈線212連接。在NAND電路207中,第二輸入端子與佈線212連接,輸出端子與NAND電路208的第二輸入端子連接。
本實施例所描述的內容可以與本實施例所描述的其他內容及/或其他實施例等的本說明書等所描述的內容適當地組合而實施。
實施例3
在本實施例中,對根據本發明的一個實施例的裝置進行說明。
圖19示出根據本發明的一個實施例的裝置的 結構的一個例子。
圖19所例示的裝置包括電路100、電路200、電路300及電路310。
電路100及電路200對應於在實施例1或實施例2等中說明的電路100及電路200。
圖20例示出電路300及電路310的結構。
電路300包括開關301及開關302。在開關301中,第一端子與佈線322連接,第二端子與佈線321連接,控制端子與佈線212連接。在開關302中,第一端子與佈線323連接,第二端子與佈線321連接,控制端子與反相器303的輸出端子連接。
電路310包括開關311及開關312。在開關311中,第一端子與佈線332連接,第二端子與佈線331連接,控制端子與佈線212連接。在開關312中,第一端子與佈線333連接,第二端子與佈線331連接,控制端子與反相器313的輸出端子連接。
電路300具有選擇使佈線322與佈線321處於導通狀態還是使佈線323與佈線321處於導通狀態的功能。如果佈線322與佈線321處於導通狀態,則佈線322的信號(信號V322)被供應到佈線321。如果佈線323與佈線321處於導通狀態,則佈線323的電位(電位V323)被供應到佈線321。就是說,電路300具有選擇將信號V322供應到佈線321還是將電位V323供應到佈線321的功能。
電路310具有選擇使佈線332與佈線331處於導通狀態還是使佈線333與佈線331處於導通狀態的功能。如果佈線332與佈線331處於導通狀態,則佈線332的信號(信號V332)被供應到佈線331。如果佈線333與佈線331處於導通狀態,則佈線333的電位(電位V333)被供應到佈線331。就是說,電路310具有選擇將信號V332供應到佈線331還是將電位V333供應到佈線331的功能。
藉由控制開關301及開關302的開啟或關閉,可以選擇使佈線322與佈線321處於導通狀態還是使佈線323與佈線321處於導通狀態。如果開關301開啟,則佈線322與佈線321處於導通狀態。如果開關302開啟,則佈線323與佈線321處於導通狀態。
藉由控制開關311及開關312的開啟或關閉,可以選擇使佈線332與佈線331處於導通狀態還是使佈線333與佈線331處於導通狀態。如果開關311開啟,則佈線332與佈線331處於導通狀態。如果開關312開啟,則佈線333與佈線331處於導通狀態。
佈線321的信號(也稱為信號V321)根據信號V322及電位V323被控制。在信號V322被供應佈線321的情況下,信號V321的電位相等於或大致相等於信號V322的電位。在電位V323被供應佈線321的情況下,信號V321的電位相等於或大致相等於電位V323的電位。
作為信號V322,有具有高位準和低位準的信 號,所謂的數位信號。尤其是,信號V322較佳為時脈信號。注意,信號V322與信號V111的相位較佳不同。因此,在信號V322被供應佈線321的情況下,如果信號V322是高位準,則信號V321也是高位準,如果信號V322是低位準,則信號V321也是低位準。但是,不侷限於此。
作為電位V323,有對應於信號V322的低位準的電位。因此,在電位V323被供應到佈線321的情況下,信號V321是低位準。但是,不侷限於此。也可以使電位V323成為對應於信號V322的高位準的電位。
佈線331的信號(也稱為信號V331)根據信號V332及電位V333被控制。在信號V332被供應佈線331的情況下,信號V331的電位相等於或大致相等於信號V332的電位。在電位V333被供應佈線331的情況下,信號V331的電位相等於或大致相等於電位V333的電位。
作為信號V332,有具有高位準和低位準的信號,所謂的數位信號。尤其是,信號V332較佳為時脈信號。注意,信號V332與信號V111及信號V322的相位較佳不同。因此,在信號V332被供應佈線331的情況下,如果信號V332是高位準,則信號V331也是高位準,如果信號V332是低位準,則信號V331也是低位準。但是,不侷限於此。
作為電位V333,有對應於信號V332的低位準的電位。因此,在電位V333被供應到佈線331的情況下,信號V331是低位準。但是,不侷限於此。也可以使電位 V333成為對應於信號V332的高位準的電位。
也可以使電位V323與電位V333相等或大致相等。在此情況下,也可以向佈線323和佈線333供應相同的電位。或者,也可以將佈線323和佈線333組合為一個佈線。
在佈線322與佈線321處於導通狀態時,佈線323與佈線321較佳為處於非導通狀態。與此同樣,在佈線322與佈線321處於非導通狀態時,佈線323與佈線321較佳為處於導通狀態。就是說,在開關301和開關302中的一個處於導通狀態的情況下,另一個較佳為處於非導通狀態。由此,可以防止信號V322及電位V323同時被供應到佈線321。
在佈線332與佈線331處於導通狀態時,佈線333與佈線331較佳為處於非導通狀態。與此同樣,在佈線332與佈線331處於非導通狀態時,佈線333與佈線331較佳為處於導通狀態。就是說,在開關311和開關312中的一個處於導通狀態的情況下,另一個較佳為處於非導通狀態。由此,可以防止信號V332及電位V333同時被供應到佈線331。
電路300根據信號V212而被控制。明確而言,開關301根據信號V212而被控制,開關302根據信號V212的反轉信號而被控制。
電路310根據信號V212而被控制。明確而言,開關311根據信號V212而被控制,開關312根據信號 V212的反轉信號而被控制。
接著,參照圖21的時序圖說明圖19及圖20所例示的裝置的工作。
圖21是對圖15所例示的時序圖追加信號V322、信號V332、信號V321及信號V333的一個例子的圖。
在時刻t1,使信號V322成為低位準,使信號V332成為低位準。
在電路300中,信號V212為高位準,由此開關301開啟,開關302關閉。因此,低位準的信號V322被供應到佈線321,信號V321成為低位準。
在電路310中,信號V212為高位準,由此開關311開啟,開關312關閉。因此,低位準的信號V332被供應到佈線331,信號V331成為低位準。
在時刻t2,使信號V322成為高位準。
在電路300中,信號V212被保持為高位準,由此開關301保持開啟,開關302保持關閉。因此,高位準的信號V322被供應到佈線321,信號V321成為高位準。
在電路310中,信號V212被保持為高位準,由此開關311保持開啟,開關312保持關閉。因此,低位準的信號V322被供應到佈線331,信號V331被保持為低位準。
在時刻ta(t3<ta<t4),使信號V322成為低位準,使信號V323成為高位準。
在電路300中,信號V212被保持為高位準, 由此開關301保持開啟,開關302保持關閉。因此,低位準的信號V322被供應到佈線321,信號V321成為低位準。
在電路310中,信號V212被保持為高位準,由此開關311保持開啟,開關312保持關閉。因此,高位準的信號V322被供應到佈線331,信號V331成為高位準。
在時刻t4,使信號V323成為低位準。
在電路300中,信號V212成為低位準,由此開關301關閉,開關302開啟。因此,電位V323被供應到佈線321,信號V321被保持為低位準。
在電路310中,信號V212為低位準,由此開關311關閉,開關312開啟。因此,電位V333被供應到佈線331,信號V331成為低位準。
如上所述,能夠生成其脈衝寬度比信號V212小的信號V321及V331
注意,雖然說明在被輸入到控制端子的信號為高位準的情況下開關301、開關302、開關311及開關312開啟時的工作,但是不侷限於此。
用來控制開關301、開關302、開關311及開關312的結構不侷限於圖19及圖20的結構。
例如,如圖22所示,也可以根據信號V212而控制開關302,根據信號V212的反轉信號而控制開關301。在此情況下,佈線212與開關302的控制端子連接,藉由反相器303連接於開關301的控制端子。
例如,如圖22所示,也可以根據信號V212而 控制開關312,根據信號V212的反轉信號而控制開關311。在此情況下,佈線212與開關312的控制端子連接,藉由反相器313連接於開關311的控制端子。
例如,也可以根據信號V212而控制開關301及開關302。在此情況下,佈線212連接於開關301的控制端子及開關302的控制端子。
例如,也可以根據信號V212而控制開關311及開關312。在此情況下,佈線212連接於開關311的控制端子及開關312的控制端子。
例如,如圖23所示,也可以根據信號V212的反轉信號而控制開關312。在此情況下,反相器303的輸出端子連接於開關302的控制端子及開關312的控制端子。
例如,也可以不採用反相器303,而採用能夠輸出輸入信號的反轉信號的電路。作為這種電路,有NAND電路、NOR電路或時脈反相器等。
例如,也可以不採用反相器313,而採用能夠輸出輸入信號的反轉信號的電路。作為這種電路,有NAND電路、NOR電路或時脈反相器等。
接著,說明可以應用於開關301、開關302、開關311及開關312的結構實例。
作為開關301、開關302、開關311及開關312,可以與開關101A、開關101B、開關102A及開關102B同樣地採用各種方式。
圖24例示出在圖20所例示的電路300及電路310中將CMOS型開關應用於開關301、開關302、開關311及開關312的每一個的結構。
N通道型電晶體301n及P通道型電晶體301p對應於開關301。電晶體301n的第一端子及電晶體301p的第一端子對應於開關301的第一端子並連接於佈線322。電晶體301n的第二端子及電晶體301p的第二端子對應於開關301的第二端子並連接於佈線321。電晶體301n的閘極及電晶體301p的閘極對應於開關301的控制端子,並且電晶體301n的閘極連接於佈線212,電晶體301p的閘極連接於反相器303的輸出端子。
N通道型電晶體302n及P通道型電晶體302p對應於開關302。電晶體302n的第一端子及電晶體302p的第一端子對應於開關302的第一端子並連接於佈線323。電晶體302n的第二端子及電晶體302p的第二端子對應於開關302的第二端子並連接於佈線321。電晶體302n的閘極及電晶體302p的閘極對應於開關302的控制端子,並且電晶體302n的閘極連接於反相器303的輸出端子,電晶體302p的閘極連接於佈線212。
N通道型電晶體311n及P通道型電晶體311p對應於開關311。電晶體311n的第一端子及電晶體311p的第一端子對應於開關311的第一端子並連接於佈線332。電晶體311n的第二端子及電晶體311p的第二端子對應於開關311的第二端子並連接於佈線331。電晶體 311n的閘極及電晶體311p的閘極對應於開關311的控制端子,並且電晶體311n的閘極連接於佈線212,電晶體311p的閘極連接於反相器313的輸出端子。
N通道型電晶體312n及P通道型電晶體312p對應於開關312。電晶體312n的第一端子及電晶體312p的第一端子對應於開關312的第一端子並連接於佈線333。電晶體312n的第二端子及電晶體312p的第二端子對應於開關312的第二端子並連接於佈線331。電晶體312n的閘極及電晶體312p的閘極對應於開關312的控制端子,並且電晶體312n的閘極連接於反相器313的輸出端子,電晶體312p的閘極連接於佈線212。
用來控制用作開關301、開關302、開關311及開關312的電晶體的結構不侷限於圖24所例示的結構。
例如,與圖22所例示的結構同樣,也可以使電晶體301n的閘極及電晶體302p的閘極與反相器303的輸出端子連接,使電晶體301p的閘極及電晶體302n的閘極與佈線212連接。
例如,與圖22所例示的結構同樣,也可以使電晶體311n的閘極及電晶體312p的閘極與反相器313的輸出端子連接,使電晶體311p的閘極及電晶體312n的閘極與佈線212連接。
例如,與圖23所例示的結構同樣,也可以使電晶體311p的閘極及電晶體312n的閘極與反相器303的 輸出端子連接。
應用於開關301、開關302、開關311及開關312的每一個的結構不侷限於CMOS型開關。
例如,如圖25所示,作為開關302也可以採用N通道型電晶體。即,也可以省略電晶體302p。
例如,如圖25所示,作為開關312也可以採用N通道型電晶體。即,也可以省略電晶體312p。
例如,作為開關302也可以採用P通道型電晶體。即,也可以省略電晶體302n。
例如,作為開關312也可以採用P通道型電晶體。即,也可以省略電晶體312n。
例如,作為開關301也可以採用N通道型電晶體。即,也可以省略電晶體301p。
例如,作為開關311也可以採用N通道型電晶體。即,也可以省略電晶體311p。
例如,作為開關301也可以採用P通道型電晶體。即,也可以省略電晶體301n。
例如,作為開關311也可以採用P通道型電晶體。即,也可以省略電晶體311n。
在將N通道型電晶體應用於開關302的情況下,電位V323較佳為對應於信號V212的低位準的電位。因此,在開關302中,可以使N通道型電晶體的閘極與源極的電位差大。由此,可以使佈線323與佈線321之間的電阻值小。
在將N通道型電晶體應用於開關312的情況下,電位V333較佳為對應於信號V212的低位準的電位。因此,在開關312中,可以使N通道型電晶體的閘極與源極的電位差大。由此,可以使佈線333與佈線331之間的電阻值小。
在將P通道型電晶體應用於開關302的情況下,電位V323較佳為對應於信號V212的高位準的電位。因此,在開關302中,可以使P通道型電晶體的閘極與源極的電位差大。由此,可以使佈線323與佈線321之間的電阻值小。
在將P通道型電晶體應用於開關312的情況下,電位V333較佳為對應於信號V212的高位準的電位。因此,在開關312中,可以使P通道型電晶體的閘極與源極的電位差大。由此,可以使佈線333與佈線331之間的電阻值小。
接著,說明圖19及圖20所例示的電路300及電路310的變形例子。
例如,也可以將佈線323和佈線333組合為一個佈線。在此情況下,開關302的第一端子及開關312的第一端子與佈線323或佈線333連接。
例如,也可以將佈線323、佈線333以及佈線113組合為一個佈線。在此情況下,開關302的第一端子、開關312的第一端子及開關101B連接於佈線323、佈線333或佈線113或者在實施例1中說明的開關302的 第一端子的連接位置(佈線114、佈線115、反相器103的輸出端子或反相器104的輸出端子)。
例如,電路300也可以還具有用來使佈線321的電位初始化的結構。在圖26中,例示出作為用來使佈線321的電位初始化的結構還具有開關304及開關305的結構。在開關304中,第一端子與開關302的第二端子連接,第二端子與佈線321連接。在開關305中,第一端子與佈線324連接,第二端子與佈線321連接。在開關304和開關305中的一個開啟的情況下,另一個較佳為關閉。如果開關304開啟且開關305關閉,則圖26所例示的電路300與圖20所例示的電路300同樣地工作。另一方面,如果開關304關閉且開關305開啟,則佈線324的電位(也稱為電位V324)被供應到佈線321。在電位V324對應於信號V322的高位準的情況下,信號V321成為高位準。如此,可以使佈線321的電位初始化。
開關304及開關302在佈線323與佈線321之間串聯連接。例如,開關302也可以藉由開關304連接於佈線323。
在開關305開啟的情況下,開關301較佳為關閉。由此,可以防止信號V322及電位V324同時被供應到佈線321。
例如,電路310也可以還具有用來使佈線331的電位初始化的結構。在圖26中,例示出作為用來使佈線331的電位初始化的結構還具有開關314及開關315的 結構。在開關314中,第一端子與開關312的第二端子連接,第二端子與佈線331連接。在開關315中,第一端子與佈線334連接,第二端子與佈線331連接。在開關314和開關315中的一個開啟的情況下,另一個較佳為關閉。如果開關314開啟且開關315關閉,則圖26所例示的電路310與圖20所例示的電路310同樣地工作。另一方面,如果開關314關閉且開關315開啟,則佈線334的電位(也稱為電位V334)被供應到佈線331。在電位V334對應於信號V332的高位準的情況下,信號V331成為高位準。如此,可以使佈線331的電位初始化。
開關314及開關312在佈線333與佈線331之間串聯連接。例如,開關312也可以藉由開關314連接於佈線333。
在開關315開啟的情況下,開關311較佳為關閉。由此,可以防止信號V332及電位V334同時被供應到佈線331。
也可以將佈線324和佈線334組合為一個佈線。在此情況下,開關305的第一端子及開關315的第一端子與佈線324或佈線334連接。
作為開關304、開關305、開關314及開關315,可以與開關101A、開關101B、開關102A及開關102B同樣地採用各種方式。圖27例示出在圖26所例示的電路300及電路310中作為開關304及開關314採用N通道型電晶體並作為開關305及開關315採用P通道型電 晶體的結構。N通道型電晶體304n對應於開關304。電晶體304n的第一端子對應於開關304的第一端子並連接於開關302的第二端子。電晶體304n的第二端子對應於開關304的第二端子並連接於佈線321。電晶體304n的閘極對應於開關304的控制端子並連接於佈線325。P通道型電晶體305p對應於開關305。電晶體305p的第一端子對應於開關305的第一端子並連接於佈線325。電晶體305p的第二端子對應於開關305的第二端子並連接於佈線321。電晶體305p的閘極對應於開關305的控制端子並連接於佈線325。N通道型電晶體314n對應於開關314。電晶體314n的第一端子對應於開關314的第一端子並連接於開關312的第二端子。電晶體314n的第二端子對應於開關314的第二端子並連接於佈線331。電晶體314n的閘極對應於開關314的控制端子並連接於佈線325。P通道型電晶體315p對應於開關315。電晶體315p的第一端子對應於開關315的第一端子並連接於佈線334。電晶體315p的第二端子對應於開關315的第二端子並連接於佈線331。電晶體315p的閘極對應於開關315的控制端子並連接於佈線325。如果佈線325的信號(也稱為信號V325)為高位準,則電晶體304n開啟,電晶體305p關閉,電晶體314n開啟,電晶體305p關閉。如果信號V325為低位準,則電晶體304n關閉,電晶體305p開啟,電晶體314n關閉,電晶體305p開啟。
作為開關304及開關305也可以採用具有相 同極性的電晶體。在此情況下,較佳為藉由反相器連接作為開關304採用的電晶體的閘極與作為開關305採用的電晶體的閘極。
作為開關314及開關315也可以採用具有相同極性的電晶體。在此情況下,較佳為藉由反相器連接作為開關314採用的電晶體的閘極與作為開關315採用的電晶體的閘極。
在電位V323是對應於信號V212的低位準的電位的情況下,作為開關304及開關302較佳為採用N通道型電晶體或CMOS型開關。在電位V323是對應於信號V212的高位準的電位的情況下,作為開關304及開關302較佳為採用P通道型電晶體或CMOS型開關。因為可以使作為開關304及開關302採用的電晶體的閘極與源極的電位差大,所以可以使佈線323與佈線321之間的電阻值小。
在電位V333是對應於信號V212的低位準的電位的情況下,作為開關314及開關312較佳為採用N通道型電晶體或CMOS型開關。在電位V333是對應於信號V212的高位準的電位的情況下,作為開關314及開關312較佳為採用P通道型電晶體或CMOS型開關。因為可以使作為開關314及開關312採用的電晶體的閘極與源極的電位差大,所以可以使佈線333與佈線331之間的電阻值小。
在電位V324是對應於信號V212的高位準的電 位的情況下,作為開關305較佳為採用P通道型電晶體或CMOS型開關。在電位V324是對應於信號V212的低位準的電位的情況下,作為開關305較佳為採用N通道型電晶體或CMOS型開關。因為可以使作為開關305採用的電晶體的閘極與源極的電位差大,所以可以使佈線324與佈線321之間的電阻值小。
在電位V334是對應於信號V212的高位準的電位的情況下,作為開關315較佳為採用P通道型電晶體或CMOS型開關。在電位V334是對應於信號V212的低位準的電位的情況下,作為開關315較佳為採用N通道型電晶體或CMOS型開關。因為可以使作為開關315採用的電晶體的閘極與源極的電位差大,所以可以使佈線334與佈線331之間的電阻值小。
例如,也可以將邏輯電路、組合電路或順序電路等電路連接於佈線321。就是說,也可以藉由邏輯電路、組合電路或順序電路等電路輸出信號V321
例如,也可以將邏輯電路、組合電路或順序電路等電路連接於佈線331。就是說,也可以藉由邏輯電路、組合電路或順序電路等電路輸出信號V321
本實施例所描述的內容可以與本實施例所描述的其他內容及/或其他實施例等的本說明書等所描述的內容適當地組合而實施。
實施例4
在本實施例中,對根據本發明的一個實施例的裝置進行說明。
圖28示出根據本發明的一個實施例的裝置的結構的一個例子。
圖28所例示的裝置包括移位暫存器360。移位暫存器360連接於N(N為3或以上的自然數)個佈線371(也稱為佈線371[1]至[N])、兩個佈線372(也稱為佈線372[1]及[2])、以及佈線373。注意,圖28只示出佈線371[1]至[6]。
移位暫存器360根據佈線372[1]的信號(信號CK1)、佈線372[2]的信號(信號CK2)及佈線373的信號(信號SP)而將信號SOUT[1]至[N]的每一個輸出到佈線371[1]至[N]的每一個。
作為信號CK1的一個例子有時脈信號。
作為信號CK2的一個例子有時脈信號。注意,信號CK1與信號CK2的相位較佳彼此不同。
作為信號SP的一個例子有起動脈衝。
移位暫存器360包括N(N為3或以上的自然數)個電路361(也稱為電路361[1]至[N])。注意,圖28只示出電路361[1]至[6]。作為電路361[1]至[N]的每一個,可以採用在實施例2等中說明的裝置。注意,作為電路361[1]至[N]的每一個,包括在實施例1等中說明的裝置即可。
此外,也可以將電路361[1]至[N]的每一個稱 為級、順序電路或正反器等。
在電路361[1]中,端子OUT與佈線371[1]連接,端子CK與佈線372[1]連接,端子IN1與佈線373連接,端子IN2與佈線372[2]連接。在電路361[i](i為2至N-1中的任一個自然數)中,端子SOUT與佈線371[i]連接,在奇數級端子CK與佈線372[1]連接,在偶數級端子CK與佈線372[2]連接,端子IN1與佈線371[i-1]連接,端子IN2與佈線371[i+1]連接。電路361[N]與電路361[i]的不同之處是在電路361[N]中端子IN2與未圖示的佈線或佈線373連接。
如圖29所示,在電路361[1]至[N]的每一個中,端子SOUT對應於佈線212,端子CK對應於佈線111,端子IN1對應於佈線114或佈線211,端子IN2對應於佈線115。因此,在電路361[1]中,信號SOUT[1]對應於信號V212,信號CK1對應於信號V111,信號SP對應於信號V114或信號V211,信號SOUT[2]對應於信號V115。在電路361[i]中,信號SOUT[i]對應於信號V212,在奇數級信號CK1對應於信號V111,在偶數級信號CK2對應於信號V111,信號SOUT[i-1]對應於V114或信號V211,信號SOUT[i+1]對應於信號V115
藉由使電路361[1]至[N]的每一個進行在實施例2中說明的裝置的工作,如圖30所示可以使信號SOUT[1]至[N]依次成為高位準(活動)。圖30所示的時刻t0至時刻t6對應於電路361[1]中的圖15所示的時刻 t0至時刻t6。
另外,也可以將在實施例3中說明的電路300及電路310連接於佈線371[1]至[N]的每一個。
本實施例所描述的內容可以與本實施例所描述的其他內容及/或其他實施例等的本說明書等所描述的內容適當地組合而實施。
實施例5 〈半導體顯示裝置的結構實例〉
接著,對根據本發明的一個實施例的半導體顯示裝置的結構實例進行說明。
圖31A所示的半導體顯示裝置70中的像素部71包括:多個像素55;相當於按行選擇像素55的匯流排線的、以佈線GL1至佈線GLy(y是自然數)表示的佈線GL;以及對所選擇的像素55供應影像信號的、以佈線SL1至佈線SLx(x是自然數)表示的佈線SL。由驅動電路72控制信號向佈線GL的輸入。由驅動電路73控制影像信號向佈線SL的輸入。多個像素55的每一個與佈線GL中的至少一個及佈線SL中的至少一個連接。
明確地說,驅動電路72具有產生用來依次選擇佈線GL1至佈線GLy的信號的移位暫存器75,而驅動電路73具有依次產生脈衝信號的移位暫存器76及根據移位暫存器76所產生的信號控制對佈線SL1至佈線SLx供應影像信號的開關電路77。
作為移位暫存器75或移位暫存器76,可以包括在實施例1至4等的本說明書等中說明的裝置。
另外,設置在像素部71中的佈線的種類及個數可以根據像素55的結構、個數及配置而決定。明確而言,在圖31A所示的像素部71中例示出x列×y行的像素55被配置為矩陣狀,且佈線SL1至佈線SLx及佈線GL1至佈線GLy設置在像素部71中的情況。
另外,雖然圖31A例示出驅動電路72及驅動電路73與像素部71一起形成在同一個基板上的情況,但是,驅動電路72及驅動電路73也可以形成在與像素部71不同的基板上。
另外,圖31B示出像素55的結構的一個例子。各像素55包括:液晶元件60;控制對該液晶元件60供應影像信號的電晶體56;以及用來保持液晶元件60的像素電極與共用電極之間的電壓的電容元件57。液晶元件60包括:像素電極;共用電極;以及被施加像素電極與共用電極之間的電壓的包含液晶材料的液晶層。
電晶體56控制是否對液晶元件60的像素電極供應佈線SL的電位。規定的電位被施加到液晶元件60的共用電極。
下面,對電晶體56與液晶元件60的具體連接結構進行說明。在圖31B中,電晶體56的閘極連接到佈線GL1至佈線GLy中的任一個。電晶體56的源極和汲極中的一個連接到佈線SL1至佈線SLx中的任一個,電 晶體56的源極和汲極中的另一個連接到液晶元件60的像素電極。
在液晶元件60中,根據被施加到像素電極與共用電極之間的電壓的值,包含在液晶層中的液晶分子的配向變化,且穿透率也變化。因此,在液晶元件60中,根據被施加到像素電極的影像信號的電位控制其穿透率,由此可以顯示灰階。並且,在像素部71所具有的多個像素55的每一個中,根據具有影像資訊的影像信號調整液晶元件60的灰階,由此可以在像素部71中顯示影像。
圖31B示出,在像素55中,作為控制影像信號向像素55的輸入的開關使用一個電晶體56的情況的例子。但是,也可以將用作一個開關的多個電晶體用於像素55。
在本發明的一個實施例中,較佳為將關態電流顯著小的電晶體56用作控制對像素55輸入影像信號的開關。在電晶體56的關態電流小時,能夠防止電荷藉由電晶體56洩漏。由此,能夠確實地保持供應到液晶元件60及電容元件57的影像信號的電位,從而防止在一個圖框期間內因電荷的洩漏而使液晶元件60的穿透率發生變化,由此,能夠提高所顯示的影像的品質。此外,在電晶體56的關態電流小的情況下,能夠防止電荷藉由電晶體56洩漏,由此在顯示靜態影像的期間中,也可以停止對驅動電路72及驅動電路73供應電源電位或信號。藉由採用上述結構,可以減少向像素部71寫入影像信號的次 數,來減少半導體顯示裝置的功耗。
例如,在半導體膜中包括氧化物半導體的電晶體中,關態電流顯著小,所以適用於電晶體56。
另外,在圖31B中,電晶體56也可以具有隔著半導體膜重疊的一對閘極電極。該一對閘極電極電連接。在本發明的一個實施例中,藉由採用上述結構,可以增大電晶體56的通態電流,並且可以提高電晶體56的可靠性。
接著,圖31C示出像素55的其他一個例子。像素55包括:控制對像素55輸入影像信號的電晶體95;發光元件98;根據影像信號控制供應到發光元件98的電流值的電晶體96;用來保持影像信號的電位的電容元件97。
發光元件98的例子包括LED(Light Emitting Diode:發光二極體)或OLED(Organic Light Emitting Diode:有機發光二極體)等由電流或電壓控制亮度的元件。例如,OLED至少包括EL層、陽極及陰極。EL層由設置在陽極與陰極之間的單層或多層構成,這些層中至少包括含有發光物質的發光層。
另外,在EL層中,當陰極與陽極之間的電位差為發光元件98的臨界電壓以上時,電流被供應到發光元件98,由此可以得到電致發光。電致發光包括從單重激發態回到基態時的發光(螢光)以及從三重激發態回到基態時的發光(磷光)。
發光元件98的陽極和陰極中的一個的電位由輸入到像素55的影像信號控制。陽極和陰極中,以根據影像信號控制其電位的一個電極為像素電極,以另一個電極為共用電極。規定的電位被供應到發光元件98的共用電極,發光元件98的亮度由像素電極與共用電極之間的電位差決定。因此,藉由根據影像信號的電位來控制發光元件98的亮度,從而發光元件98可以顯示灰階。並且,藉由根據具有影像資料的影像信號調整像素部所包含的多個像素55的每一個中的發光元件98的灰階,在像素部71中顯示影像。
接著,對像素55所包括的電晶體95、電晶體96、電容元件97、以及發光元件98的連接結構進行說明。
電晶體95的源極和汲極中的一個與佈線SL連接,而源極和汲極中的另一個與電晶體96的閘極連接。電晶體95的閘極與佈線GL連接。電晶體96的源極和汲極中的一個與電源線VL連接,而源極和汲極中的另一個與發光元件98連接。明確而言,電晶體96的源極和汲極中的另一個與發光元件98的陽極和陰極中的一個連接。規定的電位施加到發光元件98的陽極和陰極中的另一個。
在圖31C中,電晶體96也可以具有隔著半導體膜重疊的一對閘極電極。該一對閘極電極電連接。在本發明的一個實施例中,藉由採用上述結構,可以增大電晶 體96的通態電流,並且可以提高電晶體96的可靠性。
例如,在本說明書等中,顯示元件、作為包括顯示元件的裝置的顯示裝置、發光元件、作為包括發光元件的裝置的發光裝置可以使用各種各樣的實施例或包括各種各樣的元件。顯示元件、顯示裝置、發光元件或發光裝置例如包括EL(電致發光)元件(包含有機物和無機物的EL元件、有機EL元件或無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、干涉測量調節(IMOD)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或使用碳奈米管的顯示元件等中的至少一個。除此以外,還可以包括對比度、亮度、反射率、透射率等因電作用或磁作用而產生變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子,有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子,可以舉出場發射顯示器(FED)或SED方式平面型顯示器(SED:Surface-conduction Electron-emitter Display:表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子,有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型 液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子,有電子紙等。注意,當實現半透過型液晶顯示器或反射型液晶顯示器時,可以使像素電極的一部分或全部具有反射電極的功能。例如,可以使像素電極的一部分或全部包含鋁、銀等。此時,也可以將SRAM等記憶體電路設置在反射電極下。由此,可以進一步降低功耗。
例如在本說明書等中,可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的一個例子,例如可以使用半導體基板(例如,單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀的材料的紙或者基材薄膜等。作為玻璃基板的一個例子,有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板、貼合薄膜、基材薄膜等,可以舉出如下例子。例如可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠。或者,作為一個例子,可以舉出丙烯酸樹脂等合成樹脂等。或者,作為一個例子,可以舉出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者,作為一個例子,可以舉出聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙類等。尤其是,藉由使用半導體基板、單晶基板或SOI基板等,可以製造特性、尺寸或形狀等的不均勻性小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路 時,可以實現電路的低功耗化或電路的高集成化。
另外,作為基板也可以使用撓性基板,在該撓性基板上直接形成電晶體。或者,也可以在基板與電晶體之間設置剝離層。剝離層可以在如下情況下使用,即在剝離層上製造半導體裝置的一部分或全部,然後將其從基板分離並轉置到其他基板上的情況。此時,也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外,作為上述剝離層,例如可以使用鎢膜與氧化矽膜的無機膜的層疊結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。
換言之,也可以使用一個基板來形成電晶體,然後將電晶體轉置並配置到另一個基板上。作為電晶體被轉置的基板的一個例子,不僅可以使用上述可以形成電晶體的基板,還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡膠基板等。藉由使用上述基板,可以形成特性良好的電晶體或功耗低的電晶體,可以製造不容易發生故障並具有耐熱性的裝置,可以實現輕量化或薄型化。
本實施例可以與其他實施例等的本說明書等所揭示的結構適當地組合而實施。
實施例6 〈像素的結構〉
下面,對像素55的結構實例進行說明,該像素55包括在作為圖31A所示的半導體顯示裝置70之一個例子的液晶顯示裝置中。圖32示出像素55的俯視圖的一個例子。另外,在圖32中,為了明確表示像素55的佈局,省略各種絕緣膜。此外,圖33示出使用具有圖32所示的像素55的元件基板形成的液晶顯示裝置的剖面圖。圖33所示的液晶顯示裝置中的包括基板31的元件基板相當於沿著圖32的虛線B1-B2的剖面圖。
圖32及圖33所示的像素55包括電晶體56和電容元件57。再者,圖33所示的像素55包括液晶元件60。
電晶體56在具有絕緣表面的基板31上包括:用作閘極電極的導電膜40;用作閘極絕緣膜且位於導電膜40上的絕緣膜22;在絕緣膜22上與導電膜40重疊的氧化物半導體膜41;以及與氧化物半導體膜41電連接且用作源極電極或汲極電極的導電膜43及導電膜44。導電膜40用作圖31B所示的佈線GL。另外,導電膜43用作圖31B所示的佈線SL。
此外,像素55在絕緣膜22上具有金屬氧化物膜42。金屬氧化物膜42是使可見光透過的導電膜。並且,在金屬氧化物膜42上設置有與金屬氧化物膜42電連接的導電膜61。導電膜61具有對金屬氧化物膜42供應規定的電位的佈線的功能。
作為絕緣膜22,可以使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜,並以單層或疊層形成。注意,在本說明書中,“氧氮化物”是指在其組成中氧含量多於氮含量的材料,而“氮氧化物”是指在其組成中氮含量多於氧含量的材料。
另外,在圖33中,在氧化物半導體膜41、導電膜43和導電膜44上以及在金屬氧化物膜42和導電膜61上依次層疊有絕緣膜26及絕緣膜27。電晶體56也可以包括絕緣膜26及絕緣膜27作為其組件。另外,雖然圖33例示出依次層疊的絕緣膜26及絕緣膜27,但是也可以使用單層的絕緣膜或三層以上的絕緣膜的疊層代替絕緣膜26及絕緣膜27。
並且,絕緣膜26及絕緣膜27具有與金屬氧化物膜42重疊的開口部58。開口部58設置在與形成有氧化物半導體膜41、導電膜43及導電膜44的區域不同且重疊於金屬氧化物膜42的區域中。
另外,在圖33中,在絕緣膜26和絕緣膜27上以及在開口部58中的金屬氧化物膜42上依次層疊有氮化物絕緣膜28和絕緣膜29。
另外,藉由在絕緣膜22上形成氧化物半導體膜,且以與該氧化物半導體膜接觸的方式形成氮化物絕緣膜28,可以提高上述氧化物半導體膜的導電性。並且, 可以將導電性得到提高的氧化物半導體膜用作金屬氧化物膜42。氧化物半導體膜的導電性得到提高可以認為是因為如下緣故:在形成開口部58時,或者,在形成氮化物絕緣膜28時,在氧化物半導體膜中形成氧缺陷,從氮化物絕緣膜28擴散而來的氫與該氧缺陷鍵合,由此產生施體。明確而言,金屬氧化物膜42的電阻率典型地為高於或等於1×10-3Ωcm且低於1×104Ωcm,較佳為高於或等於1×10-3Ωcm且低於1×10-1Ωcm。
金屬氧化物膜42的氫濃度較佳比氧化物半導體膜41高。在金屬氧化物膜42中,藉由二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)得到的氫濃度為大於或等於8×1019atoms/cm3,較佳為1×1020atoms/cm3以上,更佳為大於或等於5×1020atoms/cm3。在氧化物半導體膜41中,藉由二次離子質譜分析法得到的氫濃度為低於5×1019atoms/cm3,較佳為低於5×1018atoms/cm3,更佳為小於或等於1×1018atoms/cm3,進一步較佳為小於或等於5×1017atoms/cm3,更進一步較佳為小於或等於1×1016atoms/cm3
作為氮化物絕緣膜28,例如可以使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。與氧化矽或氧化鋁等氧化物絕緣膜相比,使用上述材料的氮化物絕緣膜28可以防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜41中。
另外,在氮化物絕緣膜28及絕緣膜29中設 置有與導電膜44重疊的開口部62。並且,在氮化物絕緣膜28及絕緣膜29上設置有使可見光透過且用作像素電極的導電膜45。導電膜45在開口部62中與導電膜44電連接。此外,導電膜45在開口部58中與金屬氧化物膜42重疊。導電膜45與金屬氧化物膜42隔著氮化物絕緣膜28及絕緣膜29相重疊的部分用作電容元件57。
在電容元件57中,用作一對電極的金屬氧化物膜42和導電膜45以及用作介電膜的氮化物絕緣膜28和絕緣膜29使可見光透過。因此,電容元件57使可見光透過,與電容元件對可見光的透光性低的像素相比,可以提高像素55的開口率。因此,可以在確保為了得到高品質影像所需要的電容值的同時,降低面板內的光損失而降低半導體裝置的功耗。
另外,如上所述,不一定必須要設置絕緣膜29,但是藉由將使用相對介電常數比氮化物絕緣膜28低的絕緣物的絕緣膜29與氮化物絕緣膜28一起用作介電膜,可以將電容元件57的介電膜的介電常數設定為所希望的值,而不增大氮化物絕緣膜28的厚度。
在導電膜45上設置有配向膜52。
另外,以與基板31對置的方式設置有基板46。在基板46上設置有具有遮蔽可見光的功能的遮蔽膜47以及透過特定的波長範圍的可見光的彩色層48。在遮蔽膜47及彩色層48上設置有樹脂膜50,在樹脂膜50上設置有用作共用電極的導電膜59。此外,在導電膜59上 設置有配向膜51。
並且,在基板31與基板46之間,以夾在配向膜52與配向膜51之間的方式設置有包含液晶材料的液晶層53。液晶元件60包括導電膜45、導電膜59及液晶層53。
此外,在圖32及圖33中,雖然例示出作為液晶的驅動方法採用TN(Twisted Nematic:扭轉向列)模式的情況,但是也可以採用FFS(Fringe Field Switching:邊緣場切換)模式、STN(Super Twisted Nematic:超扭曲向列)模式、VA(Vertical Alignment:垂直配向)模式、MVA(Multi-domain Vertical Alignment:多域垂直配向)模式、IPS(In-Plane Switching:平面內切換)模式、OCB(Optically Compensated Birefringence:光學補償雙折射)模式、藍相模式、TBA(Transverse Bend Alignment:橫向彎曲配向)模式、VA-IPS模式、ECB(Electrically Controlled Birefringence:電控雙折射)模式、FLC(Ferroelectric Liquid Crystal:鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal:反鐵電液晶)模式、PDLC(Polymer Dispersed Liquid Crystal:聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal:聚合物網路型液晶)模式、賓主模式、ASV(Advanced Super View:高級超視覺)模式等。
另外,在根據本發明的一個實施例的液晶顯 示裝置中,作為液晶層,例如可以使用被分類為熱致液晶或溶致液晶的液晶材料。或者,作為液晶層,例如可以使用被分類為向列型液晶、層列型液晶、膽固醇型液晶或盤狀液晶的液晶材料。或者,作為液晶層,例如可以使用被分類為鐵電液晶、反鐵電液晶的液晶材料。或者,作為液晶層,例如可以使用被分類為主鏈型高分子液晶、側鏈型高分子液晶或複合型高分子液晶等的高分子液晶或者低分子液晶的液晶材料。或者,作為液晶層,例如可以使用被分類為高分子分散型液晶(PDLC)的液晶材料。
另外,也可以將不使用配向膜的呈現藍相的液晶用於液晶層。藍相是液晶相的一種,是指當使膽固醇型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內,所以添加手性試劑或紫外線硬化性樹脂來改善溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快,為小於或等於1msec,並且其具有光學各向同性,所以不需要配向處理且視角依賴性小,因此是較佳的。
另外,雖然在圖33中例示出藉由利用濾色片顯示彩色影像的液晶顯示裝置,但是根據本發明的一個實施例的液晶顯示裝置也可以具有藉由依次使發射不同顏色的多個光源點亮來顯示彩色影像的結構。
電晶體56的氧化物半導體膜41不侷限於由單膜的氧化物半導體膜構成,也可以由多個氧化物半導體膜的疊層構成。圖34A例示出氧化物半導體膜41由三層 的氧化物半導體膜的疊層構成的情況。明確而言,在圖34A所示的電晶體56中,作為氧化物半導體膜41,從絕緣膜22一側依次層疊有氧化物半導體膜41a至氧化物半導體膜41c。
並且,氧化物半導體膜41a及氧化物半導體膜41c是如下氧化物膜:包含構成氧化物半導體膜41b的金屬元素中的至少一種作為其組件,並且是其導帶底能量比氧化物半導體膜41b近於真空能階0.05eV或以上、0.07eV或以上、0.1eV或以上或0.15eV或以上,且2eV或以下、1eV或以下、0.5eV或以下或0.4eV或以下的氧化物膜。此外,氧化物半導體膜41b較佳為至少包含銦,因為載子移動率得到提高。
另外,如圖34B所示,氧化物半導體膜41c也可以以在導電膜43及導電膜44上與絕緣膜22重疊的方式設置。
本實施例可以與其他實施例等的本說明書等所揭示的結構適當地組合而實施。
實施例7 〈半導體顯示裝置的俯視圖和剖面圖〉
下面,以液晶顯示裝置為例,參照圖35說明根據本發明的一個實施例的半導體顯示裝置的外觀。圖35是利用密封材料4005黏合基板4001和基板4006而成的液晶顯示裝置的俯視圖。此外,圖36相當於圖35的虛線C1- C2的剖面圖。
以圍繞設置在基板4001上的像素部4002和一對驅動電路4004的方式設置有密封材料4005。此外,在像素部4002和驅動電路4004上設置有基板4006。因此,像素部4002和驅動電路4004由基板4001、密封材料4005和基板4006密封。
另外,在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有驅動電路4003。
此外,設置在基板4001上的像素部4002和驅動電路4004包括多個電晶體。圖36例示出像素部4002所包括的電晶體4010。在電晶體4010上設置有由包括氮化物絕緣膜的各種絕緣膜構成的絕緣膜4020,電晶體4010在設置於絕緣膜4020中的開口部中與絕緣膜4020上的像素電極4021連接。
另外,在基板4006上設置有樹脂膜4059,在樹脂膜4059上設置有共用電極4060。另外,在基板4001與基板4006之間,以夾在像素電極4021與共用電極4060之間的方式設置有液晶層4028。液晶元件4023包括像素電極4021、共用電極4060及液晶層4028。
在液晶元件4023中,包含在液晶層4028中的液晶分子的配向根據供應到像素電極4021與共用電極4060之間的電壓的值而發生變化,使穿透率發生變化。因此,藉由根據輸入到像素電極4021的影像信號的電位控制液晶元件4023的穿透率,液晶元件4023可以顯示灰 階。
如圖36所示,在本發明的一個實施例中,絕緣膜4020在面板邊緣被去除。另外,在被去除絕緣膜4020的區域中形成有導電膜4050。可以藉由對一個導電膜進行蝕刻來形成導電膜4050和用作電晶體4010的源極或汲極的導電膜。
並且,在基板4001與基板4006之間設置有分散具有導電性的導電粒子4061而成的樹脂膜4062。導電膜4050隔著導電粒子4061與共用電極4060電連接。換言之,在面板的邊緣,共用電極4060藉由導電粒子4061與導電膜4050電連接。樹脂膜4062可以使用熱固性樹脂或紫外線硬化性樹脂。另外,導電粒子4061例如可以使用由薄膜狀的金屬諸如Au、Ni、Co等覆蓋球狀的有機樹脂而成的粒子。
另外,雖然在圖36中未圖示配向膜,但是在像素電極4021、共用電極4060上設置配向膜的情況下,為了將共用電極4060、導電粒子4061與導電膜4050電連接,在與共用電極4060重疊的部分去除配向膜的一部分,在與導電膜4050重疊的部分去除配向膜的一部分即可。
另外,在根據本發明的一個實施例的液晶顯示裝置中,既可以利用濾色片顯示彩色影像,又可以藉由依次使發射不同顏色的光的多個光源點亮來顯示彩色影像。
另外,來自驅動電路4003的影像信號或來自FPC4018的各種控制信號及電位藉由引線4030及引線4031被供應到驅動電路4004或像素部4002。
本實施例可以與其他實施例等的本說明書等所揭示的結構適當地組合而實施。
實施例8
在本實施例中,對能夠用於上述實施例所說明的電晶體的半導體層的氧化物半導體層進行說明。
用於電晶體的半導體層中的通道形成區域的氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。尤其較佳為包含In及Zn。此外,除了上述元素以外,較佳為還包含使氧堅固地結合的穩定劑(stabilizer)。作為穩定劑,包含鎵(Ga)、錫(Sn)、鋯(Zr)、鉿(Hf)和鋁(Al)中的至少一種即可。
另外,作為其他穩定劑,也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)中的一種或多種。
作為用於電晶體的半導體層的氧化物半導體,例如可以使用氧化銦、氧化錫、氧化鋅、In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化 物、In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
例如,可以使用其原子個數比為In:Ga:Zn=1:1:1、In:Ga:Zn=3:1:2或In:Ga:Zn=2:1:3的In-Ga-Zn類氧化物或具有與其類似的組成的氧化物。
當構成半導體層的氧化物半導體膜含有大量的氫時,該氫與氧化物半導體鍵合而使該氫的一部分成為施體,因此產生作為載子的電子。其結果是,導致電晶體的臨界電壓向負方向移位。因此,較佳為藉由在形成氧化物半導體膜之後進行脫水化處理(脫氫化處理),從氧化物半導體膜中去除氫或水分以使其儘量不包含雜質來實現高度純化。
另外,有時在對氧化物半導體膜進行脫水化處理(脫氫化處理)時,氧也同時減少。因此,較佳的是為了填補因脫水化處理(脫氫化處理)而增加的氧缺陷而進行將氧添加到氧化物半導體膜的處理。在本說明書等中,有時將對氧化物半導體膜供應氧的處理稱為加氧化處理,或者,有時將使氧化物半導體膜的氧含量超過化學計量組成的處理稱為過氧化處理。
如上所述,藉由進行脫水化處理(脫氫化處理)從氧化物半導體膜中去除氫或水分,並進行加氧化處理以填補氧缺陷,可以實現i型(本質)化的氧化物半導體膜或無限趨近於i型而實質上呈i型(本質)的氧化物半導體膜。注意,“實質上本質”是指:在氧化物半導體膜中,來自於施體的載子極少(近於零),載子密度為低於或等於1×1017/cm3,低於或等於1×1016/cm3,低於或等於1×1015/cm3,低於或等於1×1014/cm3,低於或等於1×1013/cm3
如此,具備i型或實質上呈i型的氧化物半導體膜的電晶體可以實現極為優良的關態電流特性。例如,可以將使用氧化物半導體膜的電晶體處於關閉狀態時的汲極電流在室溫(25℃左右)下設定為低於或等於1×10-18A,較佳為低於或等於1×10-21A,更佳為低於或等於1×10-24A,或者,可以將汲極電流在85℃的溫度下設定為低於或等於1×10-15A,較佳為低於或等於1×10-18A,更佳為低於或等於1×10-21A。注意,“電晶體處於關閉狀態”是 指:在採用n通道電晶體的情況下,閘極電壓充分小於臨界電壓的狀態。明確而言,在閘極電壓比臨界電壓小1V或以上、2V或以上或3V或以上時,電晶體成為關閉狀態。
下面,對氧化物半導體膜的結構進行說明。
氧化物半導體膜可以分為非單晶氧化物半導體膜和單晶氧化物半導體膜。或者,氧化物半導體例如可以分為結晶氧化物半導體和非晶氧化物半導體。
作為非單晶氧化物半導體可以舉出CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體和非晶氧化物半導體等。作為結晶氧化物半導體,可以舉出單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及微晶氧化物半導體等。
首先,對CAAC-OS膜進行說明。
CAAC-OS膜是包含呈c軸配向的多個結晶部的氧化物半導體膜之一。
藉由利用穿透式電子顯微鏡(TEM:Transmission Electron Microscope)觀察CAAC-OS膜的明視野影像及繞射圖案的複合分析影像(也稱為高解析度TEM影像),可以確認到多個結晶部。另一方面,在高解析度TEM影像中,觀察不到結晶部與結晶部之間的明確的邊界,即晶界(grain boundary)。因此,在CAAC-OS膜中,不容易發生起因於晶界的電子移動率的降低。
當從大致平行於樣本面的方向觀察的CAAC-OS膜的高解析度剖面TEM影像時,可以確認到在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀,並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面,當從大致垂直於樣本面的方向觀察CAAC-OS膜的高解析度平面TEM影像時,可以確認到在結晶部中金屬原子排列為三角形狀或六角形狀。但是,在不同的結晶部之間金屬原子的排列沒有規律性。
使用X射線繞射(XRD:X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如,當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時,在繞射角(2θ)為31°附近有時出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面,由此可知CAAC-OS膜的結晶具有c軸配向性,並且c軸朝向大致垂直於被形成面或頂面的方向。
注意,當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時,除了在2θ為31°附近的峰值之外,有時還在2θ為36°附近也觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是,在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體 膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是,某一種元素如矽等與氧的鍵合力比構成氧化物半導體膜的金屬元素與氧的鍵合力強,該元素會奪取氧化物半導體膜中的氧,從而打亂氧化物半導體膜的原子排列,導致結晶性下降。另外,由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大,所以若包含在氧化物半導體膜內,則會打亂氧化物半導體膜的原子排列,導致結晶性下降。注意,包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外,CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如,氧化物半導體膜中的氧缺損有時成為載子陷阱,或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺損量少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少,所以可以降低載子密度。因此,使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此,使用該氧化物半導體膜的電晶體的電特性變動小,於是成為高可靠性電晶體。此外,被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要較長時間,有時像固定電荷那樣動作。因此,使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電 特性有時不穩定。
此外,在使用CAAC-OS膜的電晶體中,由於照射可見光或紫外光而引起的電特性的變動小。
接下來,說明微晶氧化物半導體膜。
在微晶氧化物半導體膜的高解析度TEM影像中有觀察到結晶部及觀察不到明確的結晶部的區域。微晶氧化物半導體膜中含有的結晶部的尺寸大多為大於或等於1nm且小於或等於100nm,或大於或等於1nm且小於或等於10nm。尤其是,將具有尺寸為大於或等於1nm且小於或等於10nm或大於或等於1nm且小於或等於3nm的微晶的奈米晶(nc:nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor:奈米晶氧化物半導體)膜。另外,例如在nc-OS膜的高解析度TEM影像中,有時觀察不到明確的晶界。
nc-OS膜在微小區域(例如大於或等於1nm且小於或等於10nm的區域,特別是大於或等於1nm且3nm的區域)中其原子排列具有週期性。另外,nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此,在膜整體上觀察不到配向性。所以,有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如,在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時,檢測不出表示結晶面的峰值。此外,在對nc-OS膜進行使用其束徑比結晶部大(例如,大於或等於50nm)的電子射線的電子繞射 (也稱為選區域電子繞射)時,觀察到類似光暈圖案的繞射圖案。另一方面,在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時,觀察到斑點。另外,在nc-OS膜的奈米束電子繞射圖案中,有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且,在nc-OS膜的奈米束電子繞射圖案中,有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此,nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是,nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以,nc-OS膜的缺陷態密度比CAAC-OS膜高。
接著,對非晶氧化物半導體膜進行說明。
非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如石英那樣的無定形態的氧化物半導體膜。
在使用高解析度TEM觀察的非晶氧化物半導體膜的影像中,觀察不到結晶部。
利用XRD裝置對非晶氧化物半導體膜進行結構分析。當利用out-of-plane法分析時,檢測不到表示結晶面的峰值。另外,在非晶氧化物半導體膜的電子繞射圖案中,觀察到光暈圖案。另外,在非晶氧化物半導體膜的奈米束電子繞射圖案中,觀察不到斑點,而觀察到光暈圖案。
此外,氧化物半導體膜有時具有呈現nc-OS膜與非晶氧化物半導體膜之間的物理特性的結構。將具有這種結構的氧化物半導體膜特別稱為amorphous-like氧化物半導體(a-like OS:amorphous-like Oxide Semiconductor)膜。
在使用高解析度TEM觀察的a-like OS膜的影像中,有時觀察到空洞(也稱為空隙)。此外,在使用高解析度TEM觀察的a-like OS膜的影像中,有明確地確認到結晶部的區域及確認不到結晶部的區域。a-like OS膜有時因TEM觀察時的微量的電子照射而產生晶化,由此觀察到結晶部的生長。另一方面,在良好的nc-OS膜中,幾乎觀察不到因TEM觀察時的微量的電子照射而產生晶化。
此外,a-like OS膜及nc-OS膜的結晶部的大小的測量可以使用高解析度TEM影像進行。例如,InGaZnO4的結晶具有層狀結構,在In-O層之間具有兩個Ga-Zn-O層。InGaZnO4的結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層的一共九個層在c軸方向上重疊為層狀的結構。因此,這些彼此相鄰的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)大致相等,從結晶結構分析求出其值,即0.29nm。因此,著眼於高解析度TEM影像的晶格條紋,在晶格條紋的間隔為0.28nm至0.30nm之間的區域,每個晶格條紋對應於InGaZnO4的結晶的a-b面。
另外,氧化物半導體膜的密度有時根據結構而不同。例如,當已知某個氧化物半導體膜的組成時,藉由以與該組成相同的組成中的單晶氧化物半導體膜的密度與其進行比較,可以估計該氧化物半導體膜的結構。例如,相對於單晶氧化物半導體膜的密度,a-like OS膜的密度為高於或等於78.6%且低於92.3%。例如,相對於單晶氧化物半導體膜的密度,nc-OS膜的密度和CAAC-OS膜的密度都為高於或等於92.3%且低於100%。注意,難以形成其密度相對於單晶氧化物半導體膜的密度低於78%的氧化物半導體膜。
使用具體例子對上述內容進行說明。例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體膜中,具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此,例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體膜中,a-like OS膜的密度為高於或等於5.0g/cm3且小於5.9g/cm3。另外,例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體膜中,nc-OS膜的密度和CAAC-OS膜的密度為高於或等於5.9g/cm3且小於6.3g/cm3
注意,有時不存在相同組成的單晶。此時,藉由以任意比例組合不同組成的單晶,可以算出相當於所希望的組成的單晶氧化物半導體的密度。根據不同組成的單晶氧化物半導體的組合比例,使用加權平均計算所希望的組成的單晶氧化物半導體的密度即可。注意,較佳為儘 可能減少所組合的單晶氧化物半導體的種類來計算密度。
注意,氧化物半導體膜例如可以是包括非晶氧化物半導體膜、a-like OS膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
在本說明書中,“平行”是指兩條直線形成的角度為-10°至10°之間的狀態。因此,也包括該角度為-5°至5°之間的狀態。“大致平行”是指兩條直線形成的角度為-30°至30°之間的狀態。另外,“垂直”是指兩條直線形成的角度為80°至100°之間的狀態。因此,也包括該角度為85°至95°之間的狀態。“大致垂直”是指兩條直線形成的角度為60°至120°之間的狀態。
在本說明書中,六方晶系包括三方晶系和菱方晶系。
本實施例可以與其他實施例等的本說明書等所揭示的結構適當地組合而實施。
實施例9 〈使用半導體裝置的電子裝置的結構實例〉
根據本發明的一個實施例的半導體裝置可以用於顯示裝置、個人電腦、具備記錄媒體的影像再現裝置(典型地是,能夠再現如DVD(Digital Versatile Disc:數位影音光碟)等記錄媒體並具有能夠顯示其影像的顯示器的裝置)。除此之外,作為能夠使用本發明的一個實施例的半導體裝置的電子裝置,可以舉出行動電話、包括可攜式遊 戲機在內的各種遊戲機、個人數位助理、電子書閱讀器、攝影機、數位相機等相機、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(車載音響、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、自動販賣機等。在圖37A至圖37F中示出這些電子裝置的具體例子。
圖37A是一種可攜式遊戲機,該可攜式遊戲機包括外殼5001、外殼5002、顯示部5003、顯示部5004、麥克風5005、揚聲器5006、操作鍵5007以及觸控筆5008等。可以將根據本發明的一個實施例的半導體裝置用於顯示部5003、顯示部5004或其他積體電路。注意,雖然圖37A所示的可攜式遊戲機包括兩個顯示部5003和顯示部5004,但是可攜式遊戲機所包括的顯示部的個數不限於兩個。
圖37B是個人數位助理,該個人數位助理包括第一外殼5601、第二外殼5602、第一顯示部5603、第二顯示部5604、連接部5605以及操作鍵5606等。第一顯示部5603設置在第一外殼5601中,第二顯示部5604設置在第二外殼5602中。並且,第一外殼5601與第二外殼5602藉由連接部5605連接,第一外殼5601與第二外殼5602之間的角度可以藉由連接部5605改變。第一顯示部5603中的影像也可以根據在連接部5605處的第一外殼5601和第二外殼5602之間的角度切換。可以將根據本發明的一個實施例的半導體置用於第一顯示部5603、第二 顯示部5604或其他積體電路。
圖37C是筆記本式個人電腦,該筆記本式個人電腦包括外殼5401、顯示部5402、鍵盤5403以及指向裝置5404等。可以將根據本發明的一個實施例的半導體裝置用於顯示部5402或其他積體電路。
圖37D是手錶,該手錶包括外殼5201、顯示部5202、操作按鈕5203和手錶帶5204等。可以將根據本發明的一個實施例的半導體裝置用於顯示部5202或其他積體電路。
圖37E是攝影機,該攝影機包括第一外殼5801、第二外殼5802、顯示部5803、操作鍵5804、透鏡5805以及連接部5806等。操作鍵5804及透鏡5805設置在第一外殼5801中,顯示部5803設置在第二外殼5802中。並且,第一外殼5801與第二外殼5802藉由連接部5806連接,第一外殼5801與第二外殼5802之間的角度可以藉由連接部5806改變。顯示部5803的影像也可以根據在連接部5806處的第一外殼5801和第二外殼5802之間的角度切換。可以將根據本發明的一個實施例的半導體裝置用於顯示部5803或其他積體電路。
圖37F是行動電話,在外殼5901中設置有顯示部5902、麥克風5907、揚聲器5904、攝像頭5903、外部連接部5906以及操作用的按鈕5905。可以將根據本發明的一個實施例的半導體裝置用於顯示部5902或其他積體電路。另外,在將根據本發明的一個實施例的半導體裝 置形成在具有撓性的基板上時,可以將該半導體裝置應用於具有如圖37F所示的具有曲面的顯示部5902中。
另外,在一個實施例中描述的內容(也可以是其一部分的內容)可以應用於、組合於或者替換成在該實施例中描述的其他內容(也可以是其一部分的內容)和/或在一個或多個其他實施例中描述的內容(也可以是其一部分的內容)。
注意,在實施例中描述的內容是指在各實施例中利用各種圖式說明的內容或在說明書的文章中所記載的內容。
另外,藉由將在一個實施例中示出的圖式(也可以是其一部分)與該圖式的其他部分、在該實施例中示出的其他圖式(也可以是其一部分)和/或在一個或多個其他實施例中示出的圖式(也可以是其一部分)組合,可以構成更多圖式。
另外,可以構成不包括說明書中的圖式或文章所未規定的內容的發明的一個實施例。另外,當有某一個值的數值範圍的記載(上限值和下限值等)時,藉由任意縮小該範圍或者去除該範圍的一部分,可以構成去除該範圍的一部分的發明的一個實施例。由此,例如,可以規定習知技術不包括在本發明的一個實施例的技術範圍內。
作為具體例子,在記載有包括第一至第五電晶體的電路的電路圖。在該情況下,可以將該電路不包括第六電晶體的情況規定為發明。也可以將該電路不包括電 容元件的情況規定為發明。再者,可以將該電路不包括具有特定連接結構的第六電晶體的情況規定為發明。還可以將該電路不包括具有特定連接結構的電容元件的情況規定為發明。例如,可以將不包括其閘極與第三電晶體的閘極連接的第六電晶體的情況規定為發明。例如,可以將不包括其第一電極與第三電晶體的閘極連接的電容元件的情況規定為發明。
作為其他具體例子,在關於某一個值,例如記載有“某一個電壓較佳為高於或等於3V且低於或等於10V”。在該情況下,例如,可以將不包括該電壓為高於或等於-2V且低於或等於1V的情況規定為發明的一個實施例。例如,可以將不包括該電壓為高於或等於13V的情況規定為發明的一個實施例。例如,可以將該電壓為高於或等於5V且低於或等於8V的情況規定為發明。例如,可以將該電壓大約為9V的情況規定為發明。例如,可以將該電壓為高於或等於3V且低於或等於10V但不是9V的情況規定為發明。注意,即使記載有“某一個值較佳為某個範圍”、“某一個值最好滿足某個條件”,也不侷限於該記載。換而言之,“較佳”、“最好”等的記載並不一定規定該值。
作為其他具體例子,在關於某一個值,例如記載有“某一個電壓較佳為10V”。在該情況下,例如,可以將不包括該電壓為高於或等於-2V且低於或等於1V的情況規定為發明的一個實施例。例如,可以將不包括該電 壓為高於或等於13V的情況規定為發明的一個實施例。
作為其他具體例子,在關於某一個物質的性質,例如記載有“某一個膜為絕緣膜”。在該情況下,例如,可以將不包括該絕緣膜為有機絕緣膜的情況規定為發明的一個實施例。例如,可以將不包括該絕緣膜為無機絕緣膜的情況規定為發明的一個實施例。例如,可以將不包括該膜為導電膜的情況規定為發明的一個實施例。例如,可以將不包括該膜為半導體膜的情況規定為發明的一個實施例。
作為其他具體例子,在關於某一個層疊結構,例如記載有“在A膜與B膜之間設置有某一個膜”。在該情況下,例如,可以將不包括該膜為四層以上的疊層膜的情況規定為發明。例如,可以將不包括在A膜與該膜之間設置有導電膜的情況規定為發明。
另外,在本說明書等中,即使未指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的所有端子的連接目標,所屬技術領域的普通技術人員有時也能夠構成發明的一個實施例。就是說,可以說,即使未指定連接目標,發明的一個實施例也是明確的。而且,當指定了連接目標的內容記載於本說明書等中時,有時可以判斷未指定連接目標的發明的一個實施例記載於本說明書等中。尤其是在考慮端子連接目標有多個的情況下,該端子的連接目標不必限定在指定的部分。因此,有時藉由僅指定主動元件(電晶體、二極體 等)、被動元件(電容元件、電阻元件等)等所具有的一部分的端子的連接目標,能夠構成發明的一個實施例。
另外,在本說明書等中,只要至少指定某一個電路的連接目標,所屬技術領域的普通技術人員就有時可以指定發明。或者,只要至少指定某一個電路的功能,所屬技術領域的普通技術人員就有時可以指定發明。就是說,可以說,只要指定功能,發明的一個實施例就是明確的。另外,有時可以判斷指定了功能的發明的一個實施例記載於本說明書等中。因此,即使未指定某一個電路的功能,只要指定連接目標,就算是所揭示的發明的一個實施例,而可以構成發明的一個實施例。另外,即使未指定某一個電路的連接目標,只要指定其功能,就算是所揭示的發明的一個實施例,而可以構成發明的一個實施例。
注意,在本說明書等中,可以在某一個實施例中示出的圖式或者文章中取出其一部分而構成發明的一個實施例。從而,在記載有說明某一部分的圖式或者文章的情況下,取出圖式或者文章的一部分的內容也算是所揭示的發明的一個實施例,所以能夠構成發明的一個實施例。並且,可以說該發明的一個實施例是明確的。因此,例如,可以在記載有主動元件(電晶體、二極體等)、佈線、被動元件(電容元件、電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、零件、裝置、工作方法、製造方法等中的一個或多個的圖式或者文章中,可以取出其一部分而構成發明的一個實施例。例如,可以從 由N個(N是整數)電路元件(電晶體、電容元件等)構成的電路圖中取出M個(M是整數,M<N)電路元件(電晶體、電容元件等)來構成發明的一個實施例。作為其他例子,可以從由N個(N是整數)層構成的剖面圖中取出M個(M是整數,M<N)層來構成發明的一個實施例。再者,作為其他例子,可以從由N個(N是整數)要素構成的流程圖中取出M個(M是整數,M<N)要素來構成發明的一個實施例。作為其他的例子,當從“A包括B、C、D、E或F”的記載中任意抽出一部分的要素時,可以構成“A包括B和E”、“A包括E和F”、“A包括C、E和F”或者“A包括B、C、D和E”等的發明的一個實施例。
在本說明書等中,在某一個實施例中示出的圖式或文章示出至少一個具體例子的情況下,所屬技術領域的普通技術人員可以很容易地理解一個事實就是由上述具體例子導出該具體例子的上位概念。從而,在某一個實施例中示出的圖式或文章示出至少一個具體例子的情況下,該具體例子的上位概念也是所揭示的發明的一個實施例,可以構成發明的一個實施例。並且,可以說該發明的一個實施例是明確的。
另外,在本說明書等中,至少示於圖式中的內容(也可以是其一部分)是所揭示的發明的一個實施例,而可以構成發明的一個實施例。因此,即使在文章中沒有某一個內容的描述,如果該內容示於圖式中,就可以 說該內容是所揭示的發明的一個實施例,而可以構成發明的一個實施例。同樣地,取出圖式的一部分的圖式也是所揭示的發明的一個實施例,而可以構成發明的一個實施例。並且,可以說該發明的一個實施例是明確的。
100‧‧‧電路
101A‧‧‧開關
101B‧‧‧開關
102A‧‧‧開關
102B‧‧‧開關
103‧‧‧反相器
104‧‧‧反相器
111‧‧‧佈線
112‧‧‧佈線
113‧‧‧佈線
114‧‧‧佈線
115‧‧‧佈線
200‧‧‧電路
201‧‧‧時脈反相器
202‧‧‧時脈反相器
203‧‧‧反相器
204‧‧‧反相器
211‧‧‧佈線
212‧‧‧佈線

Claims (19)

  1. 一種包括移位暫存器的半導體裝置,其中,該移位暫存器包括多個級,該多個級中的一個包括第一開關、第二開關、第三開關、第四開關及順序電路,該第一開關及該第二開關在第一佈線與第二佈線之間彼此並聯電連接,該第三開關及該第四開關在第三佈線與該第二佈線之間彼此串聯電連接,時脈信號被輸入到該第一佈線,對應於該時脈信號的高位準和低位準中的一個的電位被輸入到該第三佈線,該第一開關和該第三開關的開啟/關閉根據第一信號而被控制,該第二開關和該第四開關的開啟/關閉根據第二信號而被控制,及該順序電路根據該第二佈線的第三信號而保持該第一信號或該第二信號。
  2. 根據申請專利範圍第1項之半導體裝置,其中,該第一信號是從該一個級的前一級輸出的信號,且該第二信號是從該一個級的後一級輸出的信號。
  3. 根據申請專利範圍第1項之半導體裝置,其中,該第一信號藉由第一反相器被輸入到該第三開 關,且該第二信號藉由第二反相器被輸入到該第四開關。
  4. 根據申請專利範圍第1項之半導體裝置,其中,該第一信號藉由第一NAND電路而被輸入到該第三開關,且該第二信號藉由第二NAND電路而被輸入到該第四開關。
  5. 根據申請專利範圍第1項之半導體裝置,其中,當該第一佈線和該第二佈線處於導通狀態時,該第三佈線和該第二佈線處於非導通狀態。
  6. 一種包括移位暫存器的半導體裝置,其中,該移位暫存器包括多個級,該多個級中的一個包括第一開關、第二開關、第三開關、第四開關及順序電路,該第一開關及該第二開關在第一佈線與第二佈線之間彼此並聯電連接,該第三開關及該第四開關在第三佈線與該第二佈線之間彼此串聯電連接,時脈信號被輸入到該第一佈線,對應於該時脈信號的高位準和低位準中的一個的電位被輸入到該第三佈線,該第一開關和該第三開關的開啟/關閉根據第一信號而被控制,該第二開關和該第四開關的開啟/關閉根據第二信號 而被控制,且該順序電路根據該第一信號或該第二信號而保持該第二佈線的第三信號。
  7. 根據申請專利範圍第6項之半導體裝置,其中,該第一信號是從該一個級的前一級輸出的信號,且該第二信號是從該一個級的後一級輸出的信號。
  8. 根據申請專利範圍第6項之半導體裝置,其中,該第一信號藉由第一反相器而被輸入到該第三開關,且該第二信號藉由第二反相器而被輸入到該第四開關。
  9. 根據申請專利範圍第6項之半導體裝置,其中,該第一信號藉由第一NAND電路而被輸入到該第三開關,且該第二信號藉由第二NAND電路而被輸入到該第四開關。
  10. 根據申請專利範圍第6項之半導體裝置,其中,當該第一佈線和該第二佈線處於導通狀態時,該第三佈線和該第二佈線處於非導通狀態。
  11. 一種包括移位暫存器的半導體裝置,其中,該移位暫存器包括多個級,該多個級中的一個級包括第一開關、第二開關、第三開關、第四開關、第一電晶體、第二電晶體及順序電路,該第一開關及該第二開關在第一佈線與第二佈線之間 彼此並聯電連接,該第三開關、該第四開關及該第一電晶體在第三佈線與該第二佈線之間彼此串聯電連接,第四佈線與該第二佈線藉由該第二電晶體而相連接,該第一電晶體的閘極電連接於該第二電晶體的閘極,時脈信號被輸入到該第一佈線,對應於該時脈信號的高位準和低位準中的一個的電位被輸入到該第三佈線,對應於該時脈信號的高位準和低位準中的另一個的電位被輸入到該第四佈線,該第一開關和該第三開關的開啟/關閉根據第一信號而被控制,該第二開關和該第四開關的開啟/關閉根據第二信號而被控制,且該順序電路根據該第二佈線的第三信號而保持該第一信號或該第二信號。
  12. 根據申請專利範圍第11項之半導體裝置,其中,該第一信號是從該一個級的前一級輸出的信號,且該第二信號是從該一個級的後一級輸出的信號。
  13. 根據申請專利範圍第11項之半導體裝置,其中,該第一信號藉由第一反相器而被輸入到該第三開關,且該第二信號藉由第二反相器而被輸入到該第四開關。
  14. 根據申請專利範圍第11項之半導體裝置,其中,該第一信號藉由第一NAND電路而被輸入到該第三開關,且該第二信號藉由第二NAND電路而被輸入到該第四開關。
  15. 根據申請專利範圍第11項之半導體裝置,其中,當該第一佈線和該第二佈線處於導通狀態時,該第三佈線和該第二佈線處於非導通狀態。
  16. 一種包括級的半導體裝置,其中,該級包括第一開關、第二開關、第三開關及第四開關,該第一開關及該第二開關在第一佈線與第二佈線之間彼此並聯電連接,該第三開關及該第四開關在第三佈線與該第二佈線之間彼此串聯電連接,該第一開關和該第三開關中的一個藉由第一反相器而被連接於第四佈線,且該第二開關和該第四開關中的一個藉由第二反相器而被連接於第五佈線。
  17. 根據申請專利範圍第16項之半導體裝置,其中,時脈信號被輸入到該第一佈線,且對應於該時脈信號的高位準和低位準中的一個的電位被輸入到該第三佈線。
  18. 根據申請專利範圍第16項之半導體裝置, 其中,該第四佈線從該級的前一級輸出作為輸出信號的第一信號,且該第五佈線從該級的後一級輸出作為輸出信號的第二信號。
  19. 根據申請專利範圍第16項之半導體裝置,其中,當該第一佈線和該第二佈線處於導通狀態時,該第三佈線和該第二佈線處於非導通狀態。
TW104107756A 2014-03-19 2015-03-11 半導體裝置 TWI671722B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-055824 2014-03-19
JP2014055824 2014-03-19

Publications (2)

Publication Number Publication Date
TW201546786A true TW201546786A (zh) 2015-12-16
TWI671722B TWI671722B (zh) 2019-09-11

Family

ID=54142753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107756A TWI671722B (zh) 2014-03-19 2015-03-11 半導體裝置

Country Status (5)

Country Link
US (1) US9899101B2 (zh)
JP (4) JP6588712B2 (zh)
KR (1) KR102347024B1 (zh)
TW (1) TWI671722B (zh)
WO (1) WO2015140665A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643215B (zh) * 2017-09-07 2018-12-01 聚鼎科技股份有限公司 過電流保護元件
CN109785795A (zh) * 2019-03-11 2019-05-21 中国计量大学 一种采用ldd结构的硅基oled微显示器件驱动电路
CN113496682A (zh) * 2020-03-19 2021-10-12 咸阳彩虹光电科技有限公司 一种像素数据的优化方法、像素矩阵驱动装置及显示器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
KR102531111B1 (ko) * 2016-07-07 2023-05-11 삼성디스플레이 주식회사 통합 구동부 및 이를 포함하는 표시 장치
JP2023026923A (ja) * 2021-08-16 2023-03-01 株式会社ジャパンディスプレイ 検出装置及び表示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855623A (en) * 1987-11-05 1989-08-08 Texas Instruments Incorporated Output buffer having programmable drive current
JPH01259621A (ja) * 1988-04-08 1989-10-17 Fujitsu Ltd 論理回路
JPH03147598A (ja) 1989-11-02 1991-06-24 Sony Corp シフトレジスタ
JPH03198520A (ja) * 1989-12-27 1991-08-29 Mitsubishi Electric Corp 論理回路
JPH0468714A (ja) 1990-07-04 1992-03-04 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPH04333094A (ja) * 1991-05-08 1992-11-20 Hitachi Ltd 液晶表示装置
JP3528413B2 (ja) * 1996-04-19 2004-05-17 ソニー株式会社 関数クロック発生回路並びにそれを用いたイネーブル機能付きd型フリップフロップおよび記憶回路
US7196699B1 (en) * 1998-04-28 2007-03-27 Sharp Kabushiki Kaisha Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power
US6879313B1 (en) * 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP3589926B2 (ja) * 2000-02-02 2004-11-17 シャープ株式会社 シフトレジスタ回路および画像表示装置
JP3914756B2 (ja) * 2000-12-19 2007-05-16 株式会社東芝 表示装置
US7427884B2 (en) * 2004-05-21 2008-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4754872B2 (ja) 2004-05-21 2011-08-24 株式会社半導体エネルギー研究所 半導体装置
US20060013352A1 (en) 2004-07-13 2006-01-19 Ching-Wei Lin Shift register and flat panel display apparatus using the same
JP4098785B2 (ja) * 2005-03-03 2008-06-11 統寶光電股▲ふん▼有限公司 シフトレジスタユニット
US20100073356A1 (en) * 2005-05-19 2010-03-25 Sachio Tsujino Level shifter, shift register with level shifter, and display device with shift register
JP2006337624A (ja) * 2005-06-01 2006-12-14 Sanyo Epson Imaging Devices Corp 駆動方法、駆動回路、電気光学装置および電子機器
JP4721140B2 (ja) * 2005-08-23 2011-07-13 セイコーエプソン株式会社 シフトレジスタ、走査線駆動回路、マトリクス型装置、電気光学装置、電子機器
KR100662977B1 (ko) * 2005-10-25 2006-12-28 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기 발광 표시장치
WO2007108177A1 (ja) * 2006-03-23 2007-09-27 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR20200011570A (ko) 2009-06-25 2020-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN104269145B (zh) * 2014-09-05 2016-07-06 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN104361853B (zh) * 2014-12-02 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
TWI695383B (zh) * 2014-12-25 2020-06-01 日商半導體能源研究所股份有限公司 移位暫存器、半導體裝置及電子裝置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643215B (zh) * 2017-09-07 2018-12-01 聚鼎科技股份有限公司 過電流保護元件
CN109785795A (zh) * 2019-03-11 2019-05-21 中国计量大学 一种采用ldd结构的硅基oled微显示器件驱动电路
CN113496682A (zh) * 2020-03-19 2021-10-12 咸阳彩虹光电科技有限公司 一种像素数据的优化方法、像素矩阵驱动装置及显示器
CN113496682B (zh) * 2020-03-19 2022-07-29 咸阳彩虹光电科技有限公司 一种像素数据的优化方法、像素矩阵驱动装置及显示器

Also Published As

Publication number Publication date
JP7265055B2 (ja) 2023-04-25
US20150270011A1 (en) 2015-09-24
JP2022095656A (ja) 2022-06-28
TWI671722B (zh) 2019-09-11
US9899101B2 (en) 2018-02-20
JP2015195073A (ja) 2015-11-05
KR20160134694A (ko) 2016-11-23
WO2015140665A1 (en) 2015-09-24
JP2021103602A (ja) 2021-07-15
JP6840809B2 (ja) 2021-03-10
JP6588712B2 (ja) 2019-10-09
JP2020004476A (ja) 2020-01-09
KR102347024B1 (ko) 2022-01-03

Similar Documents

Publication Publication Date Title
JP7204866B2 (ja) 半導体装置
JP7531071B1 (ja) 表示装置
JP7265055B2 (ja) 半導体装置