TW201539688A - 半導體結構及其形成方法 - Google Patents

Abstract

提供一種半導體結構。半導體結構包括第一基板及金屬墊，形成在第一基板上。半導體結構還包括焊料柱(solder stud)，形成在金屬墊上，其中焊料柱具有平坦的上表面平行於第一基板的頂表面。

Description

焊料凸塊結構及其形成方法

半導體裝置應用於各種電子裝置，例如個人電腦、手機、數位相機等各式電子儀器。半導體裝置的形成通常包括在半導體基板上依序沉積絕緣層或介電層、導電層及半導體層的材料，並利用微影圖案化各種材料層，以在其上形成電路零件及元件。

提升電腦表現的方法之一為提高電路的積體程度。此係藉由在給定晶片上微型化或縮小裝置尺寸。現代積體電路係以大量主動裝置做成，如電晶體及電容。這些裝置一開始彼此隔離，但之後彼此內連線以形成功能線路。典型的內連線結構包括水平內連線，如金屬線(線路)，以及垂直內連線，如通孔及接觸插塞。內連線逐漸增加而決定了效能的限制及現代積體電路的密度。在內連線結構之上，可形成接合墊並暴露於各晶片的表面。藉由接合墊作為電性連接，以將晶片連接至封裝基板或另一晶粒。

然而，雖然現行接合墊大致滿足其需要，但隨著裝置持續縮小，它們並非在所有層面都完全令人滿意。

根據以下的詳細說明並配合所附圖式做完整揭 露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。

第1A至1E圖顯示在一些實施例中形成具有焊料柱的半導體結構的各階段剖面圖。

第2圖為在一些實施例中具有焊料柱的半導體結構的剖面圖。

第3A至3F圖為在一些實施例中形成具有焊料柱的半導體結構的各階段剖面圖。

第4圖為在一些實施例中包括第1E圖所示焊料柱的半導體結構的剖面圖。

以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。

此外，其與空間相關用詞。例如“在...下方”、“下 方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。

在本揭露一些實施例中提供半導體結構的形成的實施例。在一些實施力中，半導體結構可包括焊料柱(solder stud)。在形成焊料柱的時候不需要回流製程，因此焊料柱的形狀可根據其應用調整。

第1A至1E圖顯示在一些實施例中形成具有焊料柱114a的半導體結構的各階段剖面圖。參照第1A圖，在一些實施例中提供基板102。基板102可為半導體晶片。基板102可包括應用於積體電路製造中的多種半導體基板的一種，且積體電路可形成在基板102之中或之上。基板102可為矽基板。基板102或者可為或可額外包括元素半導體材料(elementary semiconductor materials)、化合物半導體材料(compound semiconductor materials)、及/或合金半導體材料(alloy semiconductor materials)。元素半導體材料例如可為結晶矽(crystal silicon)、多晶矽(polycrystalline silicon)、非晶矽(amorphous silicon)、鍺、及/或鑽石，但並非以此為限。化合物半導體材料例如可為碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)、及/或銻化銦(indium arnimonide)，但並非以此為限。合金半導體材料例如可為矽鍺(SiGe)、鎵砷磷(GaAsP)、鋁銦砷(AlInAs)、鋁鎵砷(AlGaAs)、鎵銦砷(GaInAs)、鎵銦磷(GaInP)、及/或鎵銦砷磷(GaInAsP)，但並非以此為限。

此外，基板102可更包括複數個隔離元件，例如淺溝槽隔離元件或矽的局部氧化(locao oxidation of silicon；LOCOS)元件。隔離元件隔離在基板之中及/或之上的多種微電子元件(microelectronic elements)。在基板102中所形成的微電子元件例如為電晶體，如金氧半場效電晶體(MOSFETs)、互補式金氧半(CMOS)電晶體、雙極性接面電晶體(bipolar junction transistor；BJTs)、高壓電晶體、高頻電晶體、P-通道及/或N-通道場效電晶體(PFETs/NFETs)、電阻、二極體、電容、電感、熔線及/或其他適用的元件，但並非以此為限。

可進行多種製程以形成多種微電子元件，包括一或多種沉積、蝕刻、佈植、光微影、回火及其他適合的製程，但並非以此為限。微電子元件可內連線而形成積體電路裝置，包括邏輯裝置、記憶體裝置(如SRAM)、無線頻率(RF)裝置、輸入/輸出裝置、晶片上系統(system-on-chip)裝置或其他適用的裝置。

此外，基板102可更包括內連線結構覆蓋在積體電路上。內連線結構可包括層間介電層及金屬層結構覆蓋積體電路。在金屬層結構中的層間介電層可包括低介電常數介電材料、未摻雜矽玻璃、氮化矽、氮氧化矽、或其他一般使用的材料。在金屬層結構中的金屬線可利用銅、銅合金或其他適當的 導電材料形成。

在一些實施例中，在基板102上形成金屬墊104，如的1A圖所示。在一些實施例中，以導體材料形成金屬墊104，如鋁、銅、鎢、銅鋁合金、銀或其他適合的導體材料。金屬墊104的形成可利用化學氣相沉積、物理氣相沉積或其他適合的技術。此外，金屬墊104可為基板102中導電線路的一部份，且可用以提供電性連接，其上可形成凸塊結構，使外部電性連結更為容易。應注意的是，雖然第1A圖並未顯示，但在金屬墊104上也可形成額外的材料層。

接著，在一些實施例中，在基板102上形成晶種層(seed layer)106以覆蓋金屬墊104，如第1A圖所示。在一些實施例中，利用導體材料形成晶種層106，例如鈦鎢(TiW)、鈦銅(TiCu)、銅(Cu)、銅鋁(CuAl)、銅鉻(CuCr)、銅銀(CuAg)、銅鎳(CuNi)、銅錫(CuSn)、銅金(CuAu)等。晶種層106的形成可利用物理氣相沉積、濺鍍或其他適合的製程。

而後，在一些實施例中，在晶種層106上形成光阻層108，如第1B圖所示。光阻層108包括開口110在金屬墊104上，使得晶種層106在金屬墊104上的一部份被開口110所暴露。在一些實施例中，在光阻層108中的開口110的形成係藉由曝光製程及顯影製程。

如第1B圖所示，在一些實施例中，開口110的形狀為具有筆直側壁112的四角形。在一些實施例中，開口110的底角度θ₁介於約45度至約90度。在一些實施例中，開口110的底角度θ₁介於約45度至約85度，使得開口110的形狀為梯形。

在一些實施例中，在開口110形成後，形成焊料材料112以填入開口110中，如第1C圖所示。在一些實施例中，焊料材料包括錫、銀、或前述之組合。在一些實施例中，焊料材料112為包括錫的導體材料。在一些實施例中，焊料材料為不含鉛的材料。焊料材料112的形成可利用電鍍、化學鍍或其他適合的製程。

接著，在一些實施例中，移除光阻層108以形成焊料柱114a，如第1D圖所示。焊料柱114a的形狀可相同於，或類似於，開口110的形狀。此外，既然焊料柱114a的形成沒有利用回流製程(reflow process)，焊料柱114a的形狀可被精準地控制。

在一些實施例中，焊料柱114a的形狀為具有筆直側壁116a及平坦的頂表面118a的四角形。此外，在一些實施例中，平坦的頂表面118a平行於基板102的頂表面。在一些實施例中，焊料柱114a具有高度H₁介於約5μm至約20μm。既然焊料柱114a在與另一結構接合之前不需被回流，焊料柱114a的高度可相對的高，因此在焊料柱114a下不需形成導體支柱以提供用於接合之足夠的高度。

在一些實施例中，焊料柱114a的平坦的頂表面118a具有第一寬度W₁介於約10μm至約50μm。在一些實施例中，焊料柱114a的底表面119具有第二寬度W₂介於約10μm至約50μm。在一些實施例中，第一寬度W₁對第二寬度W₂的比例介於約0.2至約1。如前述，既然焊料柱114a的形成沒有包括回流製程，可根據需要控制焊料柱114a的形狀。例如，當第二寬度 W₂太窄，焊料柱的應力可能會太大。相對的，當第二寬度W₂太大，焊料柱可能無法應用於精細節距覆晶(fine pitch flip chip)。

在一些實施例中，筆直側壁116a及平坦的頂表面118a之間的角度θ₂介於約90度至約135度。在一些實施例中，焊料柱114a的筆直側壁116a在第一方向d₁，且基板102在第二方向d₂，且第一方向d₁及第二方向d₂之間的角度θ₃介於約45度至約90度。

如第1D圖所示，在一些實施例中，焊料柱114a的形狀為梯形。當焊料柱114a的形狀為梯形時，焊料柱114a的底表面相對的大，因此變得更容易將焊料柱114a上的應力釋放至基板102。

在一些實施例中，筆直側壁116a及平坦的頂表面118a之間的角度θ₂介於約95度至約135度。在一些實施例中，第一方向d₁及第二方向d₂之間的角度θ₃介於約45度至約85度。

接著，在一些實施例中，移除晶種層106未被焊料柱114a覆蓋的部分，如第1E圖所示。可利用蝕刻製程移除晶種層106的該部分，例如濕蝕刻製程。

利用熱壓接合(heat-press-bonding)，形成在基板102上的焊料柱114a可用以與形成在另一基板上的導體支柱接合。因此，不需回流製程，而焊料柱114a的形狀可被控制。

第2圖為在一些實施例中具有焊料柱114b的半導體結構的剖面圖。除了焊料柱114b具有矩形的形狀外，焊料柱114b的形成及材料類似於焊料柱114a的形成及材料。

如第2圖所示，在一些實施例中，在金屬墊104上形成晶種層106，且焊料柱114b形成在基板102上的晶種層106上。此外，焊料柱114b的形狀為矩形，且焊料柱114b的底角度為約90度。既然焊料柱114b的形狀為矩形，焊料柱114b的形成變得更簡單，且焊料柱114b的高度H₁仍可被控制。

在一些實施例中，焊料柱114b的頂表面118b具有第一寬度W₁’且焊料柱114b的底表面具有第二寬度W₂’。第一寬度W₁’可大體相等於第二寬度W₂’。

第3A至3F圖為在一些實施例中形成具有焊料柱114c的半導體結構的各階段剖面圖。參照第3A圖，在一些實施例中，在基板102上形成金屬墊104，如第3A圖所示。在一些實施例中，在基板102上形成並圖案化保護層303。如第3A圖所示，保護層303具有開口以暴露出金屬墊104的一部份。可利用介電材料形成保護層303，例如氮化矽、氮氧化矽、氧化矽、或未摻雜矽玻璃(USG)。保護層303的形成可利用化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、金屬有機化學氣相沉積、電漿強化化學氣相沉積、或熱製程如爐管沉積。

此外，在一些實施例中，在保護層303上形成聚合物層305，如第3A圖所示。聚合物層305也具有開口以暴露出金屬墊104的一部份。形成聚合物層305的材料例如為聚亞醯胺(polyimide)、環氧樹脂(epoxy)、苯並環丁烯(benzocyclobutene)、聚苯并噁唑(polybenzoxazole)等，但也可利用其他相對軟、通常為有機的介電材料。聚合物層305的形 成可利用化學氣相沉積、物理氣相沉積、或其他適合的技術。

在形成保護層303及聚合物層305之後，在一些實施例中，在基板102上形成晶種層106以覆蓋聚合物層305及金屬墊104被聚合物層305暴露出來的部分，如第3A圖所示。而後，在一些實施例中，在晶種層106上形成光阻層108，如第3B圖所示。在一些實施例中，在金屬墊104上形成開口110，使得在金屬墊104上的晶種層106被開口110暴露出來，如第3C圖所示。在一些實施例中，在光阻層108中的開口110的形成係利用曝光製程及顯影製程。

如第3C圖所示，在一些實施例中，開口110的形狀為具有筆直側壁112的四角形。因此，在後續製程中形成在開口110中的焊料柱114c也將具有筆直的側壁。

而後，在一些實施例中，在開口110中形成第一金屬層311，並在第一金屬層311上形成第二金屬層313，如第3D圖所示。在一些實施例中，第一金屬層311為銅層，雖然在一些其他實施例中第一金屬層311也可用其他金屬性材料形成。在一些實施例中，第二金屬層313為鎳層，雖然在一些其他實施例中第二金屬層313也可用其他金屬性材料形成。

應注意的是，第一金屬層311及第二金屬層313僅為更加了解本揭露所舉的例子，但第一金屬層311及第二金屬層313並非必要。例如，晶種層106可直接形成在金屬層104上而未形成第一金屬層311及第二金屬層313，如第1A圖所示。在一些實施例中，僅在金屬墊104上形成一層金屬層。在另一些例子中，在金屬墊上形成多於二層金屬層。

而後，在一些實施例中，在第二金屬層313上開口110中形成焊料材料112，如第3D圖所示。接著，在一些實施例中，移除光阻層108以形成焊料柱114c，如第3E圖所示。在一些實施例中，既然焊料柱114c、第二金屬層313、第一金屬層311及金屬墊104皆以導體材料形成，它們皆為電性連接。如第3E圖所示，在一些實施例中，焊料柱114c具有筆直側壁116c及平坦的頂票面118c，如第3E圖所示。在一些實施例中，焊料柱114_c的形狀為具有筆直側壁116c及平坦的頂表面118c的四角形。在一些實施例中，平坦的頂表面118c平行於基板102的頂表面。在一些實施例中，焊料柱114c的平坦的頂表面118c具有第一寬度W₁”類似於第1D圖所示之第一寬度W₁，且焊料柱114c的底部分具有第二寬度W₂”類似於第二寬度W₂。在一些實施例中，筆直側壁116c及平坦的頂表面118c之間的角度θ₂’介於約90度至約135度，或介於約95度至約135度。此外，焊料柱114c的筆直側壁116c在第一方向d₁’，且基板102在第二方向d₂’，且第一方向d₁’及第二方向d₂’之間的角度θ₃’介於約45度至約90度，或介於約45度至約85度。

此外，焊料柱114c具有高度H₁’類似於高度H₁。如前述，焊料柱114c的高度H₁’可精準地控制及依照需要調整，因此不需要具有相對較大高度的導體支柱。如第3E圖所示，雖然第一金屬層311及第二金屬層313形成在焊料柱114c下，第一金屬層311及第二金屬層313可分別具有相對較小的厚度。在一些實施例中，第一金屬層313及第二金屬層315的厚度總和小於焊料柱114c的高度H₁’。

接著，在一些實施例中，移除晶種層106未被焊料柱114c覆蓋的部分，如第3F圖所示。可利用蝕刻製程移除經種層106的該部分，例如濕蝕刻製程。

焊料柱具有柱狀而非球狀，例如焊料柱114a、114b及114c，可用以與另一基板上的導體支柱(conductive post)接合。亦即，可藉由上述焊料柱接合二個基板。第4圖為在一些實施例中包括第1E圖所示焊料柱114a的半導體結構的剖面圖。然而，應注意的是，第4圖所示焊料柱114a僅為一個例子，在半導體結構中也可取代性的或額外的使用具有其他形狀或結構的焊料柱，例如焊料柱114b及114c，本揭露之範圍並非以此為限。

如第4圖所示，在一些實施例中，形成在第一基板102’的焊料柱114a與形成在第二基板102”的導體支柱401接合。在一些實施例中，藉由熱壓接合(heat-press-bonding)接合焊料柱114a及導體支柱401，因此不需要回流製程。在一些實施例中，在第二基板102”上形成非導體膠(non-conductive paste)403，而後焊料柱114a接合至導體支柱401。如第4圖所示，第一基板102’及第二基板102”之間的間隙填有非導體膠703。

如第4圖所示，焊料柱114a的頂表面118a具有第一寬度W₁，且導體支柱401具有第三寬度W₃。在一些實施例中，第三寬度W₃介於約10μm至約50μm。在一些實施例中，第三寬度W₂對第一寬度W₁的比例介於約0.3至約1。

在一些實施例中，第一基板102’為半導體晶片，包 括導體元件405形成於其中。導體元件405可電性連接至金屬墊104。在一些實施例中，第二基板102”包括導體元件407，且導體元件407電性連接至導體支柱401。在一些實施例中，導體支柱401為銅柱。

既然焊料柱，例如焊料柱114a、114b及114c，的形狀為柱狀而非球狀，相較於焊料球，上述焊料柱可應用於更多及各種類的裝置。更詳細而言，當焊料球形成並接合至另一結構時，需要回流製程。然而，在回流製程中，凸塊橋接(bump bridging)的風險增加，凸塊橋接係指一個凸塊結構(如焊料球)接觸到鄰近的凸塊結構(如另一焊料球)。因此，相鄰二個焊料球間的間距必須相對的大，否則結構會短路。因此，焊料球的應用因而受限。

相對的，焊料柱的形成及接合，包括焊料柱114a、114b及114c，並不需要回流製程。因此，焊料柱的尺寸及形狀可依照設計被良好的控制。例如，焊料柱114a具有相對大的高度H1，因此不需在焊料柱114a下形成導體支柱來提供所需的高度，如第1E圖所示。因此，可降低形成焊料柱114(a)的製程及花費。

此外，焊料柱的形成並未使用回流製程，且焊料柱的寬度可被精準地控制。因此，可降低凸塊橋接的風險。據此，焊料柱可被用於精細節距覆晶(fine pitch flip chip)，其間距例如小於100μm。在一些實施例中，焊料柱係用於導線上凸塊(bump-on-trace)結構。

再者，在一些實施例中，焊料柱，例如焊料柱 114a，可具有梯形的形狀。亦即，焊料柱114a的底表面119a具有第二寬度W₂大於頂表面的第一寬度W₁。因此，焊料柱114a上的應力可更容易地透過底表面119a釋放至基板102。

提供具有焊料柱的半導體結構的形成的實施例。焊料柱的結構不需利用回流製程，因此可根據其應用控制焊料柱的尺寸及形狀。例如，焊料柱可具有平坦的頂表面及筆直側壁，或焊料柱可具有梯形的形狀。因此，增廣了焊料柱的應用。此外，焊料柱具有相對較大的高度，且可不需形成導體支柱。因此，減少了形成焊料柱的製程及花費。

在一些實施例中，提供一種半導體結構。半導體結構包括第一基板及金屬墊，形成在該第一基板上。半導體結構更包括焊料柱(solder stud)，形成在該金屬墊上，且該焊料柱具有一筆直側壁。

在一些實施例中，提供一種半導體結構。半導體結構包括第一基板及金屬墊，形成在該第一基板上。半導體結構更包括焊料柱，形成在該金屬墊上，且該焊料柱具有平坦的頂表面平行於該第一基板的頂表面。

在一些實施例中，提供一種半導體結構的形成方法。半導體結構的形成方法包括在第一基板上形成金屬墊及在該第一基板上形成具有開口的光阻層。開口設置在該金屬墊上。半導體結構的形成方法還包括以焊料材料填入該開口及移除該光阻層以形成具有筆直側壁的焊料柱。

前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技 術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。

Claims (20)

1. 一種半導體結構，包括：一第一基板；一金屬墊，形成在該第一基板上；以及一焊料柱(solder stud)，形成在該金屬墊上，其中該焊料柱具有一筆直側壁。
2. 如申請專利範圍第1項所述之半導體結構，其中該筆直側壁在一第一方向，該第一基板在一第二方向，且該第一方向及該第二方向之間的一角度介於約45度至約90度。
3. 如申請專利範圍第2項所述之半導體結構，其中該筆直側壁在一第一方向，該第一基板在一第二方向，且該第一方向及該第二方向之間的一角度介於約45度至約85度。
4. 如申請專利範圍第2項所述之半導體結構，其中該焊料柱具有一平坦的頂表面。
5. 如申請專利範圍第2項所述之半導體結構，其中該焊料柱的形狀為梯形。
6. 如申請專利範圍第1項所述之半導體結構，其中該焊料柱以包括錫的導體材料所形成。
7. 如申請專利範圍第1項所述之半導體結構，更包括：一導體支柱(conductive post)，形成在一第二基板上，其中該導體支柱接合至該焊料柱的一頂表面。
8. 如申請專利範圍第1項所述之半導體結構，更包括：一晶種層(seed layer)，位於該金屬墊及該焊料柱之間。
9. 一種半導體結構，包括： 一第一基板；一金屬墊，形成在該第一基板上；以及一焊料柱，形成在該金屬墊上，其中該焊料柱具有一平坦的頂表面平行於該第一基板的一頂表面。
10. 如申請專利範圍第9項所述之半導體結構，其中該焊料柱具有一筆直側壁。
11. 如申請專利範圍第10項所述之半導體結構，其中該焊料柱的該筆直側壁及該平坦的頂表面之間的一角度介於約90度至約135度。
12. 如申請專利範圍第11項所述之半導體結構，其中該筆直側壁在一第一方向且該第一基板在一第二方向，且該第一方向及該第二方向之間的一角度介於約45度至約90度。
13. 如申請專利範圍第9項所述之半導體結構，其中該焊料柱的形狀為梯形。
14. 如申請專利範圍第10項所述之半導體結構，更包括：一導體支柱，形成在一第二基板上，其中該導體支柱接合至該焊料柱的該平坦的頂表面。
15. 如申請專利範圍第9項所述之半導體結構，更包括：一晶種層，位於該金屬墊及該焊料柱之間。
16. 一種半導體結構的形成方法，包括：在一第一基板上形成一金屬墊；在該第一基板上形成具有一開口的一光阻層，其中該開口設置在該金屬墊上；以一焊料材料填入該開口；以及 移除該光阻層以形成具有一筆直側壁的一焊料柱。
17. 如申請專利範圍第16項所述之半導體結構的形成方法，其中該光阻層的該開口的形狀為梯形。
18. 如申請專利範圍第16項所述之半導體結構的形成方法，更包括：在形成該光阻層之前，在該金屬墊上形成一晶種層。
19. 如申請專利範圍第16項所述之半導體結構的形成方法，更包括：提供一第二基板，其具有一導體支柱形成在該第二基板上；以及接合該焊料柱及該導體支柱以組裝該第一基板及該第二基板。
20. 如申請專利範圍第17項所述之半導體結構的形成方法，其中該導體支柱係銅柱，且該焊料柱係以包括錫的一導體材料所形成。