[go: up one dir, main page]

TW201535746A - 積體電路裝置及其製作方法 - Google Patents

積體電路裝置及其製作方法 Download PDF

Info

Publication number
TW201535746A
TW201535746A TW103145298A TW103145298A TW201535746A TW 201535746 A TW201535746 A TW 201535746A TW 103145298 A TW103145298 A TW 103145298A TW 103145298 A TW103145298 A TW 103145298A TW 201535746 A TW201535746 A TW 201535746A
Authority
TW
Taiwan
Prior art keywords
layer
forming
metal
titanium
gate
Prior art date
Application number
TW103145298A
Other languages
English (en)
Other versions
TWI536576B (zh
Inventor
洪奇成
劉冠廷
王喻生
蘇慶煌
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201535746A publication Critical patent/TW201535746A/zh
Application granted granted Critical
Publication of TWI536576B publication Critical patent/TWI536576B/zh

Links

Classifications

    • H10P14/44—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/669—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the conductor further comprising additional layers of alloy material, compound material or organic material, e.g. TaN/TiAlN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一種方法包含形成虛設閘極堆疊於半導體基板上， 其中此半導體基板包含在晶圓內。此方法更包含移除虛設閘極堆疊以形成凹槽、形成閘極介電層於凹槽內以及形成金屬層於凹槽內。金屬層位於閘極介電層上。形成金屬層包含放置晶圓對應於靶材、對靶材施加直流功率、對靶材施加射頻功率，其中直流功率與射頻功率是同時施加。凹槽之剩餘部份填入多個金屬材料，其中這些金屬材料覆蓋金屬層。

Description

用於金屬閘極堆疊的保形控制
本揭露是關於一種積體電路裝置及其製作方法。
金屬氧化半導體(Metal-Oxide-Semiconductor；MOS)裝置是積體電路中基本的組裝元件，現有的金屬氧化半導體裝置通常具有閘極電極，閘極電極包含n型或p型摻雜物摻雜的多晶矽，其採用如離子植入或熱擴散的摻雜方式。閘極電極的功函數可以調整至矽的能帶邊緣。針對n型金屬氧化物半導體(N-type Metal-Oxide-Semiconductor；NMOS)裝置，此功函數可以調整接近矽的傳導帶。針對p型金屬氧化物半導體(P-type Metal-Oxide-Semiconductor；PMOS)裝置，此功函數可以調整接近矽的共價帶。可藉由選擇適當的摻雜物，調整多晶矽之閘極電極的功函數。
具有多晶矽之閘極電極的金屬氧化半導體裝置展示載子空乏效應(Carrier Depletion Effect)，也可以稱為多晶矽空乏效應(Poly Depletion Effect)。當外加電場掃除接近閘極介電質的閘極區的載子時，產生多晶矽空乏效應，而形成空乏層。在n型摻雜多晶矽層中，空乏層包含離子化的非移動施 體位點，其中在p摻雜多晶矽層中，空乏層包含離子化的非移動受體位點。空乏效應造成有效閘極介電厚度的上升，使設置反向層於半導體的表面上更為困難。
藉由形成金屬閘極電極或金屬矽化物閘極電極，可以解決多晶矽空乏效應，其中n型金屬氧化物半導體與p型金屬氧化物半導體內之金屬閘極也可以具有能帶邊功函數(Band-Edge Work Function)。由於n型金屬氧化物半導體與p型金屬氧化物半導體對於功函數有不同的需求，因此使用雙閘極互補式金屬氧化物半導體(Dual-Gate Complementary Metal-Oxide-Semiconductor；Dual-Gate CMOS)裝置。
根據本揭露之部份實施方式，一種方法包含形成虛設閘極堆疊於半導體基板上，其中半導體基板包含在晶圓內。方法更包含移除虛設閘極堆疊以形成凹槽、形成閘極介電層於凹槽中以及藉由物理氣相沉積法形成金屬層於凹槽中。金屬層是位於閘極介電層上。金屬層的形成包含放置晶圓對應於靶材、施加直流功率於靶材上以及施加射頻功率於靶材上，其中直流功率與射頻功率是同時施加。然後，以金屬材料填入凹槽部位的剩餘部份，其中金屬材料覆蓋金屬層。
根據本揭露之部份實施方式，一種方法包含形成虛設閘極堆疊於半導體基板上，其中半導體基板包含在晶圓內。方法更包含移除虛設閘極堆疊以於層間介電層中形成凹槽、形成閘極介電層於凹槽中、形成鈦鋁層於凹槽中、以及以 金屬材料填滿凹槽的剩餘部份，其中鈦鋁層位於閘極介電層之上，金屬材料覆蓋鈦鋁層。鈦鋁層的形成包含施加直流功率於鈦鋁靶材以將鈦鋁靶材內的鋁與鈦沉積於晶圓上，以及同時施加射頻功率於鈦鋁靶材，以在晶圓上產生晶圓偏壓，其中晶圓偏壓是負偏壓。
根據本揭露之部份實施方式，積體電路裝置包含半導體基板、位於半導體基板上的層間介電層、位於層間介電層內的閘極間隔物以及位於層間介電層內且位於閘極間隔物之相對部份之間的取代閘極，其中取代閘極的寬度小於大約20奈米。取代閘極包含閘極介電層、位於閘極介電層上的擴散阻障層、位於擴散阻障層上的鈦鋁層。鈦鋁層包含閘極間隔物之一之側壁上的側壁部份，其中鈦鋁層的側壁部份的最薄部份具有大於大約1奈米之厚度。
10‧‧‧晶圓
20‧‧‧基板
54‧‧‧潤濕層
56‧‧‧填入金屬
21‧‧‧淺溝槽隔離區
22‧‧‧虛設閘極堆疊
24‧‧‧虛設閘極介電質
26‧‧‧虛設閘極電極
28‧‧‧硬式遮罩
30‧‧‧輕摻雜汲極/源極區
34‧‧‧閘極間隔物
34A‧‧‧氮氧化矽層
34B‧‧‧氧化矽層
38‧‧‧源極/汲極區、源 極/汲極壓力源
40‧‧‧接觸蝕刻停止層
42‧‧‧層間介電質
44‧‧‧凹槽
46‧‧‧閘極介電層
48‧‧‧擴散阻障層
50‧‧‧金屬層
52‧‧‧阻止層
58‧‧‧取代閘極堆疊
60‧‧‧源極/汲極矽化物區
62‧‧‧接觸栓塞
100‧‧‧金屬氧化物半導體裝置
200‧‧‧生產工具
201‧‧‧真空腔
202‧‧‧靶材
204‧‧‧台座
206‧‧‧射頻電源
208‧‧‧直流電源
D1‧‧‧深度
W1‧‧‧寬度
T1‧‧‧厚度
T2‧‧‧厚度
T3‧‧‧厚度
T4‧‧‧厚度
細讀以下詳細敘述並搭配對應之圖式，可了解到本揭露之多個態樣。須注意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，為了清楚討論，所述之特徵的尺寸可以任意的增加或減少。
第1圖至第10圖繪示根據部份實施方式之金屬氧化物半導體裝置的形成中之多個中間階段的剖面圖。
第11圖繪示根據部份實施方式之金屬氧化物半導體裝置之用於形成金屬層以取代閘極的生產工具之剖面圖。
以下本揭露將提供許多個不同的實施方式或實施例以實現本揭露之多個特徵。許多元件與設置將以特定實施例在以下說明，以簡化本揭露。當然這些實施例僅用以示例而不應用以限制本揭露。舉例而言，敘述「第一特徵形成於第二特徵上」包含多種實施方式，其中涵蓋第一特徵與第二特徵直接接觸，以及額外的特徵形成於第一特徵與第二特徵之間而使兩者不直接接觸。此外，於各式各樣的實施例中，本揭露可能會重複標號以及/或標註字母。此重複是為了簡化並清楚說明，而非意圖表明這些討論的各種實施方式以及/或配置之間的關係。
進一步而言，空間相對的用語，例如「之下」、「下方」、「低於」、「之上」、「上方」等等，用於簡單說明圖中所述之元件與元件或特徵與特徵之間的關係。除了圖上所繪示的轉向，空間用語應涵蓋裝置於使用或運作時的各種轉向。裝置可以旋轉(旋轉90度或其他角度)，相應地，空間用語亦應隨著轉向而改變。
根據多個示範性的實施方式，提供金屬氧化物半導體裝置與其形成方法。形成金屬氧化物半導體裝置的多個中間階段也在此說明。在此也討論多個實施方式的差別。在各式各樣的視圖與詳細的實施方式中，相同的參考標號用以標記相同的元件。
第1圖至第10圖繪示根據部份實施方式之金屬氧化物半導體裝置的形成中之多個中間階段的剖面圖。參照第1 圖，提供晶圓10，基板20包含在晶圓10內。基板20可以由半導體材料所形成，例如矽、碳化矽、矽鍺、三五族複合半導體或類似的材料。淺溝槽隔離(Shallow Trench Isolation；STI)區21形成於基板20上，用以定義金屬氧化物半導體裝置的多個主動區。
虛設閘極堆疊22形成於基板20上。虛設閘極堆疊22包含虛設閘極介電質24與虛設閘極電極26。於部份示範性的實施方式中，虛設閘極介電質24包含氧化矽。於其他實施方式中，可以使用其他種材料，例如氮化矽、碳化矽或其他類似的材料。虛設閘極電極26可包含多晶矽。於部份實施方式中，虛設閘極堆疊22更包含硬式遮罩28，位於虛設閘極電極26之上。舉例而言，硬式遮罩28可包含氮化矽，也可以採用其他材料例如碳化矽、氮氧化矽與類似的材料。於其他實施方式中，並未形成硬式遮罩28。
舉例而言，根據所造成之金屬氧化物半導體裝置100(第10圖)的導電型態，藉由植入p型摻雜物(例如硼以及/或銦)或n型摻雜物(例如磷以及/或砷)到基板20中，形成輕摻雜汲極/源極(Lightly-Doped Drain/source；LDD)區30。舉例而言，當金屬氧化物半導體裝置100為p型金屬氧化物半導體裝置時，輕摻雜汲極/源極區30為p型區。當金屬氧化物半導體裝置100為n型金屬氧化物半導體裝置時，輕摻雜汲極/源極區30為n型區。虛設閘極堆疊22作為植入遮罩，以使輕摻雜汲極/源極區30的邊緣大致上對齊於閘極堆疊22的邊緣。
參照第2圖，閘極間隔物34形成於虛設閘極堆疊22的側壁之上。於部份實施方式中，每個閘極間隔物34包含氮氧化矽層34A與氧化矽層34B。於其他實施方式中，閘極間隔物34包含一或多個層體，每個層體包含氧化矽、氮化矽、氮氧化矽以及/或其他介電材料。可以使用的形成方法包含電漿輔助化學氣相沉積法(Plasma Enhanced Chemical Vapor Deposition；PECVD)、低壓化學氣相沉積法(Low-Pressure Chemical Vapor Deposition；LPCVD)、次大氣壓化學氣相沈積法(Sub-Atmospheric Chemical Vapor Deposition；SACVD)以及其他沉積方法。
源極與汲極區(之後稱為源極/汲極區)38形成於半導體基板20內。在金屬氧化物半導體裝置100(參照第10圖)為p型金屬氧化物半導體裝置1的實施方式中，源極/汲極區38為p型。在金屬氧化物半導體裝置100(參照第10圖)為n型金屬氧化物半導體裝置1的實施方式中，源極/汲極區38為n型。於部份實施方式中，源極/汲極壓力源(也標為38)是形成於半導體基板20之內。源極/汲極壓力源至少形成部份的源極/汲極區38。第2圖繪示源極/汲極區38完全重疊各自的源極/汲極壓力源的實施方式。於其他實施方式中，源極/汲極區38與源極/汲極壓力源部份重疊。
更甚者，在金屬氧化物半導體裝置100(參照第10圖)為n型金屬氧化物半導體裝置的實施方式中，源極/汲極壓力源38可包含磷化矽(SiP)、碳化矽(SiC)或相關材料。在金屬氧化物半導體裝置100為p型金屬氧化物半導體裝置的實施方 式中，源極/汲極壓力源38可包含矽鍺(SiGe)。藉由蝕刻半導體基板20以在其中形成凹槽，然後執行磊晶以在凹槽內形成源極/汲極壓力源38，而達成源極/汲極壓力源38的形成。
參照第3圖，接觸蝕刻停止層(Contact Etch Stop Layer；CESL)40是形成於閘極堆疊22與源極/汲極區38之上。於部份實施方式中，其中接觸蝕刻停止層40包含氮化矽、碳化矽或其他介電材料。層間介電質(Inter-Layer Dielectric；ILD)42形成於接觸蝕刻停止層40之上。層間介電質42是包覆層，此包覆層形成以具有高於虛設閘極堆疊22之上表面的高度。層間介電質42可包含流動氧化物，舉例而言，流動氧化物藉由流動化學氣相沉積法(Flowable Chemical Vapor Deposition；FCVD)而形成。層間介電質42可包含藉由旋塗法型成的旋塗式玻璃。舉例而言，層間介電質42可包含磷矽酸鹽玻璃(Phospho-Silicate Glass；PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass；BSG)、硼磷矽玻璃(Boro-Doped Phospho-Silicate Glass；BPSG)、四乙氧基矽烷(Tetraethyl Orthosilicate；TEOS)之氧化物、氮化鈦、碳氧化矽或其他低介電常數且無孔的介電材料。
第4圖繪示平坦化步驟，其中，舉例而言，藉由化學機械研磨法(Chemical Mechanical Polish；CMP)而執行平坦化步驟。此化學機械研磨法是用以移除層間介電質42與接觸蝕刻停止層40的多餘部份，其中這些多餘部份位於硬式遮罩28的上表面之上。如此一來，虛設閘極堆疊22外露。於 其他實施方式中，在化學機械研磨的過程中，移除硬式遮罩28，其中化學機械研磨法在虛設閘極電極26的上表面上停止。
接著，移除虛設閘極電極26。因為虛設閘極電極26的移除，而形成凹槽44，其中所得的結構如同第5圖所示。於部份實施方式中，凹槽44的寬度W1小於大約25奈米，且可以是大約18奈米至大約22奈米的範圍之間。然而，應了解到，於文中所述的數值僅用以例示，且可以更改為不同的數值。更甚者，凹槽44的深度D1可大於大約40奈米。凹槽44之長寬比(深度D1/寬度W1)可高於大約1.3，且也可高於大約7.0，或者高於大約10。如此高的長寬比、窄小的寬度W1、寬大的深度D1，需要其後形成的金屬層可以保形(conform)，以達成所需的效果。
第6圖至第9圖繪示取代閘極堆疊的形成。參照第6圖，形成閘極介電層46。於部份實施方式中，閘極介電層46包含界面層(Interfacial Layer；IL)，即閘極介電層46的最低部份，界面層為介電層。於部份實施方式中，界面層包含氧化層，例如氧化矽層，其可以藉由基板20的熱氧化法、化學氧化法或沉積步驟而形成。閘極介電層46也可包含高介電常數層，即閘極介電層46的最高部份，其包含高介電常數材料，例如氧化鉿、氧化鑭、氧化鋁或相關材料。高介電材料之介電常數(k值)高於3.9，且可高於7.0，且有時候會高達21或更高。高介電材料層覆蓋且可能接觸界面介電質。
如同第6圖所示，擴散阻障層48是形成於閘極介電層46之上。於部份實施方式中，擴散阻障層48包含氮化鈦、 氮化鉭或其複合層。舉例而言，擴散阻障層48可包含氮化鈦層(即擴散阻障層48的最低部份)以及在氮化鈦層上的氮化鉭層(即擴散阻障層48的最高部份)。氮化鈦層的厚度可低於大約65埃，且氮化鉭層厚度可低於大約20埃。
參照第7圖，形成金屬層50。根據部份實施方式，金屬層50可包含鈦鋁(TiAl)。在所造成的金屬氧化物半導體裝置100(參照第10圖)為n型金屬氧化物半導體裝置的實施方式中，金屬層50接觸擴散阻障層48。舉例而言，在擴散阻障層48包含氮化鈦層與氮化鉭層的實施方式中，金屬層可以物理性地接觸氮化鉭層。在所造成的金屬氧化物半導體裝置100(參照第10圖)為p型金屬氧化物半導體裝置的其他實施方式中，額外的氮化鈦層(圖未示)形成於氮化鉭層(在擴散阻障層48內)與覆蓋的金屬層50之間，且與氮化鉭層(在擴散阻障層48內)與覆蓋的金屬層50接觸。此額外的氮化鈦層提供適用於p型金屬氧化物半導體裝置的功函數，此功函數高於位於矽之導電帶與共價帶之中央的中間能隙功函數(大約4.5電子伏特)。此高於中間能隙功函數之功函數被稱為p功函數，且各個具有p功函數之金屬被稱為p金屬。
金屬層50提供適用於n型金屬氧化物半導體裝置的功函數，此功函數低於中間能隙功函數。此低於中間能隙功函數之功函數被稱為n功函數，且各個具有n功函數之金屬被稱為n金屬。於部份實施方式中，金屬層50為功函數小於大約4.3電子伏特的n金屬。金屬層50之功函數也可以在範圍大約3.8電子伏特至大約4.6電子伏特之間。
藉由化學氣相沉積法，可以達成金屬層50的形成。第11圖繪示用以形成金屬層50的範例生產工具200。晶圓10放置於真空腔201中，其中在設置金屬層50的過程中，真空腔201維持真空。靶材202包含鈦鋁或其他第7圖中用於形成金屬層50的材料，靶材202放置於晶圓10之上。於部份實施方式中，晶圓10更設置於台座204上，台座204包含靜電夾具。
根據部份實施方式，生產工具200包含射頻(Radio Frequency；RF)電源206與直流電源208，射頻電源206用以提供射頻功率，直流電源208用以提供直流功率。射頻電源206可提供頻率範圍為大約一百億赫(10GHz)至大約三百億赫(30GHz)的射頻功率。射頻電源206具有第一端與第二端，第一端電性耦接/連接至靶材202(舉例而言，透過匹配網路(圖未示))，第二端電性接地。直流電源208的負端可電耦接/連接至靶材202，而直流電源208的正端可電性耦接/連接至台座204。除此之外，台座204可以電性耦接/連接至電性接地，舉例而言，透過電容220。可以調整電容210的電容值以調整生產工具200的阻抗值。
根據部份實施方式，在設置金屬層50(第7圖)時，同時施加直流功率與射頻功率，如同第7圖所示，直流功率與射頻功率都具有從靶材202濺鍍鈦鋁並沉積鈦鋁於晶圓10上以形成金屬層50的效果。直流電源208提供的直流功率為大約500瓦至大約3千瓦。射頻功率影響金屬層50的品質，因此，射頻功率需設定於特定範圍。舉例而言，當增加射頻功率時，厚度T3與厚度T4的比值(T3/T4)變小(且變糟)，其中厚度T3 為在凹槽44之底部之金屬層50之水平部份的厚度，而厚度T4為在凹槽44之外之金屬層50之水平部份的厚度。
由於射頻功率的增加，側壁厚度(例如厚度T1)的保形受到改善。另一方面，降低射頻功率造成厚度T3與厚度T4的比值改善(增加)以及降低非預期的厚度T1(與保形)的減少。於部份示範性的實施方式中，射頻電源206所提供的射頻功率大於大約1千瓦，且可以為大約1千瓦至大約5千瓦。藉由射頻功率與直流功率，晶圓10可以具有感應負晶圓偏壓。於部份示範性的實施方式中，此感應負晶圓偏壓為大約-50伏至大約-170伏，在此範圍之中，所造成的金屬層50具有令人滿意的厚度T3與厚度T4的比值以及令人滿意的保形。
傳統形成金屬層的處理中，使用直流功率但並未使用射頻功率，相較之下，藉由用於金屬層50的物理氣相沉積法之射頻功率與直流功率，金屬層50較為保形。舉例而言，參照第7圖，在凹槽44中，金屬層50可具有最薄部份，其中最薄部份是位於金屬層50的側壁之最低部份。於部份實施方式中，金屬層50之最薄部份之厚度T1(之後稱為最小厚度)大於大約1奈米。另一方面，於凹槽44上所測量的厚度T2可以小於大約2奈米。據此，藉由在形成金屬層50中同時提供射頻功率於直流功率，相較於未使用射頻功率形成的金屬層，金屬層50更為保形。金屬層50的突出情況也因而減少。舉例而言，在先進技術中，當寬度W1(第5圖)是大約20奈米或更小，這對於填滿空隙(例如填滿凹槽44)是有益的。為了使鈦鋁的功函數發揮效用，金屬層50的厚度須具有一定的厚度，例如大於大約1奈米。這 表示最薄的部份必須比1奈米厚。如此一來，金屬層的其他部份可以更厚，且突出情況更嚴重。由於寬度W1是很小的，例如大約20奈米或更小，這可能會造成所造成的取代閘極會封住一個很大的空間，且負面地影響所造成的金屬氧化物半導體裝置的表現。於本揭露之多個實施方式中，金屬層50之最薄的部份滿足最小的厚度要求，且金屬層50的其他部份也不過厚。
接著，形成更多的層體以填入凹槽44，且所造成的結構如第8圖所示。於部份示範性的實施方式中，依序形成的金屬層包含阻止層52、潤濕層54以及填入金屬56。於部份實施方式中，阻止層52可包含氮化鈦，其可藉由物理氣相沉積法而形成。潤濕層54可包含鈷層，其可藉由化學氣相沉積法而形成。填入金屬56可包含鋁或鋁合金，其也可藉由物理氣相沉積法、化學氣相沉積法或其他相關方法而形成。填入金屬56可回焊以完全填滿剩餘的凹槽44，如第7圖中所示。
第9圖繪示平坦化步驟(例如，化學機械研磨)用於移除多個層體46、48、50、52、54與56之額外部份，其中額外部份是位於層間介電質42之上。多個層體46、48、50、52、54與56的剩餘部份形成取代閘極堆疊58。每個層體46、48、50、52、54與56之剩餘部份包含底部份與位於底部份之上的側壁部份，且側壁部份連接底部份。
參照第10圖，形成源極/汲極矽化物區60和接觸栓塞62。此形成處理包含形成接觸栓塞開口於層間介電質42之中以露出源極/汲極區38、形成金屬層(圖未示)以延伸進入接觸栓塞開口、執行退火以形成源極/汲極矽化物區60、移除 金屬層之無反應部份以及填滿接觸栓塞開口以形成接觸栓塞62。因此，形成金屬氧化物半導體裝置100。
本揭露之多個實施方式具有一些優點特徵。藉由同時施加射頻功率與直流功率，改善金屬層(例如鈦鋁層)在金屬氧化物半導體裝置的取代閘極中的保形。因此，即使在鈦鋁層最薄的位置，鈦鋁層可具有所需的厚度，其中鈦鋁層用以提供n型金屬氧化物半導體裝置功函數。更甚者，此保形中的改進也表示此填滿空隙處理沒有被負面地影響，其中此填滿空隙處理是用以形成取代閘極。舉例而言，由於金屬層的最小厚度的增加，在取代閘極中沒有空間形成。
根據本揭露之部份實施方式，方法包含形成虛設閘極堆疊於半導體基板上，其中晶圓包含半導體基板。方法更包含移除虛設閘極堆疊以形成凹槽、形成閘極介電層於凹槽中以及藉由物理氣相沉積法形成金屬層於凹槽中。金屬層是位於閘極介電層上。金屬層的形成包含放置晶圓對應於靶材、施加直流功率於靶材上以及施加射頻功率於靶材上，其中直流功率與射頻功率是同時施加。然後，以金屬材料填入凹槽的剩餘部份，其中金屬材料覆蓋金屬層。
根據本揭露之其他實施方式，方法包含形成虛設閘極堆疊於半導體基板上，其中晶圓包含半導體基板。移除虛設閘極堆疊以於層間介電層內形成凹槽。閘極介電層形成於凹槽中。藉由物理氣相沉積法，形成鈦鋁層於凹槽中，其中鈦鋁層位於閘極介電層之上。鈦鋁層的形成包含施加直流功率於鈦鋁靶材、將鈦鋁靶材內的鋁與鈦沉積於晶圓上以及同時施加射 頻功率於鈦鋁靶材以在晶圓上感應晶圓偏壓，其中晶圓偏壓是負偏壓。以金屬材料填滿凹槽的剩餘部份，其中金屬材料覆蓋鈦鋁層。
根據本揭露之其他實施方式，積體電路裝置包含半導體基板、位於半導體基板上的層間介電層、位於層間介電層內的閘極間隔物以及位於層間介電層內且位於閘極間隔物之相對兩部份之間的取代閘極，其中取代閘極的寬度小於大約20奈米。取代閘極包含閘極介電層、位於閘極介電層上的擴散阻障層以及位於擴散阻障層上的鈦鋁層。鈦鋁層包含閘極間隔物之一之側壁上的側壁部份，其中鈦鋁層的側壁部份的最薄部份之厚度大於大約1奈米。
以上大致敘述多個實施方式的特徵，如此一來，任何熟習此技藝者應可較佳地了解本揭露之態樣。任何熟習此技藝者可了解到，本揭露可作為其他設計或改善處理程序的基礎，以實現與本揭露提到的多個實施方式相同目的以及/或達到與本揭露提到的多個實施方式相同的優點。任何熟習此技藝者也可了解到，這些相同的結構並未脫離本揭露之精神和範圍，且在不脫離本揭露之精神和範圍內，且可作各種之變化、更動與潤飾。
10‧‧‧晶圓
20‧‧‧基板
21‧‧‧淺溝槽隔離區
22‧‧‧虛設閘極堆疊
30‧‧‧輕摻雜汲極/源極區
34‧‧‧閘極間隔物
38‧‧‧源極/汲極區
40‧‧‧接觸蝕刻停止層
42‧‧‧層間介電質
46‧‧‧閘極介電層
48‧‧‧擴散阻障層
50‧‧‧金屬層
52‧‧‧阻止層
54‧‧‧潤濕層
56‧‧‧填入金屬
58‧‧‧取代閘極堆疊
60‧‧‧源極/汲極矽化物區
62‧‧‧接觸栓塞
100‧‧‧金屬氧化物半導體裝置

Claims (20)

  1. 一種方法，包含：形成一虛設閘極堆疊於一半導體基板上，其中該半導體基板包含在一晶圓內；移除該虛設閘極堆疊以形成一凹槽；形成一閘極介電層於該凹槽內；形成一金屬層於該凹槽內，其中該金屬層位於該閘極介電層上，且其中該形成該金屬層包含：放置該晶圓對應於一靶材；對該靶材施加一直流功率；以及對該靶材施加一射頻功率，其中該直流功率與該射頻功率同時施加；以及將該凹槽之一剩餘部份填入複數個金屬材料，其中該些金屬材料覆蓋該金屬層。
  2. 如請求項1所述之方法，其中藉由物理氣相沉積法而形成該金屬層於該凹槽。
  3. 如請求項1所述之方法，其中在形成該金屬層時，該晶圓放置於一台座上，且其中在形成該金屬層時，該台座連接電性接地。
  4. 如請求項1所述之方法，其中該形成該金屬層包含設置一鈦鋁層。
  5. 如請求項1所述之方法，其中該將該凹槽之該剩餘部份填入該些金屬材料包含：設置一氮化鈦層於該金屬層上；設置一鈷層於該氮化鈦層上；以及設置一鋁層於該鈷層上。
  6. 如請求項1所述之方法，更包含：在形成該閘極介電層之後與形成該金屬層之前，形成一氮化鈦層於該閘極介電層上；以及形成一氮化鉭層於該氮化鈦層上。
  7. 如請求項1所述之方法，更包含：進行平坦化以移除該些金屬材料、該金屬層以及該閘極介電層之複數個額外部份。
  8. 一種方法，包含：形成一虛設閘極堆疊於一半導體基板上，其中該半導體基板包含在一晶圓內；移除該虛設閘極堆疊以形成一凹槽於一層間介電層之內；形成一閘極介電層於該凹槽內；形成一鈦鋁層於該凹槽內，其中該鈦鋁層位於該閘極介電層上，且其中該形成該鈦鋁層包含：對一鈦鋁靶材施加一直流功率，以沉積該鈦鋁靶材內的鈦與鋁於該晶圓上；以及 同時對該鈦鋁靶材施加一射頻功率，以在該晶圓上產生一晶圓偏壓，其中該晶圓偏壓為一負偏壓；以及將該凹槽之複數個剩餘部份填入複數個金屬材料，其中該些金屬材料覆蓋該鈦鋁層。
  9. 如請求項8所述之方法，其中藉由物理氣相沉積法而形成該鈦鋁層於該凹槽內。
  10. 如請求項8所述之方法，其中該晶圓偏壓的範圍在大約-50伏特至大約-170伏特之間，且其中該射頻功率高於大約1千瓦。
  11. 如請求項8所述之方法，更包含：形成一接觸蝕刻停止層覆蓋於該虛設閘極堆疊上；形成該層間介電層於該接觸蝕刻停止層上；以及進行平坦化以移除該接觸蝕刻停止層與該層間介電層之複數個額外部份，其中該些額外部份位於該虛設閘極堆疊上。
  12. 如請求項8所述之方法，其中在形成該鈦鋁層時，該晶圓是設置於一台座，且其中在形成該鈦鋁層時，該台座連接電性接地。
  13. 如請求項8所述之方法，其中該將該凹槽之該些剩餘部份填入該些金屬材料包含：形成一氮化鈦層於該鈦鋁層上； 設置一鈷層於該氮化鈦層上；以及設置一鋁層於該鈷層上。
  14. 如請求項8所述之方法，更包含：在形成該閘極介電層之後與形成該鈦鋁層之前，形成一氮化鈦層於該閘極介電層上；以及形成一氮化鉭層於該氮化鈦層上。
  15. 如請求項8所述之方法，更包含：進行平坦化以移除該些金屬材料、該鈦鋁層以及該閘極介電層之複數個額外部份。
  16. 一積體電路裝置，包含：一半導體基板；一層間介電層，位於該半導體基板上；複數個閘極間隔物，位於該層間介電層內；以及一取代閘極，位於該層間介電層內且位於該些閘極間隔物之複數個相對部份之間，其中該取代閘極的寬度小於大約20奈米，且其中該取代閘極包含：一閘極介電層；一擴散阻障層，位於該閘極介電層之上；以及一鈦鋁層，位於該擴散阻障層之上，其中該鈦鋁層包含一側壁部份，該側壁部份位於該些閘極間隔物之一之一側壁上，且其中該鈦鋁層之該側壁部份之一最薄部份具有大於大約1奈米之厚度。
  17. 如請求項16所述之積體電路裝置，更包含：一氮化鈦層，位於該鈦鋁層之上；一鈷層，位於該氮化鈦層之上；以及一鋁層，位於該鈷層之上，其中該鈦鋁層、該氮化鈦層、該鈷層以及該鋁層的複數個頂端共平面。
  18. 如請求項16所述之積體電路裝置，更包含：一源極區與一汲極區，位於該半導體基板內，其中該源極區與該汲極區位於該取代閘極的相對兩側；一接觸蝕刻停止層，覆蓋該源極區與該汲極區，其中該層間介電層覆蓋該接觸蝕刻停止層；以及複數個接觸栓塞，位於該層間介電層與該接觸蝕刻停止層之內，其中該些接觸栓塞電性連接至該源極區與該汲極區。
  19. 如請求項16所述之積體電路裝置，其中一n型金屬氧化半導體裝置包含該取代閘極。
  20. 如請求項16所述之積體電路裝置，其中該取代閘極更包含：一氮化鈦層，位於該閘極介電層之上；以及一氮化鉭層，位於該氮化鈦層上，其中該鈦鋁層覆蓋且直接接觸該氮化鉭層。
TW103145298A 2014-03-14 2014-12-24 積體電路裝置及其製作方法 TWI536576B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/213,395 US9396953B2 (en) 2014-03-14 2014-03-14 Conformity control for metal gate stack

Publications (2)

Publication Number Publication Date
TW201535746A true TW201535746A (zh) 2015-09-16
TWI536576B TWI536576B (zh) 2016-06-01

Family

ID=54069633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145298A TWI536576B (zh) 2014-03-14 2014-12-24 積體電路裝置及其製作方法

Country Status (2)

Country Link
US (1) US9396953B2 (zh)
TW (1) TWI536576B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648773B (zh) * 2016-04-28 2019-01-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698019B2 (en) 2014-03-14 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. N-work function metal with crystal structure
US10056462B2 (en) * 2014-08-13 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
US9722038B2 (en) * 2015-09-11 2017-08-01 International Business Machines Corporation Metal cap protection layer for gate and contact metallization
CN106684041B (zh) * 2015-11-10 2020-12-08 联华电子股份有限公司 半导体元件及其制作方法
US9627534B1 (en) * 2015-11-20 2017-04-18 United Microelectronics Corp. Semiconductor MOS device having a dense oxide film on a spacer
US11421318B2 (en) * 2018-05-04 2022-08-23 Applied Materials, Inc. Methods and apparatus for high reflectivity aluminum layers
US11508572B2 (en) 2020-04-01 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11398385B2 (en) 2020-05-08 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11342434B2 (en) 2020-05-29 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11640983B2 (en) * 2020-08-14 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN114695539A (zh) * 2022-02-21 2022-07-01 上海华力集成电路制造有限公司 金属栅及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102439697B (zh) * 2009-04-03 2015-08-19 应用材料公司 高压rf-dc溅射及改善此工艺的膜均匀性和阶梯覆盖率的方法
US8860150B2 (en) * 2009-12-10 2014-10-14 United Microelectronics Corp. Metal gate structure
US8349678B2 (en) * 2010-02-08 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Laterally diffused metal oxide semiconductor transistor with partially unsilicided source/drain
US8564072B2 (en) * 2010-04-02 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a blocking structure and method of manufacturing the same
US20120306026A1 (en) 2011-05-31 2012-12-06 International Business Machines Corporation Replacement gate electrode with a tungsten diffusion barrier layer
US8525232B2 (en) * 2011-08-10 2013-09-03 International Business Machines Corporation Semiconductor structure having a wetting layer
US8933507B2 (en) 2012-07-10 2015-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Metal/polysilicon gate trench power mosfet
US9384984B2 (en) * 2013-09-03 2016-07-05 United Microelectronics Corp. Semiconductor structure and method of forming the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648773B (zh) * 2016-04-28 2019-01-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US10269793B2 (en) 2016-04-28 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions in fin field effect transistors (FinFETs) and methods of forming same
US10515959B2 (en) 2016-04-28 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions in fin field effect transistors (finFETs) and methods of forming same
US10998313B2 (en) 2016-04-28 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions in fin field effect transistors (finFETs) and methods of forming same
US11784185B2 (en) 2016-04-28 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions in fin field effect transistors (FinFETs) and methods of forming same

Also Published As

Publication number Publication date
TWI536576B (zh) 2016-06-01
US9396953B2 (en) 2016-07-19
US20150262823A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
TWI536576B (zh) 積體電路裝置及其製作方法
US11133395B2 (en) N-work function metal with crystal structure
KR102099747B1 (ko) 컨택 쇼팅을 방지하는 유전체 스페이서
US11088145B2 (en) Semiconductor device including insulating element
US9214358B1 (en) Equal gate height control method for semiconductor device with different pattern densites
TWI662652B (zh) 形成積體電路的方法
KR102090257B1 (ko) 개구들 내에 금속 층들을 형성하기 위한 방법들 및 그것을 형성하기 위한 장치
US9006860B2 (en) Metal gate features of semiconductor die
TWI683356B (zh) 半導體裝置及其形成方法
KR102293862B1 (ko) 반도체 소자의 제조 방법
US20150137273A1 (en) Method and device for self-aligned contact on a non-recessed metal gate
TWI541942B (zh) 積體電路元件及其製造方法
KR20200001434A (ko) 반도체 디바이스를 제조하는 방법 및 반도체 디바이스
KR20190054988A (ko) 신규의 박막 저항기
CN107564953A (zh) 变容晶体管及其制造方法
KR20170074344A (ko) 반도체장치 및 그 제조 방법
TW202211316A (zh) 半導體結構及其形成方法
US8563389B2 (en) Integrated circuit having silicon resistor and method of forming the same
US8093146B2 (en) Method of fabricating gate electrode using a hard mask with spacers
US8860151B2 (en) Semiconductor device having a spacer and a liner overlying a sidewall of a gate structure and method of forming the same
JP2013012686A (ja) 半導体装置及びその製造方法