TW201515470A - 資料接收裝置與方法 - Google Patents
資料接收裝置與方法 Download PDFInfo
- Publication number
- TW201515470A TW201515470A TW102136128A TW102136128A TW201515470A TW 201515470 A TW201515470 A TW 201515470A TW 102136128 A TW102136128 A TW 102136128A TW 102136128 A TW102136128 A TW 102136128A TW 201515470 A TW201515470 A TW 201515470A
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- frequency
- reference clock
- mode
- transmission mode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims abstract description 115
- 238000001514 detection method Methods 0.000 claims abstract description 69
- 238000011084 recovery Methods 0.000 claims abstract description 47
- 238000001914 filtration Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 238000005070 sampling Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/08—Arrangements within a display terminal for setting, manually or automatically, display parameters of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本發明揭露了一種資料接收裝置及方法,用來辨識一資料訊號所屬之一傳輸模式。該方法包含:依據一來源時脈產生一第一參考時脈;依據該資料訊號以及一資料回復時脈產生一相位偵測訊號;依據該相位偵測訊號調整該第一參考時脈之相位以產生該資料回復時脈;依據該相位偵測訊號與該第一參考時脈產生一第二參考時脈,該第二參考時脈與該資料回復時脈頻率相同並具有一相位差;依據該第二參考時脈以及該資料訊號偵測該傳輸模式,以產生一模式訊號;以及依據該模式訊號決定是否改變該第一參考時脈之頻率。
Description
本發明是關於資料接收裝置與方法,尤其是關於高畫質多媒體介面之資料接收裝置與方法。
高畫質多媒體介面(High Definition Multimedia Interface,以下簡稱HDMI)為目前常見的影音傳輸介面。請參閱圖1,其係習知應用於HDMI的接收端的資料接收裝置100,包含相位偵測器(Phase Detector, PD)110、相位內插器(Phase Interpolator, PI)120、鎖相迴路(Phase Lock Loop, PLL)130以及數位迴路濾器(Digital Loop Filter)140。原始的HDMI訊號通常包含HDMI資料訊號與HDMI時脈。HDMI資料訊號包含影像的色彩資料;HDMI時脈經過適當的處理後,即可被用來取樣HDMI資料訊號以還原該些色彩資料。如圖1所示,鎖相迴路130參考HDMI時脈產生一個與HDMI時脈相位相同,但頻率為其頻率的數倍的參考時脈CK_PLL。參考時脈CK_PLL經過相位內插器120調整其相位後,產生資料回復(data recovery)時脈CK_RCV,並輸出給相位偵測器110。相位偵測器110比對HDMI資料訊號與資料回復時脈CK_RCV的相位,並輸出可以指示兩者相位關係的相位偵測訊號。相位內插器120即是根據該相位偵測訊號來調整參考時脈CK_PLL的相位。因為實作上通常不希望相位內插器在調整相位時會因為相位偵測訊號在時間上快速的改變而造成資料回復時脈CK_RCV的不穩定,所以一般而言會使用數位迴路濾波器140來濾除相位偵測訊號的高頻部分,使其成為一個對時間的變化較為平緩的訊號。
目前使用中或即將成為主流的HDMI傳輸模式有HDMI 1.4與HDMI 2.0兩種,當HDMI資料訊號的資料率(data rate)大於250Mbps小於3.4Gbps,即為HDMI 1.4規範的內容,其所對應的HDMI時脈的頻率介於25MHz~340MHz;如果HDMI資料訊號的資料率是大於3.4Gbps小於6Gbps,則為HDMI 2.0規範的內容,其所對應的HDMI時脈的頻率介於85MHz~150MHz。請參閱圖1,當資料接收裝置100應用於僅支援HDMI 1.4的設備時,鎖相迴路130固定將HDMI時脈倍頻10倍,也就是參考時脈CK_PLL的頻率為HDMI時脈頻率的10倍,亦即與HDMI資料訊號的頻率相同。因此將參考時脈CK_PLL經過適當的相位調整後所產生的資料回復時脈CK_RCV即可用來取樣HDMI資料訊號,還原HDMI資料訊號中的資料。同理,當資料接收裝置100應用於僅支援HDMI 2.0的設備時,鎖相迴路130固定將HDMI時脈倍頻40倍,以使得資料回復時脈CK_RCV的頻率與HDMI資料訊號的頻率相同,如此才能取樣HDMI資料訊號。當資料接收裝置100應用於同時支援HDMI 1.4與HDMI 2.0的設備時,若藉由偵測HDMI時脈的頻率來決定鎖相迴路130的倍頻倍數,例如測得HDMI時脈的頻率是介於25MHz~85MHz或是150MHz~340MHz,資料接收裝置100可得知此為HDMI 1.4的傳輸模式,並決定倍頻倍數為10倍;然而如果測得HDMI時脈的頻率是介於85MHz~150MHz,則無法得知HDMI資料訊號的傳輸模式為HDMI 1.4或是HDMI 2.0。
另一較為可行的做法為利用顯示數據通道(Display Data Channel, DDC)來傳送HDMI的版本規範,如此HDMI接收端可以在接收HDMI資料訊號時便知道其所使用的HDMI傳輸模式。然而如果傳送端與接收端沒有約定好傳送此資訊,或是傳送的過程中發生干擾或是資料遺漏,則資料接收裝置100將無法正常運作,導致影音內容無法被正確顯示。
鑑於先前技術之不足,本發明之一目的在於提供一種資料接收裝置與一種資料接收方法,以辨識資料訊號所屬之傳輸模式。
本發明揭露了一種資料接收裝置用來辨識一資料訊號所屬之一傳輸模式,包含時脈產生電路,用來依據一來源時脈產生一第一參考時脈;一相位偵測電路,用來依據該資料訊號以及一資料回復時脈產生一相位偵測訊號;一相位調整電路,耦接該時脈產生電路與該相位偵測電路,用來依據該相位偵測訊號調整該第一參考時脈之相位以產生該資料回復時脈,並輸出該資料回復時脈至該相位偵測電路,並且依據該相位偵測訊號與該第一參考時脈產生一第二參考時脈,該第二參考時脈與該資料回復時脈頻率相同並具有一相位差;一模式偵測電路,耦接該相位調整電路,用來依據該第二參考時脈以及該資料訊號偵測該傳輸模式,以產生一模式訊號;以及一控制電路,耦接該模式偵測電路以及該時脈產生電路,用來依據該模式訊號決定是否控制該時脈產生電路改變該第一參考時脈之頻率。
本發明另揭露了一種資料接收方法,用來辨識一資料訊號所屬之一傳輸模式,包含:依據一來源時脈產生一第一參考時脈;依據該資料訊號以及一資料回復時脈產生一相位偵測訊號;依據該相位偵測訊號調整該第一參考時脈之相位以產生該資料回復時脈;依據該相位偵測訊號與該第一參考時脈產生一第二參考時脈,該第二參考時脈與該資料回復時脈頻率相同並具有一相位差;依據該第二參考時脈以及該資料訊號偵測該傳輸模式,以產生一模式訊號;以及依據該模式訊號決定是否改變該第一參考時脈之頻率。
本發明另揭露了一種資料接收裝置用來辨識一資料訊號所屬之一傳輸模式,包含:一第一時脈產生電路,用來依據一來源時脈產生一第一參考時脈;一第二時脈產生電路,耦接該第一時脈產生電路,用來依據該第一參考時脈及該資料訊號產生一第二參考時脈;一延遲電路,耦接該第二時脈產生電路,用來延遲該第二參考時脈以產生一第三參考時脈,該第三參考時脈與該第二參考時脈具有一時間差;一模式偵測電路,耦接該延遲電路,用來依據該第三參考時脈以及該資料訊號偵測該傳輸模式,以產生一模式訊號;以及一控制電路,耦接該模式偵測電路及該第一時脈產生電路,用來依據該模式訊號決定是否控制該第一時脈產生電路改變該第一參考時脈之頻率。
本發明另揭露了一種資料接收方法,用來辨識一資料訊號所屬之一傳輸模式,包含:依據一來源時脈產生一第一參考時脈;依據該第一參考時脈及該資料訊號產生一第二參考時脈;延遲該第二參考時脈以產生一第三參考時脈,該第三參考時脈與該第二參考時脈具有一時間差;依據該第三參考時脈以及該資料訊號偵測該傳輸模式,以產生一模式訊號;以及依據該模式訊號決定是否改變該第一參考時脈之頻率。
本發明之資料接收裝置與資料接收方法能夠偵測資料訊號的傳輸模式,以便用正確的取樣頻率來還原資料。相較於習知技術,本發明資料的傳送端與接收端不需要預先約定傳輸模式的溝通方式,因此本發明的資料接收裝置適合與多種資料傳送端互相配合。而且本發明可以避免通知傳輸模式的過程中發生干擾或是資料遺漏,而導致影音內容無法被正常顯示。
有關本發明的特徵、實作與功效,茲配合圖式作較佳實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語,如本說明書對部分用語有加以說明或定義,該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含資料接收裝置與資料接收方法,能夠得知資料訊號的傳輸模式。該裝置與方法可應用於高畫質多媒體介面之接收端,在實施為可能的前提下,本技術領域具有通常知識者能夠依本說明書之揭露內容來選擇等效之元件或步驟來實現本發明,亦即本發明之實施並不限於後敘之實施例。由於本發明之資料接收裝置所包含之部分元件單獨而言可能為已知元件,因此在不影響該裝置發明之充分揭露及可實施性的前提下,以下說明對於已知元件的細節將予以節略。此外,本發明之資料接收方法可藉由本發明之資料接收裝置或其等效裝置來執行,在不影響該方法發明之充分揭露及可實施性的前提下,以下方法發明之說明將著重於步驟內容而非硬體。
請參閱圖2,其係本發明之資料接收裝置之一實施例的示意圖。資料接收裝置200的功能為接收資料訊號與時脈,調整時脈的頻率及相位後,利用時脈取樣資料訊號,以還原資料訊號中所攜帶的資料。本發明的資料接收裝置200可應用於HDMI的接收端,此時HDMI資料訊號攜帶影像的色彩資料,例如RGB資料。HDMI時脈由時脈產生電路260接收後,倍頻而產生參考時脈CK_REF1。如先前技藝所述,HDMI 1.4及HDMI 2.0傳輸模式的規範中,HDMI資料訊號與HDMI時脈的頻率比值分別為10及40,因此控制電路250可以控制時脈產生電路260預設的倍頻倍數為10倍或是40倍。如果資料接收裝置200假設HDMI資料訊號的傳輸模式為HDMI 1.4,則時脈產生電路260預設的倍頻倍數為10倍;如果資料接收裝置200假設HDMI資料訊號的傳輸模式為HDMI 2.0,則時脈產生電路260預設的倍頻倍數為40倍。時脈產生電路260主要功能為提升HDMI時脈的頻率,因此具有此功能的電路皆可用來完成本發明。一般可以使用鎖相迴路來實作。
相位調整電路240先依據預設值調整參考時脈CK_REF1的相位,而產生資料回復時脈CK_RCV,因此資料回復時脈CK_RCV與參考時脈CK_REF1具有相同的頻率。相位調整電路240把資料回復時脈CK_RCV傳送至相位偵測電路210。相位偵測電路210比對HDMI資料訊號與資料回復時脈CK_RCV,而產生指示兩訊號之相位關係的相位偵測訊號UP/DN。相位調整電路240可以直接參考相位偵測訊號UP/DN來決定調整相位的方式,然而實作上相位偵測訊號UP/DN有可能變化太過劇烈而影響電路的穩定性,一般而言會使用濾波器來低通濾波相位偵測訊號UP/DN,使濾波後的相位偵測訊號UP/DN只留下低頻的部分,因此隨時間的變化變得較為平緩。能達成此目的的電路皆可用來作為此濾波器,本實施例中採用數位迴路濾波器220。然而若偵測訊號UP/DN的變化在可容忍的範圍內,亦可以省略數位迴路濾波器220。
相位調整電路240依據相位偵測訊號UP/DN來調整參考時脈CK_REF1的相位而產生資料回復時脈CK_RCV,除了使資料回復時脈CK_RCV與HDMI資料訊號的相位能對齊(亦即資料回復時脈CK_RCV能被用來正確取樣HDMI資料訊號)之外,另外還產生一個參考時脈CK_REF2。參考時脈CK_REF2與資料回復時脈CK_RCV的頻率相同,但相位可能不同。請參閱圖3,其係本發明相位調整電路240之一實施例的示意圖。相位調整電路240包含相位內插器241與相位內插器242,兩者皆參考相位偵測訊號UP/DN來調整參考時脈CK_REF1的相位。相位內插器241與相位內插器242藉由內插參考時脈CK_REF1的相位產生資料回復時脈CK_RCV與參考時脈CK_REF2,並使它們具有一相位差。在一個較佳的實施例,此相位差大於0°且小於180°。一般而言相位內插器241與242具有K階的相位調整範圍,如果資料回復時脈CK_RCV的相位為Φ,則參考時脈CK_REF2的相位為(Φ±N×360°/K),其中0<N<K/2。
請繼續參閱圖2,相位調整電路240產生的參考時脈CK_REF2輸出至模式偵測電路230。模式偵測電路230主要的功能是偵測HDMI資料訊號的傳輸模式,亦即屬於HDMI 1.4的傳輸模式或是HDMI 2.0的傳輸模式。模式偵測電路230依據HDMI資料訊號及參考時脈CK_REF2產生模式訊號MODE。模式偵測電路230的操作原理是利用HDMI資料訊號取樣參考時脈CK_REF2來產生模式訊號MODE。請參閱圖4,其係本發明模式偵測電路230之一實施例的示意圖。模式偵測電路230可以利用D型正反器231來完成,其時脈輸入端接收HDMI資料訊號,其資料輸入端接收參考時脈CK_REF2,而輸出端則輸出模式訊號MODE。然而模式偵測電路230不限於使用D型正反器231來完成,只要能夠執行「以HDMI資料訊號取樣參考時脈CK_REF2」的電路皆能夠用來實作模式偵測電路230。請參閱圖5,其係本發明以HDMI資料訊號取樣參考時脈CK_REF2之第一波形示意圖。參考時脈CK_REF2可能領先或落後資料回復時脈CK_RCV,分別如圖5中資料回復時脈CK_RCV上面的波形及下面的波形所示。在這個例子中,資料回復時脈CK_RCV與參考時脈CK_REF2相位差90°。如前面所述,資料回復時脈CK_RCV與參考時脈CK_REF2的相位差較佳為大於0°且小於180°,這是因為如果相位差剛好是這兩個數值,則HDMI取樣參考時脈CK_REF2時(圖中的虛線部分),會取樣在參考時脈CK_REF2的上升或下降緣,而造成不穩定的狀態。如果圖4中的D型正反器231是雙緣觸發,則如圖5所示的波形會產生三個取樣點S1、S2及S3。在本例中資料回復時脈CK_RCV與HDMI資料訊號對齊的情況下,對相位領先的參考時脈CK_REF2而言,三個取樣點取得的資料皆為0(或低電壓準位),而對相位落後的參考時脈CK_REF2而言,三個取樣點取得的資料皆為1(或高電壓準位)。因此模式訊號MODE即為一個其值不隨時間改變的穩定訊號。如果圖4中的D型正反器231是單緣觸發,則圖5的取樣點只剩下S1及S3,但得到的結果依然相同。其值不隨時間改變的模式訊號MODE代表HDMI資料訊號與資料回復時脈CK_RCV有相同的頻率。由於資料回復時脈CK_RCV的頻率(亦即參考時脈CK_REF1的頻率)與HDMI時脈的頻率的比值是一個特定的數值,即時脈產生電路260用來倍頻HDMI時脈的預設倍數,因此其值不隨時間改變的模式訊號MODE亦代表HDMI資料訊號的頻率與HDMI時脈的頻率的比值為同樣的數值。例如,若資料接收裝置200假設HDMI資料訊號的傳輸模式為HDMI 1.4,則時脈產生電路260用來倍頻HDMI時脈的預設倍數設定為10倍,此時其值不隨時間改變的模式訊號MODE代表假設正確,測得的傳輸模式即為HDMI 1.4;同理,假設HDMI資料訊號的傳輸模式為HDMI 2.0時情況類似,故不再贅述。
請參閱圖6,其係本發明以HDMI資料訊號取樣參考時脈CK_REF2之第二波形示意圖。這個例子顯示資料回復時脈CK_RCV與HDMI資料訊號不對齊的情況。這個情況可能是控制電路250控制時脈產生電路260以預設10倍來倍頻HDMI時脈,但HDMI資料訊號卻為HDMI 2.0的傳輸模式,因此造成圖6中所示HDMI資料訊號的頻率為資料回復時脈CK_RCV或參考時脈CK_REF2的頻率的4倍。此HDMI資料訊號對參考時脈CK_REF2的取樣結果顯示,模式訊號MODE將是在高低電壓準位間跳動的週期性訊號(例如對相位領先的參考時脈CK_REF2而言是001100110…,對相位落後的參考時脈CK_REF2而言是110011001…),而非數值不隨時間改變的訊號。這樣的模式訊號MODE代表HDMI資料訊號的頻率與HDMI時脈的頻率的比值不是時脈產生電路260用來倍頻HDMI時脈的預設倍數。例如,若資料接收裝置200假設HDMI資料訊號的傳輸模式為HDMI 1.4,則時脈產生電路260用來倍頻HDMI時脈的預設倍數設定為10倍,此時其值隨時間改變的模式訊號MODE代表假設不正確,因此測得的傳輸模式不為HDMI 1.4,而是HDMI 2.0;同理,假設HDMI資料訊號的傳輸模式為HDMI 2.0時情況類似,故不再贅述。圖6的波形仍是以D型正反器231是雙緣觸發為例,如果是單緣觸發,則圖6的取樣點將只剩下第奇數個或第偶數個,但不影響最後的結果。
請繼續參閱圖2,控制電路250依據模式訊號MODE控制時脈產生電路260決定是否改變參考時脈CK_REF1的頻率。當模式訊號MODE的數值不隨時間改變,表示時脈產生電路260倍頻的倍率正確,也就是測得的傳輸模式與假設的傳輸模式相同,資料回復時脈CK_RCV可以正確取樣HDMI資料訊號(如圖5所示),因此控制電路250不需要控制時脈產生電路260改變參考時脈CK_REF1的頻率;相反的,如果模式訊號MODE的數值隨時間改變,表示時脈產生電路260倍頻的倍率不正確,也就是測得的傳輸模式與假設的傳輸模式不同,而是另一種傳輸模式,資料回復時脈CK_RCV不能正確取樣HDMI資料訊號(如圖6所示),因此控制電路250必須控制時脈產生電路260改變參考時脈CK_REF1的頻率。
由上述可知,本發明可藉由測得的模式訊號MODE得知HDMI資料訊號所屬的傳輸模式(HDMI 1.4或HDMI 2.0)。例如時脈產生電路260預設的倍率為10倍,當模式訊號MODE的數值不隨時間改變,代表HDMI資料訊號屬於HDMI 1.4所規範的傳輸模式,相反的,當模式訊號MODE的數值隨時間改變,則代表HDMI資料訊號屬於HDMI 2.0所規範的傳輸模式。同理可證,若時脈產生電路260預設的倍率為40倍,則有相反的結果。
請參閱圖7,其係本發明相位調整電路240之另一實施 例的示意圖。在這個實施例中,相位調整電路240包含三個相位內插器243、244及245,分別產生參考時脈CK_REF2、資料回復時脈CK_RCV及參考時脈CK_REF3。參考時脈CK_REF2與參考時脈CK_REF3的相位分別領先及落後資料回復時脈CK_RCV一個相位差值,這個相位差值較佳為介於0°與180°之間。因應這個實施方式,模式偵測電路230也必須跟著調整。請參閱圖8,其係本發明模式偵測電路230之另一實施例的示意圖。在這個實施例中,模式偵測電路230可以利用兩個D型正反器232及233來實作,每個D型正反器的時脈輸入端接收HDMI資料訊號,資料輸入端接收參考時脈CK_REF2或參考時脈CK_REF3,而D型正反器233的輸出端直接耦接及閘234的一個輸入端,D型正反器232的輸出端透過反閘235耦接及閘234的另一個輸入端。圖7及圖8的實施方式與圖3及圖4的實施方式具有同樣的結果,但可以帶來訊號更穩定的功效。
請參閱圖9,其係本發明之資料接收方法之一實施例的流程圖。除前述之資料接收裝置外,本發明亦相對應地揭露了一種資料接收方法,應用於高畫質多媒體介面之接收端,能辨識資料訊號所屬的傳輸模式。本方法由前揭資料接收裝置200或其等效裝置來執行。如圖9所示,本發明之一實施例包含下列步驟: 步驟S910:依據HDMI時脈產生參考時脈CK_REF1。原始的HDMI訊號通常包含HDMI資料訊號與HDMI時脈。這個步驟通常先預設HDMI的傳輸模式為HDMI 1.4或2.0的其中之一,並且以相對應的預設倍率(如果是HDMI 1.4則為10倍,如果是HDMI 2.0則為40倍),來倍頻HDMI時脈,所以參考時脈CK_REF1的頻率與HDMI時脈的比值為上述的預設倍率; 步驟S920:依據HDMI資料訊號以及資料回復時脈CK_RCV產生相位偵測訊號UP/DN。資料回復時脈CK_RCV是用來取樣HDMI資料訊號以還原資料。相位偵測訊號UP/DN可以指示HDMI資料訊號以及資料回復時脈CK_RCV兩者的相位關係; 步驟S930:低通濾波相位偵測訊號UP/DN,使濾波後的相位偵測訊號UP/DN僅保留低頻的部分。一般而言實作上有可能遇到相位偵測訊號UP/DN變化太過劇烈而影響電路穩定性的情形,因此會低通濾波相位偵測訊號UP/DN,使其只留下低頻的部分,因此隨時間的變化變得較為平緩;然而若偵測訊號UP/DN的變化在可容忍的範圍內,則可以撰擇略過此步驟; 步驟S940:依據相位偵測訊號UP/DN調整參考時脈CK_REF1之相位以產生資料回復時脈CK_RCV。資料回復時脈CK_RCV理想上應與HDMI資料訊號對齊,才能正確的還原資料,所以此步驟調整資料回復時脈CK_RCV的相位使兩者對齊; 步驟S950:依據相位偵測訊號UP/DN與參考時脈CK_REF1產生參考時脈CK_REF2,參考時脈CK_REF2與資料回復時脈CK_RCV頻率相同並具有一相位差。在步驟S940中若以相位Φ調整參考時脈CK_REF1,則此步驟以(Φ+θ)或(Φ-θ)來調整參考時脈CK_REF1。因此參考時脈CK_REF2可以是領先或落後回復時脈CK_RCV,且相位差θ的範圍介於0°與180°之間; 步驟S960:依據參考時脈CK_REF2以及HDMI資料訊號偵測傳輸模式,以產生模式訊號MODE。更詳細的說,此步驟是以HDMI資料訊號取樣參考時脈CK_REF2來產生模式訊號MODE。HDMI資料訊號與參考時脈CK_REF2的頻率關係不同,得到的模式訊號MODE也不同。這個步驟可以利用一D型正反器,將HDMI資料訊號輸入至D型正反器的時脈輸入端,將參考時脈CK_REF2輸入至D型正反器的資料輸入端,並且由D型正反器的輸出端擷取該模式訊號MODE。詳細的取樣例示可以參考圖5與圖6的波形圖及上揭說明。例如,若步驟S910中預設HDMI資料訊號的傳輸模式為HDMI 1.4,則該步驟的預設倍率設定為10倍,此時若模式訊號MODE的值不隨時間改變,則代表步驟S910的假設正確,測得的傳輸模式即為HDMI 1.4,而若模式訊號MODE的值隨時間改變,則代表步驟S910的假設不正確,測得的傳輸模式即為HDMI 2.0。同理,步驟S910中預設HDMI資料訊號的傳輸模式為HDMI 2.0時的情況可以類推,故不再贅述;以及 步驟S970:依據模式訊號MODE以決定是否改變參考時脈CK_REF1之頻率。當模式訊號MODE指示HDMI資料訊號的頻率與HDMI時脈的頻率的比值與步驟S910中的預設倍率相等,則表示測得的傳輸模式與預設的傳輸模式相同,資料可以被正確還原,所以不需要改變資料回復時脈CK_RCV的頻率(等同於參考時脈CK_REF1的頻率);如果上述的比值與預設倍率不相等,則表示測得的傳輸模式與預設的傳輸模式不相同,資料無法被正確還原,所以應該改變參考時脈CK_REF1的頻率。
本發明除了可以應用於上述的數位電路的架構之外,也可應用於類比電路的架構。請參閱圖10,其係本發明之資料接收裝置應用於類比電路的架構時之一實施例的示意圖。資料接收裝置300包含時脈產生電路310、時脈產生電路320、延遲電路330、模式偵測電路340以及控制電路350。時脈產生電路310及時脈產生電路320的功用在於產生一個與輸入時脈相位鎖定的輸出時脈,而輸出時脈的頻率可為輸入時脈的頻率的1倍至數倍。時脈產生電路310及320實作上可以利用鎖相迴路來完成。時脈產生電路310由鎖相迴路來實作時,主要可包含相位頻率偵測電路312、電荷幫浦314、壓控振盪器316及除頻器318。時脈產生電路310可以預設將HDMI時脈倍頻10倍或40倍以產生第一參考時脈。鎖相迴路的動作原理為熟習本技術領域之人士所熟知,故不再贅述。當時脈產生電路310完成相位鎖定後,電荷幫浦314會輸出一個穩定的電壓,因此該電壓與第一參考時脈相關。時脈產生電路320由鎖相迴路來實作時,主要可包相位偵測電路322、電荷幫浦324、壓控振盪器326及除頻器328。此外,時脈產生電路320更包含電阻327及電容328,用來耦接時脈產生電路310及320。如圖10所示,電荷幫浦314的輸出電壓被耦合至電阻327與電容328之間,如此一來,時脈產生電路320的壓控振盪器326可參考該電壓來產生第二參考時脈,也就是說,實際上第二參考時脈與第一參考時脈相關。電容328的另一端耦接至參考準位或接地。第二參考時脈在時脈產生電路320的作動下與HDMI資料訊號的相位鎖定,可以用來還原HDMI資料訊號。為了判斷時脈產生電路310是否將HDMI時脈倍頻至正確的倍數,延遲電路330將第二參考時脈延遲一個預定時間,而形成第三參考時脈,而後再由模試偵測電路340依據HDMI資料訊號與第三參考時脈來偵測HDMI資料訊號的傳輸模式。延遲電路330可以由緩衝器來實作,例如是串接的反閘。延遲的預定時間理想上為大於0,而且小於第二參考訊號的週期的一半。模試偵測電路340實作上可以是一個取樣電路,例如可以利用上揭數位電路架構中的D型正反器或其等效電路來完成,主要功用在於利用HDMI資料訊號來取樣第三參考時脈。其取樣的波形圖與數位電路架構下的圖5及圖6相似,故其細節便不再贅述。控制電路350依據模試偵測電路340所產生的模式訊號判斷是否控制時脈產生電路310改變倍頻的倍率。其詳細動作原理可以由數位電路架構的操作細節類推得知,故不再贅述。
請參閱圖11,其係本發明之資料接收裝置應用於類比電路的架構時之另一實施例的示意圖。資料接收裝置400包含時脈產生電路410、時脈產生電路420、多工器450、延遲電路460、模式偵測電路470以及控制電路480。本實施例與前一實施例的差別在於,當時脈產生電路410與時脈產生電路420由鎖相迴路實作時,兩者共用電荷幫浦430及壓控振盪器440,且時脈產生電路410尚包含相位頻率偵測電路412及除頻器414,時脈產生電路420尚包含相位偵測電路422及除頻器424。時脈產生電路410與時脈產生電路420兩者透過多工器450切換。一開始控制電路480藉由選擇訊號控制多工器450,使相位頻率偵測電路412、電荷幫浦430、壓控振盪器440及除頻器414形成迴路。待時脈產生電路410依據HDMI時脈完成鎖相而產生第一參考時脈後,控制電路480以選擇訊號控制多工器450,使相位偵測電路422、電荷幫浦430、壓控振盪器440及除頻器424形成迴路。因此時脈產生電路420可以依據已產生的第一參考時脈及HDMI資料訊號來進行鎖相程序,並產生第二參考時脈。其餘元件的動作方式與上一實施例中具有相同名稱之元件的動作方式相同或相似,故不再贅述。
請參閱圖12,其係本發明之資料接收方法之另一實施例的流程圖。除前述之應用於類比電路架構的資料接收裝置外,本發明亦相對應地揭露了一種資料接收方法,應用於高畫質多媒體介面之接收端,能辨識資料訊號所屬的傳輸模式。本方法由前揭資料接收裝置300、400或其等效裝置來執行。如圖12所示,本發明之一實施例包含下列步驟: 步驟S510:依據HDMI時脈產生第一參考時脈。這個步驟通常先預設HDMI的傳輸模式為HDMI 1.4或2.0的其中之一,並且以相對應的預設倍率(如果是HDMI 1.4則為10倍,如果是HDMI 2.0則為40倍),來倍頻HDMI時脈,所以第一參考時脈的頻率與HDMI時脈的比值為上述的預設倍率; 步驟S520:依據第一參考時脈及HDMI資料訊號產生第二參考時脈。第二參考時脈的頻率可以藉由參考第一參考時脈的頻率來決定,一般可以設為相等。第二參考時脈的相位可以調整成與HDMI資料訊號的相位對齊,以還原HDMI資料訊號。 步驟S530:延遲第二參考時脈以產生第三參考時脈,第三參考時脈與第二參考時脈具有一時間差。該時間差較佳為大於0,並且小於第二參考時脈的週期的一半。 步驟S540:依據第三參考時脈以及HDMI資料訊號偵測傳輸模式,以產生模式訊號。實作上可以利用HDMI資料訊號取樣第三參考時脈來產生模式訊號。其取樣的波形圖與數位電路架構下的圖5及圖6相似,故不再贅述。 步驟S550:依據模式訊號決定是否改變第一參考時脈之頻率。當模式訊號指示HDMI資料訊號的頻率與HDMI時脈的頻率的比值與步驟S510中的預設倍率相等,則表示測得的傳輸模式與預設的傳輸模式相同,資料可以被正確還原,所以不需要改變第一參考時脈的頻率;如果上述的比值與預設倍率不相等,則表示測得的傳輸模式與預設的傳輸模式不相同,資料無法被正確還原,所以應該改變第一參考時脈的頻率。
由於本技術領域具有通常知識者可藉由圖2至圖8之裝置發明的揭露內容來瞭解圖9之方法發明的實施細節與變化,以及由圖10至圖11之裝置發明的揭露內容來瞭解圖12之方法發明的實施細節與變化。因此,為避免贅文,在不影響該方法發明之揭露要求及可實施性的前提下,重複之說明在此予以節略。請注意,前揭圖示中,元件之形狀、尺寸、比例以及步驟之順序等僅為示意,係供本技術領域具有通常知識者瞭解本發明之用,非用以限制本發明。另外,本技術領域人士可依本發明之揭露內容及自身的需求選擇性地實施任一實施例之部分或全部技術特徵,或者選擇性地實施複數個實施例之部分或全部技術特徵之組合,藉此增加本發明實施時的彈性。再者,前揭實施例雖以高畫質多媒體介面之接收端為例,然此並非對本發明之限制,本技術領域人士可依本發明之揭露適當地將本發明應用於其它類型的資料接收裝置。
雖然本發明之實施例如上所述,然而該些實施例並非用來限定本發明,本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化,凡此種種變化均可能屬於本發明所尋求之專利保護範疇,換言之,本發明之專利保護範圍須視本說明書之請求項所界定者為準。
100、200、300、400‧‧‧資料接收裝置
110‧‧‧相位偵測器
120‧‧‧相位內插器
130‧‧‧鎖相迴路
140‧‧‧數位迴路濾波器
210、322、422‧‧‧相位偵測電路
220‧‧‧數位迴路濾波器
230、340、470‧‧‧模式偵測電路
231、232、233‧‧‧D型正反器
240‧‧‧相位調整電路
241、242、243、244、245‧‧‧相位內插器
250、350、480‧‧‧控制電路
260、310、320、410、420‧‧‧時脈產生電路
S910~S970、S510~S550‧‧‧步驟
312、412‧‧‧相位頻率偵測電路
314、324、430‧‧‧電荷幫浦
316、326、440‧‧‧壓控振盪器
318、328、414、424‧‧‧除頻器
330、460‧‧‧延遲電路
450‧‧‧多工器
110‧‧‧相位偵測器
120‧‧‧相位內插器
130‧‧‧鎖相迴路
140‧‧‧數位迴路濾波器
210、322、422‧‧‧相位偵測電路
220‧‧‧數位迴路濾波器
230、340、470‧‧‧模式偵測電路
231、232、233‧‧‧D型正反器
240‧‧‧相位調整電路
241、242、243、244、245‧‧‧相位內插器
250、350、480‧‧‧控制電路
260、310、320、410、420‧‧‧時脈產生電路
S910~S970、S510~S550‧‧‧步驟
312、412‧‧‧相位頻率偵測電路
314、324、430‧‧‧電荷幫浦
316、326、440‧‧‧壓控振盪器
318、328、414、424‧‧‧除頻器
330、460‧‧‧延遲電路
450‧‧‧多工器
〔圖1〕為習知應用於HDMI的接收端的資料接收裝置; 〔圖2〕為本發明之資料接收裝置之一實施例的示意圖; 〔圖3〕為本發明之相位調整電路之一實施例的示意圖; 〔圖4〕為本發明之模式偵測電路之一實施例的示意圖; 〔圖5〕為本發明以HDMI資料訊號取樣參考時脈CK_REF2之第一波形示意圖; 〔圖6〕為本發明以HDMI資料訊號取樣參考時脈CK_REF2之第二波形示意圖; 〔圖7〕為本發明之相位調整電路之另一實施例的示意圖; 〔圖8〕為本發明之模式偵測電路之另一實施例的示意圖; 〔圖9〕為本發明之資料接收方法之一實施例的流程圖; 〔圖10〕為本發明之資料接收裝置應用於類比電路的架構時之一實施例的示意圖; 〔圖11〕為本發明之資料接收裝置應用於類比電路的架構時之另一實施例的示意圖;以及 〔圖12〕為本發明之資料接收方法之另一實施例的流程圖。
200‧‧‧資料接收裝置
210‧‧‧相位偵測電路
220‧‧‧數位迴路濾波器
230‧‧‧模式偵測電路
240‧‧‧相位調整電路
250‧‧‧控制電路
260‧‧‧時脈產生電路
Claims (20)
- 一種資料接收裝置,用來辨識一資料訊號所屬之一傳輸模式,包含: 一時脈產生電路,用來依據一來源時脈產生一第一參考時脈; 一相位偵測電路,用來依據該資料訊號以及一資料回復時脈產生一相位偵測訊號; 一相位調整電路,耦接該時脈產生電路與該相位偵測電路,用來依據該相位偵測訊號調整該第一參考時脈之相位以產生該資料回復時脈,並輸出該資料回復時脈至該相位偵測電路,並且依據該相位偵測訊號與該第一參考時脈產生一第二參考時脈,該第二參考時脈與該資料回復時脈頻率相同並具有一相位差; 一模式偵測電路,耦接該相位調整電路,用來依據該第二參考時脈以及該資料訊號偵測該傳輸模式,以產生一模式訊號;以及 一控制電路,耦接該模式偵測電路以及該時脈產生電路,用來依據該模式訊號決定是否控制該時脈產生電路改變該第一參考時脈之頻率。
- 如請求項第1項所述之資料接收裝置,更包含: 一濾波電路,耦接於該相位偵測電路與該相位調整電路,用來低通濾波該相位偵測訊號,使濾波後的相位偵測訊號僅保留低頻的部分; 其中,該相位調整電路係依據濾波後的相位偵測訊號運作。
- 如請求項第1項所述之資料接收裝置,其中該模式偵測電路係以該資料訊號取樣該第二參考時脈來產生該模式訊號。
- 如請求項第3項所述之資料接收裝置,其中該模式偵測電路包含一D型正反器,其時脈輸入端係接收該資料訊號,其資料輸入端係接收該第二參考時脈,其輸出端係輸出該模式訊號。
- 如請求項第1項所述之資料接收裝置,其中該模式訊號指示該傳輸模式符合一第一傳輸模式或一第二傳輸模式,若該傳輸模式符合該第一傳輸模式,該資料訊號之頻率為該來源時脈之頻率的N倍,若該模式訊號指示該傳輸模式符合該第二傳輸模式,該資料訊號之頻率為該來源時脈之頻率的M倍,其中該M與該N均為正數,且該M大於該N。
- 如請求項第5項所述之資料接收裝置,其中若該模式訊號係指示該傳輸模式符合該第一傳輸模式,且該第一參考時脈的頻率與該來源時脈的頻率的比值不為該N,或是若該模式訊號係指示該傳輸模式符合該第二傳輸模式,且該第一參考時脈的頻率與該來源時脈的頻率的比值不為該M,則該控制電路控制該時脈產生電路改變該第一參考時脈之頻率。
- 如請求項第5項所述之資料接收裝置,其中該時脈產生電路係為一鎖相迴路,用來將該來源時脈的頻率倍頻該M倍或該N倍以產生該第一參考時脈。
- 如請求項第5項所述之資料接收裝置,其中該第一及該第二傳輸模式係對應高畫質多媒體介面之不同的傳輸模式。
- 如請求項第1項所述之資料接收裝置,其中該相位調整電路係包含一第一相位內插器與一第二相位內插器,該第一相位內插器係依據該第一參考時脈與該相位偵測訊號來產生該資料回復時脈,該第二相位內插器係依據該第一參考時脈與該相位偵測訊號來產生該第二參考時脈。
- 一種資料接收方法,用來辨識一資料訊號所屬之一傳輸模式,藉由一資料接收裝置來執行,包含: 依據一來源時脈產生一第一參考時脈; 依據該資料訊號以及一資料回復時脈產生一相位偵測訊號; 依據該相位偵測訊號調整該第一參考時脈之相位以產生該資料回復時脈; 依據該相位偵測訊號與該第一參考時脈產生一第二參考時脈,該第二參考時脈與該資料回復時脈頻率相同並具有一相位差; 依據該第二參考時脈以及該資料訊號偵測該傳輸模式,以產生一模式訊號;以及 依據該模式訊號決定是否改變該第一參考時脈之頻率。
- 如請求項第10項所述之資料接收方法,其中該模式訊號指示該傳輸模式符合一第一傳輸模式或一第二傳輸模式,若該傳輸模式符合該第一傳輸模式,該資料訊號之頻率為該來源時脈之頻率的N倍,若該模式訊號指示該傳輸模式符合該第二傳輸模式,該資料訊號之頻率為該來源時脈之頻率的M倍,其中該M與該N均為正數,且該M大於該N。
- 如請求項第11項所述之資料接收方法,其中若該模式訊號係指示該傳輸模式符合該第一傳輸模式,且該第一參考時脈的頻率與該來源時脈的頻率的比值不為該N,或是若該模式訊號係指示該傳輸模式符合該第二傳輸模式,且該第一參考時脈的頻率與該來源時脈的頻率的比值不為該M,依據該模式訊號以決定是否改變該第一參考時脈之頻率之步驟係包含: 改變該第一參考時脈之頻率。
- 如請求項第11項所述之資料接收方法,其中依據該來源時脈產生該第一參考時脈之步驟係包含: 將該來源時脈的頻率倍頻該M倍或該N倍以產生該第一參考時脈。
- 一種資料接收裝置,用來辨識一資料訊號所屬之一傳輸模式,包含: 一第一時脈產生電路,用來依據一來源時脈產生一第一參考時脈; 一第二時脈產生電路,耦接該第一時脈產生電路,用來依據該第一參考時脈及該資料訊號產生一第二參考時脈; 一延遲電路,耦接該第二時脈產生電路,用來延遲該第二參考時脈以產生一第三參考時脈,該第三參考時脈與該第二參考時脈具有一時間差; 一模式偵測電路,耦接該延遲電路,用來依據該第三參考時脈以及該資料訊號偵測該傳輸模式,以產生一模式訊號;以及 一控制電路,耦接該模式偵測電路及該第一時脈產生電路,用來依據該模式訊號決定是否控制該第一時脈產生電路改變該第一參考時脈之頻率。
- 如請求項第14項所述之資料接收裝置,其中該模式偵測電路係以該資料訊號取樣該第三參考時脈來產生該模式訊號。
- 如請求項第14項所述之資料接收裝置,其中該模式訊號指示該傳輸模式符合一第一傳輸模式或一第二傳輸模式,若該傳輸模式符合該第一傳輸模式,該資料訊號之頻率為該來源時脈之頻率的N倍,若該模式訊號指示該傳輸模式符合該第二傳輸模式,該資料訊號之頻率為該來源時脈之頻率的M倍,其中該M與該N均為正數,且該M大於該N。
- 如請求項第16項所述之資料接收裝置,其中若該模式訊號係指示該傳輸模式符合該第一傳輸模式,且該第一參考時脈的頻率與該來源時脈的頻率的比值不為該N,或是若該模式訊號係指示該傳輸模式符合該第二傳輸模式,且該第一參考時脈的頻率與該來源時脈的頻率的比值不為該M,則該控制電路控制該第一時脈產生電路改變該第一參考時脈之頻率。
- 一種資料接收方法,用來辨識一資料訊號所屬之一傳輸模式,藉由一資料接收裝置來執行,包含: 依據一來源時脈產生一第一參考時脈; 依據該第一參考時脈及該資料訊號產生一第二參考時脈; 延遲該第二參考時脈以產生一第三參考時脈,該第三參考時脈與該第二參考時脈具有一時間差; 依據該第三參考時脈以及該資料訊號偵測該傳輸模式,以產生一模式訊號;以及 依據該模式訊號決定是否改變該第一參考時脈之頻率。
- 如請求項第18項所述之資料接收方法,其中該模式訊號指示該傳輸模式符合一第一傳輸模式或一第二傳輸模式,若該傳輸模式符合該第一傳輸模式,該資料訊號之頻率為該來源時脈之頻率的N倍,若該模式訊號指示該傳輸模式符合該第二傳輸模式,該資料訊號之頻率為該來源時脈之頻率的M倍,其中該M與該N均為正數,且該M大於該N。
- 如請求項第19項所述之資料接收方法,其中若該模式訊號係指示該傳輸模式符合該第一傳輸模式,且該第一參考時脈的頻率與該來源時脈的頻率的比值不為該N,或是若該模式訊號係指示該傳輸模式符合該第二傳輸模式,且該第一參考時脈的頻率與該來源時脈的頻率的比值不為該M,依據該模式訊號以決定是否改變該第一參考時脈之頻率之步驟係包含: 改變該第一參考時脈之頻率。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102136128A TWI510096B (zh) | 2013-10-04 | 2013-10-04 | 資料接收裝置與方法 |
| US14/494,325 US9059833B2 (en) | 2013-10-04 | 2014-09-23 | Data receiving device and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102136128A TWI510096B (zh) | 2013-10-04 | 2013-10-04 | 資料接收裝置與方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201515470A true TW201515470A (zh) | 2015-04-16 |
| TWI510096B TWI510096B (zh) | 2015-11-21 |
Family
ID=52776940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102136128A TWI510096B (zh) | 2013-10-04 | 2013-10-04 | 資料接收裝置與方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9059833B2 (zh) |
| TW (1) | TWI510096B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107645644A (zh) * | 2016-07-22 | 2018-01-30 | 晨星半导体股份有限公司 | 高画质多媒体接口的接收电路及决定传输模式的方法 |
| US9912843B2 (en) | 2016-06-22 | 2018-03-06 | Mstar Semiconductor, Inc. | HDMI receiving circuit and method for determining transmission mode |
| US10615804B2 (en) | 2018-03-07 | 2020-04-07 | Mediatek Inc. | Clock and data recovery circuit |
| TWI692206B (zh) * | 2019-02-01 | 2020-04-21 | 群聯電子股份有限公司 | 時脈資料回復電路、記憶體儲存裝置及快閃記憶體控制器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI543596B (zh) * | 2013-12-26 | 2016-07-21 | 晨星半導體股份有限公司 | 多媒體介面接收電路 |
| US9344097B2 (en) * | 2014-06-02 | 2016-05-17 | Texas Instruments Incorporated | Fast acquisition frequency detector |
| US9559834B1 (en) | 2015-01-26 | 2017-01-31 | Altera Corporation | Multi-rate transceiver circuitry |
| US10319336B2 (en) | 2016-02-16 | 2019-06-11 | Samsung Electronics Co., Ltd. | Electronic device and control method thereof |
| JP6720769B2 (ja) * | 2016-08-18 | 2020-07-08 | 富士通株式会社 | 信号再生回路、電子装置及び信号再生方法 |
| CN110719088B (zh) * | 2018-07-13 | 2023-04-07 | 瑞昱半导体股份有限公司 | 时钟产生电路与混合式电路 |
| CN113972910B (zh) * | 2020-07-24 | 2025-07-04 | 瑞昱半导体股份有限公司 | 频率控制装置与频率控制方法 |
| TWI756871B (zh) * | 2020-10-19 | 2022-03-01 | 瑞昱半導體股份有限公司 | 資料轉換與高畫質多媒體介面接收裝置 |
| US20250203146A1 (en) * | 2023-12-15 | 2025-06-19 | Mediatek Inc. | High-definition multimedia interface (hdmi) signal detection method and apparatus thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8050373B2 (en) * | 2004-06-28 | 2011-11-01 | Broadcom Corporation | Phase interpolator based transmission clock control |
| US8176214B2 (en) * | 2008-10-31 | 2012-05-08 | Silicon Image, Inc. | Transmission of alternative content over standard device connectors |
| US8458343B2 (en) * | 2009-07-30 | 2013-06-04 | Silicon Image, Inc. | Signaling for transitions between modes of data transmission |
-
2013
- 2013-10-04 TW TW102136128A patent/TWI510096B/zh active
-
2014
- 2014-09-23 US US14/494,325 patent/US9059833B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9912843B2 (en) | 2016-06-22 | 2018-03-06 | Mstar Semiconductor, Inc. | HDMI receiving circuit and method for determining transmission mode |
| CN107645644A (zh) * | 2016-07-22 | 2018-01-30 | 晨星半导体股份有限公司 | 高画质多媒体接口的接收电路及决定传输模式的方法 |
| CN107645644B (zh) * | 2016-07-22 | 2020-09-04 | 联发科技股份有限公司 | 高画质多媒体接口的接收电路及决定传输模式的方法 |
| US10615804B2 (en) | 2018-03-07 | 2020-04-07 | Mediatek Inc. | Clock and data recovery circuit |
| TWI692206B (zh) * | 2019-02-01 | 2020-04-21 | 群聯電子股份有限公司 | 時脈資料回復電路、記憶體儲存裝置及快閃記憶體控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9059833B2 (en) | 2015-06-16 |
| US20150098527A1 (en) | 2015-04-09 |
| TWI510096B (zh) | 2015-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI510096B (zh) | 資料接收裝置與方法 | |
| US10168385B2 (en) | Eye pattern measurement apparatus, and clock and data recovery system and method of the same | |
| JP3649194B2 (ja) | Pll回路および光通信受信装置 | |
| TWI542156B (zh) | 時脈資料回復電路與方法以及等化訊號分析電路與方法 | |
| CN101459504A (zh) | 通信系统、接收装置和接收方法 | |
| US9544128B2 (en) | Method and apparatus for data aided timing recovery in 10GBASE-T system | |
| US8233092B2 (en) | Video signal processing device | |
| CN106656168A (zh) | 时钟数据恢复装置及方法 | |
| US20120194237A1 (en) | Delay lock loop and method for generating clock signal | |
| JP7186708B2 (ja) | データ受信装置 | |
| CN104579325B (zh) | 数据接收装置与方法 | |
| US20150078427A1 (en) | Clock data recovery circuit | |
| US20160373244A1 (en) | Phase tracking for clock and data recovery | |
| JP2013183271A (ja) | クロックデータリカバリ回路 | |
| JP5433432B2 (ja) | 位相周波数比較器およびシリアル伝送装置 | |
| US9461811B1 (en) | Clock and data recovery circuit and clock and data recovery method | |
| JP4782575B2 (ja) | データ周波数によって位相オフセットを調節するクロック復元装置及び方法 | |
| JP2018157308A (ja) | 受信装置および処理方法 | |
| TWI616065B (zh) | 接收器與其控制方法 | |
| TW200924505A (en) | Multi-slicing horizontal synchronization signal generating apparatus and method | |
| CN113507286A (zh) | 确定时钟信号的方法、设备以及计算机可读存储介质 | |
| CN101448074B (zh) | 多切割的水平同步讯号的产生装置与方法 | |
| US7376528B2 (en) | Devices and methods for testing clock and data recovery devices | |
| US7598816B2 (en) | Phase lock loop circuit with delaying phase frequency comparson output signals | |
| TW201707383A (zh) | 時脈與資料回復電路及時脈與資料回復方法 |