TW201515003A - 感測放大器及其感測方法 - Google Patents

Abstract

一種感測放大器，包括箝位電路。此箝位電路耦接於一第一節點與一第二節點之間。此箝位電路包括第一P型電晶體(P-type Transistor)，其具有第一端，第二端以及接收第一偏壓訊號之控制端，此第一P型電晶體之第一端及第二端分別耦接於第一節點及第二節點，於一感測時間區段內，來自記憶單元之感測電流係經由第一節點流入第二節點。

Description

感測放大器及其感測方法

本發明是有關於一種感測放大器及其感測方法，且特別是有關於一種電流感測式之感測放大器及其感測方法。

隨著科技發展，非揮發性(Non-volatile)記憶體，例如是快閃記憶體(flash)係已廣泛地應用在各種電子產品中。一般而言，當欲讀取快閃記憶體中一記憶胞(Memory Cell)中記錄之儲存資料時，係透過感測放大器以檢測及確定所選定之記憶胞之資料內容。因此，如何提供一種可有效感測記憶胞資料之感測放大器，乃目前業界所致力的課題之一。

本發明係有關於一種感測放大器及其感測方法，可以逆向電流感測(reverse current sensing)的方式感測記憶單元中所儲存之資料，並可針對記憶單元之臨界電壓 (Threshold Voltage)之變異作補償。

根據本發明一方面，提出一種感測放大器，用以感測記憶單元所儲存之資料，其包括箝位電路。此箝位電路耦接於一第一節點與一第二節點之間。此箝位電路包括第一P型電晶體(P-type Transistor)，其具有第一端，第二端以及接收第一偏壓訊號之控制端，此第一P型電晶體之第一端及第二端分別耦接於第一節點及第二節點，於一感測時間區段內，來自記憶單元之感測電流係經由第一節點流入第二節點。

根據本發明另一方面，提出一種感測方法，用以感測一記憶單元所儲存之一資料，該感測方法包括以下步驟：提供一感測放大器，此感測放大器包括箝位電路，此箝位電路耦接於第一節點與第二節點之間；以及，提供第一偏壓訊號至箝位電路之第一P型電晶體之控制端，此第一P型電晶體之第一端及第二端分別耦接於第一節點及第二節點，於一感測時間區段內，來自記憶單元之一感測電流係經由第一節點流入第二節點。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

10、30、40、60‧‧‧記憶體
100、300、400、600‧‧‧感測放大器
102、302、402、602‧‧‧記憶單元
104、304、404、604‧‧‧箝位電路
106、306、406、606‧‧‧預充感測電路
108、308、408、608‧‧‧閂鎖器
BL‧‧‧位元線
CSL‧‧‧共同源極線
N1、N2、N3、SENA‧‧‧節點
MP1~MP3‧‧‧第一~第三P型電晶體
MNS‧‧‧隔離電晶體
MNT‧‧‧傳輸電晶體
MNL‧‧‧限制電晶體
MN‧‧‧電晶體
Csen‧‧‧感測電容器
BLS‧‧‧隔離控制訊號
IPC‧‧‧傳輸控制訊號
STR‧‧‧感測電壓訊號
CLK‧‧‧脈波訊號
INV‧‧‧控制電位
BLC1~BLC3‧‧‧第一~第三偏壓訊號
V(CSL)、V(N1)~V(N3)、V(SENA)‧‧‧電位值
Tsen‧‧‧感測時間區段
Tset‧‧‧偏壓設定時間區段
Tstr‧‧‧資料判斷時間區段
I1、I2、I3、I6‧‧‧感測電流路徑

第1圖繪示依據本發明之第一實施例之感測放大器與一記憶單元之電路圖。
第2圖繪示感測放大器之相關操作訊號之波形圖。
第3圖繪示繪示依據本發明之第二實施例之感測放大器與一記憶單元之電路圖。
第4圖繪示依據本發明之第三實施例之感測放大器與一記憶單元之電路圖。
第5圖繪示繪示感測放大器之相關操作訊號之波形圖。
第6圖繪示依據本發明之第四實施例之感測放大器與一記憶單元之電路圖。

第一實施例

請同時參考第1圖及第2圖，第1圖繪示依據本發明之第一實施例之感測放大器100與一記憶體10之電路圖。第2圖繪示感測放大器100之相關操作訊號之波形圖。記憶體10包括多個用以儲存資料之記憶單元102。感測放大器100用以經由一位元線BL感測記憶單元102所儲存之資料，感測放大器100包括箝位電路104及預充感測電路106。箝位電路104耦接於第一節點N1與第二節點N2之間，用以至少於感測時間區段Tsen內使第一節點N1之電位值高於第二節點N2之電位值。箝位電路104包括第一P型電晶體MP1，其具有第一端、第二端以及接收第一偏壓訊號BLC1之控制端。第一P型電晶體MP1之第一端及第二端分別耦接於第一節點N1及第二節點N2，於感測時間區段Tsen內，來自記憶單元102之感測電流係經由第一節點N1流入第二節點N2。預充感測電路106耦接於第二節點N2，用以於感測時間區段Tsen之後，依據第二節點N2之電位值，判斷記憶單元102所儲存之資料。上述之第一P型電晶體MP1例如是P型金氧半場效電晶體(Metal–Oxide–Semiconductor Field-Effect Transistor, MOSFET)。記憶體10例如是非揮發性記憶體，如NAND快閃記憶體，而記憶單元102例如是非揮發性記憶體中的一記憶胞。

隔離電晶體MNS係耦接於第一節點N1與第三節點N3之間，並受控於隔離控制訊號BLS，以決定是否將感測放大器100與記憶單元102隔離。

預充感測電路106包括感測電容器Csen，此感測電容器Csen之一端耦接第二節點N2，另一端接收脈波訊號CLK。預充感測電路106更可包括閂鎖器108及傳輸電晶體MNT。於此例中，閂鎖器108包括兩個互相串接之反向器，用以輸出一控制電位INV，此控制電位INV例如具有高電位以及低電位兩種電位狀態。傳輸電晶體MNT具有第一端、第二端以及接收傳輸控制訊號IPC之控制端。傳輸電晶體MNT之第一端及第二端分別耦接至第二節點N2以及閂鎖器108。

為清楚說明感測放大器100之作動，茲輔以第2圖所繪示之波形圖說明如下。

首先，在偏壓設定時間區段Tset內，各節點N1、N2、N3之電位值(第2圖中分別以V(N1)、V(N2)、V(N3)表示)係被設定成適合對記憶單元102進行感測之電位值。於此偏壓設定時間區段Tset內，記憶單元102之共同源極線(Common Source Line) CSL之電位值(第2圖中以V(CSL)表示)被提升至高電位(如1.5伏特)，且第一節點N1之電位值逐漸提升至一目標位準，此目標位準係小於共同源極線CSL之電位值。換言之，此時第一節點N1耦接至記憶單元102之源極端，而共同源極線CSL耦接至記憶單元102之汲極端。而在偏壓設定完成時，第一P型電晶體MP1之第一端之電位值(即第一節點N1之電位值)係被箝位在一個比第一偏壓訊號BLC1高出一臨界電壓(Threshold Voltage)的電位值。且在此偏壓設定時間區段Tset內，傳輸控制訊號IPC為致能而導通傳輸電晶體MNT，以將具有低電位(例如是接地電位，如0伏特)的控制電位INV傳送至第二節點N2，使得第一節點N1之電位值高於第二節點N2之電位值。

接著，於感測時間區段Tsen，脈波訊號CLK之電位值係於感測時間區段Tsen起始時點被下拉，使得第二節點N2之電位在此時跟著被下拉，並使得第一節點N1與第二節點N2之電壓差增加。之後，於感測時間區段Tsen內，假設記憶單元102之臨界電壓為低臨界電壓，而使得感測電流得以產生，感測電流係沿著第三節點N3、隔離電晶體MNS、第一節點N1、箝位電路104之第一P型電晶體MP1、第二節點N2之路徑(以第1圖中箭頭I1代表之)對第二節點N2進行充電。如此一來，與脈波訊號CLK之電位值沒有於感測時間區段Tsen起始時點被下拉的作法相較，由於第一P型電晶體MP1之第一端與第二端間的電位差被加大，故加寬了第一P型電晶體MP1之飽和操作區間(saturation window)(亦即增加了第一P型電晶體MP1維持在飽和操作區操作的電壓範圍)，進而降低第一P型電晶體MP1操作至三極管區(triode region)的機會。

另一方面，於感測時間區段Tsen內，第一節點N1耦接至記憶單元102之源極端，而感測電流自記憶單元102之源極端流入感測放大器100。且由於傳輸控制訊號IPC在此時間區段Tsen內為非致能，使得傳輸電晶體MNT為不導通，故當感測電流流至第二節點N2後，係對感測電容器Csen進行充電並使感測電容器Csen累積電荷，進而使第二節點N2之電位值逐漸升高。

於感測時間區段Tsen之終點時，第一偏壓訊號BLC1為非致能以關閉第一P型電晶體MP1，接著，脈波訊號CLK之電位值被上拉(pull high)，使得第二節點N2之電位值跟著被上拉。上拉後的第二節點N2之電位值係於資料判斷時間區段Tstr內被用以判斷記憶單元102所儲存之資料。進一步地說，在資料判斷時間區段Tstr，第一偏壓訊號BLC1為非致能，使得第一P型電晶體MP1不導通。接著，用以控制讀取記憶體資料之感測電壓訊號STR係被致能，以導通電晶體MN，使得預充感測電路106得以依據第二節點N2之電位值判斷記憶單元102所儲存之資料。

第二實施例

第3圖繪示依據本發明之第二實施例之感測放大器300與一記憶體30之電路圖。與第一實施例的不同在於，感測放大器300之箝位電路304更包括第二P型電晶體MP2。第二P型電晶體MP2具有第一端、第二端以及接收第二偏壓訊號BLC2之控制端。第二P型電晶體MP2之第一端(連接至圖中的節點SENA)及第二端分別耦接於第一P型電晶體MP1之第二端及第二節點N2。類似於第一P型電晶體MP1，在偏壓設定完成時，第二P型電晶體MP2之第一端之電位值係被箝位至一個比第二偏壓訊號BLC2高出一臨界電壓之電位值。其中，第二偏壓訊號BLC2係小於第一偏壓訊號BLC1 (例如-0.25伏特)。於感測時間區段Tsen內，感測放大器300對記憶單元302進行感測，並使來自記憶單元302的感測電流沿著第三節點N3、隔離電晶體MNS、第一節點N1、箝位電路304之第一P型電晶體MP1、第二P型電晶體MP2、第二節點N2之路徑(以第3圖中箭頭I3代表之)對第二節點N2進行充電。

第三實施例

第4圖繪示依據本發明之第三實施例之感測放大器400與一記憶體40之電路圖。與第二實施例不同在於，感測放大器400之箝位電路404更包括第三P型電晶體MP3。第三P型電晶體MP3具有第一端、第二端以及接收第三偏壓訊號BLC3之控制端。第三P型電晶體MP3之第一端(連接至圖中的節點SENA)及第二端分別耦接於第一P型電晶體MP1之第二端及預充感測電路406。其中第一偏壓訊號BLC1高於第三偏壓訊號BLC3(例如0.25伏特)，第三偏壓訊號BLC3高於第二偏壓訊號BLC2(例如0.25伏特)。

請參考第5圖，其繪示感測放大器400之相關操作訊號之波形圖。如第5圖所示，偏壓設定時間區段Tset更包括一預充電時間區段Tpre。在此預充電時間區段Tpre內，第二偏壓訊號BLC2為非致能，以將第一節點N1與第二節點N2隔離。此時，預充感測電路406係透過閂鎖器408、第三P型電晶體MP3、節點SENA、第一P型電晶體MP1、第一節點N1、隔離電晶體MNS、至第三節點N3之路徑對第三節點N3進行充電，使得第三節點N3之電位值提升至略高於目標位準。如此一來，可縮短第三節點N3之電位值達到目標位準之所需時間。然本發明並不限於此，第三節點N3亦可透過其它的位元線預充電方式來提升其電位值。或者，預充感測電路406可以不對第三節點N3進行預充電，而讓第三節點N3之電位值在感測放大器400之電路穩態時逐漸提升至目標位準。

另一方面，第一偏壓訊號BLC1可用以決定目標位準，此目標位準係足以使來自記憶單元402之感測電流自第三節點N3經由第一節點N1流入第二節點N2。由於第一節點N1耦接至記憶單元402之源極端，因此，本發明實施例感測放大器400可藉由調整第一偏壓訊號BLC1來控制記憶單元402之源極端電位值。如此一來，藉由控制記憶單元402之閘極端與源極端之電壓，可有效地補償記憶單元402因臨界電壓變異所產生的感測電流變化，進而使感測電流維持一致，以讓感測放大器400可更加準確地判別記憶單元402所儲存之資料。

在預充電時間區段Tpre之終點時，控制電壓INV被設定為0伏特，接著，傳輸控制訊號IPC為致能而導通傳輸電晶體MNT，以將具有低電位(例如是接地電位，如0伏特)的控制電位INV傳輸至第二節點N2，使得第一節點N1之電位值高於第二節點N2之電位值。

在偏壓設定完成時，第一P型電晶體MP1之第一端之電位值(即第一節點N1之電位值)係被箝位在一個比第一偏壓訊號BLC1高出一臨界電壓的電位。第二P型電晶體MP2之第一端之電位值(即節點SEAN之電位值)係被箝位在一個比第二偏壓訊號BLC2高出一臨界電壓的電位值。且因為第三偏壓訊號BLC3高於第二偏壓訊號BLC2，故當各節點之偏壓設定完成時，第三P型電晶體MP3係不導通。

接著，在感測時間區段Tsen之起始時點，脈波訊號CLK之電位值係被下拉，使得第二節點N2之電位值在此時跟著被下拉。同時，感測放大器400對記憶單元402進行感測。假設記憶單元402之臨界電壓為低臨界電壓，而使得感測電流得以產生。此時，來自記憶單元402的感測電流沿著第三節點N3、隔離電晶體BLS、第一節點N1、箝位電路404之第一P型電晶體MP1、第二P型電晶體MP2、第二節點N2之路徑(以第4圖中箭頭I4代表之)對第二節點N2進行充電。於此感測時間區段Tsen內，傳輸控制訊號IPC為非致能，以使傳輸電晶體MNT為不導通。如此一來，當感測電流流至第二節點N2後，係對感測電容器Csen進行充電並使感測電容器Csen累積電荷，進而使第二節點N2之電位值逐漸升高。

由於第二節點N2之電位值的升高可能造成節點SENA之電位值(第5圖中以V(SENA)表示)被拉高，在此情況下，若節點SENA之電位值升高至足以使第三P型電晶體MP3被導通的位準，被導通的第三P型電晶體MP3可使節點SENA之電位值被箝制在一個比第三偏壓訊號BLC3高出一臨界電壓之電位值。如此一來，可降低節點SENA之電位值因第二節點N2之電位值提高而產生的變動。

接著，於感測時間區段Tsen之終點時，脈波訊號CLK之電位值被上拉(pull high)，使得第二節點N2之電位值跟著被上拉。之後，用以控制讀取記憶體資料之感測電壓訊號STR係被致能，以導通電晶體MN，使得預充感測電路406得以依據第二節點N2之電位值判斷記憶單元402所儲存之資料。

第四實施例

第6圖繪示依據本發明之第四實施例之感測放大器600與一記憶單元602之電路圖。與第三實施例不同在於，箝位電路604更包括限制電晶體MNL。限制電晶體MNL具有第一端、第二端以及接收第二節點N2之電位值(圖中以V(N2)表示)之控制端。限制電晶體MNL之第一端及第二端分別耦接於第三P型電晶體MP3之第二端及預充感測電路606。其中，第一偏壓訊號BLC1高於第二偏壓訊號BLC2，第二偏壓訊號BLC2可實質上等於或小於第三偏壓訊號BLC3。於感測時間區段Tsen內，感測放大器600對記憶單元602進行感測，並使來自記憶單元602的感測電流沿著第三節點N3、隔離電晶體MNS、第一節點N1、箝位電路304之第一P型電晶體MP1、第二P型電晶體MP2、第二節點N2之路徑(以第6圖中箭頭I6代表之)對第二節點N2進行充電。

於此實施例中，倘若第二節點N2之電位值提高而使限制電晶體MNL導通，如此將使節點SENA之電位值被箝制在一個比第二偏壓訊號BLC3高出一臨界電壓之電位值。因此，本實施例之箝位電路604可避免節點SENA之電位值因第二節點N2之電位值提高而受到影響。

本發明實施例更提出一種感測放大器之感測方法。此感測方法用以感測一記憶單元所儲存之一資料。此感測方法包括以下步驟。首先，提供一感測放大器，此感測放大器包括一箝位電路。此箝位電路耦接於一第一節點與一第二節點之間。接著，提供一第一偏壓訊號至箝位電路之一第一P型電晶體之控制端。第一P型電晶體之第一端及第二端分別耦接於第一節點及第二節點。於感測時間區段內，來自記憶單元之一感測電流係經由第一節點流入第二節點。

綜上所述，本發明實施例透過包含至少一P型電晶體之箝位電路使第一節點之電位值至少在感測時間區段內高於第二節點之電位值，讓來自記憶體單元之感測電流可對感測放大器之第二節點進行充電，以達成逆向電流感測。另一方面，基於逆向電流感測的架構，感測放大器可藉由改變箝位電路彈性地調整記憶單元之源極端電位值，藉此補償記憶單元因臨界電壓變異所產生的感測電流變化，使得感測放大器可更準確地判別出記憶單元所儲存之資料。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧記憶體

100‧‧‧感測放大器

102‧‧‧記憶單元

104‧‧‧箝位電路

106‧‧‧預充感測電路

108‧‧‧閂鎖器

BL‧‧‧位元線

CSL‧‧‧共同源極線

N1、N2、N3‧‧‧節點

MP1‧‧‧第一P型電晶體

MNS‧‧‧隔離電晶體

MNT‧‧‧傳輸電晶體

MN‧‧‧電晶體

Csen‧‧‧感測電容器

BLS‧‧‧隔離控制訊號

IPC‧‧‧傳輸控制訊號

STR‧‧‧感測電壓訊號

CLK‧‧‧脈波訊號

INV‧‧‧控制電位

BLC1‧‧‧第一偏壓訊號

I1‧‧‧感測電流路徑

Claims (1)

1. 
   【1】
   
   一種感測放大器，用以感測一記憶單元所儲存之一資料，包括：
   
   一箝位電路，耦接於一第一節點與一第二節點之間，該箝位電路包括一第一P型電晶體(P-type Transistor)，具有一第一端，一第二端以及接收一第一偏壓訊號之一控制端，該第一P型電晶體之該第一端及該第二端分別耦接於該第一節點及該第二節點，於一感測時間區段內，來自該記憶單元之一感測電流係經由該第一節點流入該第二節點。
   
   【2】
   
   如申請專利範圍第1項所述之感測放大器，其中該箝位電路更包括：
   
   一第二P型電晶體，具有一第一端，一第二端以及接收一第二偏壓訊號之一控制端，該第二P型電晶體之該第一端及該第二端分別耦接於該第一P型電晶體之該第二端及該第二節點。
   
   【3】
   
   如申請專利範圍第2項所述之感測放大器，其中該箝位電路更包括一第三P型電晶體，該第三P型電晶體耦接於該第一P型電晶體之該第二端，並受控於一第三偏壓訊號。
   
   【4】
   
   如申請專利範圍第3項所述之感測放大器，其中該第一偏壓訊號高於該第三偏壓訊號，該第三偏壓訊號高於該第二偏壓訊號。
   
   【5】
   
   如申請專利範圍第3項所述之感測放大器，其中該箝位電路更包括一限制電晶體，該限制電晶體耦接於該第三P型電晶體，並受控於該第二節點之電位值。
   
   【6】
   
   一種感測方法，用以感測一記憶單元所儲存之一資料，該感測方法包括：
   
   提供一感測放大器，該感測放大器包括一箝位電路，該箝位電路耦接於一第一節點與一第二節點之間；以及
   
   提供一第一偏壓訊號至該箝位電路之一第一P型電晶體之一控制端，該第一P型電晶體之一第一端及一第二端分別耦接於該第一節點及該第二節點，於一感測時間區段內，來自該記憶單元之一感測電流係經由該第一節點流入該第二節點。
   
   【7】
   
   如申請專利範圍第6項所述之感測方法，其中，該箝位電路更包括一第二P型電晶體，該感測方法更包括：
   
   提供一第二偏壓訊號至該箝位電路之該第二P型電晶體之一控制端，該第二P型電晶體之一第一端及一第二端分別耦接於該第一P型電晶體之該第二端及該第二節點。
   
   【8】
   
   如申請專利範圍第7項所述之感測方法，其中該箝位電路更包括一第三P型電晶體，該感測方法更包括：
   
   提供一第三偏壓訊號至該箝位電路之該第三P型電晶體之一控制端，該第三P型電晶體耦接於該第一P型電晶體之該第二端。
   
   【9】
   
   如申請專利範圍第8項所述之感測方法，其中該第一偏壓訊號高於該第三偏壓訊號，該第三偏壓訊號高於該第二偏壓訊號。
   
   【10】
   
   如申請專利範圍第8項所述之感測方法，其中該箝位電路更包括一限制電晶體，該感測方法更包括：
   
   提供該第二節點之電位值至該箝位電路之該限制電晶體之一控制端，該限制電晶體耦接於該第三P型電晶體。