TW201506931A

TW201506931A - 用來管理一記憶裝置之方法以及記憶裝置與控制器

Info

Publication number: TW201506931A
Application number: TW102144911A
Authority: TW
Inventors: Po-Sheng Chou; Yu-Wei Fan; Chung-Yuan Chan
Original assignee: Silicon Motion Inc
Priority date: 2013-08-05
Filing date: 2013-12-06
Publication date: 2015-02-16
Also published as: TWI523016B; TW201506932A; TWI502591B

Abstract

本發明提供一種用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器，該方法包含有下列步驟：將接收自一主裝置之資料暫時地儲存於該控制器中之一揮發性記憶體作為接收資料，並動態地監控該接收資料的資料量以決定是否立即將該接收資料寫入至少一非揮發性記憶體元件；以及當接收到一特定訊號、並且偵測到該接收資料中存在特定資料尚未被寫入該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件當中被組態成多階細胞記憶區塊之一特定區塊內之相同位置達一預定次數時，立即將該特定資料寫入該至少一非揮發性記憶體元件中之另一區塊。

Description

用來管理一記憶裝置之方法以及記憶裝置與控制器

本發明係有關於快閃記憶體(Flash Memory)之控制，尤指一種用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器。

近年來由於快閃記憶體的技術不斷地發展，各種可攜式記憶裝置(例如：符合SD/MMC、CF、MS、XD標準之記憶卡)被廣泛地實施於諸多應用中。因此，這些可攜式記憶裝置中之快閃記憶體的存取控制遂成為相當熱門的議題。

以常用的NAND型快閃記憶體而言，其主要可區分為單階細胞(Single Level Cell,SLC)與多階細胞(Multiple Level Cell,MLC)兩大類之快閃記憶體。單階細胞快閃記憶體中之每個被當作記憶細胞(Memory Cell；亦可稱為「記憶單元」)的電晶體只有兩種電荷值，分別用來表示邏輯值0與邏輯值1。另外，多階細胞快閃記憶體中之每個被當作記憶細胞的電晶體的儲存能力則被充分利用，係採用較高的電壓來驅動，以透過不同級別的電壓在一個電晶體中記錄多個位元之資訊(例如：00、01、11、10)；理論上，多階細胞快閃記憶體的記錄密度可以達到單階細胞快閃記憶體的記錄密度之兩倍以上，這對於曾經在發展過程中遇到瓶頸的NAND型快閃記憶體之相關產業而言，是非常好的消息。

相較於單階細胞快閃記憶體，由於多階細胞快閃記憶體之價格較便宜，並且在有限的空間裡可提供較大的容量，故多階細胞快閃記憶體很快地成為市面上之可攜式記憶裝置競相採用的主流。依據相關技術，由於某些類型的多階細胞快閃記憶體的運作複雜，故傳統的記憶體控制器會將多階細胞快閃記憶體內的一部分實體區塊組態成單階細胞記憶區塊，以供接收來自主裝置(Host Device)之寫入資料。然而，某些問題就產生了。例如：由於多階細胞快閃記憶體內的一部分實體區塊被組態成單階細胞記憶區塊，多階細胞快閃記憶體內可供用來作為多階細胞記憶區塊的實體區塊之數量就減少了，使得傳統的記憶裝置之整體儲存容量減少了。又例如：傳統的記憶體控制器先將接收資料暫時地寫入單階細胞記憶區塊，再將資料從單階細胞記憶區塊收集到多階細胞記憶區塊，其中這些單階細胞記憶區塊的儲存空間很容易用完，故傳統的記憶體控制器需要頻繁地抹除這些單階細胞記憶區塊。於是，傳統的記憶體控制器的工作負荷大幅地增加了，且這些額外的運作需要額外的處理時間，使得傳統的記憶裝置之整體效能變差。因此，需要一種新穎的方法來加強控管快閃記憶體之資料存取，以在不產生副作用(例如：儲存資料錯誤)的狀況下提升整體效能。

因此，本發明之目的之一在於提供一種用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器，以解決上述問題。

本發明之另一目的在於提供一種用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器，以提昇記憶裝置之運作效能。

本發明之至少一較佳實施例中提供一種用來管理一記憶裝置之方法，該記憶裝置包含至少一非揮發性(Non-volatile,NV)記憶體元件，每一非揮發性記憶體元件包含複數個區塊(Block)，該方法係應用於該記憶裝置中之一控制器，該控制器係用來控制該至少一非揮發性記憶體元件，該方法包含有下列步驟：將接收自一主裝置(Host Device)之資料暫時地儲存於該控制器中之一揮發性記憶體作為接收資料，並動態地監控該接收資料的資料量以決定是否立即將該接收資料寫入該至少一非揮發性記憶體元件，其中接收自該主裝置之至少一寫入指令指出該主裝置要求寫入該資料；以及當接收到一特定訊號、並且偵測到該接收資料中存在特定資料尚未被寫入該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件當中被組態成多階細胞(Multiple Level Cell,MLC)記憶區塊之一特定區塊內之相同位置達一預定次數時，立即將該特定資料寫入該至少一非揮發性記憶體元件中之另一區塊，以避免該特定資料之損失，其中該特定訊號指出該控制器之電源係反常、或指出該記憶裝置將關機，而該預定次數大於一，以及該另一區塊係被組態成單階細胞(Single Level Cell,SLC)記憶區塊。

本發明於提供上述方法之同時，亦對應地提供一種記憶裝置，包含有：至少一非揮發性記憶體元件，每一非揮發性記憶體元件包含複數個區塊；以及一控制器，用來控制該至少一非揮發性記憶體元件，該控制器包含一處理單元，以依據內嵌於該處理單元或接收自該處理單元之外之一程式碼來管理該記憶裝置。另外，該控制器將接收自一主裝置之資料暫時地儲存於該控制器中之一揮發性記憶體作為接收資料，並動態地監控該接收資料的資料量以決定是否立即將該接收資料寫入該至少一非揮發性記憶體元件，其中接收自該主裝置之至少一寫入指令指出該主裝置要求寫入該資料。此外，當接收到一特定訊號、並且偵測到該接收資料中存在特定資料尚未被寫入該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件當中被組態成多階細胞記憶區塊之一特定區塊內之相同位置達一預定次數時，該控制器立即將該特定資料寫入該至少一非揮發性記憶體元件中之另一區塊，以避免該特定資料之損失，其中該特定訊號指出該控制器之電源係反常、或指出該記憶裝置將關機，而該預定次數大於一，以及該另一區塊係被組態成單階細胞記憶區塊。

本發明於提供上述方法之同時，亦對應地提供一種記憶裝置之控制器，該記憶裝置包含至少一非揮發性記憶體元件，每一非揮發性記憶體元件包含複數個區塊，該控制器包含有：一處理單元，用來依據內嵌於該處理單元或接收自該處理單元之外之一程式碼來管理該記憶裝置。另外，該控制器將接收自一主裝置之資料暫時地儲存於該控制器中之一揮發性記憶體作為接收資料，並動態地監控該接收資料的資料量以決定是否立即將該接收資料寫入該至少一非揮發性記憶體元件，其中接收自該主裝置之至少一寫入指令指出該主裝置要求寫入該資料。此外，當接收到一特定訊號、並且偵測到該接收資料中存在特定資料尚未被寫入該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件當中被組態成多階細胞記憶區塊之一特定區塊內之相同位置達一預定次數時，該控制器立即將該特定資料寫入該至少一非揮發性記憶體元件中之另一區塊，以避免該特定資料之損失，其中該特定訊號指出該控制器之電源係反常、或指出該記憶裝置將關機，而該預定次數大於一，以及該另一區塊係被組態成單階細胞記憶區塊。

本發明的好處之一是，相較於相關技術，本發明之方法、記憶裝置、與控制器不必使用大量的單階細胞記憶區塊，故能省下上述大量的單階細胞記憶區塊所佔用的儲存空間，以提供更多的多階細胞記憶區塊。因此，本發明提供較相關技術更高的儲存容量。

本發明的另一好處是，相較於相關技術，本發明之方法、記憶裝置、與控制器可在不產生副作用(例如：儲存資料錯誤)的狀況下提升整體效能。尤其是，本發明之方法、記憶裝置、與控制器可大幅地省下先將接收資料暫時地寫入上述大量的單階細胞記憶區塊再將資料從上述大量的單階細胞記憶區塊收集到多階細胞記憶區塊的時間，還可省下頻繁地抹除上述大量的單階細胞記憶區塊的時間。因此，本發明提供較相關技術更佳的效能。

100‧‧‧記憶裝置

110‧‧‧處理單元

120‧‧‧揮發性記憶體

130‧‧‧傳輸介面

140_0,140_1,...,140_N‧‧‧非揮發性記憶體元件

150‧‧‧匯流排

200‧‧‧用來管理一記憶裝置之方法

210,220‧‧‧步驟

BLK(0),BLK(1),BLK(2),...,BLK(M),BLK(m),BLK(m’)‧‧‧區塊

CHP(n)‧‧‧快閃晶片

Data(0),Data(1),Data(2),Data(6),Data(7),Data(8)，...‧‧‧資料

Data(3),Data(4),Data(5), Page(0),Page(1),Page(2),Page(3),Page(4),Page(5),Page(6),Page(7),Page(8),..., Page(189),Page(190),Page(191)‧‧‧頁

SEC(0),SEC(1),SEC(2),SEC(3)‧‧‧區段

WL0,WL1,WL2, WL3,WL4,WL5,WL6,...,WL63‧‧‧字線

第1圖為依據本發明一第一實施例之一種記憶裝置的示意圖。

第2圖繪示本發明之一實施例中關於第1圖所示之非揮發性記憶體元件中之一者的內容安排，其中該非揮發性記憶體元件於本實施例中係為快閃晶片。

第3圖繪示本發明之另一實施例中關於第1圖所示之非揮發性記憶體元件中之一者的內容安排，其中該非揮發性記憶體元件於本實施例中係為快閃晶片。

第4圖為依據本發明一實施例之一種用來管理一記憶裝置之方法。

第5圖繪示第4圖所示之方法於一實施例中所涉及之控制方案。

第6圖繪示第4圖所示之方法於另一實施例中所涉及之控制方案。

第7圖繪示第4圖所示之方法於另一實施例中所涉及之控制方案。

第8圖繪示第4圖所示之方法於另一實施例中所涉及之控制方案。

第9圖繪示第4圖所示之方法於另一實施例中所涉及之控制方案。

第10圖繪示第4圖所示之方法於另一實施例中所涉及之控制方案。

請參考第1圖，其繪示依據本發明一第一實施例之一種記憶裝置100的示意圖。記憶裝置100包含：一處理單元110，一揮發性(Volatile)記憶體120，一傳輸介面130，複數個非揮發性(Non-volatile,NV)記憶體元件140_0、140_1、...、與140_N(符號「N」代表一正整數)諸如(N+1)個快閃晶片，以及一匯流排150。於典型狀況下，於傳輸介面130耦接至一主裝置(未顯示於第1圖)之後，該主裝置可透過傳輸介面130來存取(Access)記憶裝置100。舉例來說，該主裝置可代表一個人電腦，例如一膝上型電腦或一桌上型電腦。

處理單元110可依據內嵌於處理單元110中或接收自處理單元110之外的程式碼(未顯示)來管理記憶裝置100。例如：該程式碼可為內嵌於處理單元110之硬體碼，尤其是一唯讀記憶體碼(ROM code)。又例如：該程式碼可為接收自處理單元110之外的韌體碼。尤其是，處理單元110係用來控制揮發性記憶體120、傳輸介面130、非揮發性記憶體元件140_0、140_1、...、與140_N、以及匯流排150。本實施例之處理單元110可為一高級縮減指令集電腦機器(Advanced Reduced Instruction Set Computer Machine,Advanced RISC Machine,ARM)處理器或一亞哥縮減指令集電腦核心(Argonaut RISC Core,ARC)處理器。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之不同的變化例，處理單元110可為其它種處理器。

另外，揮發性記憶體120可用來儲存一全域頁位址鏈結表(Global Page Address Linking Table)、該主裝置所存取之資料、以及用來存取記憶裝置100之其它所需資訊。本實施例之揮發性記憶體120可為一動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)或一靜態隨機存取記憶體(Static Random Access Memory,SRAM)。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之不同的變化例，揮發性記憶體120可為其它種揮發性記憶體。例如：揮發性記憶體120可包含一靜態隨機存取記憶體(Static Random Access Memory,SRAM)。

依據本實施例，第1圖所示之傳輸介面130係用來傳輸資料以及該主裝置與記憶裝置100之間的指令，其中傳輸介面130符合一特定通訊標準諸如串列高級技術附件(Serial Advanced Technology Attachment,SATA)標準、並列高級技術附件(Parallel Advanced Technology Attachment,PATA)標準、或通用序列匯流排(Universal Serial Bus,USB)標準。例如：記憶裝置100係一設置於該主裝置中之固態硬碟(Solid State Drive,SSD)，且該特定通訊標準可為用來實施該主裝置之內部通訊的一些典型通訊標準，諸如串列高級技術附件標準或並列高級技術附件標準。又例如：記憶裝置100係一固態硬碟且位於該主裝置之外，並且該特定通訊標準可為用來實施該主裝置之外部通訊的一些典型通訊標準，諸如通用序列匯流排標準。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之不同的變化例，記憶裝置100可為一可攜式記憶裝置諸如一記憶卡，且該特定通訊標準可為用來實施一記憶卡之輸入/輸出介面的一些典型通訊標準，諸如安全數碼 (Secure Digital,SD)標準或小型快閃(Compact Flash,CF)標準。

另外，非揮發性記憶體元件140_0、140_1、...、與140_N係用來儲存資料，其中非揮發性記憶體元件140_0、140_1、...、與140_N可為(但不限於)NAND型快閃晶片。匯流排150係用來耦接處理單元110、揮發性記憶體120、傳輸介面130、和非揮發性記憶體元件140_0、140_1、...、與140_N，以及用來進行其通訊。於本實施例中，第1圖所示架構中除了非揮發性記憶體元件140_0、140_1、...、與140_N之外的部分可整合成一控制器，尤其是一積體電路(Integrated Circuit,IC)諸如一控制器晶片，其中該控制器係用來控制記憶裝置100中之至少一非揮發性記憶體元件諸如非揮發性記憶體元件140_0、140_1、...、與140_N，故可視為記憶裝置100之控制器。

第2圖繪示本發明一實施例中關於第1圖所示之非揮發性記憶體元件140_0、140_1、...、與140_N中之任一非揮發性記憶體元件140_n的內容安排，其中非揮發性記憶體元件140_n於本實施例中可稱為快閃晶片CHP(n)，而索引n可代表落入區間[0,N]的範圍內之任一整數。如第2圖所示，非揮發性記憶體元件140_0、140_1、...、與140_N中之每一非揮發性記憶體元件諸如快閃晶片CHP(n)可包含複數個區塊(Block)諸如第2圖所示之各個區塊BLK(0)、BLK(1)、BLK(2)、...、與BLK(M)(符號「M」代表一正整數)，其中每一區塊可包含複數頁，而每一頁可包含複數個區段。於本實施例中，一區段可為最小讀取單位。換言之，在一讀取運作期間，處理單元110可讀取一個區段或複數個區段。這只是為了說明的目的而已，並非對本發明之限制。

如第2圖所示，在非揮發性記憶體元件140_n諸如快閃晶片CHP(n)中之一區塊(例如區塊BLK(0))被組態成單階細胞(Single Level Cell,SLC)記憶區塊的狀況下，該區塊諸如區塊BLK(0)可包含一預定數量之多頁，諸如分別對應於複數個字線(Word-Line)WL0、WL1、WL2、...、與WL63之各頁Page(0)、Page(1)、Page(2)、...、與Page(63)，其中每一頁諸如頁Page(0) 可包含區段SEC(0)、SEC(1)、SEC(2)、與SEC(3)。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之某些變化例，諸如第3圖所示之實施例，在非揮發性記憶體元件140_n諸如快閃晶片CHP(n)中之一區塊(例如區塊BLK(0))被組態成多階細胞(Multiple Level Cell,MLC)記憶區塊諸如三階細胞(Triple Level Cell,TLC)記憶區塊的狀況下，該區塊諸如區塊BLK(0)可包含一預定數量之多頁，諸如分別對應於上述複數個字線WL0、WL1、WL2、...、與WL63之各組頁{Page(0),Page(1),Page(2)}、{Page(3),Page(4),Page(5)}、{Page(6),Page(7),Page(8)}、...、與{Page(189),Page(190),Page(191)}，其中每一頁諸如頁Page(0)可包含區段SEC(0)、SEC(1)、SEC(2)、與SEC(3)。

請注意，上述之至少一非揮發性記憶體元件中之任一區塊中之每一記憶細胞(Memory Cell)的儲存容量大於一個位元，其中該控制器可選擇性地將這個區塊組態成單階細胞記憶區塊以於一個記憶細胞儲存一個位元，亦可選擇性地將這個區塊組態成多階細胞記憶區塊以於一個記憶細胞儲存多個位元。

第4圖為依據本發明一實施例之一種用來管理一記憶裝置之方法200。該方法可應用於第1圖所示之記憶裝置100，尤其是上述之控制器(例如：透過處理單元110執行上述程式碼之記憶體控制器)，其中執行上述程式碼之該控制器係用來控制上述之至少一非揮發性記憶體元件諸如第1圖所示之非揮發性記憶體元件140_0、140_1、...、與140_N。該方法說明如下：

於步驟210中，該控制器將接收自該主裝置之資料暫時地儲存於該控制器中之揮發性記憶體120作為接收資料，並動態地監控該接收資料的資料量以決定是否立即將該接收資料寫入上述之至少一非揮發性記憶體元件，其中接收自該主裝置之至少一寫入指令指出該主裝置要求寫入該資料。例如：當該接收資料中之部分資料(Partial Data)的資料量達到一預定資料量門檻值PDDA_TH時，該控制器立即將該部分資料寫入上述之至少一非揮發性記憶體元件，尤其是將該部分資料直接寫入至少一個多階細胞記憶區塊，而非藉由先將該接收資料暫時地寫入如相關技術中之大量的單階細胞記憶區塊中之一個或多個單階細胞記憶區塊來間接地將該接收資料寫入上述至少一個多階細胞記憶區塊。如此，該控制器不必使用上述大量的單階細胞記憶區塊，故能避免相關技術的問題。

於步驟220中，當接收到一特定訊號、並且偵測到該接收資料中存在特定資料尚未被寫入上述之至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件當中被組態成多階細胞記憶區塊(例如第3圖所示實施例中具有192頁Page(0),Page(1),...,Page(191)之該區塊)之一特定區塊內之相同位置達一預定次數PDNT_WR時，該控制器立即將該特定資料寫入上述之至少一非揮發性記憶體元件中之另一區塊，以避免該特定資料之損失，其中該特定訊號指出該控制器之電源係反常、或指出記憶裝置100將關機，而預定次數PDNT_WR大於一，並且該另一區塊係被組態成單階細胞(Single Level Cell,SLC)記憶區塊(例如第2圖所示實施例中具有64頁Page(0),Page(1),...,Page(63)之該區塊)。依據本實施例之不同的變化例，該特定訊號可包含一關機指令與一電源偵測訊號中之至少一者(例如：該關機指令；又例如：該電源偵測訊號；又例如：該關機指令與該電源偵測訊號)，其中該電源偵測訊號係用來指出關於該電源之電源喪失(Power Loss)與電源下降(Power Down)中之任一者之發生。該關機指令的例子可包含(但不限於)來自該主裝置之清除快取指令。

實作上，該特定非揮發性記憶體元件可為第3圖所示實施例中之快閃晶片CHP(n)，而該特定區塊可為區塊{BLK(0),BLK(1),BLK(2),...,BLK(M)}中之一區塊諸如區塊BLK(m)，並且索引m可代表落入區間[0,M]的範圍內之任一整數。尤其是，該另一區塊可為異於該特定區塊之任何區塊，諸如區塊BIK(m’)，而索引m’可代表落入區間[0,M]的範圍內之任一可能的整數。例如：該另一區塊和該特定區塊可位於同一個快閃晶片，其中索引m’ 不等於索引m。又例如：該另一區塊和該特定區塊可位於不同的快閃晶片，其中索引m’可為落入區間[0,M]的範圍內之任一整數。

依據本實施例，在該特定區塊中之一記憶細胞被用來儲存複數個位元的狀況下，該複數個位元需被重複地寫入該記憶細胞達預定次數PDNT_WR以使該記憶細胞於該特定非揮發性記憶體元件當中被正確地程式化(Programmed)，以致該複數個位元中之每一位元均正確地儲存於該記憶細胞以供進一步讀取。實作上，揮發性記憶體120的儲存容量大於或等於預定資料量門檻值PDDA_TH和預定次數PDNT_WR之乘積(PDDA_TH * PDNT_WR)，以容許該接收資料之至少一部分被用於該記憶細胞之重複寫入運作。例如：針對某些類型的多階細胞快閃記憶體而言，該特定區塊可被組態成三階細胞記憶區塊，而預定次數PDNT_WR可等於三，並且預定資料量門檻值PDDA_TH可等於該特定非揮發性記憶體元件當中屬於一個字線(Word-Line)之一組記憶細胞的儲存容量。這只是為了說明的目的而已，並非對本發明之限制。

請注意，於本實施例中，該控制器可多次將該接收資料直接寫入該特定區塊，以確保使用者資料不會有任何錯誤。尤其是，在該控制器之控制下，該接收資料被寫入該特定區塊之次數達到預定次數PDNT_WR以使該特定區塊中屬於一特定字線之一特定組記憶細胞於該特定非揮發性記憶體元件當中被正確地程式化，以致該接收資料中之每一位元均正確地儲存於該特定組記憶細胞以供進一步讀取。

依據本實施例之某些變化例，該控制器自該主裝置分別接收複數組資料{Data(0),Data(1),Data(2)}、{Data(3),Data(4),Data(5)}、{Data(6),Data(7),Data(8)}、...，且將該複數組資料{Data(0),Data(1),Data(2)}、{Data(3),Data(4),Data(5)}、{Data(6),Data(7),Data(8)}、...暫時地儲存於揮發性記憶體120，其中該複數組資料中之每一組資料包含複數頁，且該複數組資料中之每一組資料的資料量等於預定資料量門檻值PDDA_TH。尤其是，該控制器自揮發性記憶體120讀取該複數組資料{Data(0),Data(1),Data(2)}、{Data(3),Data(4),Data(5)}、{Data(6),Data(7),Data(8)}、...中之至少一組資料，以將上述之至少一組資料直接寫入該特定區塊，其中上述之至少一組資料被寫入該特定區塊之次數尚未達到預定次數PDNT_WR，並且步驟220中所述之該特定資料包含上述之至少一組資料。這只是為了說明的目的而已，並非對本發明之限制。依據本發明之某些實施例，該控制器自揮發性記憶體120讀取該複數組資料{Data(0),Data(1),Data(2)}、{Data(3),Data(4),Data(5)}、{Data(6),Data(7),Data(8)}、...，以分別將該複數組資料{Data(0),Data(1),Data(2)}、{Data(3),Data(4),Data(5)}、{Data(6),Data(7),Data(8)}、...直接寫入該特定區塊，並且多次將該複數組資料{Data(0),Data(1),Data(2)}、{Data(3),Data(4),Data(5)}、{Data(6),Data(7),Data(8)}、...中之第一組資料{Data(0),Data(1),Data(2)}直接寫入該特定區塊，其中第一組資料{Data(0),Data(1),Data(2)}被寫入該特定區塊之次數達到預定次數PDNT_WR以使該特定區塊中屬於一特定字線之一特定組記憶細胞於該特定非揮發性記憶體元件當中被正確地程式化，以致第一組資料{Data(0),Data(1),Data(2)}中之每一位元均正確地儲存於該特定組記憶細胞以供進一步讀取。

依據本發明之某些實施例，該控制器可自該主裝置逐頁地接收該複數組資料{Data(0),Data(1),Data(2)}、{Data(3),Data(4),Data(5)}、{Data(6),Data(7),Data(8)}、...中之至少一組資料中之至少一頁(例如：一頁或多頁)，且將該組資料中之上述至少一頁暫時地儲存於揮發性記憶體120，其中該特定資料包含該組資料中之上述至少一頁，以及在該組資料之總接收資料量達到預定資料量門檻值PDDA_TH之前，該組資料並未被寫入該特定區塊。當該特定訊號所代表之危機狀況(例如：該電源係反常；又例如：記憶裝置100將關機)解除時，該控制器可自該另一區塊讀取該組資料中之上述至少一頁，並將讀取自該另一區塊之上述至少一頁暫時地儲存於揮發性記憶體120，以供寫入該特定區塊。如此，該控制器可確保揮發性記憶體120 中之最新儲存資訊等同於上述之危機狀況出現時揮發性記憶體120中之儲存資訊，藉此，該控制器可繼續正常的運作，猶如上述之危機狀況未曾出現。

尤其是，在該組資料尚未被完整地接收的狀況下(例如：該組資料中之上述至少一頁的資料量小於該組資料的資料量)，該控制器可自該主裝置逐頁地接收該組資料中之至少一其它頁(例如：一頁或多頁)，且將該組資料中之上述至少一其它頁暫時地儲存於揮發性記憶體120，直到該組資料之該總接收資料量達到預定資料量門檻值PDDA_TH。當該組資料之該總接收資料量達到預定資料量門檻值PDDA_TH時(亦即，於這些實施例中，該組資料現在已經被完整地接收)，該控制器可自揮發性記憶體120讀取該組資料之至少一部分，以將該組資料直接寫入該特定區塊。

另外，在該組資料已經被完整地接收的狀況下(例如：該組資料中之上述至少一頁的資料量等於該組資料的資料量；又例如：該組資料中之上述至少一頁的資料量小於該組資料的資料量並且該控制器另接收該組資料中之上述至少一其它頁)，該控制器可自該主裝置逐頁地接收該複數組資料{Data(0),Data(1),Data(2)}、{Data(3),Data(4),Data(5)}、{Data(6),Data(7),Data(8)}、...中之另一組資料且將該另一組資料暫時地儲存於揮發性記憶體120，直到該另一組資料的總接收資料量達到預定資料量門檻值PDDA_TH，其中在該另一組資料之該總接收資料量達到預定資料量門檻值PDDA_TH之前，該另一組資料並未被寫入該特定區塊。當該另一組資料之該總接收資料量達到預定資料量門檻值PDDA_TH時，該控制器自揮發性記憶體120讀取該另一組資料之至少一部分，以將該另一組資料直接寫入該特定區塊，並且再一次將該組資料直接寫入該特定區塊。於是，藉由多次將該組資料直接寫入該特定區塊，該組資料中之任一頁資料的每一位元均正確地儲存於該特定區塊以供進一步讀取。

第5圖繪示第4圖所示之方法200於一實施例中所涉及之控制方案，其中第5圖所示之資料Data(0)、Data(1)、Data(2)、Data(3)、Data(4)、 Data(5)、Data(6)、...中之每一者可為一頁資料。例如：一頁資料的大小可為16KB(Kilobyte，即千位元組)。這只是為了說明的目的而已，並非對本發明之限制。該特定資料包含

依據本實施例，該控制器自該主裝置逐頁地接收第一組資料{Data(0),Data(1),Data(2)}且將第一組資料{Data(0),Data(1),Data(2)}暫時地儲存於揮發性記憶體120，其中在第一組資料{Data(0),Data(1),Data(2)}之總接收資料量達到預定資料量門檻值PDDA_TH之前，第一組資料{Data(0),Data(1),Data(2)}並未被寫入該特定區塊。實作上，一組資料(例如：第一組資料{Data(0),Data(1),Data(2)}；又例如：其它組資料{Data(3),Data(4),Data(5)}、{Data(6),Data(7),Data(8)}、...中之任一組資料)之總接收資料量可為這一組資料當中已經暫時地儲存於揮發性記憶體120的資料之資料量。這只是為了說明的目的而已，並非對本發明之限制。如第5圖所示，當第一組資料{Data(0),Data(1),Data(2)}之總接收資料量達到預定資料量門檻值PDDA_TH時，該控制器自揮發性記憶體120讀取第一組資料{Data(0),Data(1),Data(2)}之至少一部分，以將第一組資料{Data(0),Data(1),Data(2)}直接寫入該特定區塊諸如區塊BLK(m)。相仿地，該控制器對第二組資料{Data(3),Data(4),Data(5)}進行了類似的運作。

請注意，本實施例之該特定資料包含第一組資料{Data(0),Data(1),Data(2)}與第二組資料{Data(3),Data(4),Data(5)}。當該特定訊號所代表之危機狀況出現時，由於第一組資料{Data(0),Data(1),Data(2)}與第二組資料{Data(3),Data(4),Data(5)}尚未被寫入該特定區塊達預定次數PDNT_WR，故該控制器立即將第一組資料{Data(0),Data(1),Data(2)}與第二組資料{Data(3),Data(4),Data(5)}寫入該另一區塊諸如區塊BLK(m’)，尤其是分別寫入區塊BLK(m’)中之某些頁Page(0)、Page(1)、Page(2)、Page(3)、Page(4)、與Page(5)。

第6圖繪示第4圖所示之方法200於另一實施例中所涉及之控制方案，其中第6圖所示之資料Data(0)、Data(1)、Data(2)、Data(3)、Data(4)、Data(5)、Data(6)、...中之每一者可為一頁資料。例如：該控制器已進行第5圖所示實施例中之運作。依據本實施例，當該特定訊號所代表之危機狀況解除時，該控制器自該另一區塊讀取第一組資料{Data(0),Data(1),Data(2)}與第二組資料{Data(3),Data(4),Data(5)}，並將讀取自該另一區塊之第一組資料{Data(0),Data(1),Data(2)}與第二組資料{Data(3),Data(4),Data(5)}暫時地儲存於揮發性記憶體120，以供寫入該特定區塊。

第7圖繪示第4圖所示之方法200於另一實施例中所涉及之控制方案。相較於第5圖所示實施例，本實施例之該特定資料包含第一組資料{Data(0),Data(1),Data(2)}、第二組資料{Data(3),Data(4),Data(5)}、與資料Data(3)。另外，資料Data(3)可視為前述該組資料中之上述至少一頁，諸如第三組資料{Data(6),Data(7),Data(8)}中之上述至少一頁。本實施例與前述實施例/變化例相仿之處不再重複贅述。

第8圖繪示第4圖所示之方法200於另一實施例中所涉及之控制方案。相較於第5圖所示實施例，本實施例之該特定資料包含第一組資料{Data(0),Data(1),Data(2)}以及資料Data(3)與Data(4)。另外，資料Data(3)與Data(4)可視為前述該組資料中之上述至少一頁，諸如第二組資料{Data(3),Data(4),Data(5)}中之上述至少一頁。本實施例與前述實施例/變化例相仿之處不再重複贅述。

第9圖繪示第4圖所示之方法200於另一實施例中所涉及之控制方案。相較於第5圖所示實施例，本實施例之該特定資料包含資料Data(0)。另外，資料Data(0)可視為前述該組資料中之上述至少一頁，諸如第一組資料{Data(0),Data(1),Data(2)}中之上述至少一頁。本實施例與前述實施例/變化例相仿之處不再重複贅述。

第10圖繪示第4圖所示之方法200於另一實施例中所涉及之控制方案。相較於第5圖所示實施例，本實施例之該特定資料包含資料Data(0) 與Data(1)。另外，資料Data(0)與Data(1)可視為前述該組資料中之上述至少一頁，諸如第一組資料{Data(0),Data(1),Data(2)}中之上述至少一頁。本實施例與前述實施例/變化例相仿之處不再重複贅述。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

200‧‧‧用來管理一記憶裝置之方法

210,220‧‧‧步驟

Claims

一種用來管理一記憶裝置之方法，該記憶裝置包含至少一非揮發性(Non-volatile,NV)記憶體元件，每一非揮發性記憶體元件包含複數個區塊(Block)，該方法係應用於該記憶裝置中之一控制器，該控制器係用來控制該至少一非揮發性記憶體元件，該方法包含有下列步驟：將接收自一主裝置(Host Device)之資料暫時地儲存於該控制器中之一揮發性記憶體作為接收資料，並動態地監控該接收資料的資料量以決定是否立即將該接收資料寫入該至少一非揮發性記憶體元件，其中接收自該主裝置之至少一寫入指令指出該主裝置要求寫入該資料；以及當接收到一特定訊號、並且偵測到該接收資料中存在特定資料尚未被寫入該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件當中被組態成多階細胞(Multiple Level Cell,MLC)記憶區塊之一特定區塊內之相同位置達一預定次數時，立即將該特定資料寫入該至少一非揮發性記憶體元件中之另一區塊，以避免該特定資料之損失，其中該特定訊號指出該控制器之電源係反常、或指出該記憶裝置將關機，而該預定次數大於一，以及該另一區塊係被組態成單階細胞(Single Level Cell,SLC)記憶區塊。
如申請專利範圍第1項所述之方法，其中在該特定區塊中之一記憶細胞(Memory Cell)被用來儲存複數個位元的狀況下，該複數個位元需被重複地寫入該記憶細胞達該預定次數以使該記憶細胞於該特定非揮發性記憶體元件當中被正確地程式化，以致該複數個位元中之每一位元均正確地儲存於該記憶細胞以供進一步讀取。
如申請專利範圍第2項所述之方法，其另包含有：當該接收資料中之部分資料(Partial Data)的資料量達到一預定資料量門檻值時，立即將該部分資料寫入該至少一非揮發性記憶體元件；其中該揮發性記憶體的儲存容量大於或等於該預定資料量門檻值和該預定次數之乘積，以容許該接收資料之至少一部分被用於該記憶細胞之重複寫入運作。
如申請專利範圍第3項所述之方法，其中該預定資料量門檻值等於該特定非揮發性記憶體元件當中屬於一個字線(Word-Line)之一組記憶細胞的儲存容量。
如申請專利範圍第4項所述之方法，其中該複數個區塊中之任一區塊包含一預定數量之多頁；以及該方法另包含：自該主裝置分別接收複數組資料，且將該複數組資料暫時地儲存於該揮發性記憶體，其中該複數組資料中之每一組資料包含複數頁，且該複數組資料中之每一組資料的資料量等於該預定資料量門檻值；以及自該揮發性記憶體讀取該複數組資料中之至少一組資料，以將該至少一組資料直接寫入該特定區塊，其中該至少一組資料被寫入該特定區塊之次數尚未達到該預定次數；其中該特定資料包含該至少一組資料。
如申請專利範圍第2項所述之方法，其中該複數個區塊中之任一區塊包含一預定數量之多頁；以及該方法另包含：自該主裝置逐頁地接收包含複數頁之一組資料中之至少一頁，且將該組資料中之該至少一頁暫時地儲存於該揮發性記憶體，其中該特定資料包含該組資料中之該至少一頁，以及在該組資料之總接收資料量達到一預定資料量門檻值之前，該組資料並未被寫入該特定區塊；以及自該另一區塊讀取該組資料中之該至少一頁，並將讀取自該另一區塊之該至少一頁暫時地儲存於該揮發性記憶體，以供寫入該特定區塊。
如申請專利範圍第6項所述之方法，其另包含：自該主裝置逐頁地接收該組資料中之至少一其它頁，且將該組資料中之該至少一其它頁暫時地儲存於該揮發性記憶體；以及當該組資料之該總接收資料量達到該預定資料量門檻值時，自該揮發性記憶體讀取該組資料之至少一部分，以將該組資料直接寫入該特定區塊。
如申請專利範圍第6項所述之方法，其另包含：自該主裝置逐頁地接收包含複數頁之另一組資料且將該另一組資料暫時地儲存於該揮發性記憶體，直到該另一組資料的總接收資料量達到該預定資料量門檻值，其中在該另一組資料之該總接收資料量達到該預定資料量門檻值之前，該另一組資料並未被寫入該特定區塊；以及當該另一組資料之該總接收資料量達到該預定資料量門檻值時，自該揮發性記憶體讀取該另一組資料之至少一部分，以將該另一組資料直接寫入該特定區塊，並且再一次將該組資料直接寫入該特定區塊；其中，藉由多次將該組資料直接寫入該特定區塊，該組資料中之任一頁資料的每一位元均正確地儲存於該特定區塊以供進一步讀取。
如申請專利範圍第1項所述之方法，其中該特定訊號包含一關機指令與一電源偵測訊號中之至少一者，其中該電源偵測訊號係用來指出關於該電源之電源喪失(Power Loss)與電源下降(Power Down)中之任一者之發生。
如申請專利範圍第1項所述之方法，其中該至少一非揮發性記憶體元件中之任一區塊中之每一記憶細胞(Memory Cell)的儲存容量大於一個位元。
一種記憶裝置，包含有：至少一非揮發性(Non-volatile,NV)記憶體元件，每一非揮發性記憶體元件包含複數個區塊(Block)；以及一控制器，用來控制該至少一非揮發性記憶體元件，該控制器包含一處理單元，以依據內嵌於該處理單元或接收自該處理單元之外之一程式碼來管理該記憶裝置，其中該控制器將接收自一主裝置(Host Device)之資料暫時地儲存於該控制器中之一揮發性記憶體作為接收資料，並動態地監控該接收資料的資料量以決定是否立即將該接收資料寫入該至少一非揮發性記憶體元件，其中接收自該主裝置之至少一寫入指令指出該主裝置要求寫入該資料；其中當接收到一特定訊號、並且偵測到該接收資料中存在特定資料尚未被寫入該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件當中被組態成多階細胞(Multiple Level Cell,MLC)記憶區塊之一特定區塊內之相同位置達一預定次數時，該控制器立即將該特定資料寫入該至少一非揮發性記憶體元件中之另一區塊，以避免該特定資料之損失，其中該特定訊號指出該控制器之電源係反常、或指出該記憶裝置將關機，而該預定次數大於一，以及該另一區塊係被組態成單階細胞(Single Level Cell,SLC)記憶區塊。
如申請專利範圍第11項所述之記憶裝置，其中在該特定區塊中之一記憶細胞(Memory Cell)被用來儲存複數個位元的狀況下，該複數個位元需被重複地寫入該記憶細胞達該預定次數以使該記憶細胞於該特定非揮發性記憶體元件當中被正確地程式化，以致該複數個位元中之每一位元均正確地儲存於該記憶細胞以供進一步讀取。
如申請專利範圍第12項所述之記憶裝置，其中當該接收資料中之部分資料(Partial Data)的資料量達到一預定資料量門檻值時，該控制器立即將該部分資料寫入該至少一非揮發性記憶體元件；以及該揮發性記憶體的儲存容量大於或等於該預定資料量門檻值和該預定次數之乘積，以容許該接收資料之至少一部分被用於該記憶細胞之重複寫入運作。
如申請專利範圍第13項所述之記憶裝置，其中該預定資料量門檻值等於該特定非揮發性記憶體元件當中屬於一個字線(Word-Line)之一組記憶細胞的儲存容量。
如申請專利範圍第14項所述之記憶裝置，其中該複數個區塊中之任一區塊包含一預定數量之多頁；該控制器自該主裝置分別接收複數組資料，且將該複數組資料暫時地儲存於該揮發性記憶體，其中該複數組資料中之每一組資料包含複數頁，且該複數組資料中之每一組資料的資料量等於該預定資料量門檻值；該控制器自該揮發性記憶體讀取該複數組資料中之至少一組資料，以將該至少一組資料直接寫入該特定區塊，其中該至少一組資料被寫入該特定區塊之次數尚未達到該預定次數；以及該特定資料包含該至少一組資料。
一種記憶裝置之控制器，該記憶裝置包含至少一非揮發性(Non-volatile,NV)記憶體元件，每一非揮發性記憶體元件包含複數個區塊(Block)，該控制器包含有：一處理單元，用來依據內嵌於該處理單元或接收自該處理單元之外之一程式碼來管理該記憶裝置，其中該控制器將接收自一主裝置(Host Device)之資料暫時地儲存於該控制器中之一揮發性記憶體作為接收資料，並動態地監控該接收資料的資料量以決定是否立即將該接收資料寫入該至少一非揮發性記憶體元件，其中接收自該主裝置之至少一寫入指令指出該主裝置要求寫入該資料；其中當接收到一特定訊號、並且偵測到該接收資料中存在特定資料尚未被寫入該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件當中被組態成多階細胞(Multiple Level Cell,MLC)記憶區塊之一特定區塊內之相同位置達一預定次數時，該控制器立即將該特定資料寫入該至少一非揮發性記憶體元件中之另一區塊，以避免該特定資料之損失，其中該特定訊號指出該控制器之電源係反常、或指出該記憶裝置將關機，而該預定次數大於一，以及該另一區塊係被組態成單階細胞(Single Level Cell,SLC)記憶區塊。
如申請專利範圍第16項所述之控制器，其中在該特定區塊中之一記憶細胞(Memory Cell)被用來儲存複數個位元的狀況下，該複數個位元需被重複地寫入該記憶細胞達該預定次數以使該記憶細胞於該特定非揮發性記憶體元件當中被正確地程式化，以致該複數個位元中之每一位元均正確地儲存於該記憶細胞以供進一步讀取。
如申請專利範圍第17項所述之控制器，其中當該接收資料中之部分資料(Partial Data)的資料量達到一預定資料量門檻值時，該控制器立即將該部分資料寫入該至少一非揮發性記憶體元件；以及該揮發性記憶體的儲存容量大於或等於該預定資料量門檻值和該預定次數之乘積，以容許該接收資料之至少一部分被用於該記憶細胞之重複寫入運作。
如申請專利範圍第18項所述之控制器，其中該預定資料量門檻值等於該特定非揮發性記憶體元件當中屬於一個字線(Word-Line)之一組記憶細胞的儲存容量。
如申請專利範圍第19項所述之控制器，其中該複數個區塊中之任一區塊包含一預定數量之多頁；該控制器自該主裝置分別接收複數組資料，且將該複數組資料暫時地儲存於該揮發性記憶體，其中該複數組資料中之每一組資料包含複數頁，且該複數組資料中之每一組資料的資料量等於該預定資料量門檻值；該控制器自該揮發性記憶體讀取該複數組資料中之至少一組資料，以將該至少一組資料直接寫入該特定區塊，其中該至少一組資料被寫入該特定區塊之次數尚未達到該預定次數；以及該特定資料包含該至少一組資料。