TW201440198A - 在晶圓級封裝〈wlp〉中實現的高品質因數電感器 - Google Patents
在晶圓級封裝〈wlp〉中實現的高品質因數電感器 Download PDFInfo
- Publication number
- TW201440198A TW201440198A TW103106793A TW103106793A TW201440198A TW 201440198 A TW201440198 A TW 201440198A TW 103106793 A TW103106793 A TW 103106793A TW 103106793 A TW103106793 A TW 103106793A TW 201440198 A TW201440198 A TW 201440198A
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- die
- semiconductor device
- solder balls
- inductor
- Prior art date
Links
Classifications
-
- H10W20/497—
-
- H10W44/501—
-
- H10W72/072—
-
- H10W90/00—
-
- H10W70/60—
-
- H10W70/654—
-
- H10W70/66—
-
- H10W72/012—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W72/942—
-
- H10W90/722—
-
- H10W90/724—
-
- H10W90/732—
-
- H10W90/734—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
一些新穎特徵涉及提供一種半導體裝置的第一示例,該半導體裝置包括印刷電路板(PCB)、一組焊球以及晶粒。PCB包括第一金屬層。一組焊球耦合到PCB。晶粒經由該組焊球耦合到PCB。晶粒包括第二金屬層和第三金屬層。PCB的第一金屬層、該組焊球、晶粒的第二和第三金屬層被配置成作為半導體裝置中的電感器來工作。在一些實現中,晶粒進一步包括鈍化層。鈍化層位於第二金屬層和第三金屬層之間。在一些實現中,第二金屬層位於鈍化層和該組焊球之間。
Description
本專利申請案主張於2013年3月1日提出申請的題為「High Quality Factor Inductor Implemented in Wafer Level Packaging(WLP)(在晶圓級封裝(WLP)中實現的高品質因數電感器」的美國臨時申請案第61/771,717號的優先權,該臨時申請案經由引用明確合併於此。
各特徵係關於在晶圓級封裝(WLP)中實現的高品質因數電感器。
位於積體電路(IC)封裝中的電感器由於在IC封裝中有限的基板面的原因,其支援高電流的能力受到限制。具體來說,由於這些電感器位於IC封裝的封裝基板中,因此這些電感器的大小受到IC封裝的封裝基板的大小的限制。作為IC封裝的封裝基板的受限空間的結果,這些電感器通常具有高電阻和低品質(Q)因數。圖1概念性地圖示了包括電感器的半導體裝置。具體來說,圖1圖示了晶粒100、封裝基板102
、一組焊球104、印刷電路板(PCB)106、以及電感器108。如圖1所示,晶粒100耦合到封裝基板102。封裝基板102經由一組焊球104耦合到PCB 106。電感器108被界定在並位於晶粒100中。
圖1亦圖示了在電感器108附近的區域中一些焊球被省略/移除。這是因為焊球能夠影響/破壞電感器的效能。更具體地,電感器附近的焊球會破壞電感器的磁通,這導致電感器的低電感和低Q因數,這亦是為什麼在電感器附近的區域中移除了焊球。然而,移除封裝基板和PCB之間的焊球會影響封裝基板和PCB的結構穩定性。因此,當前的IC設計在決定將晶粒與封裝基板耦合到PCB時要使用多少個焊球以及在哪裡放置焊球時,必須衡量移除焊球的益處(例如,得到具有更好電感和Q因數的電感器)和移除焊球的缺點(例如,穩定性較低的封裝基板/PCB結構)。
因此,需要對半導體裝置有改進的電感器設計。理想地,此類電感器將具有更好的電感效能、更低的電阻以及更好的品質因數值,而無需犧牲半導體裝置的結構穩定性。
各特徵涉及在晶圓級封裝(WLP)中實現的高品質因數電感器。
第一示例提供一種半導體裝置,該半導體裝置包括印刷電路板(PCB)、一組焊球以及晶粒。PCB包括第一金屬層。該組焊球耦合到PCB。晶粒經由該組焊球耦合到PCB。晶粒包括第二金屬層和第三金屬層。PCB的第一金屬層、該組焊
球、晶粒的第二和第三金屬層被配置成作為半導體裝置中的電感器來工作。
根據一個態樣,PCB亦包括第四金屬層。在一些實現中,PCB的第一和第四金屬層、該組焊球、晶粒的第二和第三金屬層被配置成作為半導體裝置中的電感器來工作。
根據一個態樣,PCB的第一金屬層、該組焊球、晶粒的第二和第三金屬層被配置成提供半導體裝置的電感器的繞組。繞組具有N匝,N為1或更大。
根據一個態樣,晶粒亦包括鈍化層。鈍化層位於第二金屬層和第三金屬層之間。在一些實現中,第二金屬層位於鈍化層和該組焊球之間。在一些實現中,第二金屬層是後鈍化層。
根據一態樣,PCB的第一金屬層是跡線。
根據一個態樣,半導體裝置被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
第二示例提供一種半導體裝置,該半導體裝置包括:含第一金屬層的印刷電路板(PCB)。半導體裝置包括耦合到PCB的互聯裝置以及經由互聯裝置耦合到PCB的晶粒。晶粒包括第二金屬層和第三金屬層。PCB的第一金屬層、互聯裝置、晶粒的第二和第三金屬層被配置成作為半導體裝置中的電感器來工作。
根據一個態樣,PCB亦包括第四金屬層。在一些實
現中,PCB的第一和第四金屬層、互聯裝置、晶粒的第二和第三金屬層被配置成作為半導體裝置中的電感器來工作。
根據一個態樣,PCB的第一金屬層、互連裝置、晶粒的第二和第三金屬層被配置成提供半導體裝置的電感器的繞組。繞組具有N匝,N為1或更大。
根據一個態樣,晶粒亦包括鈍化層。鈍化層位於第二金屬層和第三金屬層之間。在一些實現中,第二金屬層位於鈍化層和互聯裝置之間。在一些實現中,第二金屬層是後鈍化層。
根據一個態樣,PCB的第一金屬層是跡線。
根據一個態樣,半導體裝置被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
第三示例提供一種半導體裝置,該半導體裝置包括:含第一金屬層的第一晶粒,耦合到該第一晶粒的一組焊球,以及經由該組焊球耦合到第一晶粒的第二晶粒。第二晶粒包括第二金屬層。第一晶粒的第一金屬層、該組焊球、第二晶粒的第二金屬層被配置成作為半導體裝置中的電感器來工作。
根據一個態樣,第一晶粒亦包括第三金屬層並且第二晶粒亦包括第四金屬層。在一些實現中,第一晶粒的第一和第三金屬層、該組焊球、第二晶粒的第二和第四金屬層被配置成作為半導體裝置中的電感器來工作。
根據一個態樣,第一晶粒亦包括第一鈍化層並且第二晶粒亦包括第二鈍化層。在一些實現中,第一金屬層位於第一鈍化層和該組焊球之間。第二金屬層位於第二鈍化層和該組焊球之間。
根據一態樣,半導體裝置被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
第四示例提供一種半導體裝置,該半導體裝置包括:含第一金屬層的第一晶粒,耦合到第一晶粒的互聯裝置,以及經由互聯裝置耦合到第一晶粒的第二晶粒。第二晶粒包括第二金屬層。第一晶粒的第一金屬層、互聯裝置、第二晶粒的第二金屬層被配置成作為半導體裝置中的電感器來工作。
根據一態樣,第一晶粒亦包括第三金屬層並且第二晶粒亦包括第四金屬層。在一些實現中,第一晶粒的第一和第三金屬層、互聯裝置、第二晶粒的第二和第四金屬層被配置成作為半導體裝置中的電感器來工作。
根據一個態樣,第一晶粒亦包括第一鈍化層並且第二晶粒亦包括第二鈍化層。在一些實現中,第一金屬層位於第一鈍化層和互聯裝置之間,並且第二金屬層位於第二鈍化層和該組焊球之間。
根據一個態樣,半導體裝置被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、
行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
第五示例提供一種半導體裝置,該半導體裝置包括:含第一金屬層的第一封裝基板。半導體裝置亦包括耦合到該第一封裝基板的一組焊球,以及經由該組焊球耦合到第一封裝基板的第二封裝基板。第二封裝基板包括第二金屬層。第一封裝基板的第一金屬層、該組焊球、第二封裝基板的第二金屬層被配置成作為半導體裝置中的電感器來工作。
根據一態樣,第一封裝基板亦包括第三金屬層並且第二封裝基板亦包括第四金屬層。在一些實現中,第一封裝基板的第一和第三金屬層、該組焊球、第二封裝基板的第二和第四金屬層被配置成作為半導體裝置中的電感器來工作。
根據一個態樣,半導體裝置被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
第六示例提供一種半導體裝置,該半導體裝置包括:含第一金屬層的第一封裝基板,耦合到第一封裝基板的互聯裝置,以及經由互聯裝置耦合到第一封裝基板的第二封裝基板。第二封裝基板包括第二金屬層。第一封裝基板的第一金屬層、互聯裝置、第二封裝基板的第二金屬層被配置成作為半導體裝置中的電感器來工作。
根據一個態樣,第一封裝基板亦包括第三金屬層並且第二封裝基板亦包括第四金屬層。在一些實現中,第一封
裝基板的第一和第三金屬層、互聯裝置、第二封裝基板的第二和第四金屬層被配置成作為半導體裝置中的電感器來工作。
根據一個態樣,半導體裝置被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
第七示例提供了一種用於提供半導體裝置中的電感器的方法。方法提供包括第一金屬層和第二金屬層的晶粒。方法將一組焊球耦合到晶粒。方法經由該組焊球將晶粒耦合到印刷電路板(PCB)。PCB包括第三金屬層。將晶粒耦合到PCB形成半導體裝置中的電感器。電感器由第一金屬層、第二金屬層、該組焊球、以及第三金屬層來界定。
根據一個態樣,PCB亦包括第四金屬層。在一些實現中,電感器由第一金屬層、第二金屬層、一組焊球、第三金屬層以及第四金屬層來限定。
根據一個態樣,晶粒亦包括鈍化層。鈍化層位於第一金屬層和第二金屬層之間。在一些實現中,第一金屬層位於鈍化層和該組焊球之間。
根據一個態樣,方法亦將半導體裝置納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
第八示例提供了一種用於提供半導體裝置中的電感
器的方法。方法提供包括第一金屬層的第一晶粒。方法將一組焊球耦合到第一晶粒。方法經由該組焊球將第一晶粒耦合到第二晶粒。第二晶粒包括第二金屬層。將第一晶粒耦合到第二晶粒形成半導體裝置中的電感器。電感器由第一金屬層、該組焊球、以及第二金屬層來界定。
根據一態樣,第一晶粒亦包括第三金屬層。在一些實現中,電感器由第一金屬層、第三金屬層、該組焊球、以及第二金屬層來界定。
根據一個態樣,第一晶粒亦包括鈍化層。第一金屬層位於鈍化層和該組焊球之間。
根據一個態樣,方法亦包括將半導體裝置納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
第九示例提供了一種用於提供半導體裝置中的電感器的方法。方法提供包括第一金屬層的第一封裝基板。方法將一組焊球耦合到第一封裝基板。方法經由該組焊球將第一封裝基板耦合到第二封裝基板。第二封裝基板包括第二金屬層。將第一封裝基板耦合到第二封裝基板形成半導體裝置中的電感器。電感器由第一金屬層、該組焊球、以及第二金屬層來限定。
根據一個態樣,第一封裝基板亦包括第三金屬層。在一些實現中,電感器由第一金屬層、第三金屬層、該組焊球、以及第二金屬層來界定。
根據一個態樣,第一封裝基板亦包括鈍化層。第一金屬層位於鈍化層和該組焊球之間。
根據一個態樣,方法將半導體裝置納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
100‧‧‧晶粒
102‧‧‧封裝基板
104‧‧‧一組焊球
106‧‧‧印刷電路板(PCB)
108‧‧‧電感器
200‧‧‧晶粒
202‧‧‧印刷電路板(PCB)
202a‧‧‧第一PCB層
202b‧‧‧第二PCB層
202c‧‧‧第三PCB層
204‧‧‧焊球
206‧‧‧電感器
210‧‧‧第一組金屬層
212‧‧‧通孔
214‧‧‧鈍化層
216‧‧‧第一聚醯亞胺層
218‧‧‧第二金屬層
220‧‧‧第二聚醯亞胺層
222‧‧‧凸點下金屬化(UBM)層
224‧‧‧跡線
300‧‧‧電感器
302‧‧‧第一金屬層
304‧‧‧第二金屬層
306‧‧‧一組通
308‧‧‧一組焊球
310‧‧‧一組跡線
400‧‧‧電感器
402‧‧‧第一金屬層
404‧‧‧第二金屬層
406‧‧‧一組焊球
408‧‧‧一組跡線
500‧‧‧電感器
502‧‧‧第一金屬層
504‧‧‧第二金屬層
505‧‧‧一組通孔
506‧‧‧第三金屬層
508a‧‧‧第一焊
508b‧‧‧第二焊球
508c‧‧‧第三焊球
508d‧‧‧第四焊球
508e‧‧‧第五焊球
510‧‧‧第四金屬層
512‧‧‧通孔
514‧‧‧第五金屬層
905‧‧‧方塊
910‧‧‧方塊
915‧‧‧方塊
1000‧‧‧第一晶粒
1002‧‧‧第二晶粒
1004‧‧‧一組焊球
1006‧‧‧電感器
1010‧‧‧第一組金屬層
1012‧‧‧通孔
1014‧‧‧鈍化層
1016‧‧‧第一聚醯亞胺層
1018‧‧‧第二金屬層
1020‧‧‧第二聚醯亞胺層
1022‧‧‧凸點下金屬化(UBM)層
1030‧‧‧第一組金屬層
1032‧‧‧通孔
1034‧‧‧鈍化層
1036‧‧‧第一聚醯亞胺層
1038‧‧‧第二金屬層
1040‧‧‧第二聚醯亞胺層
1042‧‧‧凸點下金屬化(UBM)層
1100‧‧‧層疊封裝(PoP)結構
1102‧‧‧第一封裝基板
1104‧‧‧第一晶粒
1106‧‧‧第一組焊球
1108‧‧‧第二封裝基板
1110‧‧‧第二晶粒
1112‧‧‧第三晶粒
1114‧‧‧第二組焊球
1114a‧‧‧焊球
1114b‧‧‧焊球
1116‧‧‧電感器
1118‧‧‧金屬層
1120‧‧‧金屬層
1205‧‧‧方塊
1210‧‧‧方塊
1215‧‧‧方塊
1305‧‧‧方塊
1310‧‧‧方塊
1315‧‧‧方塊
1400‧‧‧積體電路(IC)
1402‧‧‧設備
1404‧‧‧設備
1406‧‧‧設備
在結合附圖理解下面闡述的詳細描述時,各種特徵、本質、和優點會變得明顯,在附圖中,相像的元件符號貫穿始終作相應標識。
圖1圖示了已知的整合在晶粒中的電感器。
圖2圖示了界定在晶粒和印刷電路板(PCB)之間的電感器。
圖3圖示了界定在晶粒和印刷電路板(PCB)之間的具有2匝的概念性電感器。
圖4圖示了界定在晶粒和印刷電路板(PCB)之間的具有3匝的概念性電感器。
圖5圖示了界定在晶粒和印刷電路板(PCB)之間的電感器的成角度視圖。
圖6圖示了界定在晶粒和印刷電路板(PCB)之間的電感器的側視圖。
圖7圖示了界定在晶粒和印刷電路板(PCB)之間的電感器的仰視圖。
圖8圖示了界定在晶粒和印刷電路板(PCB)之間的
電感器的俯視圖。
圖9圖示了用於製造/提供電感器的流程圖。
圖10圖示了界定在第一晶粒和第二晶粒之間的電感器。
圖11圖示了層疊封裝結構中的電感器。
圖12圖示了用於製造/提供電感器的流程圖。
圖13圖示了用於製造/提供電感器的流程圖。
圖14圖示了可與任何前述積體電路、晶粒、晶粒封裝及/或基板整合的各種電子設備。
在以下描述中,提供了具體細節以提供對本案的各態樣的透徹理解。但是,熟習此項技術者將理解,沒有這些具體細節亦可實踐這些態樣。例如,電路可能用方塊圖示出以免使這些態樣混淆在不必要的細節中。在其他實例中,公知的電路、結構和技術可能不被詳細示出以免使本案的這些態樣不明朗。
綜覽
一些新穎特徵涉及提供半導體裝置的第一示例,該半導體裝置包括印刷電路板(PCB)、一組焊球以及晶粒。PCB包括第一金屬層。該組焊球耦合到PCB。晶粒經由該組焊球耦合到PCB。晶粒包括第二金屬層和第三金屬層。PCB的第一金屬層、該組焊球、晶粒的第二和第三金屬層被配置成作為半導體裝置中的電感器來工作。在一些實現中,PCB進一步包括第四金屬層。在一些實現中,PCB的第一和第四金屬層、該組
焊球、晶粒的第二和第三金屬層被配置成作為半導體裝置中的電感器來工作。在一些實現中,PCB的第一金屬層、該組焊球、晶粒的第二和第三金屬層被配置成提供半導體裝置的電感器的繞組。繞組具有N匝,N為1或更大。在一些實現中,晶粒進一步包括鈍化層。鈍化層位於第二金屬層和第三金屬層之間。在一些實現中,第二金屬層位於鈍化層和該組焊球之間。在一些實現中,第二金屬層是後鈍化層。
示例晶圓級電感器
圖2概念性地圖示了一種新穎的用於半導體裝置的電感器。具體來說,圖2圖示了經由一組焊球204耦合到印刷電路板(PCB)202的晶粒200。在一些實現中,晶粒200是晶圓級封裝晶粒(例如,使用晶圓級封裝製程製造的)。圖2亦概念性地圖示了由晶粒200上的元件、PCB 202上的元件、以及至少一個焊球204界定的電感器206。在一些實現中,可替代或協同焊球204使用其他材料。例如,在一些實現中,可使用金屬互聯(例如,銅)。如圖2中所示,晶粒200包括第一組金屬層210、通孔212、鈍化層214、第一聚醯亞胺層216、第二金屬層218、第二聚醯亞胺層220、以及凸點下金屬化(UBM)層222。在一些實現中,第一組金屬層210是堆疊式金屬層。在一些實現中,可在第一組金屬層210中的各金屬層之間放置介電層。通孔212將來自第一組金屬層210中的至少一個金屬層耦合到第二金屬層218。在一些實現中,第二金屬層218是後鈍化層。後鈍化層可被稱為鈍化後互聯(PPI)層。在一些實現中,第二金屬層218可以是銅層218。UBM層222耦合到
第二金屬層218(例如,銅層)。UBM層222耦合到焊錫204。在一些實現中,聚醯亞胺層(例如,第一聚醯亞胺層216)可以是絕緣層。
如圖2中進一步所示,PCB 202包括第一PCB層202a(例如,PCB L1)、第二PCB層202b(例如,PCB L2)、以及第三PCB層202c(例如,PCB L3)。PCB層200a-200c中的一或多個PCB層可包括一根或多根跡線。如圖2中所示,第一PCB層202a包括跡線224,跡線224耦合到焊球204。
在一些實現中,電感器206可包括繞組。電感器206的繞組可由來自第一組金屬層210中的至少一個金屬層、通孔212、第二金屬層218、焊錫204以及跡線224來界定。電感器206的繞組可具有數匝(例如,2匝)。在一些實現中,電感器206利用PCB 202中的一根或多根跡線以及焊球204來提供具有更好的電感(L)、更低的電阻以及更好的品質(Q)因數值的電感器。更具體地,由跡線和焊球的高度產生的電感、以及PCB與晶粒200的金屬層(例如,金屬層210、金屬層218)之間的磁通有助於提高電感器206的電感。在一個示例中,在給定面積/空間(例如,晶粒的面積、封裝的面積、PCB的面積)中,整合了焊球作為其一部分的電感器能夠比不包括焊球的電感器有更多匝。有更多匝的電感器比有較少匝的電感器具有更好的電感(L)。因此,包括焊球因而能夠被配置成具有更多匝的電感器與不包括焊球的電感器相比將具有更好的電感(L)。以下將描述包括/整合了焊球的電感器的這一技術優點以及其他技術優點。另外,在一些實現中,焊球204不
僅有助於提高電感器206的電感,焊球204亦有助於提供晶粒200和PCB 202的結構穩定性。
圖3-4圖示了一些實現中由來自晶粒的組件、焊球、以及印刷電路板(PCB)界定的電感器。圖3圖示了包括具有2匝的繞組的電感器300。在一些實現中,電感器300的繞組是由第一金屬層302、第二金屬層304、一組通孔306、一組焊球308、以及一組跡線310界定的。在一些實現中,可替代或協同焊球204使用其他材料。例如,在一些實現中,可使用金屬互聯(例如,銅)及/或互聯的金屬層。第一金屬層302可以是晶粒(例如,晶粒200)的堆疊式金屬層(例如,堆疊式金屬層210)中的金屬層。第二金屬層304可以是晶粒的銅層(例如,金屬層218)。第二金屬層304經由一組通孔306耦合到第一金屬層302。第二金屬層304亦耦合到一組焊球308。在一些實現中,第二金屬層304位於一組焊球308以及晶粒的鈍化層(未圖示)之間。在一些實現中,晶粒是晶圓級封裝晶粒(例如,使用晶圓級封裝製程製造的)。在一些實現中,一組跡線310可以是印刷電路板(PCB)的第一層上的一根或多根跡線。
圖4圖示了包括繞組的另一電感器400。電感器400與圖3的電感器300類似,除了電感器400具有一有3匝的繞組。在一些實現中,電感器400的繞組是由第一金屬層402、第二金屬層404、一組通孔(不可見)、一組焊球406、以及一組跡線408界定的。第一金屬層402可以是來自晶粒(例如,晶粒200)的堆疊式金屬層(例如,堆疊式金屬層210)中的一
金屬層。第二金屬層404可以是晶粒的銅層(例如,金屬層218)。第二金屬層404經由一組通孔(不可見)耦合到第一金屬層402。第二金屬層404亦耦合到一組焊球406。在一些實現中,第二金屬層404位於一組焊球406以及晶粒的鈍化層(未圖示)之間。在一些實現中,晶粒是晶圓級封裝晶粒(例如,使用晶圓級封裝製程製造的)。在一些實現中,一組跡線408可以是印刷電路板(PCB)的第一層上的一根或多根跡線。
以上的包括/整合焊球作為其一部分的示例性電感器提供了相對於已知電感器(例如,不整合焊球的電感器)的數個技術優點。例如,以上的示例性電感器提供比已知電感器更好的效能/屬性。電感器的相關屬性中的一些包括電感器的有效電感、Q因數及/或耦合效力。電感器的效力可由其Q因數來界定。Q因數是定義電感器的效率的品質因數/值。電感器的Q因數可被定義為電感器的電感和電感器的電阻之間的比率(例如,Q=L/R)。Q因數越高,電感器就越逼近理想電感器的行為,理想電感器是無損電感器。因此,一般而言,較高的Q因數比較低的Q因數更為理想。在一些實現中,以上的示例性電感器具有更好的電感(L)(例如,更高的電感)、更好的Q因數(例如,更高的Q因數)以及更好的電阻(R)(例如,更低的電阻)。
在一些實現中,這些更好的屬性可經由使磁通最大化來獲得,其中使磁通量最大化是經由增加電感器在給定面積(例如,晶粒的面積、封裝的面積、PCB的面積)中的匝數/繞組數、並因此增進層間的耦合來實現的。如以上所描述的
,整合焊球作為電感器的一部分允許電感在給定面積/空間(例如,晶粒的面積、封裝的面積、PCB的面積)中有更多匝數。因此,在電感器中整合焊球提高了電感(L),這進而提高了電感器的Q因數。
這些電感器具有更好的屬性(例如,更好的電感)的另一個原因是它們利用了焊球的高度來提高電感。使用整合了焊球的電感器的一個益處是此類電感器能夠支援用於高功率應用的高電流。另外,焊球的(與作為電感器的一部分的晶粒的金屬層相比)相對大的尺寸降低了電感器的電阻,這有效地提高了電感器的Q因數。類似地,PCB上的作為電感器一部分的跡線通常比晶粒中的作為電感器一部分的金屬層大。在一些實現中,PCB的(作為電感器一部分的)這些跡線可以比晶粒上的(作為電感器一部分的)金屬互聯/線寬約2倍。這些較寬的跡線具有比較窄的金屬互聯低的電阻。因此,這些較寬的跡線降低了電感器的總有效電阻。結果,整合了PCB上的跡線作為其一部分的電感器與單純位於晶粒中的電感器相比具有更好的Q因數(因為有更低的電阻)。
此外,使用和保留焊球有助於提供/維持半導體裝置的結構耦合、穩定性、及/或剛性,而與此同時,最小化、避免了由於焊球效應導致的磁通降級。例如,保留焊球有助於減少半導體裝置(例如,封裝)中的機械應力。
圖5-8圖示了在一些實現中的新穎電感器的另一示例。圖5圖示了從成角度視點來看的電感器500。如圖5中所示,電感器500包括第一金屬層502、第二金屬層504、一組通孔
505、第三金屬層506、一組焊球508(例如,第一焊球508a、第二焊球508b、第三焊球508c、第四焊球508d、第五焊球508e)、第四金屬層510、通孔512以及第五金屬層514。
在一些實現中,第一金屬層502、第二金屬層504以及第三金屬層506是晶粒的金屬層。例如,第一、第二以及第三金屬層502-506可以是圖2的晶粒200的這些金屬層之一。具體地,在一些實現中,第一和第二金屬層502-504可對應於圖2的金屬層210,並且第三金屬層506可對應於圖2的金屬層218(例如,鈍化後互聯(PPI)層)。在一些實現中,晶粒是晶圓級封裝晶粒(例如,使用晶圓級封裝製程製造的)。在一些實現中,一組通孔505可以是晶粒中的通孔。例如,來自一組通孔505中的通孔之一可對應於圖2的通孔212。在一些實現中,該組通孔505被放置並配置成降低電感的電阻,由此提高電感器的Q因數。
一組焊球508提供晶粒和印刷電路板(PCB)之間的互聯路徑/互聯裝置。然而,其他材料亦可被用於提供晶粒和PCB之間的互聯路徑/互聯裝置。
在一些實現中,第四金屬層510、通孔512以及第五金屬層514位於印刷電路板(PCB)中。例如,第四金屬層510和第五金屬層514可以是PCB的金屬層。在一個示例中,第四金屬層在一些實現中可以是圖2的PCB 202的金屬層224。
圖6圖示了圖5的電感器500的側視圖。具體地,圖6圖示了由晶粒的金屬層、焊球以及印刷電路板的金屬層界定的電感器的側視圖。如圖6中所示,電感器500包括第一金屬
層502、第二金屬層504、一組通孔505、第三金屬層506、一組焊球508(例如,第一焊球508a、第二焊球508b、第三焊球508c)、第四金屬層510、通孔512以及第五金屬層514。
在一些實現中,第一金屬層502、第二金屬層504以及第三金屬層506是晶粒的金屬層。例如,第一、第二以及第三金屬層502-506可以是圖2的晶粒200的這些金屬層之一。具體地,在一些實現中,第一和第二金屬層502-504可對應於圖2的金屬層210,並且第三金屬層506可對應於圖2的金屬層218(例如,鈍化後互聯(PPI)層)。在一些實現中,晶粒是晶圓級封裝晶粒(例如,使用晶圓級封裝製程製造的)。在一些實現中,一組通孔505可以是晶粒中的通孔。例如,來自一組通孔505中的通孔之一可對應於圖2的通孔212。一組焊球508提供晶粒和印刷電路板(PCB)之間的互聯路徑/互聯裝置。然而,其他材料亦可被用於提供晶粒和PCB之間的互聯路徑/互聯裝置。
在一些實現中,第四金屬層510、通孔512以及第五金屬層514位於印刷電路板(PCB)中。例如,第四金屬層510和第五金屬層514可以是PCB的金屬層。在一個示例中,第四金屬層在一些實現中可以是圖2的PCB 202的金屬層224。
圖7圖示了從晶粒角度看的圖5的電感器500的視圖(例如,仰視圖)。具體地,圖7圖示了由晶粒的金屬層、焊球以及印刷電路板的金屬層界定的電感器的仰視圖。應當注意的是,圖7的視圖可以是俯視圖,這取決於電感器、晶粒、及/或PCB是如何放置的。如圖7中所示,電感器500包括第一
金屬層502、第二金屬層504、一組通孔505、第三金屬層506、一組焊球508(例如,第一焊球508a、第二焊球508b、第三焊球508c)、第四金屬層510、通孔512以及第五金屬層514。
在一些實現中,第一金屬層502、第二金屬層504以及第三金屬層506是晶粒的金屬層。例如,第一、第二以及第三金屬層502-506可以是圖2的晶粒200的該等金屬層之一。具體地,在一些實現中,第一和第二金屬層502-504可對應於圖2的金屬層210,並且第三金屬層506可對應於圖2的金屬層218(例如,鈍化後互聯(PPI)層)。在一些實現中,晶粒是晶圓級封裝晶粒(例如,使用晶圓級封裝製程製造的)。在一些實現中,一組通孔505可以是晶粒中的通孔。例如,一組通孔505中的通孔之一可對應於圖2的通孔212。一組焊球508提供晶粒和印刷電路板(PCB)之間的互聯路徑/互聯裝置。然而,其他材料亦可被用於提供晶粒和PCB之間的互聯路徑/互聯裝置。
在一些實現中,第四金屬層510、通孔512以及第五金屬層514位於印刷電路板(PCB)中。例如,第四金屬層510和第五金屬層514可以是PCB的金屬層。在一個實例中,第四金屬層在一些實現中可以是圖2的PCB 202的金屬層224。
圖8圖示了從印刷電路板(PCB)的角度看的圖5的電感器500的視圖(例如,俯視圖)。具體地,圖8圖示了由晶粒的金屬層、焊球以及印刷電路板的金屬層界定的電感器的俯視圖。應當注意的是,圖8的視圖可以是仰視圖,這取決於電感器、晶粒、及/或PCB是如何放置的。如圖8中所示,電感
器500包括第一金屬層502、第二金屬層504、一組通孔505、第三金屬層506、一組焊球508(例如,第一焊球508a、第二焊球508b、第三焊球508c)、第四金屬層510、通孔512以及第五金屬層514。
在一些實現中,第一金屬層502、第二金屬層504以及第三金屬層506是晶粒的金屬層。例如,第一、第二以及第三金屬層502-506可以是圖2的晶粒200的這些金屬層之一。具體地,在一些實現中,第一和第二金屬層502-504可對應於圖2的金屬層210,並且第三金屬層506可對應於圖2的金屬層218(例如,鈍化後互聯(PPI)層)。在一些實現中,晶粒是晶圓級封裝晶粒(例如,使用晶圓級封裝製程製造的)。在一些實現中,一組通孔505可以是晶粒中的通孔。例如,來自一組通孔505中的通孔之一可對應於圖2的通孔212。一組焊球508提供晶粒和印刷電路板(PCB)之間的互聯路徑/互聯裝置。然而,其他材料亦可被用於提供晶粒和PCB之間的互聯路徑/互聯裝置。
在一些實現中,第四金屬層510、通孔512以及第五金屬層514位於印刷電路板(PCB)中。例如,第四金屬層510和第五金屬層514可以是PCB的金屬層。例如,在一些實現中,第四金屬層可以是圖2的PCB 202的金屬層224。
圖2-8圖示了由晶粒上的組件、印刷電路板(PCB)以及焊球界定的電感器的示例。如圖2-8中所示,這些電感器避開了封裝基板的使用。換言之,這些電感器不含封裝基板。避開封裝基板的使用的優點是更低的成本(因為使用
了更少的材料)以及更小的尺寸。在一些實現中,電感器亦可由第一晶粒上的元件、第二晶粒上的部件、以及焊球來界定。以下將進一步描述這些其他類型的電感器。
已描述了各種新穎電感器(例如,由兩個晶粒界定的電感器、由兩個封裝基板界定的電感器),以下將描述用於製造/提供此類電感器的方法。
用於製造/提供電感器的示例性方法
圖9圖示了用於製造/提供電感器的方法的流程圖。在一些實現中,圖9的方法可被實現為用於製造/提供如圖2-8中所描述的電感器。
如圖9中所示,方法提供(在905)包括第一金屬層和第二金屬層的晶粒。第二金屬層可以是後鈍化層。晶粒可包括鈍化層。鈍化層可以是介電材料,並且可位於晶粒的第一金屬層和第二金屬層(例如,後鈍化層)之間。晶粒亦可包括凸點下金屬化(UBM)層,其耦合到晶粒的第二金屬層。在一些實現中,使用晶圓級封裝來製造晶粒。方法將一組焊球耦合(在910)到晶粒。在一些實現中,將一組焊球耦合到晶粒包括將焊球耦合到晶粒的UBM層。圖2圖示了被耦合到晶粒的UBM層的焊球的示例。具體來說,圖2圖示了被耦合到晶粒200的UBM 222的焊球204。
方法進一步將包括一組焊球的晶粒耦合(在915)到印刷電路板(PCB)。PCB包括第三金屬層。在一些實現中,PCB可包括額外的金屬層(例如,第四金屬層、第五金屬層)。一旦晶粒被耦合到PCB,晶粒的第一和第二金屬層、一組焊
球以及PCB的第三金屬層就被配置成作為電感器工作。在一些實現中,PCB的額外金屬層(例如,第四金屬層、第五金屬層)連同晶粒的第一和第二金屬層、一組焊球以及PCB的第三金屬層一起被配置成作為電感器工作。
本案描述的電感器的另一優點是其不要求特殊的額外製造製程。
示例性電感器
圖2-8圖示了新穎電感器的一些示例。然而,一些實現亦可使用不同的設計和配置。圖10-11圖示了新穎電感器的其他示例。
圖10概念性地圖示了用於積體電路(IC)裝置的新穎電感器。具體來說,圖10圖示了經由一組焊球1004耦合到第二晶粒1002的第一晶粒1000。在一些實現中,第一晶粒及/或第二晶粒是晶圓級封裝晶粒(例如,使用晶圓級封裝製程製造的)。圖10亦概念性地圖示了由第一晶粒1000上的元件、第二晶粒1002上的元件、以及至少一個焊球1004界定的電感器1006。如圖10中所示,第一晶粒1000包括第一組金屬層1010、通孔1012、鈍化層1014、第一聚醯亞胺層1016、第二金屬層1018、第二聚醯亞胺層1020、以及凸點下金屬化(UBM)層1022。在一些實現中,第一組金屬層1010是堆疊式金屬層。在一些實現中,可在第一組金屬層210中的各金屬層之間放置介電層。通孔1012將來自第一組金屬層1010中的至少一個金屬層耦合到第二金屬層1018。在一些實現中,第二金屬層1018是後鈍化層。後鈍化層可被稱為後鈍化互聯(PPI)層。
在一些實現中,第二金屬層1018可以是銅層1018。UBM層1022耦合到第二金屬層1018(例如,銅層)。UBM層1022耦合到焊錫1004。
如圖10中進一步所示,第二晶粒1030包括第一組金屬層1030、通孔1032、鈍化層1034、第一聚醯亞胺層1036、第二金屬層1038、第二聚醯亞胺層1040、以及凸點下金屬化(UBM)層1042。在一些實現中,第一組金屬層1030是堆疊式金屬層。通孔1032將來自第一組金屬層1030中的至少一個金屬層耦合到第二金屬層1038。在一些實現中,第二金屬層1038可以是銅層1038。UBM層1042耦合到第二金屬層1038(例如,銅層)。UBM層1042耦合到焊錫1004。
在一些實現中,電感器1006可包括繞組。電感器1006的繞組可由來自第一組金屬層1010中的至少一個金屬層、通孔1012、第二金屬層1018、焊錫1004、第二金屬層1038、通孔1032、以及來自第一組金屬層1030中的至少一個金屬層限定。電感器1006的繞組可具有數匝(例如,2匝)。
在一些實現中,晶粒可以是在晶粒封裝(其包括封裝基板)中。晶粒封裝可被稱為晶圓級封裝。因此,在一些實現中,電感器可由第一晶粒封裝的元件、第二晶粒封裝的元件、以及一組焊球來界定。
圖11中圖示新穎電感器的另一示例。具體來說,圖11圖示了界定在層疊封裝(PoP)結構中的電感器。如圖11中圖示的,PoP結構1100包括第一封裝基板1102、第一晶粒1104、第一組焊球1106、第二封裝基板1108、第二晶粒1110、第
三晶粒1112、第二組焊球1114。在一些實現中,第一晶粒1104可以是邏輯晶粒。在一些實現中,第二和第三晶粒1110-1112可以是堆疊式記憶體晶粒。
在一些實現中,PoP結構1100的第一封裝可包括第一封裝基板1102、第一晶粒1104以及第一組焊球1106。在一些實現中,第一晶粒1104可以是特殊應用積體電路(ASIC)晶粒。在一些實現中,PoP結構1100的第二封裝可包括第二封裝基板1108、第二晶粒1110、第三晶粒1112、以及第二組焊球1114。
在一些實現中,PoP結構1100中的電感器1116可由第二組焊球1114(例如,焊球1114a、焊球1114b)以及第一和第二封裝基板1102和1108中的至少一個金屬層來界定。具體來說,在一些實現中,第一封裝基板1102的金屬層1118、焊球1114a、焊球1114b、以及第二封裝基板1108的金屬層1120被配置成作為PoP結構1100中的電感器1116來工作。在一些實現中,第一封裝基板1102可包括額外的金屬層。類似地,第二封裝基板1108可包括額外的金屬層。在一些實現中,第一封裝基板1102及/或第二封裝基板1108的一或多個額外的金屬層可以是電感器1116的一部分。亦即,在一些實現中,第一封裝基板1102及/或第二封裝基板1108的一或多個額外的金屬層可以被配置成作為電感器1116來工作。例如,在一些實現中,第一封裝基板1102的第一和第二金屬層、第二封裝基板1108的第二和第三金屬層、以及焊球1114a-b可被配置成作為電感器來工作。在圖11中,焊球1114a-b被整合到電感器1116中。
然而,在一些實現中,可代替或協同焊球來使用其他互聯裝置。
已描述了各種新穎電感器(例如,由兩個晶粒界定的電感器、由兩個封裝基板界定的電感器),以下將描述用於製造/提供此類電感器的方法。
用於製造/提供電感器的示例性方法
圖12圖示了用於製造/提供由兩個晶粒和一組焊球界定的電感器的方法的流程圖。在一些實現中,圖12的方法可被實現為用於製造/提供如圖10中所描述的電感器。
如圖12中所示,方法提供(在1205)包括第一金屬層的第一晶粒。在一些實現中,使用晶圓級封裝來製造第一晶粒。在一些實現中,第一晶粒可包括額外的金屬層(例如,第三金屬層)。此外,在一些實現中,第一晶粒的金屬層之一(例如,第一金屬層)可以是後鈍化層。第一晶粒可包括鈍化層。鈍化層可以是介電材料,並且可位於第一晶粒的第一金屬層和另一金屬層之間。第一晶粒亦可包括凸點下金屬化(UBM)層,其耦合到晶粒的第一金屬層。方法將一組焊球耦合(在1210)到第一晶粒。在一些實現中,將一組焊球耦合到第一晶粒包括將焊球耦合到第一晶粒的UBM層。圖10圖示了被耦合到晶粒的UBM層的焊球的示例。具體來說,圖10圖示了被耦合到晶粒1000的UBM 1022的焊球1004。
方法進一步將包括一組焊球的第一晶粒耦合(在1215)到第二晶粒。在一些實現中,使用晶圓級封裝來製造第二晶粒。第二晶粒包括第二金屬層。在一些實現中,第二
晶粒可包括額外的金屬層(例如,第四金屬層、第五金屬層)。一旦第一晶粒被耦合到第二晶粒,第一晶粒的第一金屬層、一組焊球以及第二晶粒的第二金屬層被配置成作為電感器來工作。在一些實現中,第二晶粒的額外金屬層(例如,第四金屬層、第五金屬層)連同第一晶粒的第一和第三金屬層、一組焊球以及第二晶粒的第二金屬層一起被配置成作為電感器工作。
圖13圖示了用於製造/提供由兩個封裝基板和一組焊球界定的電感器的方法的流程圖。在一些實現中,圖13的方法可被實現為用於製造/提供如圖11中所描述的電感器。
如圖13中所示,方法提供(在1305)包括第一金屬層的第一封裝基板。在一些實現中,第一封裝基板可包括額外的金屬層(例如,第三金屬層)。在一些實現中封裝基板可包括一或多個晶粒。方法將一組焊球耦合(在1310)到第一封裝基板。
方法進一步將包括一組焊球的第一封裝基板耦合(在1315)到第二封裝基板。第二封裝基板包括第二金屬層。在一些實現中,第二封裝基板可包括額外的金屬層(例如,第四金屬層、第五金屬層)。在一些實現中,第二封裝基板亦可包括一或多個晶粒。一旦第一封裝基板被耦合到第二封裝基板,第一封裝基板的第一金屬層、一組焊球以及第二封裝基板的第二金屬層被配置成作為電感器來工作。在一些實現中,第二封裝基板的額外金屬層(例如,第四金屬層、第五金屬層)連同第一封裝基板的第一和第三金屬層、一組焊球
以及第二封裝基板的第二金屬層一起可被配置成作為電感器工作。
示例性電子設備
圖14圖示了可與任何前述積體電路、晶粒或封裝整合的各種電子設備。例如,行動電話1402、膝上型電腦1404以及固定位置終端1406可包括如本文述及之積體電路(IC)1400。IC 1400可以是例如本文述及之任何積體電路、晶粒或封裝。圖14中圖示的設備1402、1404、1406僅是示例性的。其他電子設備亦可以IC 1400為特徵,包括但不限於行動設備、掌上型個人通訊系統(PCS)單元、可攜式資料單元(諸如個人數位助理)、啟用GPS的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單位(諸如儀錶讀取裝備)、通訊設備、智慧型電話、平板電腦、或者儲存或檢索資料或電腦指令的任何其他設備,或者其任何組合。
在圖2、3、4、5、6、7、8、9、10、11、12、13及/或14中圖示的一或多個元件,步驟,特徵及/或功能可被重新安排及/或組合成單個的元件,步驟,特徵或功能,或可實施在若干元件,步驟或功能中。亦可添加額外的元件、組件、步驟、及/或功能而不會脫離本發明。
附圖中圖示的元件、步驟、特徵、及/或功能之中的一或多個可以被重新安排及/或組合成單個元件、步驟、特徵、或功能,或可以實施在若干元件、步驟或功能中。亦可添加額外的元件、組件、步驟、及/或功能而不會脫離本文中所
揭示的新穎特徵。附圖中所圖示的裝置、設備及/或元件可以被配置成執行在這些附圖中所描述的一或多個方法、特徵、或步驟中。本文中描述的新穎演算法亦可以高效地實現在軟體中及/或嵌入在硬體中。
措辭「示例性」在本文中用於表示「用作示例、實例或圖示」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣,術語「態樣」不要求本案的所有態樣皆包括所討論的特徵、優點或操作模式。術語「耦合」在本文中被用於指兩個物件之間的直接或間接耦合。例如,若物件A實體地接觸物件B,且物件B接觸物件C,則物件A和C可仍被認為是彼此耦合的一一即便它們並非彼此直接實體接觸。術語「晶粒封裝」被用於指已經被包封或封裝或打包的積體電路晶圓。
亦應注意,這些實施例可能是作為被圖示為流程圖、流程圖、結構圖、或方塊圖的程序來描述的。儘管流程圖可能會把諸操作描述為順序程序,但是這些操作中有許多能夠並行或併發地執行。另外,這些操作的次序可以被重新安排。程序在其操作完成時終止。程序可對應於方法、函數、規程、子常式、副程式等。當程序對應於函數時,它的終止對應於函數返回調用方函數或主函數。
熟習此項技術者將可進一步領會,結合本文中揭示的實施例描述的各種說明性邏輯區塊、模組、電路、和演算法步驟可被實現為電子硬體、電腦軟體、或兩者的組合。為清楚地圖示硬體與軟體的這一可互換性,各種說明性元件、
方塊、模組、電路、和步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬體還是軟體取決於具體應用和施加於整體系統的設計約束。
本文中所描述的本發明的各種特徵可實現於不同系
統中而不脫離本發明。應注意,本案的以上各態樣僅是示例,且不應被解釋成限定本發明。對本案的各態樣的描述旨在是解說說明性的,而非限定所附請求項的範疇。由此,本發明的教導可以現成地應用於其他類型的裝置,並且許多替換、修改、和變形對於熟習此項技術者將是顯而易見的。
200‧‧‧晶粒
202‧‧‧印刷電路板(PCB)
202a‧‧‧第一PCB層
202b‧‧‧第二PCB層
202c‧‧‧第三PCB層
204‧‧‧焊球
206‧‧‧電感器
210‧‧‧第一組金屬層
212‧‧‧通孔
214‧‧‧鈍化層
216‧‧‧第一聚醯亞胺層
218‧‧‧第二金屬層
220‧‧‧第二聚醯亞胺層
222‧‧‧凸點下金屬化(UBM)層
224‧‧‧跡線
Claims (54)
- 一種半導體裝置,包括:包括一第一金屬層的一印刷電路板(PCB);耦合到該PCB的一組焊球;及經由該組焊球耦合到該PCB的一晶粒,該晶粒包括一第二金屬層和一第三金屬層,其中該PCB的該第一金屬層、該組焊球、該晶粒的該第二和该第三金屬層被配置成作為該半導體裝置中的一電感器來工作。
- 如請求項1述及之半導體裝置,其中該PCB亦包括一第四金屬層。
- 如請求項2述及之半導體裝置,其中該PCB的该第一和该第四金屬層、該組焊球、該晶粒的该第二和该第三金屬層被配置成作為該半導體裝置中的该電感器來工作。
- 如請求項1述及之半導體裝置,其中該PCB的该第一金屬層、該組焊球、該晶粒的该第二和该第三金屬層被配置成提供該半導體裝置中的该電感器的一繞組,該繞組具有N匝,其中N為1或更大。
- 如請求項1述及之半導體裝置,其中該晶粒亦包括一鈍化層,該鈍化層位於該第二金屬層和該第三金屬層之間。
- 如請求項5述及之半導體裝置,其中該第二金屬層位於該鈍化層和該組焊球之間。
- 如請求項5述及之半導體裝置,其中該第二金屬層是一後鈍化層。
- 如請求項1述及之半導體裝置,其中該PCB的该第一金屬層是一跡線。
- 如請求項1述及之半導體裝置,其中該半導體裝置被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
- 一種半導體裝置,包括:含一第一金屬層的一印刷電路板(PCB);耦合到該PCB的一互聯裝置;及經由互聯裝置耦合到該PCB的一晶粒,該晶粒包括一第二金屬層和一第三金屬層,其中該PCB的该第一金屬層、該互聯裝置、該晶粒的该第二和该第三金屬層被配置成作為該半導體裝置中的一電感器來工作。
- 如請求項10述及之半導體裝置,其中該PCB亦包括一第四金屬層。
- 如請求項11述及之半導體裝置,其中該PCB的该第一和该第四金屬層、該互聯裝置、該晶粒的该第二和该第三金屬層被配置成作為該半導體裝置中的该電感器來工作。
- 如請求項10述及之半導體裝置,其中該PCB的该第一金屬層、該互聯裝置、該晶粒中的该第二和该第三金屬層被配置成提供該半導體裝置中的该電感器的一繞組,該繞組具有N匝,其中N為1或更大。
- 如請求項10述及之半導體裝置,其中該晶粒亦包括一鈍化層,該鈍化層位於該第二金屬層和該第三金屬層之間。
- 如請求項14述及之半導體裝置,其中該第二金屬層位於該鈍化層和該互聯裝置之間。
- 如請求項14述及之半導體裝置,其中該第二金屬層是一後鈍化層。
- 如請求項10述及之半導體裝置,其中該PCB的该第一金屬層是一跡線。
- 如請求項10述及之半導體裝置,其中該半導體裝置被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
- 一種半導體裝置,包括:含一第一金屬層的一第一晶粒;耦合到該第一晶粒的一組焊球;及經由該組焊球耦合到該第一晶粒的一第二晶粒,該第二晶粒包括一第二金屬層,其中該第一晶粒的该第一金屬層、該組焊球、該第二晶粒的该第二金屬層被配置成作為該半導體裝置中的一電感器來工作。
- 如請求項19述及之半導體裝置,其中該第一晶粒亦包括一第三金屬層並且該第二晶粒亦包括一第四金屬層。
- 如請求項20述及之半導體裝置,其中該第一晶粒的该第一和该第三金屬層、該組焊球、該第二晶粒的该第二和该第四金屬層被配置成作為該半導體裝置中的该電感器來工作。
- 如請求項19述及之半導體裝置,其中該第一晶粒亦包括 一第一鈍化層並且該第二晶粒亦包括一第二鈍化層。
- 如請求項22述及之半導體裝置,其中該第一金屬層位於該第一鈍化層和該組焊球之間,並且該第二金屬層位於該第二鈍化層和該組焊球之間。
- 如請求項19述及之半導體裝置,其中該半導體裝置被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
- 一種半導體裝置,包括:含一第一金屬層的一第一晶粒;耦合到該第一晶粒的一互聯裝置;及經由該互聯裝置耦合到該第一晶粒的一第二晶粒,該第二晶粒包括一第二金屬層,其中該第一晶粒的该第一金屬層、該互聯裝置、該第二晶粒的该第二金屬層被配置成作為該半導體裝置中的一電感器來工作。
- 如請求項25述及之半導體裝置,其中該第一晶粒亦包括一第三金屬層並且該第二晶粒亦包括一第四金屬層。
- 如請求項26述及之半導體裝置,其中該第一晶粒的该第一和该第三金屬層、該互聯裝置、該第二晶粒的该第二和该第四金屬層被配置成作為該半導體裝置中的该電感器來工作。
- 如請求項25述及之半導體裝置,其中該第一晶粒亦包括一第一鈍化層並且該第二晶粒亦包括一第二鈍化層。
- 如請求項28述及之半導體裝置,其中該第一金屬層位於該第一鈍化層和該互聯裝置之間,並且該第二金屬層位於該第二鈍化層和該組焊球之間。
- 如請求項25述及之半導體裝置,其中該半導體裝置被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
- 一種半導體裝置,包括:含一第一金屬層的一第一封裝基板;耦合到該第一封裝基板的一組焊球;及經由該組焊球耦合到該第一封裝基板的一第二封裝基板,該第二封裝基板包括一第二金屬層,其中該第一封裝基板的该第一金屬層、該組焊球、該第 二封裝基板的该第二金屬層被配置成作為該半導體裝置中的一電感器來工作。
- 如請求項31述及之半導體裝置,其中該第一封裝基板亦包括一第三金屬層並且該第二封裝基板亦包括一第四金屬層。
- 如請求項32述及之半導體裝置,其中該第一封裝基板的该第一和该第三金屬層、該組焊球、該第二封裝基板的该第二和该第四金屬層被配置成作為該半導體裝置中的该電感器來工作。
- 如請求項31述及之半導體裝置,其中該半導體裝置被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
- 一種半導體裝置,包括:含一第一金屬層的一第一封裝基板;耦合到該第一封裝基板的一互聯裝置;及經由該互聯裝置耦合到該第一封裝基板的一第二封裝基板,該第二封裝基板包括一第二金屬層,其中該第一封裝基板的该第一金屬層、該互聯裝置、該 第二封裝基板的该第二金屬層被配置成作為該半導體裝置中的一電感器來工作。
- 如請求項31述及之半導體裝置,其中該第一封裝基板亦包括一第三金屬層並且該第二封裝基板亦包括一第四金屬層。
- 如請求項32述及之半導體裝置,其中該第一封裝基板的该第一和该第三金屬層、該互聯裝置、該第二封裝基板的该第二和该第四金屬層被配置成作為該半導體裝置中的该電感器來工作。
- 如請求項31述及之半導體裝置,其中該半導體裝置被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
- 一種用於提供一半導體裝置中的一電感器的方法,包括以下步驟:提供包括一第一金屬層和一第二金屬層的一晶粒;將一組焊球耦合到該晶粒;及經由該組焊球將該晶粒耦合到一印刷電路板(PCB),該PCB包括一第三金屬層,其中將該晶粒耦合到該PCB形成該半 導體裝置中的該電感器,該電感器由該第一金屬層、該第二金屬層、該組焊球、以及該第三金屬層來界定。
- 如請求項35述及之方法,其中該PCB亦包括一第四金屬層。
- 如請求項36述及之方法,其中該電感器由該第一金屬層、該第二金屬層、該組焊球、該第三金屬層以及該第四金屬層來界定。
- 如請求項35述及之方法,其中該晶粒亦包括一鈍化層,該鈍化層位於該第一金屬層和該第二金屬層之間。
- 如請求項38述及之方法,其中該第一金屬層位於該鈍化層和該組焊球之間。
- 如請求項35述及之方法,亦包括將該半導體裝置納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
- 一種用於提供一半導體裝置中的一電感器的方法,包括以下步驟: 提供包括一第一金屬層的一第一晶粒;將一組焊球耦合到該第一晶粒;及經由該組焊球將該第一晶粒耦合到一第二晶粒,該第二晶粒包括一第二金屬層,其中將該第一晶粒耦合到該第二晶粒形成該半導體裝置中的該電感器,該電感器由該第一金屬層、該組焊球、以及該第二金屬層來界定。
- 如請求項41述及之方法,其中該第一晶粒亦包括一第三金屬層。
- 如請求項42述及之方法,其中該電感器由該第一金屬層、該第三金屬層、該組焊球、以及該第二金屬層來界定。
- 如請求項41述及之方法,其中該第一晶粒亦包括一鈍化層,該第一金屬層位於該鈍化層和該組焊球之間。
- 如請求項41述及之方法,亦包括將該半導體裝置納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
- 一種用於提供一半導體裝置中的一電感器的方法,包括以下步驟: 提供包括一第一金屬層的一第一封裝基板;將一組焊球耦合到該第一封裝基板;及經由該組焊球將該第一封裝基板耦合到一第二封裝基板,該第二封裝基板包括一第二金屬層,其中將該第一封裝基板耦合到該第二封裝基板形成該半導體裝置中的該電感器,該電感器由該第一金屬層、該組焊球、以及該第二金屬層來界定。
- 如請求項46述及之方法,其中該第一封裝基板亦包括一第三金屬層。
- 如請求項47述及之方法,其中該電感器由該第一金屬層、該第三金屬層、該組焊球、以及該第二金屬層來界定。
- 如請求項46述及之方法,其中該第一封裝基板亦包括一鈍化層,該第一金屬層位於該鈍化層和該組焊球之間。
- 如請求項46述及之方法,亦包括將該半導體裝置納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361771717P | 2013-03-01 | 2013-03-01 | |
| US13/787,219 US9035421B2 (en) | 2013-03-01 | 2013-03-06 | High quality factor inductor implemented in wafer level packaging (WLP) |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201440198A true TW201440198A (zh) | 2014-10-16 |
| TWI585938B TWI585938B (zh) | 2017-06-01 |
Family
ID=51420574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103106793A TWI585938B (zh) | 2013-03-01 | 2014-02-27 | 在晶圓級封裝〈wlp〉中實現的高品質因數電感器 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US9035421B2 (zh) |
| EP (1) | EP2962329B1 (zh) |
| JP (1) | JP2016510172A (zh) |
| KR (1) | KR101780047B1 (zh) |
| CN (1) | CN105009282A (zh) |
| AR (1) | AR095457A1 (zh) |
| BR (1) | BR112015020828B1 (zh) |
| ES (1) | ES2864881T3 (zh) |
| TW (1) | TWI585938B (zh) |
| WO (1) | WO2014133883A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9373583B2 (en) | 2013-03-01 | 2016-06-21 | Qualcomm Incorporated | High quality factor filter implemented in wafer level packaging (WLP) integrated device |
| US9576900B2 (en) | 2015-02-11 | 2017-02-21 | Endura Technologies LLC | Switched power stage with integrated passive components |
| US10304623B2 (en) * | 2016-01-20 | 2019-05-28 | Qualcomm Incorporated | Integrated device package comprising a tunable inductor |
| US10879341B2 (en) | 2016-01-20 | 2020-12-29 | Qualcomm Incorporated | Integrated device package comprising a real time tunable inductor implemented in a package substrate |
| DE102016105096B4 (de) | 2016-03-18 | 2021-05-27 | Infineon Technologies Ag | Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente |
| JP6589788B2 (ja) * | 2016-09-21 | 2019-10-16 | 株式会社デンソー | 電子制御装置 |
| US10903811B2 (en) * | 2017-08-18 | 2021-01-26 | Avx Corporation | Coaxial RF filter with discoidal capacitor |
| US11404364B2 (en) * | 2018-08-22 | 2022-08-02 | Intel Corporation | Multi-layer embedded magnetic inductor coil |
| US11367557B2 (en) | 2019-12-16 | 2022-06-21 | International Business Machines Corporation | Semiconductor chip having one or more on-chip metal winding and enclosed by top and bottom chip-external ferromagnetic cores |
| KR102872021B1 (ko) * | 2020-06-10 | 2025-10-16 | 삼성전자주식회사 | 인덕터 구조체를 갖는 반도체 패키지 |
| US12356552B2 (en) * | 2021-06-25 | 2025-07-08 | Intel Corporation | Capacitor formed with coupled dies |
| US20250022858A1 (en) * | 2023-07-14 | 2025-01-16 | Qualcomm Incorporated | Device comprising stacked through encapsulation via interconnects |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3063422B2 (ja) | 1992-10-05 | 2000-07-12 | 富士電機株式会社 | 磁気誘導素子用コイル |
| US6159817A (en) | 1998-05-07 | 2000-12-12 | Electro-Films Incorporated | Multi-tap thin film inductor |
| JP2005528819A (ja) * | 2002-02-22 | 2005-09-22 | アリゾナ ボード オブ リージェンツ | 無線およびワイヤレスのアプリケーションのためのオンチップ変圧器を使ったフィルタの集積化 |
| JP5346578B2 (ja) | 2005-03-31 | 2013-11-20 | スタッツ・チップパック・リミテッド | 半導体アセンブリおよびその作製方法 |
| US7786836B2 (en) * | 2005-07-19 | 2010-08-31 | Lctank Llc | Fabrication of inductors in transformer based tank circuitry |
| US7994608B2 (en) * | 2005-08-24 | 2011-08-09 | Infineon Technologies Ag | Magnetically alignable integrated circuit device |
| TWI264021B (en) | 2005-10-20 | 2006-10-11 | Via Tech Inc | Embedded inductor and the application thereof |
| US7924131B2 (en) * | 2006-05-19 | 2011-04-12 | Freescale Semiconductor, Inc. | Electrical component having an inductor and a method of formation |
| US8717137B2 (en) * | 2006-05-31 | 2014-05-06 | Broadcom Corporation | On-chip inductor using redistribution layer and dual-layer passivation |
| US7355264B2 (en) * | 2006-09-13 | 2008-04-08 | Sychip Inc. | Integrated passive devices with high Q inductors |
| US8124490B2 (en) | 2006-12-21 | 2012-02-28 | Stats Chippac, Ltd. | Semiconductor device and method of forming passive devices |
| US7786837B2 (en) | 2007-06-12 | 2010-08-31 | Alpha And Omega Semiconductor Incorporated | Semiconductor power device having a stacked discrete inductor structure |
| US8212155B1 (en) | 2007-06-26 | 2012-07-03 | Wright Peter V | Integrated passive device |
| WO2009113373A1 (ja) * | 2008-03-13 | 2009-09-17 | 日本電気株式会社 | 半導体装置 |
| US9123663B2 (en) * | 2008-06-10 | 2015-09-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming shielding layer grounded through metal pillars formed in peripheral region of the semiconductor |
| US8237269B2 (en) * | 2008-08-01 | 2012-08-07 | Qualcomm Incorporated | High Q transformer disposed at least partly in a non-semiconductor substrate |
| US7858441B2 (en) * | 2008-12-08 | 2010-12-28 | Stats Chippac, Ltd. | Semiconductor package with semiconductor core structure and method of forming same |
| US8319325B2 (en) | 2009-06-12 | 2012-11-27 | Qualcomm Incorporated | Intra-die routing using back side redistribution layer and associated method |
| US7994888B2 (en) | 2009-12-21 | 2011-08-09 | Volterra Semiconductor Corporation | Multi-turn inductors |
| US8451581B2 (en) | 2010-01-14 | 2013-05-28 | Qualcomm Incorporated | Passive coupler between package substrate and system board |
| US8183130B2 (en) | 2010-06-15 | 2012-05-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming shielding layer around back surface and sides of semiconductor wafer containing IPD structure |
| US9048112B2 (en) | 2010-06-29 | 2015-06-02 | Qualcomm Incorporated | Integrated voltage regulator with embedded passive device(s) for a stacked IC |
| JP5827476B2 (ja) | 2011-03-08 | 2015-12-02 | 株式会社東芝 | 半導体モジュール及びその製造方法 |
| US8823133B2 (en) * | 2011-03-29 | 2014-09-02 | Xilinx, Inc. | Interposer having an inductor |
| US8558344B2 (en) | 2011-09-06 | 2013-10-15 | Analog Devices, Inc. | Small size and fully integrated power converter with magnetics on chip |
-
2013
- 2013-03-06 US US13/787,219 patent/US9035421B2/en active Active
-
2014
- 2014-02-21 WO PCT/US2014/017580 patent/WO2014133883A1/en not_active Ceased
- 2014-02-21 KR KR1020157026656A patent/KR101780047B1/ko active Active
- 2014-02-21 CN CN201480011292.7A patent/CN105009282A/zh active Pending
- 2014-02-21 ES ES14709823T patent/ES2864881T3/es active Active
- 2014-02-21 JP JP2015560224A patent/JP2016510172A/ja active Pending
- 2014-02-21 EP EP14709823.0A patent/EP2962329B1/en active Active
- 2014-02-21 BR BR112015020828-2A patent/BR112015020828B1/pt active IP Right Grant
- 2014-02-27 TW TW103106793A patent/TWI585938B/zh active
- 2014-02-27 AR ARP140100641A patent/AR095457A1/es not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014133883A1 (en) | 2014-09-04 |
| US9035421B2 (en) | 2015-05-19 |
| CN105009282A (zh) | 2015-10-28 |
| KR101780047B1 (ko) | 2017-09-19 |
| BR112015020828A2 (pt) | 2017-07-18 |
| KR20150121200A (ko) | 2015-10-28 |
| EP2962329A1 (en) | 2016-01-06 |
| US20140246753A1 (en) | 2014-09-04 |
| EP2962329B1 (en) | 2021-03-31 |
| ES2864881T3 (es) | 2021-10-14 |
| JP2016510172A (ja) | 2016-04-04 |
| TWI585938B (zh) | 2017-06-01 |
| BR112015020828B1 (pt) | 2022-02-08 |
| AR095457A1 (es) | 2015-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI585938B (zh) | 在晶圓級封裝〈wlp〉中實現的高品質因數電感器 | |
| KR102052294B1 (ko) | 수동 부품용 중첩체 기판을 구비한 다이 패키지 | |
| US9153560B2 (en) | Package on package (PoP) integrated device comprising a redistribution layer | |
| US9263186B2 (en) | DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor | |
| US20140225248A1 (en) | Power distribution and thermal solution for direct stacked integrated circuits | |
| TWI600037B (zh) | 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法 | |
| US9601472B2 (en) | Package on package (POP) device comprising solder connections between integrated circuit device packages | |
| US9247647B1 (en) | High quality factor inductor and high quality factor filter in package substrate or printed circuit board (PCB) | |
| US20160322300A1 (en) | Integrated device package comprising an electromagnetic (em) passive device in an encapsulation layer, and an em shield | |
| US20140225706A1 (en) | In substrate coupled inductor structure | |
| US9355898B2 (en) | Package on package (PoP) integrated device comprising a plurality of solder resist layers | |
| CN106663671B (zh) | 在晶片级封装(wlp)集成器件中实现的高品质因数滤波器 | |
| US9373583B2 (en) | High quality factor filter implemented in wafer level packaging (WLP) integrated device | |
| EP4690257A1 (en) | Integrated device comprising a pair of inductors with low or no mutual inductance | |
| US9324779B2 (en) | Toroid inductor in an integrated device | |
| TW202303873A (zh) | 具有包括帶側壁耦合的嵌入式電容器的基板的封裝 | |
| WO2024205858A1 (en) | Integrated device comprising stacked inductors with low or no mutual inductance | |
| US12402332B2 (en) | Integrated passive devices | |
| JP2025509903A (ja) | 磁気材料を含む集積デバイス及び集積受動デバイス |