TW201445650A - 半導體器件及其製作方法 - Google Patents
半導體器件及其製作方法 Download PDFInfo
- Publication number
- TW201445650A TW201445650A TW102120204A TW102120204A TW201445650A TW 201445650 A TW201445650 A TW 201445650A TW 102120204 A TW102120204 A TW 102120204A TW 102120204 A TW102120204 A TW 102120204A TW 201445650 A TW201445650 A TW 201445650A
- Authority
- TW
- Taiwan
- Prior art keywords
- glass substrate
- semiconductor device
- interposers
- top surface
- electrical connection
- Prior art date
Links
Classifications
-
- H10W74/014—
-
- H10W72/072—
-
- H10W74/117—
-
- H10W90/724—
Landscapes
- Dicing (AREA)
- Packaging Frangible Articles (AREA)
Abstract
本發明涉及一種半導體器件,其包括一個中介板、一個晶片及一個保護體。所述中介板具有一個形成有導電線路的玻璃基底。所述玻璃基底具有第一頂面、第一底面及連接所述第一頂面及第一底面的第一環形側面。所述晶片構裝於所述中介板的頂面,且與所述玻璃基底的導電線路電性相連。所述保護體覆蓋所述晶片、從所述晶片露出的第一頂面及所述第一環形側面,並露出所述第一底面。所述保護體具有相對的第二頂面及第二底面,所述第二底面較第二頂面靠近所述第一底面,且所述第二底面與所述第一底面共面。本發明還涉及一種上述半導體器件的製作方法。
Description
本發明涉及半導體器件及其製作方法。
目前,具有晶片及中介板(interposer)的半導體器件的製作方法為:先將晶片構裝於中介板(interposer)的頂面上,而後在該中介板頂面側設置一個封裝膠體,該封裝膠體僅覆蓋該晶片及從該晶片露出的頂面,露出該中介板的底面及連接頂面及底面的側面。然而,上述方法所獲得半導體器件的中介板易在制程運輸過程中因外力碰撞而造成結構損傷。另外,上述方法所獲得的半導體器件的封裝膠體與中介板之間的交界面(interface)僅僅為中介板的部分頂面,且晶片工作過程中容易產生熱量,從而使得封裝膠體與中介板之間因為熱量而產生的熱剪應力(thermal shear stress)較大,降低了半導體器件的可靠性。
有鑒於此,有必要提供一種可解決上述問題的半導體器件及其製作方法,以提高半導體器件的可靠性。
一種半導體器件的製作方法,包括步驟:提供一個承載體,所述承載體具有一個承載面;提供多個中介板,所述多個中介板中的每個中介板均具有一個形成有導電線路的玻璃基底,所述玻璃基底具有第一頂面、與所述第一頂面相對的第一底面及連接所述第一頂面及第一底面的第一環形側面,並將多個中介板間隔地設置於所述承載面上,使得每個中介板的玻璃基底的第一底面均較相應的第一頂面靠近所述承載面;提供多個晶片,並將所述多個晶片中的每個晶片均構裝於一個所述中介板上;在所述承載體的承載面一側設置一個封裝膠體,所述封裝膠體覆蓋所述多個晶片、所述多個中介板及從所述多個中介板露出的承載面;移除所述承載體,獲得一個封裝體;以及切割所述封裝體,以獲得多個相互分離的半導體器件,所述多個半導體器件中的每個半導體器件均包括一個所述中介板、一個所述晶片及一個保護體,所述保護體為所述封裝膠體的一部分,每個保護體均具有相對的第二頂面及第二底面,所述第二底面較第二頂面靠近所述第一底面,且所述第二底面與所述第一底面共面。
一種半導體器件包括一個中介板、一個晶片及一個保護體。所述中介板具有一個形成有導電線路的玻璃基底。所述玻璃基底具有第一頂面、第一底面及連接所述第一頂面及第一底面的第一環形側面。所述晶片構裝於所述中介板的頂面,且與所述玻璃基底的導電線路電性相連。所述保護體覆蓋所述晶片、從所述晶片露出的第一頂面及所述第一環形側面,並露出所述第一底面。所述保護體具有相對的第二頂面及第二底面,所述第二底面較第二頂面靠近所述第一底面,且所述第二底面與所述第一底面共面。
本技術方案的中的半導體器件的製作方法所獲得的半導體器件中,保護體覆蓋所述晶片、從所述晶片露出的第一頂面及所述第一環形側面,露出所述第一底面,從而使得所述保護體除了可以保護晶片之外,更可以為所述中介板提供更完善且有效的保護,使得所述中介板在制程運輸過程中不易因外力碰撞而造成結構損傷。此外,由於所述中介板的第一頂面及第一環形側面均被所述保護體包覆,從而可以降低了保護體與中介板之間因熱而產生的熱剪應力,提升了半導體器件的可靠性。再者,多個半導體器件同時形成,再經過切割即可獲得多個相互分離的半導體器件,生產效率也較高。
10...承載體
101...收容凹槽
11...承載膠板
13...邊框
111...承載面
20...中介板
21...玻璃基底
23...第一電性連接墊
25...第二電性連接墊
211...第一頂面
212...第一底面
213...第一環形側面
30...晶片
31...主動面
33...非主動面
35...電極墊
37...導電構件
40...封裝膠體
50...封裝體
60...焊球
70...半導體器件
80...保護體
81...第二頂面
82...第二底面
83...第二環形側面
圖1是本技術方案實施例提供的承載體的俯視圖。
圖2是圖1沿II-II線的剖視圖。
圖3是在圖1所示的承載體上設置多個中介板後的俯視圖。
圖4是圖3沿IV-IV線的剖視圖。
圖5是圖4中的V部分的放大圖。
圖6是在圖3所示的每個中介板上構裝一個晶片後的俯視圖。
圖7是圖6沿VII-VII線的剖視圖。
圖8是圖7中的VIII部分的放大圖。
圖9是從圖7中移除所述承載體的邊框後所獲得的剖視圖。
圖10是在圖9所示的承載體靠近中介板一側設置封裝膠體後的剖視圖。
圖11是從圖10中移除所述承載體的承載膠板後的剖視圖。
圖12是在圖11所示的中介板上形成多個焊球後所獲得的封裝體的剖視圖。
圖13是切割圖12所示的封裝體後獲得的多個相互分離的半導體器件的剖視圖。
圖14是半導體器件的放大圖。
下面將結合附圖及實施例對本技術方案提供的半導體器件的製作方法及半導體器件作進一步的詳細說明。
本技術方案實施例提供的半導體器件的製作方法包括以下步驟:
第一步,請參閱圖1及圖2,提供一個具有收容凹槽101的承載體10。承載體10包括一個承載膠板11及一個中空的邊框13。所述承載膠板11具有一個承載面111。所述邊框13設置於所述承載面111上。所述邊框13與所述承載膠板11相配合形成所述收容凹槽101。
第二步,請參閱圖3、圖4及圖5,提供多個中介板20。每個中介板20均具有一個形成有導電線路的玻璃基底21、多個第一電性連接墊23及多個第二電性連接墊25。所述玻璃基底21具有第一頂面211、第一底面212及連接所述第一頂面211及第一底面212的第一環形側面213。所述多個第一電性連接墊23暴露於玻璃基底21的第一頂面211一側,且與所述玻璃基底21中的導電線路電性相連。多個第二電性連接墊25暴露於玻璃基底21的第一底面212一側,且與所述玻璃基底21中的導電線路電性相連。
然後,將多個中介板20間隔地設置於從所述收容凹槽101露出的所述承載膠板11的承載面111上,使得每個中介板20的第一底面212均較相應的第一頂面211靠近所述承載面111。
第三步,請參閱圖6、圖7及圖8,提供多個晶片30。每個晶片30均具有相對的主動面31及非主動面33。每個晶片30還均包括設於所述主動面31上的多個電極墊35。
然後,將所述多個晶片30中的每個晶片30均構裝於一個所述中介板20上。每個晶片30的多個電極墊35中的每個電極墊35均通過一個導電構件37與相應的中介板20的一個第一電性連接墊23電性相連。
第四步,請參閱圖9及圖10,移除所述邊框13,並在所述承載膠板11的承載面111一側設置一個封裝膠體40。所述封裝膠體40覆蓋所述多個晶片30、所述多個中介板20及從所述中介板20露出的承載膠板11的承載面111。所述封裝膠體40的材料為環氧模塑膠(epoxy molding compound)。
第五步,移除所述承載膠板11,獲得一個如圖11所示的封裝體50。
第六步,請參閱圖12,通過印刷塗布的方法在所述多個第二電性連接墊25中的每個第二電性連接墊25上植一個焊球60。焊球60的材料一般主要包括錫。
第七步,請參閱圖13及圖14,切割具有焊球60的所述封裝體50,以獲得多個相互分離的半導體器件70。
每個半導體器件70均包括一個所述中介板20、一個所述晶片30及一個保護體80。所述保護體80為所述封裝膠體40的一部分,即,所述多個半導體器件70的多個保護體80共同組成所述封裝膠體40。所述保護體80覆蓋所述晶片30、從所述晶片30露出的第一頂面211及所述第一環形側面213,並露出所述第一底面212。每個保護體80均具有一個第二頂面81、一個與所述第二頂面81相對的第二底面82及連接於所述第二頂面81及第二底面82的第二環形側面83。所述第二底面82較第二頂面81靠近所述第一底面212,且所述第二底面82與所述第一底面212共面。
本技術方案的中的半導體器件70的製作方法所獲得的半導體器件70中,保護體80覆蓋所述晶片30、從所述晶片30露出的第一頂面211及所述第一環形側面213,露出所述第一底面212,從而使得所述保護體80除了可以保護晶片30之外,更可以為所述中介板20提供更完善且有效的保護,使得所述中介板20在制程運輸過程中不易因外力碰撞而造成結構損傷。此外,由於所述中介板20的第一頂面211及第一環形側面213均被所述保護體80包覆,從而可以降低了保護體80與中介板20之間因熱而產生的熱剪應力,提升了半導體器件70的可靠性。再者,多個半導體器件70同時形成,再經過切割即可獲得多個相互分離的半導體器件70,生產效率也較高。
其他實施例中,上述的第六步驟可以在切割封裝體50獲得多個相互分離的半導體器件70步驟之後再進行,也就是說,獲得封裝體50之後,先切割封裝體50獲得多個相互分離的無焊球60的半導體器件,而後再在每個半導體器件的多個第二電性連接墊25中的每個第二電性連接墊25上植焊球60。
其他實施例中,所述邊框13也可以省略不要,此時,移除所述邊框13這個步驟也可以省略不要。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
20...中介板
211...第一頂面
212...第一底面
213...第一環形側面
30...晶片
60...焊球
70...半導體器件
80...保護體
81...第二頂面
82...第二底面
83...第二環形側面
Claims (8)
- 一種半導體器件的製作方法,包括步驟:
提供一個承載體,所述承載體具有一個承載面;
提供多個中介板,所述多個中介板中的每個中介板均具有一個形成有導電線路的玻璃基底,所述玻璃基底具有第一頂面、與所述第一頂面相對的第一底面及連接所述第一頂面及第一底面的第一環形側面,並將多個中介板間隔地設置於所述承載面上,使得每個中介板的玻璃基底的第一底面均較相應的第一頂面靠近所述承載面;
提供多個晶片,並將所述多個晶片中的每個晶片均構裝於一個所述中介板上;
在所述承載體的承載面一側設置一個封裝膠體,所述封裝膠體覆蓋所述多個晶片、所述多個中介板及從所述多個中介板露出的承載面;
移除所述承載體,獲得一個封裝體;以及
切割所述封裝體,以獲得多個相互分離的半導體器件,所述多個半導體器件中的每個半導體器件均包括一個所述中介板、一個所述晶片及一個保護體,所述保護體為所述封裝膠體的一部分,每個保護體均具有相對的第二頂面及第二底面,所述第二底面較第二頂面靠近所述第一底面,且所述第二底面與所述第一底面共面。 - 如申請專利範圍第1項所述的半導體器件的製作方法,其中,每個中介板均具有多個第一電性連接墊,所述多個第一電性連接墊暴露於所述玻璃基板的第一頂面一側,且與所述玻璃基底中的導電線路電性相連,每個晶片均具有一個主動面及設於所述主動面上的多個電極墊,在將所述多個晶片中的每個晶片均構裝於一個所述中介板上的步驟中,每個晶片的多個電極墊中的每個電極墊均通過一個導電構件與相應的中介板的一個第一電性連接墊電性相連。
- 如申請專利範圍第1項所述的半導體器件的製作方法,其中,每個中介板均具有多個第二電性連接墊,所述多個第二電性連接墊暴露於所述玻璃基板的第一底面一側,且與所述玻璃基底中的導電線路電性相連,在移除所述承載膠板步驟之後及切割所述封裝體步驟之前,所述半導體器件的製作方法還包括在所述多個第二電性連接墊中的每個第二電性連接墊上均植一個焊球的步驟。
- 如申請專利範圍第1項所述的半導體器件的製作方法,其中,每個中介板均具有多個第二電性連接墊,所述多個第二電性連接墊暴露於所述玻璃基板的第一底面一側,且與所述玻璃基底中的導電線路電性相連,在切割所述封裝體步驟之後,所述半導體器件的製作方法還包括在每個半導體器件的多個第二電性連接墊中的每個第二電性連接墊上均植一個焊球的步驟。
- 如申請專利範圍第1項所述的半導體器件的製作方法,其中,所述承載體為具有收容凹槽的承載體,所述承載體包括一個承載膠板及一個中空的邊框,所述承載膠板具有所述承載面,所述邊框設置於所述承載面上,所述邊框與所述承載膠板相配合形成所述收容凹槽,在將多個中介板間隔地設置於所述承載面上的步驟中,所述多個中介板中的每個中介板均收容於所述收容凹槽中,在將所述多個晶片中的每個晶片均構裝於一個所述中介板上步驟之後,在所述承載體的承載面一側設置一個封裝膠體步驟之前,所述半導體器件的製作方法還包括移除所述邊框的步驟。
- 一種半導體器件,其包括一個中介板、一個晶片及一個保護體,所述中介板具有一個形成有導電線路的玻璃基底,所述玻璃基底具有第一頂面、第一底面及連接所述第一頂面及第一底面的第一環形側面,所述晶片構裝於所述中介板的頂面,且與所述玻璃基底的導電線路電性相連,所述保護體覆蓋所述晶片、從所述晶片露出的第一頂面及所述第一環形側面,並露出所述第一底面,所述保護體具有相對的第二頂面及第二底面,所述第二底面較第二頂面靠近所述第一底面,且所述第二底面與所述第一底面共面。
- 如申請專利範圍第6項所述的半導體器件,其中,所述中介板還具有多個第一電性連接墊,所述多個第一電性連接墊暴露於所述玻璃基板的第一頂面一側,且與所述玻璃基底中的導電線路電性相連,所述晶片具有一個主動面及設於所述主動面上的多個電極墊,所述多個電極墊中的每個電極墊均通過一個導電構件與所述中介板的一個第一電性連接墊電性相連。
- 如申請專利範圍第6項所述的半導體器件,其中,所述中介板還具有多個第二電性連接墊,所述多個第二電性連接墊暴露於所述玻璃基板的第一底面一側,且與所述玻璃基底中的導電線路電性相連,所述半導體器件還包括多個焊球,所述多個焊球中的每個焊球均設置於一個所述第二電性連接墊上。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310212049.9A CN104217967A (zh) | 2013-05-31 | 2013-05-31 | 半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201445650A true TW201445650A (zh) | 2014-12-01 |
| TWI514484B TWI514484B (zh) | 2015-12-21 |
Family
ID=52099337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102120204A TWI514484B (zh) | 2013-05-31 | 2013-06-06 | 半導體器件及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104217967A (zh) |
| TW (1) | TWI514484B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328639A (zh) * | 2016-10-24 | 2017-01-11 | 厦门煜明光电有限公司 | 一种led的封装结构及其制备方法 |
| US20190165209A1 (en) * | 2017-11-29 | 2019-05-30 | Facebook Technologies, Llc | Photonic crystals in micro light-emitting diode devices |
| CN113380782B (zh) * | 2018-04-27 | 2023-11-07 | 江苏长电科技股份有限公司 | 半导体封装结构 |
| CN111627867A (zh) * | 2019-02-28 | 2020-09-04 | 富泰华工业(深圳)有限公司 | 芯片封装结构及其制作方法 |
| CN111599698A (zh) * | 2020-05-28 | 2020-08-28 | 矽磐微电子(重庆)有限公司 | 半导体模块封装方法及半导体模块 |
| CN111599697A (zh) * | 2020-05-28 | 2020-08-28 | 矽磐微电子(重庆)有限公司 | 半导体模块封装方法及半导体模块 |
| CN111599696A (zh) * | 2020-05-28 | 2020-08-28 | 矽磐微电子(重庆)有限公司 | 半导体模块封装方法及半导体模块 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1897238A (zh) * | 2005-07-13 | 2007-01-17 | 先丰通讯股份有限公司 | 晶片封装结构及其封装方法 |
| TW200950014A (en) * | 2008-05-23 | 2009-12-01 | Advanced Semiconductor Eng | Semiconductor package and method for manufacturing the same |
| TWI385218B (zh) * | 2008-06-13 | 2013-02-11 | Zhen Ding Technology Co Ltd | 製作導電線路之方法 |
| US8383457B2 (en) * | 2010-09-03 | 2013-02-26 | Stats Chippac, Ltd. | Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect |
| EP2339627A1 (en) * | 2009-12-24 | 2011-06-29 | Imec | Window interposed die packaging |
| US20110186960A1 (en) * | 2010-02-03 | 2011-08-04 | Albert Wu | Techniques and configurations for recessed semiconductor substrates |
| CN102088015B (zh) * | 2010-12-03 | 2013-03-06 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| TWI508241B (zh) * | 2011-10-20 | 2015-11-11 | 先進封裝技術私人有限公司 | 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程 |
| US9153507B2 (en) * | 2012-01-31 | 2015-10-06 | Broadcom Corporation | Semiconductor package with improved testability |
-
2013
- 2013-05-31 CN CN201310212049.9A patent/CN104217967A/zh active Pending
- 2013-06-06 TW TW102120204A patent/TWI514484B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104217967A (zh) | 2014-12-17 |
| TWI514484B (zh) | 2015-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10431556B2 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
| TWI514484B (zh) | 半導體器件及其製作方法 | |
| US8779603B2 (en) | Stacked semiconductor device with heat dissipation | |
| US20170033039A1 (en) | Semiconductor package and method of manufacturing the same | |
| US11715677B2 (en) | Semiconductor device with frame having arms | |
| KR20240109962A (ko) | 전자 소자 및 이의 제조 방법 | |
| US20160225642A1 (en) | Electronic package structure and fabrication method thereof | |
| TW201618245A (zh) | 電子封裝件及其製法 | |
| KR101673649B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| TW201541587A (zh) | 晶片封裝基板、晶片封裝結構及製作方法 | |
| TWI575676B (zh) | 電子封裝結構及其製法 | |
| TWI546931B (zh) | 半導體器件的製作方法 | |
| US7649250B2 (en) | Semiconductor package | |
| CN102738022B (zh) | 组装包括绝缘衬底和热沉的半导体器件的方法 | |
| KR102050130B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| TW201929103A (zh) | 封裝結構及其製造方法 | |
| US20150318268A1 (en) | Multi-chip package and method of manufacturing the same | |
| JP2004266016A (ja) | 半導体装置、半導体装置の製造方法、及び半導体基板 | |
| TWI545714B (zh) | 電子封裝件及其製法 | |
| CN107123633B (zh) | 封装结构 | |
| KR102340866B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR102365004B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| TWI446515B (zh) | 無核心及嵌埋堆疊晶片之封裝結構及其製法 | |
| JP2007142128A (ja) | 半導体装置およびその製造方法 | |
| JP5149694B2 (ja) | 半導体装置及びその製造方法 |