TW201445274A - 能隙電壓參考電路 - Google Patents

Abstract

一種能隙電壓參考電路，其包括工作電壓、電流鏡、第一PMOS電晶體以及放大器。電流鏡耦接工作電壓。第一PMOS電晶體耦接工作電壓與電流鏡。放大器耦接電流鏡與第一PMOS電晶體。當能隙電壓參考電路被啟動時，工作電壓開始供應電壓使得第一PMOS電晶體先被導通。當工作電壓大於預設電壓位準時，第一PMOS電晶體被關閉，以完成啟動程序。

Description

能隙電壓參考電路

本發明是有關於一種積體電路設計，且特別是有關於一種能隙電壓參考電路。

圖1為習知的能隙參考電壓的電路架構示意圖。能隙電壓參考電路10用以產生能隙參考電壓Vbg。但是此能隙電壓參考電路10需要搭配位準檢測器(level detector)20和起動路徑電路(start-up path circuit)30等才能運作。這是因為能隙電壓參考電路10中的放大器12需特定的偏壓(bias voltage)來完成啟動程序(activation process)。一般而言，偏壓電路包含位準檢測器20和起動路徑電路30。隨著應用需求，有時還需要其他的電路才能達到偏壓，進而完成啟動程序。倘若偏壓電路中的特定電路路徑不正常則將無法使能隙電壓參考電路10完成啟動程序。例如，若起動路徑電路305中的開關TG設計不良，常會導致啟動程序不完全。

此外，習知能隙電壓參考電路10由於需要額外的偏壓電路，因此會額外地消耗更多功率且會增加整體的電路面積。又由 n偏壓電路的電路複雜，在生產量化時還會衍生不良率的問題。

有鑑於此，本發明提出一種能隙電壓參考電路，無需特殊的偏壓電路來完成啟動程序，並能克服先前技術無法啟動的問題。

本發明提出一種能隙電壓參考電路，包括：工作電壓、電流鏡、第一PMOS電晶體以及放大器。電流鏡耦接工作電壓。第一PMOS電晶體耦接工作電壓與該電流鏡。放大器耦接電流鏡與第一PMOS電晶體。當能隙電壓參考電路被啟動時，工作電壓開始供應電壓使得第一PMOS電晶體先被導通，而當工作電壓大於預設電壓位準時，第一PMOS電晶體被關閉，以完成一啟動程序。

在本發明的一實施例中，第一PMOS電晶體被導通之後，電流鏡之多個電晶體也被導通。

在本發明的一實施例中，第一PMOS電晶體被關閉後，電流鏡之多個電晶體仍維持導通。

在本發明的一實施例中，電流鏡包括第二PMOS電晶體以及第三PMOS電晶體。第二PMOS電晶體的閘極耦接第一PMOS電晶體的源極。第二PMOS電晶體的源極耦接工作電壓與第一PMOS電晶體的閘極。第三PMOS電晶體的閘極耦接該第二PMOS電晶體的閘極與第一PMOS電晶體的源極。第三PMOS電晶體的汲極耦接第一PMOS電晶體的汲極。第三PMOS電晶體的源極耦接工作電壓與第一PMOS電晶體的閘極。

在本發明的一實施例中，在第一PMOS電晶體被導通之後，隨著工作電壓的數值增加，第二PMOS電晶體也被導通。

在本發明的一實施例中，隨著工作電壓的數值增加而使第一PMOS電晶體被關閉時，並且第二PMOS電晶體處在導通狀態。

在本發明的一實施例中，能隙電壓參考電路更包括第四PMOS電晶體。第四PMOS電晶體的閘極耦接工作電壓。第四PMOS電晶體的源極耦接第二PMOS電晶體的閘極、第三PMOS電晶體的閘極和放大器的輸出端。第四PMOS電晶體的汲極耦接第三PMOS電晶體的汲極。

在本發明的一實施例中，當工作電壓開始供應電壓，第四PMOS電晶體相較於第三PMOS電晶體先被導通。

在本發明的一實施例中，當工作電壓的數值高於放大器輸出端為預設電壓位準時，第四PMOS電晶體被關閉。

在本發明的一實施例中，能隙電壓參考電路在穩態時，於第二PMOS電晶體的汲極提供能隙參考電壓。

在本發明的一實施例中，能隙電壓參考電路更包括第一電阻以及第二電阻。第一電阻的第一端耦接第一PMOS電晶體的汲極與第二PMOS電晶體的汲極。第二電阻的第一端耦接第三PMOS電晶體的汲極。

在本發明的一實施例中，能隙電壓參考電路更包括第一PNP型雙載子電晶體、第三電阻、第二PNP型雙載子電晶體。第一PNP型雙載子電晶體的射極耦接第一電阻的第二端。第一PNP型雙載子電晶體的集極和基極耦接接地端。第三電阻的第一端耦 接第二電阻的第二端。第二PNP型雙載子電晶體的射極耦接第三電阻的第二端。第二PNP型雙載子電晶體的集極和基極耦接接地端。

在本發明的一實施例中，預設電壓位準為第一PMOS電晶體處在截止狀態的臨界電壓。

基於上述，本發明的能隙電壓參考電路在進行啟動程序時，利用PMOS電晶體的元件特性而無需額外的偏壓電路，並可以避免習知偏壓電路的功率消耗，且可減少電路面積。另一方面，相較於傳統方式，所使用的電路構造較為簡單，因此對於電路製程調整參數設定較為容易，從而可以改善生產良率。此外，所使用的電路面積會比較小，因此還可以降低製造成本。

應瞭解的是，上述一般描述及以下具體實施方式僅為例示性及闡釋性的，其並不能限制本發明所欲主張的範圍。

10‧‧‧習知的能隙電壓參考電路

12‧‧‧放大器

20‧‧‧位準檢測器

30‧‧‧起動路徑電路

210‧‧‧放大器

220‧‧‧端點

200、400‧‧‧能隙電壓參考電路

GND‧‧‧接地端

MS‧‧‧第一PMOS電晶體

M2‧‧‧第二PMOS電晶體

M3‧‧‧第三PMOS電晶體

MT‧‧‧第四PMOS電晶體

Q1‧‧‧第一PNP型雙載子電晶體

Q2‧‧‧第二PNP型雙載子電晶體

R1‧‧‧第一電阻

R2‧‧‧第二電阻

R3‧‧‧第三電阻

TG‧‧‧開關

T0、T1、T2、T3‧‧‧時間點

Vbg、VBG‧‧‧能隙參考電壓

VDD‧‧‧工作電壓

Vop_out‧‧‧控制信號

下面的所附圖式是本發明的說明書的一部分，其繪示了本發明的示例實施例，所附圖式與說明書的描述一起用來說明本發明的原理。

圖1為習知的能隙參考電壓的電路架構示意圖。

圖2是依照本發明一實施例的能隙電壓參考電路的示意圖。

圖3是能隙電壓參考電路200的波形示意圖。

圖4是依照本發明另一實施例的能隙電壓參考電路的示意圖。

現在將詳細參考本發明的示範性實施例，並在附圖中說明所述示範性實施例的實例。另外，在圖式及實施方式中所使用相同或類似標號的元件/構件是用來代表相同或類似部分。

在下述諸實施例中，當元件被指為「連接」或「耦接」至另一元件時，其可為直接連接或耦接至另一元件，或可能存在介於其間之元件。術語「電路」表示為至少一元件或多個元件，或者主動的且/或被動的而耦接在一起的元件以提供合適功能。術語「信號」表示為至少一電流、電壓、負載、溫度、資料或其他信號。

圖2是依照本發明一實施例的能隙電壓參考電路(bandgap reference circuit)的示意圖。請參閱圖2。能隙電壓參考電路200包括工作電壓VDD、電流鏡(current mirror)230、第一P通道金氧半導體(p-channel metal-oxide semiconductor，PMOS)電晶體MS以及放大器(differential amplifier)210。電流鏡230可由多個電晶體配置而成。放大器210耦接電流鏡230與第一PMOS電晶體MS。當能隙電壓參考電路200被啟動時，工作電壓VDD開始供應電壓使得第一PMOS電晶體MS先被導通，而當工作電壓VDD大於預設電壓位準時，第一PMOS電晶體MS被關閉，以完成一啟動程序。

值得一提的是，第一PMOS電晶體MS被導通之後，電流鏡230之多個電晶體也被導通；第一PMOS電晶體MS被關閉後，電流鏡230之多個電晶體仍維持導通。

更詳細的說明如下。能隙電壓參考電路200進一步包括第一電阻R1、第二電阻R2。電流鏡230包括第二PMOS電晶體 M2以及第三PMOS電晶體M3。第二PMOS電晶體M2的源極、第三PMOS電晶體M3的源極和第一PMOS電晶體MS的閘極都耦接至工作電壓VDD。第三PMOS電晶體M3的閘極耦接至第二PMOS電晶體M2的閘極、放大器210的輸出端和第一PMOS電晶體MS的源極。第一PMOS電晶體MS的汲極耦接至第二PMOS電晶體M2的汲極和第一電阻R1的第一端。第二電阻R2的第一端耦接至第三PMOS電晶體M3的汲極。放大器210的反相輸入端耦接至第一電阻R1的第二端。放大器210的非反相輸入端耦接至第二電阻R2的第二端。

在第一PMOS電晶體MS被導通之後，隨著工作電壓VDD的數值增加，第二PMOS電晶體M2也被導通。接著，隨著工作電壓VDD的數值增加而使第一PMOS電晶體MS被關閉時，並且第二PMOS電晶體M2處在導通狀態。

此外，能隙電壓參考電路200還可包括第一PNP型雙載子電晶體(PNP bipolar transistor)Q1、第三電阻R3以及第二PNP型雙載子電晶體Q2。第一PNP型雙載子電晶體Q1的射極耦接第一電阻R1的第二端。第一PNP型雙載子電晶體Q1的集極和基極耦接接地端GND。第三電阻R3的第一端耦接第二電阻R2的第二端。第二PNP型雙載子電晶體Q2的射極耦接第三電阻R3的第二端。第二PNP型雙載子電晶體Q2的集極和基極耦接接地端GND。

圖3是能隙電壓參考電路200的波形示意圖。請合併參閱圖2和圖3。在能隙電壓參考電路200的啟動過程中，在時間點T0當工作電壓VDD開始供應電壓，工作電壓VDD的數值由0開始上升。在時間點T1第一PMOS電晶體MS先被導通(turned on)， 而耦接在放大器210的第一(反相)輸入端的電壓值會升高。接著在時間點T2第二PMOS電晶體M2被導通，從而使得第二PMOS電晶體M2至第一PNP型雙載子電晶體Q1的路徑變成為有電流的狀態，進而讓電流鏡中的第三PMOS電晶體M3也被導通，並且第三PMOS電晶體M3至第二PNP型雙載子電晶體Q2的路徑也變成為有電流的狀態。

在時間點T3當工作電壓VDD的數值高於放大器輸出端為一個預設電壓位準時，則第一PMOS電晶體MS將被關閉(turned off)。此外，預設電壓位準可以為第一PMOS電晶體MS處在截止(cut-off)狀態的臨界電壓。此時(時間點T3)，能隙電壓參考電路200已經完成啟動程序，能隙電壓參考電路200在穩態時，放大器210可持續感測第一輸入端與第二輸入端之間的電壓差，並且於第三PMOS電晶體M3的汲極可以提供能隙參考電壓VBG。

值得一提的是，因為第一PMOS電晶體MS的幫助，能隙電壓參考電路200開始提供電流。在時間點T3第一PMOS電晶體MS被關閉，可以避免第一PMOS電晶體MS所產生的非零起動電流，因此不會影響端點220的電壓穩定性。

當能隙電壓參考電路200運作時，放大器210的第一輸入端與第二輸入端之間電壓也會變化。放大器210會一直偵測兩輸入端的電壓差，並提供一控制信號Vop_out給第二PMOS電晶體M2的閘極和第三PMOS電晶體M3的閘極，從而控制電流鏡230，並據以調整流經第二PMOS電晶體M2至第一PNP型雙載子電晶體Q1之路徑上的電流，並調整流經第三PMOS電晶體M3至第二PNP型雙載子電晶體Q2之路徑上的電流，並藉由負回授來 穩定端點220的能隙參考電壓VBG。

值得一提的是，本發明實施例不需要像習知技術額外地使用特殊偏壓電路來完成啟動程序，即可克服無法啟動的問題。另一方面，本發明實施例可以避免習知偏壓電路的功率消耗，且減少電路使用面積。此外，相較於傳統方式，所使用的電路構造較為簡單。

圖4是依照本發明另一實施例的能隙電壓參考電路的示意圖。請參閱圖4。能隙電壓參考電路400的構造幾乎相同於能隙電壓參考電路200。兩能隙電壓參考電路相異之處在於，能隙電壓參考電路400還包括第四PMOS電晶體MT，其中第四PMOS電晶體MT與第一PMOS電晶體MS形成對稱的配置。第四PMOS電晶體MT的閘極耦接至工作電壓VDD。第四PMOS電晶體MT的源極耦接至第二PMOS電晶體M2的閘極、第三PMOS電晶體M3的閘極和放大器210的輸出端。第四PMOS電晶體MT的汲極耦接至第三PMOS電晶體M3的汲極。

當工作電壓VDD開始供應電壓，第四PMOS電晶體MT相較於第三PMOS電晶體M3會先被導通。當工作電壓VDD的數值高於放大器210的輸出端為一個預設電壓位準時，則第四PMOS電晶體MT將會被關閉。

此外，第一PMOS電晶體MS與第四PMOS電晶體MT的構造可以相同，因此預設電壓位準可以為第一PMOS電晶體MS/第四PMOS電晶體MT處在截止狀態的臨界電壓。

值得一提的是，配置第四PMOS電晶體MT可以使電流鏡中的第三PMOS電晶體M3加速導通速度。

綜上所述，本發明實施例的能隙電壓參考電路在進行啟動程序時，利用PMOS電晶體的元件特性而無需額外的偏壓電路，並可以避免習知偏壓電路的功率消耗，且可減少電路面積。另一方面，相較於傳統方式，所使用的電路構造較為簡單，因此對於電路製程調整參數設定較為容易，從而可以改善生產良率。此外，本發明實施例的電路所使用的電路面積會比較小，因此還可以降低製造成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

另外，本發明的任一實施例或申請專利範圍不須達成本發明所揭露的全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明的專利範圍。

200‧‧‧能隙電壓參考電路

210‧‧‧放大器

220‧‧‧端點

230‧‧‧電流鏡

GND‧‧‧接地端

MS‧‧‧第一PMOS電晶體

M2‧‧‧第二PMOS電晶體

M3‧‧‧第三PMOS電晶體

Q1‧‧‧第一PNP型雙載子電晶體

Q2‧‧‧第二PNP型雙載子電晶體

R1‧‧‧第一電阻

R2‧‧‧第二電阻

R3‧‧‧第三電阻

VBG‧‧‧能隙參考電壓

VDD‧‧‧工作電壓

Vop_out‧‧‧控制信號

Claims (13)

1. 一種能隙電壓參考電路，包括：一工作電壓；一電流鏡，耦接該工作電壓；一第一PMOS電晶體，耦接該工作電壓與該電流鏡；以及一放大器，耦接該電流鏡與該第一PMOS電晶體，其中當該能隙電壓參考電路被啟動時，該工作電壓開始供應電壓使得該第一PMOS電晶體先被導通，而當該工作電壓大於一預設電壓位準時，該第一PMOS電晶體被關閉，以完成一啟動程序。
2. 如申請專利範圍第1項所述的能隙電壓參考電路，其中該第一PMOS電晶體被導通之後，該電流鏡之多個電晶體也被導通。
3. 如申請專利範圍第1項所述的能隙電壓參考電路，其中該第一PMOS電晶體被關閉後，該電流鏡之多個電晶體仍維持導通。
4. 如申請專利範圍第1項所述的能隙電壓參考電路，其中該電流鏡包括：一第二PMOS電晶體，其閘極耦接該第一PMOS電晶體的源極，其源極耦接該工作電壓與該第一PMOS電晶體的閘極；以及一第三PMOS電晶體，其閘極耦接該第二PMOS電晶體的閘極與該第一PMOS電晶體的源極，其汲極耦接該第一PMOS電晶體的汲極，其源極耦接該工作電壓與該第一PMOS電晶體的閘極。
5. 如申請專利範圍第4項所述的能隙電壓參考電路，其中在該第一PMOS電晶體被導通之後，隨著該工作電壓的數值增加，該第二PMOS電晶體也被導通。
6. 如申請專利範圍第4項所述的能隙電壓參考電路，其中隨著該工作電壓的數值增加而使該第一PMOS電晶體被關閉時，並且該第二PMOS電晶體處在導通狀態。
7. 如申請專利範圍第4項所述的能隙電壓參考電路，更包括：一第四PMOS電晶體，其閘極耦接該工作電壓，其源極耦接該第二PMOS電晶體的閘極、該第三PMOS電晶體的閘極和該放大器的輸出端，其汲極耦接該第三PMOS電晶體的汲極。
8. 如申請專利範圍第7項所述的能隙電壓參考電路，其中當該工作電壓開始供應電壓，該第四PMOS電晶體相較於該第三PMOS電晶體先被導通。
9. 如申請專利範圍第7項所述的能隙電壓參考電路，其中當該工作電壓的數值高於該放大器輸出端為該預設電壓位準時，該第四PMOS電晶體被關閉。
10. 如申請專利範圍第4項所述的能隙電壓參考電路，其中該能隙電壓參考電路在穩態時，於該第二PMOS電晶體的汲極提供一能隙參考電壓。
11. 如申請專利範圍第4項所述的能隙電壓參考電路，更包括：一第一電阻，其第一端耦接該第一PMOS電晶體的汲極與該第二PMOS電晶體的汲極；以及一第二電阻，其第一端耦接該第三PMOS電晶體的汲極。
12. 如申請專利範圍第11項所述的能隙電壓參考電路，更包括：一第一PNP型雙載子電晶體，其射極耦接該第一電阻的第二 端，其集極和基極耦接一接地端；一第三電阻，其第一端耦接該第二電阻的第二端；以及一第二PNP型雙載子電晶體，其射極耦接該第三電阻的第二端，其集極和基極耦接該接地端。
13. 如申請專利範圍第1項所述的能隙電壓參考電路，其中該預設電壓位準為該第一PMOS電晶體處在截止狀態的臨界電壓。