TW201444297A

TW201444297A - 可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器（ｓａｒａｄｃ）及其方法

Info

Publication number: TW201444297A
Application number: TW102117287A
Authority: TW
Inventors: Jun Yang
Original assignee: Realtek Semiconductor Corp
Priority date: 2013-05-15
Filing date: 2013-05-15
Publication date: 2014-11-16
Also published as: TWI509996B

Abstract

一種可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器(SAR ADC)及其方法，其於取樣階段期間將電容陣列中至少一電容的下極板電性連接至輸入信號，以由電容陣列對輸入信號進行取樣及放大，藉以降低所需之取樣電容，或減少雜訊的產生。

Description

可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器(SAR ADC)及其方法

本發明是關於一種逐漸逼近式類比數位轉換器(successive-approximation-register analog-to-digital converter；SAR ADC)，特別是關於一種可編程放大輸入信號振幅之SAR ADC及其方法。

類比數位轉換器(analog-to-digital converter；ADC)有多種架構，例如：快閃式(flash)ADC、管路式(pipelined)ADC、逐漸逼近式(successive-approximation-register；SAR)ADC等。這些架構各有各的優點，通常會依據不同的應用需求來選定。其中，SAR ADC較其他架構消耗較低功率、較小面積及較低成本。

SAR ADC的運作始於取樣階段(sampling phase)。在取樣階段期間，取樣保持電路對類比輸入信號進行取樣存取。接著，SAR ADC進入位元循環階段(bit-cycling phase)，以決定數位碼的轉換輸出。

N位元(N-bit)SAR ADC通常包括一取樣保持(S/H)電路、一N位元數位類比轉換器(digital-to-analog converter；DAC)、一電壓比較器以及一SAR控制電路。

輸入電壓經由取樣保持電路提供穩定電壓給電壓比較器，並且電壓比較器將此穩定電壓與N位元DAC的輸出電壓做比較。SAR控制電路使用二元搜索演算法(binary search algorithm)控制N位元DAC的輸出。

其中，取樣保持電路及N位元DAC一般是以電容陣列組成之電容式DAC實現。SAR控制電路透過控制電容式DAC中的開關元件的開關來調整N位元DAC的輸出。

為了抑制電源雜訊和共模雜訊，常見的SAR ADC會採用全差分結構。常見的全差分結構的SAR ADC主要有兩種：一種採用上極板取樣，一種採用下極板取樣。也就是說，在取樣階段期間，電容陣列的上極板均耦接至輸入信號或電容陣列的下極板均耦接至輸入信號，以取樣輸入信號。

由於受到電容的取樣雜訊(KT/C noise)的限制，SAR ADC的取樣電容的大小通常是與輸入信號的振幅的平方成反比。因此，若能將輸入信號的振幅增大，則可大幅減小取樣電容的大小。現有技術主要是使用可編程增益放大器(programmable gain amplifier；PGA)來實現對輸入信號的振幅進行放大，但PGA本身會消耗晶片面積，並且會帶來額外的雜訊(noise)。

在一實施例中，一種可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器包括一第一端點、一第二端點、一第三端點、一第四端點、一第五端點、一比較器、一SAR控制電路、一選擇模組以及一電容模組。選擇模組包括複數個第一切換單元UA1、UA2~UA(N-1)、複數個第二切換單元UB1、UB2~UB(N-1))、一第一開關SW1以及一第二開關SW2。電容模組170包括複數個第一電容CA1、CA2~CA(N-1)以及複數個第二電容CB1、CB2~CB(N-1)。

第一端點用以接收一差動輸入信號中之一者、第二端點用以接收此差動輸入信號中之另一者、第三端點用以接收正相參考電壓、第四端點用以接收反相參考電壓、以及第五端點用以接收共模電壓。

SAR控制電路耦接比較器的輸出端，並根據比較器的輸出產生第一控制信號、第二控制信號以及數位信號。於此，第一切換單元受控於第一控制信號，而第二切換單元受控於第二控制信號。

第一開關耦接在比較器的第一輸入端與第一端點之間，並且第二開關耦接在比較器的第二輸入端與第二端點之間。

第一電容分別對應第一切換單元，並且耦接在比較器的第一輸入端與對應之第一切換單元之間。其中，各第一電容經由對應之第一切換單元耦接至第三端點、第四端點及第五端點，並且至少一第一電容更經由對應之第一切換單元耦接至第二端點。

第二電容分別對應第二切換單元，並且耦接在比較器的第二輸入端與對應之第二切換單元之間。其中，各第二電容經由對應之第二切換單元耦接至第三端點、第四端點及第五端點。

在一實施例中，一種可編程放大輸入信號振幅之SAR類比數位轉換方法，包括：依序執行之一取樣階段、一保持階段以及一位元循環階段。

在取樣階段期間的步驟包括：利用電容模組中的複數個第一電容的上極板取樣一差動輸入信號中之一者、利用此些第一電容中之至少一第一電容的下極板取樣此差動輸入信號中之另一者、以及利用電容模組中的複數個第二電容的上極板取樣此差動輸入信號中之另一者。其中，此些第二電容分別對應此些第一電容。

在保持階段期間的步驟包括：將第一電容及第二電容的上極板與差動輸入信號斷開，以及將第一電容的下極板置位至電性連接一共模電壓。

於位元循環階段期間的步驟包括：利用一比較器比較第一電容之上極板的端電壓與第二電容之上極板的端電壓、依序根據比較器的輸出將一第一電容的下極板及對應之第二電容的下極板由電性連接共模電壓切換成分別電性連接差動參考電壓，並於每次切換後再次利用比較器比較第一電容之上極板的端電壓與第二電容之上極板的端電壓、以及根據比較器的輸出產生一數位信號。

在一些實施例中，在取樣階段期間更包括：利用此些第二電容中之至少一者的下極板取樣差動輸入信號中之一者。並且，在保持階段期間更包括：將此些第二電容的下極板置位至電性連接共模電壓。

綜上，根據本發明之可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器及其方法利用電容的上下極板同時取樣，因而能同時放大輸入信號的振幅，以致於在同樣程度的雜訊的考慮下，所需的取樣電容會更小，或者，對於相同的取樣電容，所帶來的雜訊會更小。並且，對於偽差動輸入信號，在經過取樣以後，就將偽差動輸入信號自動轉換成全差動輸入信號，藉以抑制電源雜訊和共模雜訊。

10‧‧‧逐漸逼近式類比數位轉換器

110‧‧‧比較器

130‧‧‧SAR控制電路

150‧‧‧電容模組

170‧‧‧選擇模組

N1‧‧‧第一端點

N2‧‧‧第二端點

N3‧‧‧第三端點

N4‧‧‧第四端點

N5‧‧‧第五端點

UA1~UA(N-1)‧‧‧第一切換單元

UB1~UB(N-1)‧‧‧第二切換單元

SW1‧‧‧第一開關

SW2‧‧‧第二開關

CA1~CA(N-1)‧‧‧第一電容

CB1~CB(N-1)‧‧‧第二電容

CKin‧‧‧時脈信號

IN1‧‧‧第一輸入端

IN2‧‧‧第二輸入端

OUT‧‧‧輸出端

ScA0~ScA(N-1)‧‧‧第一控制信號

ScB0~ScB(N-1)‧‧‧第二控制信號

B1~BN‧‧‧數位碼

Vip‧‧‧正相輸入信號

Vin‧‧‧反相輸入信號

Vrp‧‧‧正相參考電壓

Vrn‧‧‧反相參考電壓

Vcm‧‧‧共模電壓

CAN‧‧‧第三電容

CBN‧‧‧第四電容

VA‧‧‧端電壓

VB‧‧‧端電壓

C‧‧‧電容

SW3‧‧‧開關

SW4‧‧‧開關

SW5‧‧‧開關

SW6‧‧‧開關

第1圖為根據本發明一實施例之可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器(SAR ADC)的概要示意圖。

第2圖為於取樣階段期間第1圖中之可編程放大輸入信號振幅之SAR ADC的一示範性狀態之示意圖。

第3圖為於保持階段及位元循環階段之第1次比較期間第1圖中之可編程放大輸入信號振幅之SAR ADC的一示範性狀態之示意圖。

第4圖為於位元循環階段之第2次比較期間第1圖中之可編程放大輸入信號振幅之SAR ADC的一示範性狀態之示意圖。

第5圖為於位元循環階段之第2次比較期間第1圖中之可編程放大輸入信號振幅之SAR ADC的另一示範性狀態之示意圖。

第6圖為於位元循環階段之第3次比較期間第1圖中之可編程放大輸入信號振幅之SAR ADC的一示範性狀態之局部示意圖。

第7圖為於位元循環階段之第3次比較期間第1圖中之可編程放大輸入信號振幅之SAR ADC的另一示範性狀態之局部示意圖。

第8圖為根據本發明另一實施例之可編程放大輸入信號振幅之SAR ADC的局部示意圖。

第9圖為於取樣階段期間第8圖中之可編程放大輸入信號振幅之SAR ADC的一示範性狀態之局部示意圖。

第10圖為於保持階段及位元循環階段之第1次比較期間第8圖中之可編程放大輸入信號振幅之SAR ADC的一示範性狀態之局部示意圖。

第11圖為切換單元的一示範性結構之示意圖。

第12圖為切換單元的另一示範性結構之示意圖。

以下述及之「第一」、「第二」等術語，其係用以區別所指之元件，而非用以排序或限定所指元件之差異性，且亦非用以限制本發明之範圍。

參照第1圖，可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器(successive-approximation-register analog-to-digital converter；SAR ADC)10包括一第一端點N1、一第二端點N2、一第三端點N3、一第四端點N4、一第五端點N5、一比較器110、一SAR控制電路130、一選擇模組170以及一電容模組150。

選擇模組170包括複數個切換單元(以下稱之為第一切換單元UA1、UA2~UA(N-1)以及第二切換單元UB1、UB2~UB(N-1))以及二輸入開關(以下稱之為第一開關SW1以及第二開關SW2)。電容模組150包括複數個電容(以下稱之為第一電容CA1、CA2~CA(N-1)以及第二電容CB1、CB2~CB(N-1))。於此，第一電容CA1、CA2~CA(N-1)分別對應於第一切換單元UA1、UA2~UA(N-1)，而第二電容CB1、CB2~CB(N-1)分別對應於第二切換單元UB1、UB2~UB(N-1)。其中，N為大於1之正整數。在一些實施例中，此些切換單元與電容構成一開關切換電容陣列(switched-capacitor array(SCA))。

第一電容CA1、CA2~CA(N-1)的下極板均經由對應之第一切換單元UA1、UA2~UA(N-1)耦接至第二端點N2、第三端點N3、第四端點N4及第五端點N5。舉例來說，第一電容CA1的下極板經由對應之第一切換單元UA1耦接至第二端點N2、第三端點N3、第四端點N4及第五端點N5。即，第一切換單元UA1耦接在第一電容CA1的下極板與第二端點N2之間、在第一電容CA1的下極板與第三端點N3之間、在第一電容CA1的下極板與第四端點N4之間、以及在第一電容CA1的下極板與第五端點N5之間。同樣地，第一電容CA2的下極板則經由對應之第一切換單元UA2耦接至第二端點N2、第三端點N3、第四端點N4及第五端點N5。依此類推，第一電容CA(N-1)的下極板則經由對應之第一切換單元UA(N-1)耦接至第二端點N2、第三端點N3、第四端點N4及第五端點N5。

第二電容CB1、CB2~CB(N-1)的下極板均經由對應之第二切換單元UB1、UB2~UB(N-1)耦接至第一端點N1、第三端點N3、第四端點N4及第五端點N5。舉例來說，第二電容CB1的下極板經由對應之第二切換單元UB1耦接至第一端點N1、第三端點N3、第四端點N4及第五端點N5。即，第二切換單元UB1耦接在第二電容CB1的下極板與第一端點N1之間、在第二電容CB1的下極板與第三端點N3之間、在第二電容CB1的下極板與第四端點N4之間、以及在第二電容CB1的下極板與第五端點N5之間。同樣地，第二電容CB2的下極板則經由對應之第二切換單元UA2耦接至第一端點N1、第三端點N3、第四端點N4及第五端點N5。依此類推，第二電容CB(N-1)的下極板則經由對應之第二切換單元UB(N-1)耦接至第一端點N1、第三端點N3、第四端點N4及第五端點N5。

在一些實施例中，於電容量上，第一電容CA1、CA2~CA(N-1)分別對應於第二電容CB1、CB2~CB(N-1)。即，第一電容CAj的電容量等於第二電容 CBj的電容量。再者，第一電容CAj的電容量等於2倍的第一電容CA(j+1)的電容量，而第二電容CBj的電容量等於2倍的第二電容CB(j+1)的電容量。其中，j=1~N-2。

比較器110的第一輸入端IN1電性耦接第一開關SW1的一端以及第一電容CA1、CA2~CA(N-1)的上極板。比較器110的第二輸入端IN2電性耦接第二開關SW2的一端以及第二電容CB1、CB2~CB(N-1)的上極板。比較器110的輸出端OUT電性耦接至SAR控制電路130。第一開關SW1的另一端電性耦接第一端點N1，並且第二開關SW2的另一端電性耦接第二端點N2。換言之，第一開關SW1耦接在比較器110的第一輸入端IN1與第一端點N1之間，而第二開關SW2耦接在比較器110的第二輸入端IN2與第二端點N2之間。

SAR控制電路130耦接在比較器110的輸出端OUT與選擇模組170的控制端之間，並且在時脈信號CKin的控制下根據比較器130的輸出產生第一控制信號ScA0~ScA(N-1)、第二控制信號ScB0~ScB(N-1)以及數位信號(即數位碼B1~BN)。

於此，第一端點N1用以接收正相輸入信號Vip、第二端點N2用以接收反相輸入信號Vin、第三端點N3用以接收正相參考電壓Vrp、第四端點N4用以接收反相參考電壓Vrn、以及第五端點N5用以接收共模電壓Vcm。其中，正相輸入信號Vin與反相輸入信號Vip為一差動輸入信號(Vi)。正相參考電壓Vrp與反相參考電壓 Vrn為一差動參考電壓(Vref)。

在一些實施例中，電容模組150更具有一第三電容CAN以及一第四電容CBN。第三電容CAN耦接在比較器110的第一輸入端IN1與第五端點N5之間。第四電容CBN耦接在比較器110的第二輸入端IN2與第五端點N5之間。

在一些實施例中，於電容量上，第三電容CAN對應第四電容CBN。即，第三電容CAN的電容量等於第四電容CBN的電容量。再者，第三電容CAN的電容量等於第一電容CA(N-1)的電容量，而第四電容CBN的電容量等於第二電容CB(N-1)的電容量。

於運作時，SAR ADC 10首先進入一取樣階段。參照第2圖，於取樣階段期間，SAR控制電路130輸出第一控制信號ScA1~ScA(N-1)至所有第一切換單元UA1、UA2~UA(N-1)的控制端，以致使第一切換單元UA1、UA2~UA(N-1)分別響應第一控制信號ScA1~ScA(N-1)而將第一電容CA1、CA2~CA(N-1)的下極板電性連接至第二端點N2。

SAR控制電路130輸出第二控制信號ScB1~ScB(N-1)至所有第二切換單元UB1、UB2~UB(N-1)的控制端，以致使第二切換單元UB1、UB2~UB(N-1)分別響應第二控制信號ScB1~ScB(N-1)而將第二電容CB1、CB2~CB(N-1)的下極板電性連接至第一端點N1。

並且，SAR控制電路130分別輸出第一控制信號ScA0與第二控制信號ScB0至第一開關SW1和第二開關SW2的控制端，以致使第一開關SW1響應第一控制信號ScA0將第一電容CA1、CA2~CA(N-1)的上極板電性連接第一端點N1，而第二開關SW2響應第二控制信號ScB0將第二電容CB1、CB2~CB(N-1)的上極板電性連接第二端點N2。

此時，第一電容CA1、CA2~CA(N-1)的上極板以及第二電容CB1、CB2~CB(N-1)的下極板經由第一端點N1接收正相輸入信號Vip並對正相輸入信號Vip進行取樣。第一電容CA1、CA2~CA(N-1)的下極板以及第二電容CB1、CB2~CB(N-1)的上極板經由第二端點N2接收反相輸入信號Vin並對反相輸入信號Vin進行取樣。

然後，SAR ADC 10由取樣階段進入一保持階段。參照第3圖，於保持階段期間，SAR控制電路130輸出第一控制信號ScA1~ScA(N-1)至所有第一切換單元UA1、UA2~UA(N-1)的控制端，以致使第一切換單元UA1、UA2~UA(N-1)分別響應第一控制信號ScA1~ScA(N-1)而將第一電容CA1、CA2~CA(N-1)的下極板從電性連接第二端點N2切換成電性連接第五端點N5。

SAR控制電路130輸出第二控制信號ScB1~ScB(N-1)至所有第二切換單元UB1、UB2~UB(N-1)的控制端，以致使第二切換單元UB1、UB2~UB(N-1)分別響應第二控制信號ScB1~ScB(N-1)而將第二電容CB1、CB2~CB(N-1)的下極板從電性連接第一端點N1切換成電性連接第五端點N5。

並且，SAR控制電路130分別輸出第一控制信號ScA0與第二控制信號ScB0至第一開關SW1和第二開關SW2的控制端，以致使第一開關SW1響應第一控制信號ScA0將第一電容CA1、CA2~CA(N-1)的上極板與第一端點N1斷開，而第二開關SW2響應第二控制信號ScB0將第二電容CB1、CB2~CB(N-1)的上極板與第二端點N2斷開。

然後，SAR ADC 10由保持階段進入位元循環階段。於位元循環階段期間，比較器110開始第1次比較。此時，比較器110比較第一電容CA1、CA2~CA(N-1)之上極板的端電壓VA(即，第一輸入端IN1所接收到的電壓)與第二電容CB1、CB2~CB(N-1)之上極板的端電壓VB(即，第二輸入端IN2所接收到的電壓)。

接著，SAR控制電路130根據比較器110的輸出(即，端電壓VA與端電壓VB的第1次比較結果)設定欲輸出之數位信號中之第1位元的數位碼B1，並且根據比較器110的輸出產生第一控制信號ScA1~ScA(N-1)至第一切換單元UA1、UA2~UA(N-1)的控制端以及產生第二控制信號ScB1~ScB(N-1)至第二切換單元UB1、UB2~UB(N-1)的控制端，以致使第一切換單元UA1響應第一控制信號ScA1將第一電容CA1、CA2~CA(N-1)中之最大電容(即，第一電容CA1)的下極板由電性連接共模電壓Vcm切換成電性連接正相參考電壓Vrp及反相參考電壓Vrn其中之一者，而第二切換單元UB1響應第二控制信號ScB1將第二電容CB1、CB2~CB(N-1)中之對應第一電容CA1者(即，最大之第二電容CB1)的下極板由電性連接共模電壓Vcm切換成電性連接正相參考電壓Vrp及反相參考電壓Vrn其中之另一者。此時，其餘電容(第一電容CA2~CA(N-1)及第二電容CB2~CB(N-1))的下極板則維持不變，即電性連接共模電壓Vcm。

舉例來說，參照第4圖，當端電壓VA大於端電壓VB時，SAR控制電路130將欲輸出之數位信號中之第1位元的數位碼B1設定為「1」，並且控制第一切換單元UA1將第一電容CA1的下極板電性連接至反相參考電壓Vrn以及控制第二切換單元UB1將第二電容CB1的下極板電性連接至正相參考電壓Vrp。並且，其餘電容的下極板的電性連接關係則維持不變。

參照第5圖，當端電壓VA不大於端電壓VB時，SAR控制電路130將欲輸出之數位信號中之第1位元的數位碼B1設定為「0」，並且控制第一切換單元UA1將第一電容CA1的下極板電性連接至正相參考電壓Vrp以及控制第二切換單元UB1將第二電容CB1的下極板電性連接至反相參考電壓Vrn。並且，其餘電容的下極板的電性連接關係則維持不變。

然後，比較器110再次比較第一電容CA1、CA2~CA(N-1)之上極板的端電壓VA與第二電容CB1、CB2~CB(N-1)之上極板的端電壓VB(即，進行第2次比較)。

然後，SAR控制電路130再根據比較器110的輸出(即，端電壓VA與端電壓VB的第2次比較結果)設定欲輸出之數位信號中之第2位元的數位碼B2，並且根據比較器110的輸出產生第一控制信號ScA1~ScA(N-1)至第一切換單元UA1、UA2~UA(N-1)的控制端以及產生第二控制信號ScB1~ScB(N-1)至第二切換單元UB1、UB2~UB(N-1)的控制端，以致使第一切換單元UA2響應第一控制信號ScA2將第一電容CA1、CA2~CA(N-1)中之次大之第一電容CA2的下極板由電性連接共模電壓Vcm切換成電性連接正相參考電壓Vrp及反相參考電壓Vrn其中之一者，而第二切換單元UB2響應第二控制信號ScB2將第二電容CB1、CB2~CB(N-1)中之對應第一電容CA2者(即，次大之第二電容CB2)的下極板由電性連接共模電壓Vcm切換成電性連接正相參考電壓Vrp及反相參考電壓Vrn其中之另一者。此時，其餘電容(第一電容CA1、CA3~CA(N-1)及第二電容CB1、CB3~CB(N-1))的下極板則維持不變，即第一電容CA1與第二電容CB1維持分別電性連接正相參考電壓Vrp及反相參考電壓Vrn，而第一電容CA3~CA(N-1)及第二電容CB3~CB(N-1)維持電性連接共模電壓Vcm。

於此，同樣地，參照第6圖(於此，假設第1次比較結果為端電壓VA大於端電壓VB)，當端電壓VA大於端電壓VB時，SAR控制電路130將欲輸出之數位信號中之第2位元的數位碼B2設定為「1」，並且控制第一切換單元UA2將第一電容CA2的下極板電性連接至反相參考電壓Vrn以及控制第二切換單元UB2將第二電容CB2的下極板電性連接至正相參考電壓Vrp。並且，其餘電容的下極板的電性連接關係則維持不變。

參照第7圖(於此，假設第1次比較結果為端電壓VA大於端電壓VB)，當端電壓VA不大於端電壓VB時，SAR控制電路130將欲輸出之數位信號中之第2位元的數位碼B2設定為「0」，並且控制第一切換單元UA2將第一電容CA2的下極板電性連接至正相參考電壓Vrp以及控制第二切換單元UB2將第二電容CB2的下極板電性連接至反相參考電壓Vrn。並且，其餘電容的下極板的電性連接關係則維持不變。

換言之，每一次比較結果依序對應於一第一電容、依序對應於一第二電容，並且依序對應於數位信號的一位元。因此，於每次比較後，SAR控制電路130均會根據比較器110的輸出設定數位信號中對應位元之數位碼的值以及控制對應第一電容及對應第二電容的下極板的電壓準位(即，電性連接關係)。透過反覆進行比較、設定及控制，直至完成最後一位元的數位碼BN的設定為止。

於完成最後一位元的數位碼BN的設定後，SAR控制電路130會將數位信號(即所設定之所有數位碼B1~BN)輸出給下一級。

於此些實施例中，SAR ADC 10於取樣結束後，比較器130的輸入端的壓差為2(Vip-Vin)，因此輸入至比較器130的信號的振幅為差動輸入信號(Vi)的振幅的2倍。換言之，SAR ADC 10是將輸入信號(Vi)放大一倍後才進行比較。再者，在根據本發明之SAR ADC 10中，對於偽差動輸入信號，經過取樣以後就將偽差動輸入信號自動轉換成全差動輸入信號。例如：在偽差動輸入信號(正相輸入信號Vip及反相輸入信號Vin)中，反相輸入信號Vin始終為Vcmin，而正相輸入信號Vip則為Vcmin+△V。在取樣結束後，比較器130的第一輸入端IN1的輸入電壓(端電壓VA)為Vcm+△V，而比較器130的第二輸入端IN2的輸入電壓(端電壓VB)為Vcm-△V。

再者，透過只提供部分電容的下極板可選擇電性連接輸入信號，來決定差動輸入信號(Vi)的振幅的放大倍率(在1倍至2倍之間)。

在一些實施例中，參照第8圖，第一電容CA1、CA2~CA(N-1)的下極板均經由對應之第一切換單元UA1、UA2~UA(N-1)耦接至第三端點N3、第四端點N4及第五端點N5。第二電容CB1、CB2~CB(N-1)的下極板均經由對應之第二切換單元UB1、UB2~UB(N-1)耦接至第三端點N3、第四端點N4及第五端點N5。

其中，第一電容CA1、CA2~CA(N-1)中之至少一者的下極板更經由對應之第一切換單元耦接至第二端點N2，而其餘之第一電容所對應之第一切換單元則不與第二端點N2耦接。

在一些實施例中，第二電容CB1、CB2~CB(N-1) 中之至少一者的下極板更經由對應之第二切換單元耦接至第一端點N1，而其餘之第二電容所對應之第二切換單元則不與第一端點N1耦接。

舉例來說，在第8圖所示之SAR ADC 10的結構中，只有二第一電容CA1、CA3經由對應之第一切換單元UA1、UA3耦接至第二端點N2以及二第二電容CB1、CB3經由對應之第二切換單元UB1、UB3耦接至第一端點N1。其餘電容所對應之切換單元均不與第一端點N1和第二端點N2耦接。

於此，參照第9圖，於取樣階段期間，SAR控制電路130輸出第一控制信號ScA1~ScA(N-1)至所有第一切換單元UA1、UA2~UA(N-1)的控制端，以致使第一切換單元UA1、UA3分別響應第一控制信號ScA1、ScA3而將第一電容CA1、CA3的下極板電性連接至第二端點N2，並且第一切換單元UA2、UA4~UA(N-1)則分別響應第一控制信號ScA2、ScA4~ScA(N-1)而將第一電容CA2、CA4~CA(N-1)的下極板電性連接至第五端點N5。

同時，SAR控制電路130輸出第二控制信號ScB1~ScB(N-1)至所有第二切換單元UB1、UB2~UB(N-1)的控制端，以致使第二切換單元UB1、UB3分別響應第二控制信號ScB1、ScB3而將第二電容CB1、CB3的下極板電性連接至第一端點N1，並且第二切換單元UB2、UB4~UB(N-1)則分別響應第二控制信號ScB2、ScB4~ScB(N-1)而將第二電容CB2、CB4~CB(N-1)的下極板電性連接至第五端點N5。

此時，第一電容CA1、CA2~CA(N-1)的上極板接收正相輸入信號Vip並對正相輸入信號Vip進行取樣。第二電容CB1、CB2~CB(N-1)的上極板經由第二端點N2接收反相輸入信號Vin並對反相輸入信號Vin進行取樣。而僅第一電容CA1、CA3的下極板經由第二端點N2接收反相輸入信號Vin並對反相輸入信號Vin進行取樣，以及第二電容CB1、CB3的下極板經由第一端點N1接收正相輸入信號Vip並對正相輸入信號Vip進行取樣。其餘電容(第一電容CA2、CA4~CA(N-1)以及第二電容CB2、CB4~CB(N-1))的下極板均不對輸入信號(正相輸入信號Vip或反相輸入信號Vin)進行取樣。

於取樣結束後，參照第10圖，於保持階段期間，在SAR控制電路130的控制下，所有電容(第一電容CA1~CA(N-1)及第二電容CB1~CB(N-1))的下極板均置位至電性連接第五端點N5，並且所有電容的上極板均與差動輸入信號(正相輸入信號Vip或反相輸入信號Vin)斷開。

於位元循環階段期間，SAR ADC 10的運作則與上述實施例相同，故不再贅述。

於此架構下，SAR ADC 10於取樣結束後，比較器130的輸入端的壓差為M(Vip-Vin)，即SAR ADC 10能差動輸入信號的振幅放大M倍。其中，M介於1~2之間。

於此，雖然是以相對應之第一電容與第二電容同時以其下極板對輸入信號進行取樣，但本發明不限於此，即亦相對應之第一電容與第二電容可僅其中一者的下極板對輸入信號進行取樣。

換言之，透過調整下極板可對輸入信號進行取樣的電容位置及數量可產生不同放大倍率之差動輸入信號(Vi)的振幅。

在一些實施例中，第一切換單元UA1、UA2~UA(N-1)和第二切換單元UB1、UB2~UB(N-1)中的每一者(以下通稱切換單元UB)是由複數個開關所構成。

參照第11圖，對於下極板需對輸入信號進行取樣之電容C(即，第一電容CA1~CA(N-1)及第二電容CB1~CB(N-1)中之一)，其所對應的切換單元UB可包括四個開關SW3、SW4、SW5、SW6。

開關SW3耦接在第五端點N5與電容C的下極板之間。開關SW4耦接在第四端點N4與電容C的下極板之間。開關SW5耦接在第三端點N3與電容C的下極板之間。開關SW6耦接在第一端點N1或第二端點N2與電容C的下極板之間。

此些開關SW3、SW4、SW5、SW6的控制端耦接SAR控制電路130。換言之，每一個電容所耦接之此些開關SW3、SW4、SW5、SW6的開關(ON/OFF)是由對應之控制信號(即，第一控制信號ScA1~ScA(N-1)及第二控制信號ScB1~ScB(N-1)中之一)所控制。

參照第12圖，對於下極板不需對輸入信號進行取樣之電容C(即，第一電容CA1~CA(N-1)及第二電容CB1~CB(N-1)中之一)，其所對應的切換單元UB則不需要開關SW6，即只包括三個開關SW3、SW4、SW5。

在一些實施例中，第一控制信號scA0~ScA(N-1)可以單一信號實現，亦可以多個信號實現。同樣地，第二控制信號ScB0~ScB(N-1)可以單一信號實現，亦可以多個信號實現。

由於SAR控制電路130的結構與運作原理係為本領域之技術入員所熟知，故於此不再贅述。

綜上，根據本發明之可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器及其方法於取樣階段期間將電容陣列中至少一電容的下極板電性連接至輸入信號，以由電容陣列對輸入信號進行取樣及放大，藉以降低所需之取樣電容，或減少雜訊的產生。換言之，根據本發明之可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器及其方法利用電容的上下極板同時取樣，因而能同時放大輸入信號的振幅，以致於在同樣程度的雜訊的考慮下，所需的取樣電容會更小，或者，對於相同的取樣電容，所帶來的雜訊會更小。並且，對於偽差動輸入信號，在經過取樣以後，就將偽差動輸入信號自動轉換成全差動輸入信號，藉以抑制電源雜訊和共模雜訊。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。