TW201432826A - 半導體封裝製程及其結構 - Google Patents

Abstract

一種半導體封裝製程，其包含下列步驟：提供一第一基板，該第一基板具有至少一第一金屬凸塊，該第一金屬凸塊具有一對接部，該對接部具有一第一軟化點；提供一第二基板，該第二基板具有至少一第二金屬凸塊，該第二金屬凸塊具有一第二軟化點，且該第一金屬凸塊之該第一軟化點小於該第二金屬凸塊之該第二軟化點，該第二金屬凸塊具有一頂面及一側壁；進行一加熱步驟，以使該第一金屬凸塊之該對接部呈軟化狀態；以及壓合該第一基板與該第二基板，以該第二金屬凸塊嵌入呈軟化狀態之該對接部，以使呈軟化狀態之該對接部受壓延伸包覆該第二金屬凸塊之該頂面及該側壁。

Description

半導體封裝製程及其結構

本發明係有關於一種半導體封裝製程，特別係有關於一種具有高品質及低成本之半導體封裝製程。

目前半導體前段封裝技術之微機電系統(Micro Electro Mechanical Systems, MEMS)封裝技術已由結合打線技術與玻璃膠逐漸演變為金屬與金屬對封,然受限於經微機電系統封裝技術之封裝結構於後段製程中不能有助焊劑或高溫製程，因此無法採用成本較低之表面黏著技術(Surface Mount Technology, SMT)進行後段封裝，使得整體封裝成本無法降低。

本發明之主要目的係在於提供一種半導體封裝製程，其藉由加熱第一基板之第一金屬凸塊的對接部，使對接部呈軟化狀態，再壓合第一基板與第二基板，使第二基板之第二金屬凸塊嵌入呈軟化狀態之對接部，並延伸包覆第二金屬凸塊之頂面及側壁。

本發明之一種半導體封裝製程，其包含下列步驟：提供一第一基板，該第一基板具有一第一表面及至少一第一金屬凸塊，該第一金屬凸塊形成於該第一表面上，該第一金屬凸塊具有一底部及一對接部，該底部位於該對接部與該第一基板之間，該對接部具有一第一軟化點（first softening point）；提供一第二基板，該第二基板具有一第二表面及至少一第二金屬凸塊，該第二金屬凸塊形成於該第二表面上，該第二金屬凸塊具有一第二軟化點（second softening point），且該第一金屬凸塊之該第一軟化點小於該第二金屬凸塊之該第二軟化點，該第二金屬凸塊具有一頂面及一側壁；進行一加熱步驟，以使該第一金屬凸塊之該對接部呈軟化狀態；以及壓合該第一基板與該第二基板，該第一表面朝向該第二表面，以該第二金屬凸塊嵌入呈軟化狀態之該第一金屬凸塊的該對接部，以使呈軟化狀態之該對接部受壓延伸包覆該第二金屬凸塊之該頂面及該側壁，該第一金屬凸塊之該底部則位於該第二金屬凸塊與該第一基板之間。

本發明之半導體封裝製程係藉由加熱步驟使該第一基板之該第一金屬凸塊的該對接部呈軟化狀態，再壓合該第一基板及該第二基板，使該第二基板之該第二金屬凸塊嵌入呈軟化狀態之該對接部，並使呈軟化狀態之該對接部受壓延伸包覆該第二金屬凸塊之該頂面及該側壁以形成一金屬間化合物（Intermetallic Compound, IMC），使該第一基板不需助焊劑即可與該第二基板形成電性連接，因此於後段製程中不需助焊劑清洗步驟，且可承受高於壓合溫度之熱製程或環境測試，達到高品質低成本之封裝需求。

請參閱第1A至1D圖，其係本發明之第一實施例，一種半導體封裝製程係包含下列步驟：首先，請參閱第1A圖，提供一第一基板110，該第一基板110具有一第一表面111及至少一第一金屬凸塊112，該第一金屬凸塊112形成於該第一表面111上，在本實施例中，該第一基板110另具有至少一第一凸塊下金屬層113及一接合層114，該第一凸塊下金屬層113形成於該第一表面111且該第一金屬凸塊112覆蓋該第一凸塊下金屬層113，該第一金屬凸塊112具有一底部112a及一對接部112b，該對接部112b具有一第一軟化點（first softening point），該底部112a位於該對接部112b與該第一基板110之間，該接合層114係位於該第一金屬凸塊112之該底部112a與該第一基板110之間，以減少該第一金屬凸塊112之使用量，該第一金屬凸塊112之材質選自於金，該接合層114之材質選自於銅；接著，請參閱第1B圖，提供一第二基板120，該第二基板120具有一第二表面121及至少一第二金屬凸塊122，該第二金屬凸塊122形成於該第二表面121上，在本實施例中，該第二基板120另具有至少一第二凸塊下金屬層123，該第二凸塊下金屬層123形成於該第二表面121且該第二金屬凸塊122覆蓋該第二凸塊下金屬層123，該第二金屬凸塊122包含有一基底層122a及一外罩層122b，該外罩層122b覆蓋該基底層122a，該基底層122a之材質選自於銅，該外罩層122b之材質係選自於錫或錫銀合金，該第二金屬凸塊122具有一第二軟化點（second softening point），且該第一金屬凸塊112之該第一軟化點小於該第二金屬凸塊122之該第二軟化點，該第二金屬凸塊122具有一頂面122c及一側壁122d；之後，請參閱第1C圖，進行一加熱步驟，以使該第一金屬凸塊112’之該對接部112b’呈軟化狀態；最後，請參閱第1D圖，壓合該第一基板110與該第二基板120，該第一表面111朝向該第二表面121，以該第二金屬凸塊122嵌入呈軟化狀態之該第一金屬凸塊112’的該對接部112b’，以使呈軟化狀態之該對接部112b’受壓延伸包覆該第二金屬凸塊122之該頂面122c及該側壁122d，以形成一半導體封裝結構100，該第一金屬凸塊112’之該底部112a’則位於該第二金屬凸塊122與該第一基板110之間。

本發明係利用加熱及壓合步驟使具有該第二軟化點之該第二金屬凸塊122嵌入具有該第一軟化點之該第一金屬凸塊112，由於該第一金屬凸塊112的該對接部112b之該第一軟化點小於該第二金屬凸塊122之該第二軟化點，因此經加熱及壓合步驟後，該第二金屬凸塊122係可嵌入呈軟化狀態之該第一金屬凸塊112’的該對接部112b’，以使呈軟化狀態之該對接部112b’受壓延伸包覆該第二金屬凸塊122之該頂面122c及該側壁122d，以電性連接該第一基板110與該第二基板120，且該第一金屬凸塊112’之該底部112a’則位於該第二金屬凸塊122與該第一基板110之間，以形成不需助焊劑且於後段製程中可承受高於壓合溫度之熱製程或環境測試及不需助焊劑清洗步驟之該半導體封裝結構100，進而達到高品質低成本之封裝需求。

請再參閱第1D圖，其係本發明之一種半導體封裝結構100，其至少包含有一第一基板110以及一第二基板120，該第一基板110具有一第一表面111、至少一第一金屬凸塊112’、至少一第一凸塊下金屬層113及一接合層114，該第一金屬凸塊112’形成於該第一表面111上，該第一凸塊下金屬層113形成於該第一表面111且該第一金屬凸塊112’覆蓋該第一凸塊下金屬層113，該第一金屬凸塊112’具有一底部112a’及一對接部112b’，該對接部112b’具有一第一軟化點，該底部112a’位於該對接部112b’與該第一基板110之間，該接合層114係位於該第一金屬凸塊112’之該底部112a’與該第一基板110之間，在本實施例中，該第一金屬凸塊112’之材質選自於金，該接合層114之材質選自於銅，該接合層114係用以減少該第一金屬凸塊112’之使用量，該第二基板120具有一第二表面121、至少一第二金屬凸塊122及至少一第二凸塊下金屬層123，該第二表面121朝向該第一表面111且該第二金屬凸塊122形成於該第二表面121上，該第二凸塊下金屬層123形成於該第二表面121且該第二金屬凸塊122覆蓋該第二凸塊下金屬層123，該第二金屬凸塊122具有一頂面122c、一側壁122d及一第二軟化點，該第一金屬凸塊112’的該對接部112b’之該第一軟化點係小於該第二金屬凸塊122之該第二軟化點，在本實施例中，該第二金屬凸塊122包含有一基底層122a及一外罩層122b，該外罩層122b覆蓋該基底層122a，該基底層122a之材質選自於銅，該外罩層122b之材質係選自於錫或錫銀合金，其中該第二金屬凸塊122嵌入呈軟化狀態之該第一金屬凸塊112’的該對接部112b’，以使呈軟化狀態之該對接部112b’受壓延伸包覆於該第二金屬凸塊122之該頂面122c及該側壁122d，該第一金屬凸塊112’之該底部112a’則位於該第二金屬凸塊122與該第一基板110之間。由於呈軟化狀態之該對接部112b’受壓延伸包覆於該第二金屬凸塊122之該頂面122c及該側壁122d，因此該半導體封裝結構100不需助焊劑即可完成該第一基板110與該第二基板120之電性連接，省略後續助焊劑清洗之步驟，且當該第一金屬凸塊112’之材質為金時，更具有防氧化之功效。

此外，請參閱第2圖，其係為本發明之第二實施例，其與本發明之第一實施例不同之處在於該第一基板110另具有一間隔層115，該間隔層115係位於該第一金屬凸塊112’之該底部112a’與該接合層114之間，該間隔層115之材質係選自於鎳以防止該接合層114與該第一金屬凸塊112’過度結合。或者，請參閱第3圖，其係為本發明之第三實施例，其與本發明之第一實施例不同之處在於該第一基板110僅具有該第一金屬凸塊112’及該第一凸塊下金屬層113。或者，在另一實施例中，該第二基板120之該第二金屬凸塊122僅具有該基底層122a（圖未繪出）。

另，請參閱第4圖，其係為本發明之第四實施例，其與本發明之第三實施例不同之處在於該第二金屬凸塊122之該頂面122c係呈弧狀。

本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。

100．．．半導體封裝結構

110．．．第一基板

111．．．第一表面

112．．．第一金屬凸塊

112a．．．底部

112b．．．對接部

112’．．．軟化狀態之第一金屬凸塊

112a’．．．軟化狀態之底部

112b’．．．軟化狀態之對接部

113．．．第一凸塊下金屬層

114．．．接合層

115．．．間隔層

120．．．第二基板

121．．．第二表面

122．．．第二金屬凸塊

122a．．．基底層

122b．．．外罩層

122c．．．頂面

122d．．．側壁

123．．．第二凸塊下金屬層

第1A至1D圖：依據本發明之第一較佳實施例，一種半導體封裝製程之截面示意圖。 第2圖：依據本發明之第二較佳實施例，一種半導體封裝結構之截面示意圖。 第3圖：依據本發明之第三較佳實施例，一種半導體封裝結構之截面示意圖。 第4圖：依據本發明之第四較佳實施例，一種半導體封裝結構之截面示意圖。

110．．．第一基板

111．．．第一表面

112’．．．軟化狀態之第一金屬凸塊

112a’．．．軟化狀態之底部

112b’．．．軟化狀態之對接部

113．．．第一凸塊下金屬層

114．．．接合層

120．．．第二基板

121．．．第二表面

122．．．第二金屬凸塊

122a．．．基底層

122b．．．外罩層

122c．．．頂面

122d．．．側壁

123．．．第二凸塊下金屬層

Claims (10)

1. 一種半導體封裝製程，其至少包含： 　　提供一第一基板，該第一基板具有一第一表面及至少一第一金屬凸塊，該第一金屬凸塊形成於該第一表面上，該第一金屬凸塊具有一底部及一對接部，該底部位於該對接部與該第一基板之間，該對接部具有一第一軟化點（first softening point）； 　　提供一第二基板，該第二基板具有一第二表面及至少一第二金屬凸塊，該第二金屬凸塊形成於該第二表面上，該第二金屬凸塊具有一第二軟化點（second softening point），且該第一金屬凸塊之該第一軟化點小於該第二金屬凸塊之該第二軟化點，該第二金屬凸塊具有一頂面及一側壁； 　　進行一加熱步驟，以使該第一金屬凸塊之該對接部呈軟化狀態；以及 　　壓合該第一基板與該第二基板，該第一表面朝向該第二表面，以該第二金屬凸塊嵌入呈軟化狀態之該第一金屬凸塊的該對接部，以使呈軟化狀態之該對接部受壓延伸包覆該第二金屬凸塊之該頂面及該側壁，該第一金屬凸塊之該底部則位於該第二金屬凸塊與該第一基板之間。
2. 如申請專利範圍第1項所述之半導體封裝製程，其中該第一基板另具有一接合層，該接合層係位於該第一金屬凸塊之該底部與該第一基板之間。
3. 如申請專利範圍第2項所述之半導體封裝製程，其中該第一基板另具有一間隔層，該間隔層係位於該第一金屬凸塊之該底部與該接合層之間。
4. 如申請專利範圍第1項所述之半導體封裝製程，其中該第二金屬凸塊包含有一基底層及一外罩層，該外罩層覆蓋該基底層。
5. 一種半導體封裝結構，其至少包含： 　　一第一基板，其具有一第一表面及至少一第一金屬凸塊，該第一金屬凸塊形成於該第一表面上，該第一金屬凸塊具有一底部及一對接部，該底部位於該對接部與該第一基板之間，該對接部具有一第一軟化點（first softening point）；以及 　　一第二基板，其具有一第二表面及至少一第二金屬凸塊，該第二表面朝向該第一表面，且該第二金屬凸塊形成於該第二表面上，該第二金屬凸塊具有一頂面及一側壁，且該第二金屬凸塊具有一第二軟化點（second softening point），該對接部之該第一軟化點小於該第二金屬凸塊之該第二軟化點，其中該第二金屬凸塊嵌入呈軟化狀態之該第一金屬凸塊的該對接部，以使呈軟化狀態之該對接部受壓延伸包覆於該第二金屬凸塊之該頂面及該側壁，該第一金屬凸塊之該底部則位於該第二金屬凸塊與該第一基板之間。
6. 如申請專利範圍第5項所述之半導體封裝結構，其中該第二金屬凸塊包含有一基底層及一外罩層，該外罩層覆蓋該基底層。
7. 如申請專利範圍第5項所述之半導體封裝結構，其中該第一基板另具有一接合層，該接合層係位於該第一金屬凸塊之該底部與該第一基板之間。
8. 如申請專利範圍第7項所述之半導體封裝結構，其中該第一基板另具有一間隔層，該間隔層係位於該第一金屬凸塊之該底部與該接合層之間。
9. 一種半導體封裝製程，其至少包含： 　　提供一第一基板，該第一基板具有一第一表面及至少一第一金屬凸塊，該第一金屬凸塊形成於該第一表面上，該第一金屬凸塊具有一底部及一對接部，該底部位於該對接部與該第一基板之間； 　　提供一第二基板，該第二基板具有一第二表面及至少一第二金屬凸塊，該第二金屬凸塊形成於該第二表面上，該第二金屬凸塊具有一頂面及一側壁； 　　進行一加熱步驟，以使該第一金屬凸塊之該對接部呈軟化狀態；以及 　　壓合該第一基板與該第二基板，該第一表面朝向該第二表面，以該第二金屬凸塊嵌入呈軟化狀態之該第一金屬凸塊的該對接部，以使呈軟化狀態之該對接部受壓延伸包覆該第二金屬凸塊之該頂面及該側壁，該第一金屬凸塊之該底部則位於該第二金屬凸塊與該第一基板之間。
10. 一種半導體封裝結構，其至少包含： 　　一第一基板，其具有一第一表面及至少一第一金屬凸塊，該第一金屬凸塊形成於該第一表面上，該第一金屬凸塊具有一底部及一對接部，該底部位於該對接部與該第一基板之間；以及 　　一第二基板，其具有一第二表面及至少一第二金屬凸塊，該第二表面朝向該第一表面，且該第二金屬凸塊形成於該第二表面上，該第二金屬凸塊具有一頂面及一側壁，其中該第二金屬凸塊嵌入呈軟化狀態之該第一金屬凸塊的該對接部，以使呈軟化狀態之該對接部受壓延伸包覆於該第二金屬凸塊之該頂面及該側壁，該第一金屬凸塊之該底部則位於該第二金屬凸塊與該第一基板之間。