TW201432801A - 半導體元件的形成方法 - Google Patents
半導體元件的形成方法 Download PDFInfo
- Publication number
- TW201432801A TW201432801A TW102146834A TW102146834A TW201432801A TW 201432801 A TW201432801 A TW 201432801A TW 102146834 A TW102146834 A TW 102146834A TW 102146834 A TW102146834 A TW 102146834A TW 201432801 A TW201432801 A TW 201432801A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- width
- forming
- ring
- die
- Prior art date
Links
Classifications
-
- H10W76/60—
-
- H10W72/019—
-
- H10W72/00—
-
- H10W72/01335—
-
- H10W72/01338—
-
- H10W72/01353—
-
- H10W72/0198—
-
- H10W72/073—
-
- H10W72/07332—
-
- H10W72/331—
-
- H10W72/332—
-
- H10W72/352—
-
- H10W72/354—
-
- H10W90/732—
Landscapes
- Micromachines (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
晶圓封環可形成於晶圓上,其圖案結構具有圖案密度。晶圓封環圖案結構可具有多個線路,其寬度與間距可與晶圓上的晶粒接合環之寬度與間距實質上相同。具有晶圓封環形成其上的晶圓,可接合至不具有晶圓封環的晶圓。此外,亦可形成一對各自具有晶圓封環的晶圓,對準一對晶圓之晶圓封環後將一對晶圓接合在一起,以形成接合之晶圓間的封環結構。
Description
本發明係關於半導體元件的形成方法,更特別關於封環結構的形成方法。
在半導體製程中,積體電路係製作於半導體晶圓上的晶粒中。半導體晶圓在進行多種製程後,再由半導體晶圓切割出晶粒。上述製程可為微影、蝕刻、掺雜、研磨、及/或沉積不同材料。製程步驟可包含濕式與乾式製程。半導體晶圓可彼此堆疊或接合,並沿著切割線分開以形成所謂的三維(3D)IC。前述製程步驟亦可施加至接合後的晶圓。多種製程的污染物、化學品、或殘留物會貫穿接合的晶圓之晶粒區域,並降低形成其中的晶粒良率。
本發明一實施例提供一種半導體元件的形成方法,包括:形成多個第一晶粒於第一晶圓上的晶粒區中;形成多個第一晶粒接合環於第一晶圓上,且第一晶粒接合環具有第一寬度與第一間距;以及形成第一晶圓封環於第一晶圓上的封環區中,第一晶圓封環具有多個線路,且線路具有第二寬度與第二間距,其中第一晶粒接合環之第一寬度與第一間距,與第一晶圓封環之第二寬度與第二間距幾乎相同。
本發明一實施例提供一種半導體元件的形成方
法,包括:形成多個第一晶粒於第一晶圓的實質上所有區域上;形成多個第一晶粒接合環於第一晶圓上,且第一晶粒接合環具有第一寬度與第一間距;以及形成第一晶圓封環於第一晶圓的實質上所有區域上,第一晶圓封環具有多個第一線路,且第一線路具有第二寬度與第二間距,其中第一晶粒接合環之第一寬度,與第一晶圓封環之第二寬度幾乎相同。
本發明一實施例提供一種半導體元件的形成方法,包括:形成第一晶圓封環於第一晶圓上,第一晶圓封環具有多個第一線路,且第一線路具有第一寬度與第一間距;形成第二晶圓封環於第二晶圓上,第二晶圓封環具有多個第二線路,且第二線路具有第二寬度與第二間距,且第二寬度與第二間距與第一寬度與第一間距幾乎相同;對準第一晶圓與第二晶圓;以及將第一晶圓接合至第二晶圓。
A-A’‧‧‧切線
H‧‧‧高度
H1‧‧‧第一高度
H2‧‧‧第二高度
P322.1、P322.N‧‧‧多邊形
S1、S312.1‧‧‧第一間距
S2、S312.2‧‧‧第二間距
W1‧‧‧第一寬度
W2‧‧‧第二寬度
100‧‧‧晶圓
110、212、310、322‧‧‧晶圓封環
110a、210a‧‧‧晶圓封環區
112、312、322‧‧‧圖案結構
112.1、142.1、142.2、142.N、312.1‧‧‧第一結構部份
112.2、145.1、145.2、145.N、312.2‧‧‧第二結構部份
120‧‧‧晶粒
120a、210b‧‧‧有效晶粒區
140、240‧‧‧接合結構
141、210‧‧‧第一晶圓
142‧‧‧第一晶圓封環
143‧‧‧第一晶粒接合環
144、220‧‧‧第二晶圓
145‧‧‧第二晶圓封環
146‧‧‧第二晶粒接合環
150、230‧‧‧封環結構
212.1、212.2、212.N‧‧‧結構部份
213‧‧‧晶粒接合環
400、500‧‧‧方法
410、420、430、440、450、452、454、510、520、530、540‧‧‧步驟
第1A圖係一實施例中,晶圓封環的平面圖;第1B圖係一實施例中,用於一對接合晶圓之第1A圖中的一對晶圓封環,沿著A-A’切線的剖視圖;第2圖係另一實施例中,用於接合結構之晶圓封環的剖視圖;第3A至3B圖係多種實施例中,用於晶圓封環的圖案結構;第4圖係一實施例中,元件的形成方法;以及第5圖係另一實施例中,另一元件的另一形成方法。
下述內容將詳述本發明實施例如何製作與使用。可以理解的是,這些實施例所提供的多種可行發明概念,以實施於多種特定方式。然而這些特定實施例僅用以說明而非侷限本發明。
第1A圖為一實施例中,晶圓封環110的平面圖。如第1A圖所示,晶圓封環110可形成於晶圓100上的晶圓封環區110a中。晶圓100可具有一或多個晶粒120形成其上。晶圓100其包括一或多個晶粒的區域可稱作有效晶粒區120a。晶圓封環區110a與有效晶粒區120a有關。舉例來說,晶圓封環區110a可為晶圓100未使用的區域,並包圍有效晶粒區120a。
可以理解的是,有效晶粒區120a可隨形成於晶粒100上之晶粒120的數目變化。如此一來,晶圓封環區110a的形狀將取決於晶圓100之有效晶粒區120a。第1A圖中的有效晶粒區120a僅用以舉例而非侷限實施例的範疇。切割線(未圖示)可形成於晶粒120之間,使晶粒120得以自晶圓100分割出來。
如第1A圖所示,可依圖案結構112形成晶圓封環110。第1A圖中的圖案結構112可包含多個第一結構部份112.1與多個第二結構部份112.2。第一結構部份112.1可具有第一寬度W1,且彼此之間隔有第一間距S1。第二結構部份112.2可具有第二寬度W2,且彼此之間隔有第二間距S2。第一結構部份112.1與第二結構部份112.2亦可稱作第一線路與第二線路,其具有上述寬度與間距以形成圖案結構112。雖然圖示中的第一結構部份112.1之第一間距S1與第二結構部份112.2之第二間距S2為規則的間距,但第一間距S1及/或第二間距S2亦可為不規
則的間距。
第1A圖中的第一結構部份112.1與第二結構部份112.2可交錯形成圖案結構112。舉例來說,第1A圖中的圖案結構112為方形圖案。雖然第1A圖中的第一結構部份112.1與第二結構部份112.2近乎垂直相交以形成方’形圖案,其相交角度可為非垂直的其他角度。在多種實施例中,晶圓設計者採用的相交角度可為銳角及/或鈍角以形成菱形或梯形圖案。在其他實施例中,結構部份可不相交並搭配額外的結構部份(未圖示)以形成多邊形的圖案結構。
圖案結構112包含之第一結構部份與第二結構部份,各自具有第一寬度W1與第二寬度W2及第一間距S1與第二間距S2。如此一來,在將晶圓100接合至另一晶圓(未圖示)的操作中,將施加有效的接合壓力至橫越有效晶粒區120a與晶圓封環區110a的界面點(又稱作接觸界面)。舉例來說,晶粒接合環(未圖示)將包圍有效晶粒區120a中的一或多個晶粒120。晶粒接合環可產生用於有效晶粒區120a的晶粒接合環圖案密度(未圖示)。第一結構部份的第一寬度W1與第一間距S1,及第二結構部份的第二寬度W2與第二間距S2,可讓晶圓封環110之圖案結構112的圖案密度得以對應晶粒接合環的圖案密度。
舉例來說,第一結構部份的第一寬度W1與第一間距S1,及第二結構部份的第二寬度W2與第二間距S2,可與對應的晶圓100上的晶粒接合環(未圖示)其寬度與間距幾乎相同。藉由使晶圓封環110之圖案結構112的圖案密度對應晶粒接合環密度,在接合晶圓100至另一晶圓(未圖示)的接合製程中,
施加至整片晶圓100的有效接合壓力將會趨於一致。有效接合壓力將搭配第1B圖詳述於下。
在一實施例中,晶圓封環110與晶粒接合環(未圖示)可同時形成。有效晶粒區120a中的晶粒接合環(未圖示)其圖案密度,與晶圓封環110之圖案結構112其圖案密度之間的關係將詳述於下。
在另一實施例中,晶圓封環110可形成於晶圓100之晶圓封環區110a與有效晶粒區120a中。在晶圓100之有效晶粒區120a中,晶圓封環110可形成晶粒120之間的切割線(未圖示)或切割區(未圖示)。上述橫越整個晶圓100之晶圓封環110與晶粒接合環(未圖示),其寬度及/或間距幾乎相同。本技術領域中具有通常知識者應理解,晶圓封環與晶粒接合環的寬度及/或間距幾乎相同,可在晶圓接合製程中讓施加至橫越整個晶圓100的有效接合壓力其一致性增加。
在另一實施例中,除了有效晶粒區120a外,晶粒120可形成於晶圓封環區110a中。在此實施例中,晶圓封環110可形成切割線(未圖示)及/或切割區(未圖示)於晶圓封環區110a中的晶粒120之間。如此一來,橫越整個晶圓100的晶圓封環110與晶粒接合環(未圖示)可具有幾乎相同的寬度及/或間距。本技術領域中具有通常知識者應理解,晶圓封環與晶粒接合環的寬度及/或間距幾乎相同,可在晶圓接合製程中讓施加至橫越整個晶圓100的有效接合壓力其一致性增加。
在多種實施例中,晶圓封環110可為共熔合金如鋁銅合金、鋁鍺合金、或其他類似材料。在一實施例中,晶圓封
環之組成可為高分子。在多種實施例中,晶圓封環110可為低熔點的金屬層如銦、金、錫、鎳、銅、或其他類似材料。共熔合金或低熔點金屬層的形成方法可為熱化學氣相沉積(CVD)、物理氣相沉積(PVD)如濺鍍或蒸鍍、電子槍、離子束、能量束、電鍍、一或多種消減蝕刻、單鑲嵌技術、雙鑲嵌技術、類似方法、或其他合適方法。
在一實施例中,第一結構部份112.1與第二結構部份112.2的形成方法可為一或多種消減蝕刻製程。在多種實施例中,第一結構部份112.1與第二結構部份112.2的形成方法可為一或多個連續製程步驟,端視晶圓設計而定。
在多種實施例中,晶圓100可為基板或中介物。在一實施例中,晶圓100可為基體矽。在其他實施例中,晶圓100可包含半導體基板、陶瓷基板、石英基板、或類似物。在某些實施例中,晶圓100可包含絕緣層上矽(SOI)或其他類似基板。其他可用基板包括多層基板、組成漸變式基板、或混合方向式基板。
第1B圖係一實施例中,用於接合結構140之第1A圖中的一對晶圓封環,沿著A-A’切線的剖視圖。如第1B圖所示,接合結構140可包含具有第一晶圓封環142的第一晶圓141與具有第二晶圓封環145的第二晶圓144,兩者接合在一起以形成封環結構150。第一晶圓封環142可包含多個第一結構部份142.1至142.N,其寬度為對應寬度,且彼此之間以對應間距分隔。第二晶圓封環145可包含多個第二結構部份145.1至145.N,其寬度為對應寬度,且彼此之間以對應間距分隔。
第一晶圓141可包含多個第一晶粒接合環143。第一晶粒接合環143可圍繞第一晶圓141上的晶粒(未圖示)。第二晶圓144可包含第二晶粒接合環146。第二晶粒接合環146可圍繞第二晶圓144上的晶粒(未圖示)。第一晶圓封環142可具有第一高度H1,而第二晶圓封環145可具有第二高度H2。
在多種實施例中,第1B圖中的第一晶圓封環142及/或第二晶圓封環145,可為一或多個共熔合金如鋁銅合金或鋁鍺合金,或低熔點金屬層如銦、金、錫、鎳、銅、或其他類似材料。在多種實施例中,第一晶粒接合環143、第二晶粒接合環146、第一晶圓封環142、與第二晶圓封環145可由相同或類似材料組成。第一晶圓封環142之第一高度H1與第二晶圓封環145之第二高度H2,可分別與第一晶粒接合環143與第二晶粒接合環146之高度一致。
如第1B圖所示,第一結構部份142.1至142.N的寬度與間距,可與第二結構部份145.1至145.N的寬度與間距幾乎相同。如此一來,當第一晶圓141與第二晶圓144對準接合時,可讓個別的第一晶圓封環142與第二晶圓封環145及其結構部份對準接合,以形成封環結構150。第一晶圓封環142之第一圖案結構(未圖示)與第二晶圓封環145之第二圖案結構(未圖示)幾乎呈鏡像。在接合第一晶圓141與第二晶圓144之製程中,第一晶圓封環142與第二晶圓封環145彼此接觸的位置,以及第一晶粒接合環143與第二晶粒接合環146彼此接觸的位置,即界面點或接觸界面。
在一實施例中,以外部接合元件(未圖示)施加壓力
及/或熱至晶圓,以接合第一晶圓141與第二晶圓144。上述施加的壓力將擴展至每一晶圓的表面上,且上述表面與第一晶圓141及第二晶圓144之間的接觸界面對向設置。
如第1B圖所示,第一封環142之第一結構部份142.1至142.N的寬度與間距(與第二封環145之第二結構部份145.1至145.N的寬度與間距),可與第一晶圓141上之第一晶粒接合環143的寬度(與第二晶圓144上之第二晶粒接合環146的寬度)相關。如上所述,第一晶圓封環142之圖案結構(未圖示於第1B圖)與第二晶圓封環145之圖案結構(未圖示於第1B圖),可與第一晶粒接合環143之圖案結構(未圖示於第1B圖)與第二晶粒接合環146之圖案結構(未圖示於第1B圖)相關。此外,第一晶圓封環142的第一高度H1與第二晶圓封環145的第二高度H2,可分別與第一晶粒接合環143與第二晶粒封合環146的高度一致。綜上所述,在接合製程中可沿著第1B圖中第一晶圓141與第二晶圓144之接觸界面,施加有效接合壓力。橫越有效晶粒區120a與晶圓封環區110a的有效接合壓力幾乎一致。雖然第1B圖中的第一晶圓封環142與第二晶圓封環145的結構部份具有一致的間距,但上述結構部份仍可對應第一晶粒接合環143與第二晶粒接合環146的間距而具有不一致的間距。
藉由第一晶圓141與第二晶圓144之間的封環結構150,可施加幾乎一致的有效接合壓力以形成良好密封。習知技術以有效晶粒區其完全未使用的部份形成密封於接合的晶圓之間,以形成晶圓封環。此習知技術會形成單一的不規則封環,其形態與晶圓之有效晶粒區的晶粒接合環圖案密度無關。
如此一來,沿著一對晶圓之有效晶粒區與晶圓封環區之間的接觸界面施加的有效接合壓力不一致,通常會造成晶圓之間的接合密封不良。
此外,習知技術的封環通常只有單一數目,比如只位於晶圓的非晶粒區之殘餘部份。如此一來在後續製程步驟中,以習知技術形成的封環之一區域中的單一開口(或不良接合),將會犧牲形成於一對接合的晶圓之有效晶粒區中的元件、晶粒、及/或晶粒接合環的整體性。舉例來說,接合晶圓之一可藉由化學機械研磨(CMP)製程或蝕刻製程薄化。若以習知技術形成封環,則上述後續製程的污染物、化學品、或殘留物將會損傷晶圓晶粒區中的元件、晶粒、及/或晶粒接合環,導致封環分離或未接合。
相反地,本發明實施例的晶圓封環可具有多重結構部份或線路(比如第1A圖中的第一結構部份112.1與112.2)。此實施例之晶圓封環的多重結構部份比習知技術的封環具有雙重優勢。首先如前所述,實施例之晶圓封環的多重結構部份或線路其圖案密度,與有效晶粒區中的晶粒接合環圖案密度幾乎相同。如此一來,實施例中的晶圓封環在一對晶圓的接合製程中,可增加沿著有效晶粒區與晶圓封環區之間的接觸界面施加的有效接合壓力之一致性,進而使接合的晶圓之間的封環結構具有良好的密封性。在另一實施例中,橫越整個晶圓的晶圓封環可提供整個晶圓一致的圖案密度,進而增加用於接合一對晶圓的有效接合壓力之一致性。
再者,實施例中晶圓封環的多重結構部份,可提
供封環結構額外的保護層或阻障。如此一來,若局部區域的某一結構部份分離或未接合,仍可維持封環結構的整體性。其餘的接合結構部份可提供多重的額外保護層。形成於有效晶粒區中的元件、晶粒、及/或晶粒接合環在用於接合結構的後續製程中,仍可維持其整體性。
第2圖係另一實施例中,用於接合結構之晶圓封環的剖視圖。如第2圖所示,第一晶圓210可包含晶圓封環212與晶粒接合環213,以圍繞第一晶圓210上的晶粒(未圖示)。在一實施例中,晶圓封環212可形成於第一晶圓210的晶圓封環區210a中,而晶粒接合環213可形成於第一晶圓210的有效晶粒區210b中。與第1B圖之接合結構140(第一晶圓141上的第一晶圓封環142與第二晶圓144上的第二晶圓封環145)相較,第2圖的接合結構240其晶圓封環212只形成於某一晶圓(比如第一晶圓210)上,可用以密封接合結構240。
第一晶圓210可接合至第二晶圓220以形成接合結構240。接合第一晶圓210與第二晶圓220,可形成封環結構230於兩者之間。
晶圓封環212包含的多個結構部份212.1至212.N,可具有對應寬度與對應間距。晶圓封環212可具有高度H。如第2圖所示之實施例中,結構部份212.1至212.N的寬度與間距可對應晶粒接合環213的寬度與間距。在一實施例中,晶圓封環212與晶粒接合環213可同時形成。
在另一實施例中,晶圓封環212可取代晶粒接合環213,即晶圓封環212可形成於有效晶粒區210b與晶圓封環區
210a中。舉例來說,晶圓封環可形成有效晶粒區210b中的晶粒(未圖示)之間的切割線(未圖示)及/或分離區(未圖示)。如此一來,晶圓封環212可一致的橫越整個第一晶圓210,在接合第一晶圓210至第二晶圓220的接合製程中,可提升施加於整個第一晶圓210的有效接合壓力之一致性。
在多種實施例中,晶圓封環212之組成可為一或多種共熔合金如鋁銅合金或鋁鍺合金、低熔點金屬層如銦、金、錫、鎳、銅、或類似材料、或高分子。
第3A至3B圖係多種實施例中,用於晶圓封環的圖案結構。如第3A圖所示,晶圓封環310形成之圖案結構312可為菱形圖案。圖案結構可包含多個第一結構部份312.1與多個第二結構部份312.2。第一結構部份312.1可具有第一寬度(未圖示),而第二結構部份312.2可具有第二寬度(未圖示)。第一結構部份312.1之間以第一間距S312.1隔開,而第二結構部份312.2以第二間距S312.2隔開。圖案結構312之圖案密度。可對應形成於晶圓(未圖示)之有效晶粒區中的晶粒接合環(未圖示)之圖案密度。第一間距S312.1及/或第二間距S312.2可為規則或不規則的間距。
第一結構部份312.1與第二結構部份312.2的形成方法可為熱化學氣相沉積(CVD)、物理氣相沉積(PVD)如濺鍍或蒸鍍、電子槍、離子束、能量束、電鍍、一或多種消減蝕刻製程、單鑲嵌技術、雙鑲嵌技術、類似技術、或其他可接受的方法。
如第3B圖所示,晶圓封環320之圖案結構322可為
多邊形圖案,且多邊形圖案可包含多個內連線之多邊形P322.1至P322.N。圖案結構322之圖案密度,可對應晶圓(未圖示)之有效晶粒區中的晶粒接合環(未圖示)其圖案密度。圖案結構322之形成方法可為熱化學氣相沉積(CVD)、物理氣相沉積(PVD)如濺鍍或蒸鍍、電子槍、離子束、能量束、電鍍、一或多種消減蝕刻製程、單鑲嵌技術、雙鑲嵌技術、類似技術、或其他可接受的方法。
第4圖係一實施例中,形成元件的方法400。方法400的步驟410可形成多個第一晶粒於第一晶圓上。在一實施例中,晶粒可形成於第一晶圓之有效晶粒區中。方法400的步驟420可形成多個第一晶粒接合環於第一晶圓上。第一晶粒接合環可具有第一寬度與第一間距。方法400的步驟430可形成第一晶圓封環於第一晶圓上。第一晶圓封環可具有多個線路,且線路具有第二寬度與第二間距。第一晶圓封環的第二寬度與第二間距,可與第一晶粒接合環的第一寬度與第一間距幾乎相同。在一實施例中,多個第一晶粒接合環可與第一晶圓封環同時形成。在一實施例中,方法400的步驟440可將第一晶圓接合至第二晶圓。
在另一實施例中,方法400之步驟450可形成多個第二晶粒接合環於第二晶圓上。第二晶粒接合環可具有第三寬度與第三間距。第三寬度與第三間距可對準第一晶圓上的第一晶粒接合環之第一寬度與第一間距。方法400之步驟452可形成第二晶圓封環於第二晶圓上。第二晶圓封環可具有多個線路,且線路具有第四寬度與第四間距。第二晶圓封環的第四寬度與
第四間距,可對準第一晶圓封環的第二寬度與第二間距。方法400的步驟454可將第一晶圓接合至第二晶圓,以形成接合結構。
第5圖係另一實施例中,形成另一元件的另一方法500。方法500的步驟510可形成第一晶圓封環於第一晶圓上。第一晶圓封環可具有多個第一線路,且第一線路具有第一寬度與第一間距。方法500的步驟520可形成第二晶圓封環於第二晶圓上。第二晶圓封環可具有多個第二線路,且第二線路具有第二寬度與第二間距。第一晶圓封環之第一線路的第一寬度與第一間距,可與第二晶圓封環之第二線路的第二寬度與第二間距幾乎相同。本技術領域中具有通常知識者應理解幾乎相同的寬度與間距,可在接合製程中使橫越整個晶圓的接合壓力具有一致性。步驟530可對準第一晶圓與第二晶圓。方法500的步驟540可將第一晶圓接合至第二晶圓。
在一實施例中,第一晶圓封環的第一線路之第一寬度與第一間距,可與第一晶圓上的晶粒接合環之寬度與間距幾乎相同。在一實施例中,方法500可讓第一線路之第一高度,與第一晶圓上的晶粒接合環之高度幾乎相同。在一實施例中,第二晶圓封環之第二線路的第二寬度與第二間距,可與第二晶圓上的晶粒接合環之寬度與間距幾乎相同。在一實施例中,方法500可讓第二線路之第二高度,與第一晶圓上的晶粒接合環之高度幾乎相同。
在一實施例中,方法500可施加熱及/或壓力至第一晶圓與第二晶圓,以將第一晶圓接合至第二晶圓。在一實施例
中,方法500可讓第一線路交錯形成方形圖案於第一晶圓上。在另一實施例中,方法500可讓第一線路交錯形成菱形圖案於第一晶圓上。在又一實施例中,方法500可讓第一線路形成多邊形圖案。
一實施例之方法包括形成多個第一晶粒於第一晶圓上的晶粒區中;形成多個第一晶粒接合環於第一晶圓上,且第一晶粒接合環具有第一寬度與第一間距;以及形成第一晶圓封環於第一晶圓上的封環區中,第一晶圓封環具有多個線路,且線路具有第二寬度與第二間距,其中第一晶粒接合環之第一寬度與第一間距,與第一晶圓封環之第二寬度與第二間距幾乎相同。
另一實施例之方法包括形成多個第一晶粒於第一晶圓的實質上所有區域上;形成多個第一晶粒接合環於第一晶圓上,且第一晶粒接合環具有第一寬度與第一間距;以及形成第一晶圓封環於第一晶圓的實質上所有區域上,第一晶圓封環具有多個線路,且線路具有第二寬度與第二間距,其中第一晶粒接合環之第一寬度,與第一晶圓封環之第二寬度幾乎相同。
一實施例之另一方法包括形成第一晶圓封環於第一晶圓上,第一晶圓封環具有多個第一線路,且第一線路具有第一寬度與第一間距;形成第二晶圓封環於第二晶圓上,第二晶圓封環具有多個第二線路,且第二線路具有第二寬度與第二間距,且第二寬度與第二間距與第一寬度與第一間距幾乎相同;對準第一晶圓與第二晶圓;以及將第一晶圓接合至第二晶圓。
雖然上述內容已詳述實施例與其優點,但應理解在不脫離申請專利範圍和實施例精神的前提下,可進行各種改變、替代、與變更。此外,申請專利範圍不限於上述內容中特定實施例的製程、機器、製作、組成、裝置、方法、和步驟。如本技術領域中具有通常知識者由本發明所知,根據本發明可用的方式與對應實施例,即可採用目前或未來研發之具有實質上相同功能或可達實質上相同結果的製程、機器、製作、組成、裝置、方法或步驟。綜上所述,申請專利範圍包括上述製程、機器、製作、組成、裝置、方法、或步驟。此外,每個申請專利範圍均為個別實施例,且各種申請專利範圍和實施例的組合均屬本發明範疇。
H‧‧‧高度
212‧‧‧晶圓封環
210a‧‧‧晶圓封環區
210b‧‧‧有效晶粒區
240‧‧‧接合結構
210‧‧‧第一晶圓
220‧‧‧第二晶圓
230‧‧‧封環結構
212.1、212.2、212.N‧‧‧結構部份
213‧‧‧晶粒接合環
Claims (12)
- 一種半導體元件的形成方法,包括:形成多個第一晶粒於一第一晶圓上的一晶粒區中;形成多個第一晶粒接合環於該第一晶圓上,且該些第一晶粒接合環具有一第一寬度與一第一間距;以及形成一第一晶圓封環於該第一晶圓上的一封環區中,該第一晶圓封環具有多個線路,且該些線路具有一第二寬度與一第二間距;其中該些第一晶粒接合環之該第一寬度與該第一間距,與該第一晶圓封環之該第二寬度與該第二間距幾乎相同。
- 如申請專利範圍第1項所述之半導體元件的形成方法,其中該些第一晶粒接合環具有一第一高度,而第一晶圓封環具有一第二高度,且該第一高度與該第二高度幾乎相同。
- 如申請專利範圍第1項所述之半導體元件的形成方法,更包括:形成該些第一晶粒於該第一晶圓之該封環區中。
- 如申請專利範圍第1項所述之半導體元件的形成方法,更包括:沿著該第一晶圓之該晶粒區中的多個切割線,形成該第一晶圓封環。
- 一種半導體元件的形成方法,包括:形成多個第一晶粒於一第一晶圓的實質上所有區域上;形成多個第一晶粒接合環於該第一晶圓上,且該些第一晶粒接合環具有一第一寬度與一第一間距;以及 形成一第一晶圓封環於該第一晶圓的實質上所有區域上,該第一晶圓封環具有多個第一線路,且該些第一線路具有一第二寬度與一第二間距,其中該些第一晶粒接合環之該第一寬度,與該第一晶圓封環之該第二寬度幾乎相同。
- 如申請專利範圍第5項所述之半導體元件的形成方法,其中該第一晶圓封環係沿著用於該第一晶圓的多個切割線形成。
- 如申請專利範圍第5項所述之半導體元件的形成方法,其中該些第一晶粒接合環具有一第一高度,而該第一晶圓封環具有一第二高度,且該第一高度與該第二高度幾乎相同。
- 如申請專利範圍第5項所述之半導體元件的形成方法,更包括:形成一第二晶圓封環於一第二晶圓的實質上所有區域上,該第二晶圓封環具有多個第二線路,且該些第二線路具有一第三寬度與一第三間距,其中該第三寬度與該第三間距,與該第一晶圓封環之該第二寬度與該第二寬度幾乎相同;對準該第一晶圓與該第二晶圓;以及接合該第一晶圓至該第二晶圓。
- 一種半導體元件的形成方法,包括:形成一第一晶圓封環於一第一晶圓上,該第一晶圓封環具有多個第一線路,且該些第一線路具有一第一寬度與一第一間距;形成一第二晶圓封環於一第二晶圓上,該第二晶圓封環具 有多個第二線路,且該些第二線路具有一第二寬度與一第二間距,且該第二寬度與該第二間距與該第一寬度與該第一間距幾乎相同;對準該第一晶圓與該第二晶圓;以及將該第一晶圓接合至該第二晶圓。
- 如申請專利範圍第9項所述之半導體元件的形成方法,其中將該第一晶圓接合至該第二晶圓之步驟包括:施加一壓力或熱至該第一晶圓與該第二晶圓。
- 如申請專利範圍第9項所述之半導體元件的形成方法,其中該第一晶圓封環的該些第一線路之第一寬度與該第一間距,與該第一晶圓上的多個晶粒接合環之寬度與間距幾乎相同,且其中該些第一線路之高度,與該第一晶圓上的該些晶粒接合環之高度幾乎相同。
- 如申請專利範圍第9項所述之半導體元件的形成方法,其中該第一晶圓封環之該些第一線路交錯形成一方形圖案、交錯形成一菱形圖案、或排列成一多邊形圖案。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/759,201 US9673169B2 (en) | 2013-02-05 | 2013-02-05 | Method and apparatus for a wafer seal ring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201432801A true TW201432801A (zh) | 2014-08-16 |
| TWI528429B TWI528429B (zh) | 2016-04-01 |
Family
ID=51241496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102146834A TWI528429B (zh) | 2013-02-05 | 2013-12-18 | 半導體元件的形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9673169B2 (zh) |
| CN (2) | CN103972144A (zh) |
| TW (1) | TWI528429B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287188B2 (en) | 2013-02-05 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a seal ring structure |
| US9048246B2 (en) * | 2013-06-18 | 2015-06-02 | United Microelectronics Corp. | Die seal ring and method of forming the same |
| CN107452663A (zh) * | 2016-05-30 | 2017-12-08 | 中芯国际集成电路制造(北京)有限公司 | 晶圆承载膜 |
| US20210296281A1 (en) | 2020-03-20 | 2021-09-23 | Integrated Silicon Solution Inc. | Wafer-bonding structure and method of forming thereof |
| CN116325122A (zh) * | 2020-09-02 | 2023-06-23 | 康宁股份有限公司 | 玻璃封装和制造方法 |
| US20230326897A1 (en) * | 2022-04-11 | 2023-10-12 | Wolfspeed, Inc. | Die backside metallization methods and apparatus |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773986A (en) | 1995-04-03 | 1998-06-30 | Motorola, Inc | Semiconductor wafer contact system and method for contacting a semiconductor wafer |
| US6661084B1 (en) * | 2000-05-16 | 2003-12-09 | Sandia Corporation | Single level microelectronic device package with an integral window |
| US6661085B2 (en) * | 2002-02-06 | 2003-12-09 | Intel Corporation | Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack |
| US6975016B2 (en) * | 2002-02-06 | 2005-12-13 | Intel Corporation | Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof |
| US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| US6962835B2 (en) * | 2003-02-07 | 2005-11-08 | Ziptronix, Inc. | Method for room temperature metal direct bonding |
| US20100190334A1 (en) * | 2003-06-24 | 2010-07-29 | Sang-Yun Lee | Three-dimensional semiconductor structure and method of manufacturing the same |
| US7453128B2 (en) * | 2003-11-10 | 2008-11-18 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2005228892A (ja) * | 2004-02-12 | 2005-08-25 | Toshiba Corp | 半導体ウェーハと半導体素子およびその製造方法 |
| US7354799B2 (en) * | 2005-11-08 | 2008-04-08 | Intel Corporation | Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring |
| US20080032484A1 (en) * | 2006-08-04 | 2008-02-07 | Texas Instruments Incorporated | Substrate bonding process with integrated vents |
| US8736039B2 (en) | 2006-10-06 | 2014-05-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked structures and methods of forming stacked structures |
| US20080124835A1 (en) | 2006-11-03 | 2008-05-29 | International Business Machines Corporation | Hermetic seal and reliable bonding structures for 3d applications |
| US20080237823A1 (en) * | 2007-01-11 | 2008-10-02 | Analog Devices, Inc. | Aluminum Based Bonding of Semiconductor Wafers |
| US7871857B1 (en) | 2008-09-29 | 2011-01-18 | Integrated Device Technology, Inc. | Methods of forming multi-chip semiconductor substrates |
| US8644125B2 (en) | 2008-09-30 | 2014-02-04 | Intel Corporation | Seek scan probe (SSP) cantilever to mover wafer bond stop |
| US8293581B2 (en) * | 2009-02-18 | 2012-10-23 | Globalfoundries Inc. | Semiconductor chip with protective scribe structure |
| SE537499C2 (sv) * | 2009-04-30 | 2015-05-26 | Silex Microsystems Ab | Bondningsmaterialstruktur och process med bondningsmaterialstruktur |
| US8836449B2 (en) * | 2010-08-27 | 2014-09-16 | Wei Pang | Vertically integrated module in a wafer level package |
| US8809784B2 (en) | 2010-10-21 | 2014-08-19 | Raytheon Company | Incident radiation detector packaging |
| US9460840B2 (en) * | 2011-03-03 | 2016-10-04 | Skyworks Solutions, Inc. | Seal ring inductor and method of forming the same |
| US8736045B1 (en) | 2012-11-02 | 2014-05-27 | Raytheon Company | Integrated bondline spacers for wafer level packaged circuit devices |
| US9287188B2 (en) | 2013-02-05 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a seal ring structure |
-
2013
- 2013-02-05 US US13/759,201 patent/US9673169B2/en not_active Expired - Fee Related
- 2013-09-03 CN CN201310395517.0A patent/CN103972144A/zh active Pending
- 2013-09-03 CN CN201910115849.6A patent/CN110071083B/zh not_active Expired - Fee Related
- 2013-12-18 TW TW102146834A patent/TWI528429B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972144A (zh) | 2014-08-06 |
| CN110071083A (zh) | 2019-07-30 |
| TWI528429B (zh) | 2016-04-01 |
| US9673169B2 (en) | 2017-06-06 |
| US20140220735A1 (en) | 2014-08-07 |
| CN110071083B (zh) | 2021-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI523183B (zh) | 裝置與其形成方法 | |
| TWI528429B (zh) | 半導體元件的形成方法 | |
| TWI635544B (zh) | 半導體裝置之製造方法及半導體裝置 | |
| TWI528505B (zh) | 半導體結構及其製造方法 | |
| CN102446865B (zh) | 止裂阻挡层及其制造方法 | |
| JP6017297B2 (ja) | 半導体装置の製造方法 | |
| US10115644B2 (en) | Interposer manufacturing method | |
| CN105870069B (zh) | 用于芯片切割过程的保护结构 | |
| JP6380946B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201921520A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| TW201310501A (zh) | 半導體晶圓及具備其之層積構造體 | |
| WO2022202929A1 (ja) | 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法 | |
| TW201732870A (zh) | 用於生產複數個組件之方法及該組件 | |
| US20230207303A1 (en) | Semiconductor packaging method | |
| TWI608574B (zh) | 半導體晶粒,半導體晶圓及其製造方法 | |
| TWI480941B (zh) | 高抗折強度半導體晶元改良結構及其製程方法 | |
| CN105789063A (zh) | 一种半导体器件及其制作方法 | |
| TWI597820B (zh) | 組件載體複合物及用於製造複數個組件載體區域的方法 | |
| CN103094188B (zh) | 一种制作芯片上熔丝窗口的方法及熔丝窗口 | |
| US20150279812A1 (en) | Prevention of warping during handling of chip-on-wafer | |
| CN105575829A (zh) | 一种提高焊垫与金属线球之间键合能力的方法及结构 | |
| JP2022034898A (ja) | 半導体装置の製造方法および半導体装置 | |
| TWI559416B (zh) | The fabrication of wafer - level package structure | |
| US10023459B2 (en) | MEMS and method for forming the same | |
| TW202349508A (zh) | 晶片封裝結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |