[go: up one dir, main page]

TW201439750A - 通用序列匯流排測試裝置 - Google Patents

通用序列匯流排測試裝置 Download PDF

Info

Publication number
TW201439750A
TW201439750A TW102112455A TW102112455A TW201439750A TW 201439750 A TW201439750 A TW 201439750A TW 102112455 A TW102112455 A TW 102112455A TW 102112455 A TW102112455 A TW 102112455A TW 201439750 A TW201439750 A TW 201439750A
Authority
TW
Taiwan
Prior art keywords
usb
control unit
usb control
port
unit
Prior art date
Application number
TW102112455A
Other languages
English (en)
Other versions
TWI488038B (zh
Inventor
Chien-Hung Liu
Original Assignee
Quanta Comp Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Comp Inc filed Critical Quanta Comp Inc
Priority to TW102112455A priority Critical patent/TWI488038B/zh
Priority to CN201310159543.3A priority patent/CN104102561B/zh
Priority to US14/023,760 priority patent/US9158609B2/en
Publication of TW201439750A publication Critical patent/TW201439750A/zh
Application granted granted Critical
Publication of TWI488038B publication Critical patent/TWI488038B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明提供一種通用序列匯流排(USB)測試裝置，適用於具有USB埠之電子裝置。USB測試裝置包括第一及第二USB控制單元以及微處理器。第一USB控制單元接收到電源時，藉由USB埠之第一資料埠與電子裝置進行連接測試，而第二USB控制單元接收到電源時，藉由USB埠之第二資料埠與電子裝置進行連接測試。當USB測試裝置連接至USB埠後，微處理器將電源提供至第一USB控制單元。當第一USB控制單元接收到電源時，第一USB控制單元延遲一既定時間後將電源提供至第二USB控制單元。其中，電子裝置根據連接測試之結果判斷USB裝置之第一及第二資料埠是否正常。

Description

通用序列匯流排測試裝置
本發明主要為一種通用序列匯流排測試裝置，特別係為一種測試不同USB規格之通用序列匯流排測試裝置。
通用序列匯流排(Universal Serial Bus或USB)提供一種用來連接週邊裝置至電腦裝置之序列匯流排標準，已漸漸取代電腦裝置上的其它序列或並列連接埠。隨著USB技術的發展，目前的USB 3.0介面的USB埠同時支援USB2.0與USB1.1/1.0，USB 3.0介面設計為具有9根針腳，其中USB2.0與USB1.1/1.0介面是透過D+、D-資料傳輸針腳來傳輸資料，而USB3.0介面是透過Tx+、Tx-、Rx+、Rx-資料傳輸針腳來傳輸資料。在此架構下，USB2.0介面之資料傳輸與USB3.0介面之資料傳輸是相互獨立傳輸至USB控制器，亦即USB2.0與USB3.0為各自獨立之架構系統，在資料傳輸上彼此並不會產生影響。然而，在測試單一USB3.0介面的USB埠時，若是透過例如USB HUB而同時進行USB3.0介面以及USB2.0介面的連接測試(即於USB HUB接上具備USB3.0介面之裝置模組以及具備USB2.0介面之裝置模組)，電腦裝置容易發生當機或是誤判的狀況，使得進行測試時必須分次將多個不同USB介面的USB測試裝置連接至待測電腦或筆記型電腦之同一USB埠以進行測試。
根據本發明一實施例所述之通用序列匯流排測試裝置，適用於具有USB埠之一電子裝置，包括：一微處理器，當連接至上述USB埠之一電源埠後，接收一電源；一第一USB控制單元，從上述微處理器接收上述電源，藉由一第一資料埠與上述電子裝置進行一第一連接測試；一第二USB控制單元，從上述第一USB控制單元接收上述電源，藉由一第二資料埠與上述電子裝置進行一第二連接測試；其中，當上述第一USB控制單元接收到上述電源時，上述第一USB控制單元延遲一第一既定時間後將上述電源提供至上述第二USB控制單元，以及，上述電子裝置根據上述第一連接測試之結果判斷上述第一資料埠是否正常，以及根據上述第二連接測試之結果判斷上述第二資料埠是否正常。
100、200‧‧‧通用序列匯流排測試裝置
102、202‧‧‧微處理器
104-1、104-2、204-1、204-2‧‧‧開關單元
106-1、106-2、206-1、206-2、206-3‧‧‧USB控制單元
180-1、180-2、280-1、280-2、208-3‧‧‧USB模組
210‧‧‧模式切換單元
D1、D2‧‧‧資料埠
PW‧‧‧電源埠
S302-S314‧‧‧步驟
由閱讀以下詳細說明及配合所附圖式之舉例，可更完整地了解本發明所揭露，如下：第1圖係顯示根據本發明一實施例所述之通用序列匯流排測試裝置。
第2圖係顯示根據本發明另一實施例所述之通用序列匯流排測試裝置。
第3圖係顯示根據本發明第1圖所示之通用序列匯流排測試裝置之方法實施例之操作流程圖。
為了讓本發明之目的、特徵、及優點能更明顯易 懂，下文特舉較佳實施例做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。任何本發明實施例的替換以及修改，以及本發明原則之任何進一步應用，對於本發明領域具有通常技術者能參考本發明說明書內容而完成。
第1圖係顯示根據本發明一實施例所述之通用序列匯流排測試裝置。通用序列匯流排(以下簡稱為USB)測試裝置100主要用以測試具有USB3.0介面之USB埠的電子裝置，例如，電腦裝置，筆記型電腦，平板電腦等。在一實施例中，USB測試裝置100包括微處理器102、開關單元104-1、104-2、USB控制單元(USB Controller)106-1、106-2以及USB模組108-1、108-2。微處理器102以及開關單元104-1、104-2的輸入端皆連接至欲測試之電子裝置之USB埠中的電源埠PW，例如，VBUS電源針腳以及GND接地針腳。開關單元104-1以及104-2的輸出端則分別連接至USB控制單元106-1、106-2。微處理器102的輸出端則連接至開關單元104-1的控制端。USB控制單元106-1除連接開關單元104-1外，亦分別連接USB模組108-1、開關單元104-2之控制端以及資料埠D1，於本實施例中，資料埠D1可為USB3.0介面下的Tx+、Tx-、Rx+、Rx-資料傳輸針腳。USB控制單元106-2則除連接至開關單元104-2外，亦分別連接USB模組108-2、以及資料埠D2，於本實施例中，資料埠D2可為USB 1.0/1.1或USB 2.0介面下的D+、D-資料傳輸針腳。
需特別說明的是，為方便說明與理解，第1圖之資 料埠D1、資料埠D2以及電源埠PW係分開繪製，然而資料埠D1、資料埠D2以及電源埠PW皆係設置單一USB 3.0介面的USB埠中，即單一實體之USB連接器。詳細而言，可將資料埠D1、資料埠D2以及電源埠PW視為設置於USB測試裝置之單一USB連接器，或可將資料埠D1、資料埠D2以及電源埠PW視為設置於電子裝置之單一USB埠中。其中，資料埠D1包含USB3.0介面下的Tx+、Tx-、Rx+、Rx-資料傳輸針腳以測試USB3.0；資料埠D2包含USB3.介面下的D+、D-資料傳輸針腳以測試USB 1.0/1.1或USB 2.0；電源埠PW包含USB3.0介面下電源傳輸針腳。
在本實施例中，USB模組108-1可為USB 3.0介面的讀卡機裝置或儲存裝置，例如記憶卡(MEMORY CARD)或隨身碟(FLASH DRIVE)，USB控制單元106-1則為具有符合USB 3.0介面協定之控制單元；USB模組108-2可為USB 1.0/1.1介面的滑鼠或儲存裝置或是USB 2.0介面的儲存裝置，而USB控制單元106-2則為具有符合USB 1.0/1.1介面或USB 2.0介面協定之控制單元。
當USB測試裝置100連接至電子裝置之USB埠時(即將包含資料埠D1、資料埠D2以及電源埠PW之USB連接器連接至電子裝置對應之USB埠，或可直接將資料埠D1、資料埠D2以及電源埠PW視為電子裝置之USB埠所對應之傳輸針腳)，微處理器102首先將會接收到來自電子裝置之USB埠之電源埠的電源。當微處理器102接收到電源時，微處理器102將延遲一段時間(例如，延遲1秒)後再發出控制訊號以將開關單 元104-1導通(ENABLE)。應了解到，此延遲時間用以避免在電源埠尚未正確連接完成前，USB埠進行資料的存取而造成錯誤。當開關單元104-1導通時，電源將被提供至USB控制單元106-1，接著USB控制單元106-1則可透過USB連接器或USB埠的資料埠D1(Tx+、Tx-、Rx+、Rx-資料傳輸針腳)而與電子裝置進行USB3.0之測試。舉例來說，電子裝置此時可判斷是否已連接一個USB裝置，藉以判斷USB連接器的資料埠D1是否正常。其中電子裝置判斷是否已連接一個USB裝置之方法為習知技術，在此不多加贅述。
接著，若USB連接器的資料埠D1正常，USB控制單元106-1與電子裝置進行交握程序(handshacking procedure)，使電子裝置得以接收或傳送USB模組108-1內部資料，此時，電子裝置可進行讀寫測試而判斷USB連接器或USB埠的資料埠D1資料存取是否正常運作。
需說明的是，當判斷USB連接器或USB埠的資料埠D1正常時，USB控制單元106-1同時間發出控制訊號至開關單元104-2，以將開關單元104-2導通(ENABLE)，而後電源將被提供至USB控制單元106-2，接著USB控制單元106-2則可經由資料埠D2(D+、D-資料傳輸針腳)而與電子裝置進行USB 1.0/1.1或USB 2.0之測試。相同地，若USB連接器或USB埠的資料埠D2正常，USB控制單元106-2與電子裝置進行交握程序(handshacking procedure)，使電子裝置得以接收或傳送USB模組108-2內部資料，此時，電子裝置可進行讀寫測試而判斷USB連接器或USB埠的資料埠D2資料存取是否正常運作。於一具體 實施例中，USB控制單元106-1係於USB控制單元106-1與電子裝置進行交握程序(handshacking procedure)後始發出控制訊號至開關單元104-2。
應了解到，由於USB控制單元106-1藉由判斷USB連接器或USB埠的資料埠D1是否正常或進行交握程序(handshacking procedure)時以延遲一段時間，再將電源提供至USB控制單元106-2(透過開關單元104-2)，因此避免USB控制單元106-1以及USB控制單元106-2同時與電子裝置進行連接測試造成錯誤的情形。此外，由於在USB控制單元106-1進行連接測試期間或之後，USB控制單元106-2仍可進行連接測試，加速了對電子裝置USB埠測試的速度。
第2圖係顯示根據本發明另一實施例所述之通用序列匯流排測試裝置。由於USB 2.0以及USB 1.1/1.0共用D+、D-資料傳輸針腳(資料埠D2)進行傳輸，因此第1圖之實施例無法同時測試USB 2.0以及USB 1.1/1.0的資料傳輸是否正常。為方便測試USB 2.0以及USB 1.1/1.0，在本實施例中，USB測試裝置200更加入了模式切換單元210、USB控制單元206-3以及USB模組208-3。
於第2圖之實施例中，開關單元204-2的輸出端連接至模式切換單元210。USB控制單元206-2則分別連接至模式切換單元210、USB模組208-2、以及資料埠D2。相同地，USB控制單元206-3則連接至模式切換單元210、USB模組208-3、以及資料埠D2。
同樣地，第2圖之資料埠D1、資料埠D2以及電源埠 PW雖係分開繪製，然而資料埠D1、資料埠D2以及電源埠PW皆係設置於測試裝置200之單一USB 3.0介面的USB埠，或是設置於電子裝置之USB埠中所對應的傳輸針腳。
在本實施例中，USB控制單元206-1為USB3.0存取控制單元，USB控制單元206-2為USB2.0存取控制單元，而USB控制單元206-3為USB1.0或USB1.1存取控制單元。在此實施例中，USB模組208-1可為USB 3.0介面的讀卡機裝置或儲存裝置，例如記憶卡(MEMORY CARD)或隨身碟(FLASH DRIVE)，USB模組208-2可為USB 2.0介面的儲存裝置，而USB模組208-3可為USB 1.0/1.1介面的滑鼠或儲存裝置。
第2圖所新增的模式切換單元210係可將開關單元204-2之輸出端電性連接至USB控制單元206-2或USB控制單元206-3以選擇測試USB 2.0或USB 1.1/1.0之傳輸。
當使用者將模式切換單元210電性連接至USB控制單元206-2，訊號流程大致皆與第1圖之實施例相同，差別僅在於第2圖實施例之資料埠D2此時係用以測試USB2.0。詳細而言，當判斷USB連接器或USB埠的資料埠D1正常時，USB控制單元206-1發出控制訊號至開關單元204-2，以將開關單元104-2導通(ENABLE)，由於此時模式切換單元210電性連接至USB控制單元206-2，因此電源僅將被提供至USB控制單元206-2，而後進行USB 2.0之測試。
當使用者將模式切換單元210電性連接至USB控制單元206-3，此時資料埠D2係用以測試USB 1.0/1.1。詳細而言，當判斷USB連接器或USB埠的資料埠D1正常時，USB控制單元 206-1發出控制訊號至開關單元204-2，以將開關單元104-2導通(ENABLE)，由於此時模式切換單元210電性連接至USB控制單元206-3，因此電源僅將被提供至USB控制單元206-3，而後進行USB 1.0/1.1之測試。
第3圖係顯示根據本發明第1圖所示之通用序列匯流排測試裝置之方法實施例之操作流程圖。在步驟S302中，當微處理器102接收到來自電子裝置之USB埠之電源時，微處理器102將延遲一段時間(例如，延遲1秒)。接著於步驟S304，微處理器102將第一開關單元(開關單元104-1)導通，以將電源提供至第一USB控制單元(USB控制單元106-1)。
於步驟S306中，第一USB控制單元接收到電源後，第一USB控制單元經由第一資料埠(資料埠D1)與電子裝置進行連接測試。若第一資料埠連結測試結果為正常，於步驟S308中，第一USB控制單元提供控制訊號至第二開關單元(開關單元104-2)之控制端以導通第二開關單元並將電源提供至第二USB控制單元(USB控制單元106-2)。於一具體實施例中，第一USB介面為USB3.0介面。
於步驟S310中，電子裝置透過第一USB控制單元與第一USB模組(USB模組108-1)進行讀寫測試。接著於步驟S312，第二USB控制單元經由第二資料埠(資料埠D2)與電子裝置進行連接測試。若第二資料埠連接正常，於步驟S314，電子裝置透過第二USB控制單元與第二USB模組(USB模組108-2)進行讀寫測試。於一具體實施例中，第二USB介面為USB2.0或USB1.1/1.0介面。
需注意到，雖僅在步驟S310中提到電子裝置時透過第一USB控制單元與第一USB模組進行讀寫測試，然而在步驟S312時，電子裝置可能仍在進行與第一USB模組的讀寫測試。意即，即使進入步驟S312至S316中，電子裝置仍可同時與第一USB模組進行讀寫測試，直到測試結束後再停止，如此得以縮短測試時間。
另一方面，本發明第2圖所示之通用序列匯流排測試裝置200之操作流程亦類似於第3圖所示之流程，差別在於，在步驟S308時，若模式切換單元210將開關單元204-2之輸出端電性連接至第二USB控制單元，電源將被提供至第二USB控制單元。若模式切換單元210將開關單元204-2之輸出端電性連接至第三USB控制單元，電源將被提供至第三USB控制單元。接著於步驟S310至S314由獲得電源之第二USB控制單元或第三USB控制單元與電子裝置進行連接測試，而後再透過對應第二USB控制單元之第二USB模組或對應第三USB控制單元之第三USB模組進行讀寫測試。
上述方法顯示之步驟用以舉例，然而其並非必須依照該指示執行。該步驟皆可於根據本發明實施例的精神以及範疇下適當地加入，替代，改變順序，以及/或是刪去。
本發明說明書之各請求項由各別的實施例組成，且合併不同請求項以及/或是不同實施例仍為本發明之範圍並對於本發明領域具有通常技術者在參酌本說明書後為明顯。
100‧‧‧通用序列匯流排測試裝置
102‧‧‧微處理器
104-1、104-2‧‧‧開關單元
106-1、106-2‧‧‧USB控制單元
180-1、180-2‧‧‧USB模組
D1、D2‧‧‧資料埠
PW‧‧‧電源埠

Claims (10)

  1. 一種通用序列匯流排測試裝置，適用於具有一USB埠之一電子裝置，包括：一微處理器，當連接至上述USB埠之一電源埠後，接收一電源；一第一USB控制單元，從上述微處理器接收上述電源，藉由上述USB埠之一第一資料埠與上述電子裝置進行一第一連接測試；一第二USB控制單元，從上述第一USB控制單元接收上述電源，藉由上述USB埠之一第二資料埠與上述電子裝置進行一第二連接測試；以及其中，當上述第一USB控制單元接收到上述電源時，上述第一USB控制單元延遲一第一既定時間後將上述電源提供至上述第二USB控制單元，以及其中，上述電子裝置根據上述第一連接測試之結果判斷上述USB埠之上述第一資料埠是否正常，以及根據上述第二連接測試之結果判斷上述USB埠之上述第二資料埠是否正常。
  2. 如申請專利範圍第1項所述之通用序列匯流排測試裝置，其中，當上述微處理器連接至上述USB埠之上述電源埠時，上述微處理器更延遲一第二既定時間後提供上述電源至上述第一USB控制單元。
  3. 如申請專利範圍第1項所述之通用序列匯流排測試裝置，更包括：一第一USB模組，耦接至上述第一USB控制單元； 其中，當上述第一USB控制單元完成上述第一連接測試後，上述第一USB控制單元透過上述第一USB控制單元與上述第一USB模組進行一第一讀寫測試。
  4. 如申請專利範圍第1項所述之通用序列匯流排測試裝置，更包括：一第二USB模組，耦接至上述第二USB控制單元；其中，當上述第二USB控制單元完成上述第二連接測試後，上述第二USB控制單元透過上述第二USB控制單元與上述第二USB模組進行一第二讀寫測試。
  5. 如申請專利範圍第1項所述之通用序列匯流排測試裝置，更包括：一第一開關單元，耦接於上述USB埠之上述電源埠與上述第一USB控制單元之間，其中，上述微處理器藉由導通上述第一開關單元以將上述電源提供至上述第一USB控制單元。
  6. 如申請專利範圍第5項所述之通用序列匯流排測試裝置，更包括：一第二開關單元，耦接於上述USB埠之上述電源埠與上述第二USB控制單元之間，其中，上述第一USB控制單元藉由導通上述第二開關單元以將上述電源提供至上述第二USB控制單元。
  7. 如申請專利範圍第5項所述之通用序列匯流排測試裝置，更包括：一第二開關單元，具有一輸入端以及一輸出端，上述輸入端耦接至上述USB埠之上述電源埠； 一第三USB控制單元，當接收到上述電源時，藉由上述USB埠之上述第二資料埠與上述電子裝置進行一第三連接測試；以及一模式切換單元，分別耦接上述第二USB控制單元、上述第三USB控制單元以及上述第二開關單元，上述模式切換單元選擇性地將上述第二開關單元之上述輸出端電性連接至上述第二USB控制單元或上述第三USB控制單元。
  8. 如申請專利範圍第7項所述之通用序列匯流排測試裝置，其中，當上述模式切換單元將上述第二開關單元之上述輸出端電性連接至上述第二USB控制單元時，上述第一USB控制單元藉由導通上述第二開關單元以將上述電源提供至上述第二USB控制單元，以及當上述模式切換單元將上述第二開關單元之上述輸出端電性連接至上述第三USB控制單元時，上述第一USB控制單元藉由導通上述第二開關單元以將上述電源提供至上述第三USB控制單元。
  9. 如申請專利範圍第8項所述之通用序列匯流排測試裝置，其中上述第一USB控制單元為USB3.0存取控制單元，上述第二USB控制單元屬於USB2.0存取控制單元，以及上述第三USB控制單元屬於USB1.0存取控制單元或USB1.1存取控制單元。
  10. 如申請專利範圍第1項所述之通用序列匯流排測試裝置，其中上述第一USB控制單元為USB3.0存取控制單元，上述第二USB控制單元屬於USB2.0或USB1.1/1.0存取控制單元。
TW102112455A 2013-04-09 2013-04-09 通用序列匯流排測試裝置 TWI488038B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102112455A TWI488038B (zh) 2013-04-09 2013-04-09 通用序列匯流排測試裝置
CN201310159543.3A CN104102561B (zh) 2013-04-09 2013-05-03 通用序列总线测试装置
US14/023,760 US9158609B2 (en) 2013-04-09 2013-09-11 Universal serial bus testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102112455A TWI488038B (zh) 2013-04-09 2013-04-09 通用序列匯流排測試裝置

Publications (2)

Publication Number Publication Date
TW201439750A true TW201439750A (zh) 2014-10-16
TWI488038B TWI488038B (zh) 2015-06-11

Family

ID=51655366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112455A TWI488038B (zh) 2013-04-09 2013-04-09 通用序列匯流排測試裝置

Country Status (3)

Country Link
US (1) US9158609B2 (zh)
CN (1) CN104102561B (zh)
TW (1) TWI488038B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104615524B (zh) * 2015-02-15 2017-06-16 易测智能科技（天津）有限公司 移动终端用的usb插拔测试方法
CN106033400B (zh) * 2015-03-18 2019-04-05 瑞昱半导体股份有限公司 通用串行总线缆线种类检测装置及方法
US20170138998A1 (en) * 2015-11-16 2017-05-18 Mediatek Inc. Testing Device for Connection Interface and Related Testing Methods
CN107783865B (zh) * 2016-08-26 2021-02-12 神讯电脑(昆山)有限公司 Usb测试器
JP7795677B1 (ja) * 2025-07-02 2026-01-07 岩俊 呂 集積化されたｕｓｂデータ線検査装置および検査方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030056036A1 (en) * 2001-09-14 2003-03-20 Carlton Gary Don Apparatus and method for testing universal serial bus communication
DE10239814B4 (de) * 2002-08-29 2008-06-05 Advanced Micro Devices, Inc., Sunnyvale Erweiterte Testmodusunterstützung für Hostcontroller
CN2595094Y (zh) * 2003-01-07 2003-12-24 德颐科技股份有限公司 可扩充式通用串接总线测试器
TW200414212A (en) * 2003-01-29 2004-08-01 Elan Microelectronics Corp Method to test a memory device having USB interface and the memory device
US20080021693A1 (en) * 2006-07-21 2008-01-24 Microsoft Corporation Storage Device Simulator
CN101546285B (zh) * 2008-03-25 2012-01-25 鸿富锦精密工业（深圳）有限公司 Usb接口i/o板测试装置
CN101923506A (zh) * 2009-06-11 2010-12-22 英业达股份有限公司 测试装置
CN101957419A (zh) * 2009-07-16 2011-01-26 鸿富锦精密工业（深圳）有限公司 贴装内存卡连接器测试装置
CN201654767U (zh) * 2009-11-25 2010-11-24 英业达股份有限公司 笔记型电脑连接端口的测试装置
JP5138743B2 (ja) * 2010-08-10 2013-02-06 株式会社バッファロー 周辺機器
TWI436204B (zh) * 2011-02-18 2014-05-01 Via Tech Inc 測試系統及測試方法
CN103163390A (zh) * 2011-12-08 2013-06-19 鸿富锦精密工业（深圳）有限公司 Usb接口测试装置
US9047257B2 (en) * 2012-10-11 2015-06-02 Synopsys, Inc. Concurrent host operation and device debug operation with single port extensible host interface (xHCI) host controller

Also Published As

Publication number Publication date
CN104102561A (zh) 2014-10-15
US9158609B2 (en) 2015-10-13
US20140304555A1 (en) 2014-10-09
TWI488038B (zh) 2015-06-11
CN104102561B (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
US10108578B2 (en) Single wire communications interface and protocol
US11016837B2 (en) Memory module register access
US9535117B2 (en) System debug using an all-in-one connector
US8886513B2 (en) Embedded bus emulation
WO2021189322A1 (zh) 一种芯片测试装置及测试方法
TWI436204B (zh) 測試系統及測試方法
US20130238933A1 (en) Multi-core soc having debugging function
TWI488038B (zh) 通用序列匯流排測試裝置
TW201807592A (zh) 通用串列匯流排多主機端點反射器集線器
CN103852681B (zh) 测试装置以及电子装置的测试方法
CN110196391B (zh) 基于fpga与dsp架构的数字电路测试装置及方法
WO2023040253A1 (zh) 一种测试板卡、测试系统和测试方法
CN111008102A (zh) Fpga加速卡高速接口si测试控制装置、系统及方法
WO2016184170A1 (zh) Smi接口器件的调试装置及方法、存储介质
US12153488B2 (en) Autonomic troubleshooting of a system of devices
US7526691B1 (en) System and method for using TAP controllers
US20080163012A1 (en) Apparatus for Configuring a USB PHY to Loopback Mode
CN118796734A (zh) 嵌入式闪存控制电路、芯片及电子设备
TWI906652B (zh) 用於測試器系統之處理器測試型樣產生及應用技術
TWI877951B (zh) PCIe Gen5介面測試裝置及其方法
US9047987B2 (en) Multiple access test architecture for memory storage devices
CN115454748A (zh) 一种测试板卡，一种节点选择方法及组件
CN202093506U (zh) 侦错显示卡
CN119944333A (zh) 用于支持多端口存储器系统的pci express内插卡适配器线缆
KR20240037866A (ko) 테스터 시스템을 위한 프로세서 테스트 패턴 생성 및 적용 기법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees