[go: up one dir, main page]

TW201421696A - 薄膜電晶體與其製造方法 - Google Patents

薄膜電晶體與其製造方法 Download PDF

Info

Publication number
TW201421696A
TW201421696A TW101143453A TW101143453A TW201421696A TW 201421696 A TW201421696 A TW 201421696A TW 101143453 A TW101143453 A TW 101143453A TW 101143453 A TW101143453 A TW 101143453A TW 201421696 A TW201421696 A TW 201421696A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
metal oxide
semiconductor layer
metal
Prior art date
Application number
TW101143453A
Other languages
English (en)
Other versions
TWI538220B (zh
Inventor
Wei-Tsung Chen
Ted-Hong Shinn
Chuang-Chuang Tsai
Chih-Hsiang Yang
Chia-Chun Yeh
Wen-Chung Tang
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW101143453A priority Critical patent/TWI538220B/zh
Priority to CN201310298401.5A priority patent/CN103840010B/zh
Priority to US14/085,813 priority patent/US9105730B2/en
Publication of TW201421696A publication Critical patent/TW201421696A/zh
Application granted granted Critical
Publication of TWI538220B publication Critical patent/TWI538220B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)

Abstract

提供一種薄膜電晶體與其製造方法。在薄膜電晶體金屬氧化物半導體層的上方形成一層金屬圖案層，以隔絕外界水、氧與光對金屬氧化物半導體層的影響。

Description

薄膜電晶體與其製造方法
本發明是有關於一種半導體元件及其製造方法。
傳統液晶顯示器之薄膜電晶體(thin film transistor；TFT)中半導體金屬氧化物半導體層的材料，主要是使用氫化非晶矽(hydrogenated amorphous silicon,a-Si：H)。由於氫化非晶矽的一些缺點，例如低載子遷移率(0.1-1.0 cm2/Vs)、光敏感性、低化學穩定性，使得應用雷射進行低溫退火製程所形成的低溫多晶矽(low temperature polysilicon；LTPS)材料又開始取而代之。低溫多晶矽雖然改善了氫化非晶矽之低載子遷移率的問題，可使遷移率達100-200 cm2/Vs，並有良好的電穩定性，但是有起始電壓飄移以及製程複雜與成本昂貴的缺點。
近年來，由於透明氧化物半導體(transparent oxide semiconductor；TOS)的高透光性、寬能隙、高載子遷移率、易於製備等優點，因此成為科學家廣為研究的對象。若將透明氧化物半導體應用在薄膜電晶體中金屬氧化物半導體層的製造上，除了可增加開口率、提高背光的利用效率、降低耗電量之外，還可縮小單一畫素的面積，增加顯示器的解析度。
以N型非晶氧化銦鎵鋅(indium gallium zinc oxide；IGZO)為例，與a-Si TFT相比，a-IGZO TFT的載子遷移率約為a-Si TFT的20-50倍，且a-IGZO TFT的導通電流約 為a-Si TFT的20倍。因此a-IGZO TFT的耗電量遠小於a-Si TFT。
但是，目前研究指出水、氧與光和a-IGZO薄膜的接觸將影響TFT元件的特性，因此保護a-IGZO薄膜成為一個重要的議題。目前，TFT保護層(passivation layer)多使用氧化矽或氮化矽薄膜來防止水氧的滲透與隔絕光的影響。但是，氧化矽或氮化矽薄膜並無法有效地阻擋可見光至紫外光波段的光線與a-IGZO薄膜接觸，因此成為一個亟待解決的問題。
因此，本發明之一態樣是在提供一種薄膜電晶體，其包括閘極、閘絕緣層、金屬氧化物半導體層、絕緣層、源極、汲極與金屬圖案層。其中源極與汲極位於金屬氧化物半導體層之兩側，且連接於金屬氧化物半導體層。絕緣層位於金屬氧化物半導體層之上。金屬圖案層位於絕緣層之上，且與源極及汲極之間分別具有一開口，以暴露一部分的金屬氧化物半導體層。
依據本發明一實施例，其中被開口所暴露之金屬氧化物半導體層之氧空缺密度大於被覆蓋部分之金屬氧化物半導體層之氧空缺密度。
依據本發明又一實施例，上述金屬圖案層的材料為鋁、銅、鈦、鉬或鉻化鉬。
依據本發明再一實施例，上述薄膜電晶體還包括覆蓋源極、汲極、金屬圖案層與金屬氧化物半導體層上之一保護層。
本發明之一態樣是在提供上述薄膜電晶體的製造方法，其包括下述步驟。在基底上依序形成閘極、閘絕緣層、金屬氧化物半導體層、絕緣層與金屬層。然後，圖案化金屬層，以同時形成源極與汲極於金屬氧化物半導體層之兩側，並形成一金屬圖案層於絕緣層之上。其中，金屬圖案層與源極及汲極之間分別具有一開口，以暴露一部分金屬氧化物半導體層。
依據本發明一實施例，上述薄膜電晶體還包括一保護層覆蓋源極、汲極、金屬圖案層與金屬氧化物半導體層。
依據本發明一實施例，上述薄膜電晶體製造方法還包括於圖案化金屬層的步驟之前執行一熱退火製程。
依據本發明另一實施例，上述形成保護層步驟包括執行一電漿轟擊製程，以使被開口暴露部分之金屬氧化物半導體層之氧空缺密度大於未被開口暴露之其餘金屬氧化物半導體層之氧空缺密度。
依據本發明又一實施例，上述薄膜電晶體製造方法還包括於圖案化金屬層的步驟與形成保護層的步驟之間執行一熱退火製程。
依據本發明再一實施例，上述圖案化金屬層步驟包括執行一蝕刻製程，以使被開口暴露部分之金屬氧化物半導體層之氧空缺密度大於未被開口暴露之其餘金屬氧化物半導體層之氧空缺密度。
本發明之另一態樣為提供一種陣列基板，其包括基底與位於基底上之上述薄膜電晶體。
本發明之又一態樣為提供一種顯示裝置，其包括上述之陣列基板、對向基板與位於二基板間之顯示層。
上述發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要/關鍵元件或界定本發明的範圍。在參閱下文實施方式後，本發明所屬技術領域中具有通常知識者當可輕易瞭解本發明之基本精神及其他發明目的，以及本發明所採用之技術手段與實施態樣。
依據上述，提供一種薄膜電晶體與其製造方法。在下面的敘述中，將會介紹上述之薄膜電晶體的例示結構與其例示之製造方法。為了容易瞭解所述實施例之故，下面將會提供不少技術細節。當然，並不是所有的實施例皆需要這些技術細節。同時，一些廣為人知之結構或元件，僅會以示意的方式在圖式中繪出，以適當地簡化圖式內容。
請參照第1A-1B圖，其繪示依照本發明一實施方式的一種薄膜電晶體的製造流程剖面圖。在第1A圖中，在基底110上依序形成閘極120、閘絕緣層130、金屬氧化物半導體層140、絕緣層150與金屬層160。其中，金屬氧化物半導體層140與絕緣層150皆位於閘極120的正上方。
上述閘極120的材料可為摻雜半導體材料或是金屬材料。閘極120的形成方法例如可為化學氣相沉積法或物理氣相沉積法，然後再執行微影與蝕刻的步驟。
上述閘絕緣層130的材料例如可為氧化矽、氮化矽或其他具有高介電常數之金屬氧化物。在此所謂之「高介電常數」之意，是指材料的介電常數比氧化矽的介電常數高。 閘絕緣層130的形成方法例如可為化學氣相沉積法或物理氣相沉積法。
上述金屬氧化物半導體層140的材料例如可為氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)或氧化銦鋅(IZO)。金屬氧化物半導體層140的形成方法例如可先用濺鍍法形成一層金屬氧化物半導體薄膜，然後使用微影蝕刻法來圖案化此半導體薄膜，形成金屬氧化物半導體層140。
上述絕緣層150的材料，例如可為氧化矽、氮化矽，或其他可用之介電材料。絕緣層150的形成方法例如可先以化學氣相沉積法形成一層絕緣薄膜，然後再進行微影蝕刻製程來圖案化此絕緣薄膜，形成絕緣層150。
上述之金屬層160的材料例如可為鋁、銅、鈦、鉬或鉻化鉬。金屬層160的形成方法例如可為物理氣相沉積法。
在第1B圖中，先圖案化金屬層160，以分別形成一源極160a與一汲極160b於金屬氧化物半導體層140之兩側，並形成一金屬圖案層160c於絕緣層150上，其中源極160a與汲極160b連接於金屬氧化物半導體層140，且金屬圖案層160c與源極160a及汲極160b之間分別具有一開口165，以暴露一部分金屬氧化物半導體層145。圖案化金屬層160的方法包括依序進行微影製程與蝕刻製程，而金屬層160的蝕刻法可為濕蝕刻法或乾蝕刻法。
以金屬鋁來說，其濕蝕刻法所用之蝕刻液可為磷酸(H3PO3)、醋酸(CH3COOH)與硝酸(HNO3)的混合溶液，而其乾蝕刻法所用之蝕刻電漿氣體源例如可為氯化硼(BCl3)與氯氣(Cl2)的混合氣體。其他金屬的濕蝕刻液可以使用各種酸溶液，例如可為磷酸溶液、醋酸溶液、硝酸溶液、鹽酸 溶液、草酸溶液、雙氧水或上述之任意可用組合。而其他金屬可用之蝕刻電漿氣體源例如可為BCl3、Cl2、SF6、CF4、CCl4、H2或上述之任意可用混合氣體。
接著，形成一層保護層170，覆蓋源極160a、汲極160b、金屬圖案層160c與金屬氧化物半導體層140上。上述之保護層170的材料例如可為介電材料，常見之可用介電材料例如有氧化矽、氮化矽、氧化鈦、氧化鋁或氧化鉿。
氧化矽層與氮化矽層的形成方法，例如可為電漿增強式化學氣相沉積法(PECVD)、濺鍍法、電子束蒸鍍法、原子層沉積法(atomic layer deposition；ALD)或熱蒸鍍法。而氧化鈦層、氧化鋁層與氧化鉿層的形成方法例如可為濺鍍法、電子束蒸鍍法、原子層沉積法或熱蒸鍍法。
在第1B圖中，不論是金屬層160蝕刻製程中的蝕刻液或蝕刻電漿，以及保護層170沉積製程中的電漿、熱或其他「高能」因素，皆可增加被開口165暴露出來之金屬氧化物半導體層145的氧空缺密度，進而增加金屬氧化物半導體層145的導電度。
例如以蝕刻電漿或沉積電漿來說，由於電漿中的帶電物種具有一定的動能，因此在撞擊到暴露出之金屬氧化物半導體層140的表面時，有可能會因而將金屬氧化物半導體層140內的氧原子撞擊出來，而增加金屬氧化物半導體層140內的氧空缺，形成氧空缺密度較大的金屬氧化物半導體層145。
又例如以保護層170的沉積來說，當保護層170的材料為氧化矽或氮化矽時，可以選擇含氫量較多之氣體，做為化學氣相沉積法之反應氣體，也有利於增加金屬氧化物 半導體層140內的氧空缺。
因此，在本實施例中，可透過圖案化金屬層160的步驟執行一蝕刻製程，以使被該些開口165暴露之部分金屬氧化物半導體層145之氧空缺密度大於未被該些開口165暴露之其餘該金屬氧化物半導體層140之氧空缺密度。而在其他實施例中，亦可透過形成保護層170的步驟執行一電漿轟擊製程，以使被該些開口165暴露之部分金屬氧化物半導體層145之氧空缺密度大於未被該些開口165暴露之其餘金屬氧化物半導體層140之氧空缺密度。
所以，金屬氧化物半導體層145可以視為源極160a與汲極160b的向內延伸，縮短了源極160a與汲極160b之間的通道長度，讓通道長度仍然維持與絕緣層150的寬度約略相同的長度。而金屬材料的金屬圖案層160c位在做為通道用之金屬氧化物半導體層140a的上方，可以利用金屬材料的緻密特性來隔絕外界水與氧對金屬氧化物半導體層140a的影響。而且，由於金屬材料具有大量的自由電子，因此可直接反射光(光屬於電磁波)而有效地阻止光穿透金屬氧化物半導體層140a。此外，在金屬圖案層160c與導體化之金屬氧化物半導體層145之間，由於間隔了絕緣層150，因此兩者間並沒有導通，仍是處於彼此絕緣的狀態而不會有漏電的問題。
此外，金屬氧化物半導體層140常會需要進行熱退火製程，以調整金屬氧化物半導體層140內氧空缺的密度與分佈，增加金屬氧化物半導體層140的穩定性。因此，若要執行熱退火製程，需要在保護層170的沉積步驟之前執行。例如，可以在圖案化金屬層160的步驟前執行熱退火 製程，或是在圖案化金屬層160的蝕刻步驟與形成保護層170的沉積步驟之間執行熱退火製程。
由於所得薄膜電晶體100之閘極120與金屬圖案層150的材料皆為導體，且分別位於做為源極160a與汲極160b間通道之金屬氧化物半導體層140a的上下兩側，因此在應用上也可以讓金屬圖案層150做為第二閘極。舉例來說，可以讓閘極120與金屬圖案層150皆與薄膜電晶體陣列之掃描線相接，以再進一步降低薄膜電晶體100在關閉時的漏電流。另外一種應用可以讓金屬圖案層150與起始電壓(threshold voltage)的調節(modulation)電路連接，則可以即時改變或控制薄膜電晶體100起始電壓的大小。
上述薄膜電晶體100，亦可應用在製造顯示裝置之陣列基板上。請參考第2圖，第2圖為一顯示裝置之剖面結構示意圖。在第2圖中，顯示裝置200具有一陣列基板210、一對向基板220與位於前述兩者之間的顯示層230。上述之陣列基板210具有由前述薄膜電晶體所組成之薄膜電晶體陣列，而對向基板220則相對於陣列基板210而設置。上述之顯示層230例如可為電子墨水層、液晶層或其他可用之顯示材料。
由上述本發明實施方式可知，由於利用金屬材料來做為薄膜電晶體金屬氧化物半導體層的金屬圖案層，因此可以有效地隔絕外界中水、氧及光對金屬氧化物半導體層的影響，並維持薄膜電晶體特性的穩定。此外，由於做為通道之金屬氧化物半導體層上方多了一層金屬圖案層，因此金屬圖案層可以做為第二個閘極，應用來抑制薄膜電晶體關閉時的漏電流，或是用來即時調整薄膜電晶體的起始電 壓。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧基底
120‧‧‧閘極
130‧‧‧閘絕緣層
140、140a、145‧‧‧金屬氧化物半導體層
150‧‧‧絕緣層
160‧‧‧金屬層
160a‧‧‧源極
160b‧‧‧汲極
160c‧‧‧金屬圖案層
165‧‧‧開口
170‧‧‧保護層
200‧‧‧顯示裝置
210‧‧‧陣列基板
220‧‧‧對向基板
230‧‧‧顯示層
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1A-1B圖是依照本發明一實施方式的一種薄膜電晶體的製造流程剖面圖。
第2圖為一顯示裝置之剖面結構示意圖。
110‧‧‧基底
120‧‧‧閘極
130‧‧‧閘絕緣層
140、140a、145‧‧‧金屬氧化物半導體層
150‧‧‧絕緣層
160a‧‧‧源極
160b‧‧‧汲極
160c‧‧‧金屬圖案層
165‧‧‧開口
170‧‧‧保護層

Claims (12)

  1. 一種薄膜電晶體，包括：一閘極，位於一基底上；一閘絕緣層，位於該閘極與該基底上；一金屬氧化物半導體層，位於該閘絕緣層上；一絕緣層，位於該金屬氧化物半導體層上；一源極與一汲極分別位於該金屬氧化物半導體層之兩側且連接於該金屬氧化物半導體層；以及一金屬圖案層，位於該絕緣層上，其中該金屬圖案層與該源極及該汲極之間分別具有一開口，以暴露一部分該金屬氧化物半導體層。
  2. 如請求項1所述之薄膜電晶體，其中被該些開口暴露之該部分金屬氧化物半導體層之氧空缺密度大於未被該些開口暴露之其餘該金屬氧化物半導體層之氧空缺密度。
  3. 如請求項1所述之薄膜電晶體，其中該金屬圖案層的材料為鋁、銅、鈦、鉬或鉻化鉬。
  4. 如請求項1所述之薄膜電晶體，更包括一保護層，覆蓋該源極、該汲極、該金屬圖案層與該金屬氧化物半導體層。
  5. 一種薄膜電晶體的製造方法，包括：形成一閘極於一基底上；形成一閘絕緣層於該閘極與該基底上；形成一金屬氧化物半導體層於該閘絕緣層上；形成一絕緣層於該金屬氧化物半導體層上；形成一金屬層覆蓋於該金屬氧化物半導體層與該閘絕緣層上；以及圖案化該金屬層，以分別形成一源極與一汲極於該金屬氧化物半導體層之兩側，並形成一金屬圖案層於該絕緣層上，其中該金屬圖案層與該源極及該汲極之間分別具有一開口，以暴露一部分該金屬氧化物半導體層。
  6. 如請求項5所述之薄膜電晶體的製造方法，更包括形成一保護層覆蓋該源極、該汲極、該金屬圖案層與該金屬氧化物半導體層。
  7. 如請求項6所述之薄膜電晶體的製造方法，更包括執行一熱退火製程於圖案化該金屬層的步驟與形成該保護層的步驟之間。
  8. 如請求項6所述之薄膜電晶體的製造方法，其中形成該保護層的步驟包括執行一電漿轟擊製程，以使被該些開口暴露之該部分金屬氧化物半導體層之氧空缺密度大於未被該些開口暴露之其餘該金屬氧化物半導體層之氧空缺密度。
  9. 如請求項5所述之薄膜電晶體的製造方法，更包括執行一熱退火製程於圖案化該金屬層的步驟前。
  10. 如請求項5所述之薄膜電晶體的製造方法，其中圖案化該金屬層的步驟包括執行一蝕刻製程，以使被該些開口暴露之該部分金屬氧化物半導體層之氧空缺密度大於未被該些開口暴露之其餘該金屬氧化物半導體層之氧空缺密度。
  11. 一種陣列基板，包括：一基底；以及一薄膜電晶體，設置於該基底上，該薄膜電晶體包括：一閘極，位於一基底上；一閘絕緣層，位於該閘極與該基底上；一金屬氧化物半導體層，位於該閘絕緣層上；一絕緣層，位於該金屬氧化物半導體層上；一源極與一汲極分別位於該金屬氧化物半導體層之兩側且連接於該金屬氧化物半導體層；以及一金屬圖案層，位於該絕緣層上，其中該金屬圖案層與該源極及該汲極之間分別具有一開口，以暴露一部分該金屬氧化物半導體層。
  12. 一種顯示裝置，包括：一陣列基板，其包括： 一基底；以及一薄膜電晶體，設置於該基底上，該薄膜電晶體包括：一閘極，位於一基底上；一閘絕緣層，位於該閘極與該基底上；一金屬氧化物半導體層，位於該閘絕緣層上；一絕緣層，位於該金屬氧化物半導體層上；一源極與一汲極分別位於該金屬氧化物半導體層之兩側且連接於該金屬氧化物半導體層；以及一金屬圖案層，位於該絕緣層上，其中該金屬圖案層與該源極及該汲極之間分別具有一開口，以暴露一部分該金屬氧化物半導體層；一對向基板，相對該陣列基板設置；以及一顯示層，位於該陣列基板與該對向電極基板之間。
TW101143453A 2012-11-21 2012-11-21 薄膜電晶體與其製造方法 TWI538220B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101143453A TWI538220B (zh) 2012-11-21 2012-11-21 薄膜電晶體與其製造方法
CN201310298401.5A CN103840010B (zh) 2012-11-21 2013-07-16 薄膜晶体管与其制造方法及具有其的阵列基板和显示装置
US14/085,813 US9105730B2 (en) 2012-11-21 2013-11-21 Thin film transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101143453A TWI538220B (zh) 2012-11-21 2012-11-21 薄膜電晶體與其製造方法

Publications (2)

Publication Number Publication Date
TW201421696A true TW201421696A (zh) 2014-06-01
TWI538220B TWI538220B (zh) 2016-06-11

Family

ID=50727114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101143453A TWI538220B (zh) 2012-11-21 2012-11-21 薄膜電晶體與其製造方法

Country Status (3)

Country Link
US (1) US9105730B2 (zh)
CN (1) CN103840010B (zh)
TW (1) TWI538220B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437627B2 (en) 2014-12-10 2016-09-06 Chunghwa Picture Tubes, Ltd. Thin film transistor and manufacturing method thereof
TWI563669B (en) * 2014-08-04 2016-12-21 Innolux Corp Thin film transistor and display panel using the same
TWI607572B (zh) * 2015-06-23 2017-12-01 群創光電股份有限公司 顯示面板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538456B (zh) * 2014-12-31 2018-07-17 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及薄膜晶体管基板
CN105304652B (zh) * 2015-11-25 2018-04-03 深圳市华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
CN107706242B (zh) * 2016-08-09 2021-03-12 元太科技工业股份有限公司 晶体管及其制造方法
CN106876280A (zh) * 2017-04-24 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法
US10355021B2 (en) * 2017-09-21 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor structure and method for manufacturing same
CN109256429B (zh) * 2018-08-03 2021-01-26 Tcl华星光电技术有限公司 氧化物半导体薄膜晶体管及其制作方法
CN110518095B (zh) * 2019-08-29 2021-08-10 国家电投集团科学技术研究院有限公司 硅异质结太阳电池的光处理方法
CN111725243B (zh) * 2020-07-27 2025-08-05 成都京东方显示科技有限公司 低温多晶氧化物阵列基板及其制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN100593244C (zh) * 2004-03-19 2010-03-03 株式会社半导体能源研究所 形成图案的方法、薄膜晶体管、显示设备及其制造方法
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR101533098B1 (ko) * 2008-06-04 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
TWI487104B (zh) 2008-11-07 2015-06-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102386147B1 (ko) * 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI582951B (zh) * 2009-08-07 2017-05-11 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
KR101991006B1 (ko) * 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101523358B1 (ko) * 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011074338A1 (ja) * 2009-12-17 2011-06-23 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
KR101863941B1 (ko) * 2010-06-08 2018-06-04 삼성디스플레이 주식회사 오프셋 구조의 박막 트랜지스터
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
TWI415318B (zh) * 2010-09-14 2013-11-11 元太科技工業股份有限公司 電晶體結構

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563669B (en) * 2014-08-04 2016-12-21 Innolux Corp Thin film transistor and display panel using the same
US9437627B2 (en) 2014-12-10 2016-09-06 Chunghwa Picture Tubes, Ltd. Thin film transistor and manufacturing method thereof
TWI607572B (zh) * 2015-06-23 2017-12-01 群創光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
CN103840010A (zh) 2014-06-04
TWI538220B (zh) 2016-06-11
CN103840010B (zh) 2017-04-12
US20140138677A1 (en) 2014-05-22
US9105730B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
TWI538220B (zh) 薄膜電晶體與其製造方法
JP5099740B2 (ja) 薄膜トランジスタ
JP6023994B2 (ja) 薄膜デバイス及びその製造方法
CN103021939B (zh) 一种阵列基板及其制造方法、显示装置
CN109920856B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
TW202240917A (zh) 半導體裝置
TWI505476B (zh) 薄膜電晶體結構
JP2012119664A (ja) 配線構造
WO2012049830A1 (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
CN107316874B (zh) 阵列基板及其制作方法、显示装置
CN104681627A (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
CN105589276A (zh) 阵列基板、液晶显示面板及液晶显示装置
CN105097944A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103578984B (zh) 半导体元件及其制造方法
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
CN105870201B (zh) Tft器件结构及其制作方法
JP5291105B2 (ja) 電界効果型トランジスタの製造方法
TWI470808B (zh) 半導體元件及其製作方法
US9478665B2 (en) Thin film transistor, method of manufacturing the same, display substrate and display apparatus
CN101976650B (zh) 薄膜晶体管及其制造方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN203288600U (zh) 薄膜晶体管、阵列基板及显示装置
CN105990448B (zh) 薄膜晶体管
US11289513B2 (en) Thin film transistor and method for fabricating the same, array substrate and display device
JP2012004425A (ja) 薄膜トランジスタ基板の製造方法