[go: up one dir, main page]

TW201429000A - 光電半導體晶片及光電半導體晶片之製造方法 - Google Patents

光電半導體晶片及光電半導體晶片之製造方法 Download PDF

Info

Publication number
TW201429000A
TW201429000A TW102140495A TW102140495A TW201429000A TW 201429000 A TW201429000 A TW 201429000A TW 102140495 A TW102140495 A TW 102140495A TW 102140495 A TW102140495 A TW 102140495A TW 201429000 A TW201429000 A TW 201429000A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
region
silver
electrical contact
Prior art date
Application number
TW102140495A
Other languages
English (en)
Inventor
Alexander F Pfeuffer
Lutz Hoeppel
Dominik Scholz
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201429000A publication Critical patent/TW201429000A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • H10H20/8312Electrodes characterised by their shape extending at least partially through the bodies

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在至少一實施形式中,光電半導體晶片(1)包含半導體層序列(3),其具有一n-導電層(31)、一p-導電層(33)及一配置在此二個導電層之間的活性區(33)。該半導體層序列(3)配置在一載體(2)上。第一電極(4)用於接觸該n-導電層(31)且第二電極(5)用於接觸該p-導電層(33)。電性接觸墊(6)用於與該第二電極(4)形成外部電性接觸,該電性接觸墊(6)在俯視圖中觀看時位於該活性區(32)之旁且配置在該載體(2)之與該半導體層序列(3)相同之此側上。該第一電極(4)具有平坦之第一區(41)和至少一島形之第二區(42),該至少一島形之第二區(42)到達該n-導電層(31)中。該第二電極(5)包含一作為導流層用之銀層(51),其位於該平坦之第一區(41)和該半導體層序列(3)之間且該銀層(51)是一種鏡面。由該銀層(51)之平均厚度和該半導體層序列(3)之平均邊長所求得之商至少為2.5 x 10-4且該銀層(51)之平均厚度至少為80奈米。

Description

光電半導體晶片及光電半導體晶片之製造方法
本發明涉及一種光電半導體晶片。此外,本發明亦涉及此種光電半導體晶片之製造方法。
專利文件WO 2011/120775 A1涉及一種光電半導體晶片。
本發明的目的是提供一種光電半導體晶片,其具有一可有效率地製成之電流擴張層。
此外,上述目的藉由一種半導體晶片和一種具有申請專利範圍獨立項所述特徵的製造方法來達成。較佳的其它形式描述在申請專利範圍各附屬項中。
依據至少一實施形式,光電半導體晶片係用來在操作時產生電磁輻射。此半導體晶片特別是指一種發光二極體。此半導體晶片操作時產生例如產生近似紫外線的輻射、可見光或近似紅外線的輻射。
依據至少一實施形式,半導體晶片具有半導體層序列。此半導體層序列包含一n-導電層和一p-導電 層。在n-導電層和p-導電層之間配置一活性區。在該活性區中操作時產生輻射。該活性區包含至少一pn-接面及/或至少一量子井結構。
該半導體層序列較佳是以III-V-化合物半導體材料為主。此半導體材料例如是氮化物-化合物半導體材料(例如,AlnIn1-n-mGamN)或磷化物-化合物半導體材料(例如,AlnIn1-n-mGamP)或砷化物-化合物半導體材料(例如,AlnIn1-n-mGamAs),其中0≦n≦1,0≦m≦1且n+m≦1。因此,此半導體層序列可具有摻雜物質以及其它成份。然而,為了簡單之故,只設定該半導體層序列之晶格的主要成份,即,Al,As,Ga,In,N或P,這些主要成份之一部份亦可由少量的其它物質來取代及/或補充。此半導體層序列較佳是以AlInGaN為主。
依據至少一實施形式,該半導體晶片包含一載體。半導體層序列直接或間接配置在該載體上,其中p-導電層較佳是較n-導電層更靠近該載體。例如,此半導體層序列焊接在該載體上。該載體可與較佳是磊晶生長而成之半導體層序列的生長基板不同。
依據至少一實施形式,該半導體晶片具有第一電極。此第一電極係用來接觸該n-導電層。此第一電極係由一種或多種金屬構成或以一種或多種金屬為主。
依據至少一實施形式,該半導體晶片具有第二電極,其用來接觸該p-導電層。此第二電極較佳亦以一種或多種金屬為主或由至少一種金屬構成。
依據至少一實施形式,該半導體晶片包含一 電性接觸墊,其用來與第二電極達成外部之電性接觸。換言之,經由第二電極和該電性接觸墊可對該半導體晶片達成外部電性接觸。
依據至少一實施形式,在該半導體層序列之輻射主側的俯視圖中觀看時,該電性接觸墊靠近該活性區。該輻射主側例如是指該半導體層序列之遠離該載體之一主側。
依據至少一實施形式,該電性接觸墊配置在該載體之與該半導體層序列相同之此側上。換言之,該載體不是位於該半導體層序列和該接觸墊之間。除此以外,該接觸墊可施加在該載體之一與該半導體層序列相對向的下側上且經由一電性接觸孔而與該載體之面向該半導體層序列之此側形成電性連接。
依據至少一實施形式,第一電極具有平坦之第一區及至少一島形的第二區。第一電極較佳是具有多個島形之第一區。各個島形之區例如以圓柱形式、平截頭棱錐體形式、棱鏡形式及/或截錐體形式延伸而離開該平坦之第一區。
依據至少一實施形式,所述島形之區由平坦之第一區開始經由第二電極、p-導電層和活性區而到達n-導電層中。該p-導電層因此較該n-導電層更靠近該載體及該平坦之第一區。
除此以外,該n-導電層和該p-導電層就其位置而言亦可互換。在此種情況下,第一電極較佳是形成為與第二電極相同且反之亦同。
依據至少一實施形式,第二電極具有一種銀層以作為導流層。該銀層係用來對該半導體層序列施加電流以及在橫向(特別是在與該半導體層序列之生長方向垂直之方向)中將電流注入至該半導體層序列中。
依據至少一實施形式,該銀層之在第二電極中的電流分佈量在橫越該半導體層序列之橫向中平均為至少80%或至少90%或至少95%。換言之,就橫向之電流分佈而言該銀層是主要的負責層,且第二電極的其它組成對電流份佈並無貢獻或只是次要者。例如,沿著該銀層之橫向的平均電阻較第二電極之其它所有層之電阻下降至少10倍。
依據至少一實施形式,該銀層的一部份或全部係位於第一電極之平坦區和該半導體層序列之間。該銀層較佳是直接與該半導體層序列相接觸。除此以外,亦可在該銀層和該半導體層序列之間施加一用來改進電性接觸的層,例如,由鉑之類的金屬構成的薄層或由透明之導電氧化物構成的薄層。在此種情況下,該銀層和該半導體層序列之間的距離較佳是至多為100奈米或10奈米或1奈米。
依據至少一實施形式,該銀層作為該半導體層序列操作時所產生之輻射的鏡面。例如,該銀層對於該半導體層序列操作時所產生之輻射具有至少90%或至少94%之反射率。該銀層有利地以鏡面方式進行反射而不是散射。
依據至少一實施形式,該銀層以較厚方式形 成。這表示:由該銀層之平均厚度和該半導體層序列之平均邊長或平均直徑(在俯視圖中觀看時)所求得之商是至少2.5 x 10-4或至少5 x 10-4或至少8 x 10-4或至少10-3或至少2 x 10-3。這例如表示:在該商至少為5 x 10-4的情況下,平均邊長為500微米時,該銀層具有至少250奈米之平均厚度。此外,該銀層之厚度較佳是至少80奈米或150奈米或200奈米。
在至少一實施形式中,該光電半導體晶片(其較佳是發光二極體)具有一種半導體層序列,其具有一n-導電層、一p-導電層和一配置在此二個導電層之間的活性區。該半導體層序列配置在一載體上。第一電極用來接觸該n-導電層,第二電極用來接觸該p-導電層。一用來與第二電極達成外部電性接觸之電性接觸墊在俯視圖中觀看時位於該活性區之旁且在該載體之與該半導體層序列相同之此側上。第一電極具有平坦之第一區和至少一島形之第二區。該至少一島形之第二區經由第二電極、該p-導電層和該活性區而到達該n-導電層中。第二電極包含一銀層以作為導流層,其至少一部份位於第一電極之該平坦之第一區和該半導體層序列之間且是一種鏡面。由該銀層之平均厚度和該半導體層序列之平均邊長所形成之商是至少2.5 x 10-4且該銀層之平均厚度至少是80奈米。
半導體晶片(例如,發光二極體晶片)中的第二電極需要充份可導電之層以均勻地注入電流,特別是第二電極位於第一電極和該半導體層序列之間時。通常 使用金作為電流擴張層之材料。然而,金較昂貴。在保持該電流擴張層之一種技術上可有意義地實現較小層厚度時,材料選擇會受到限制。銅特別是由於可能之交互污染而只能有條件地使用。在濕氣的作用下,銀在傳統上存在一種危險遷移(migration)。鋁在濕氣的作用下同樣會腐蝕。特別是由於上述原因,通常使用金層來進行電流擴張。該電流擴張層亦可用作銀鏡面之包封層。然而,在使用金層時,在銀鏡面和該金層之間設置一擴散位障,以防止此二種層之混合。這表示第二電極之各別之層的順序和材料之選擇會更受到限制。
在上述之光電半導體晶片中,該銀鏡面的厚度製成較光學作用所需者大很多且該銀鏡面用作導流層。於是,特別是在與金層作為導流層的情況相比較時,可節省成本。特別是藉由銀層之位置且藉由形成該半導體層序列和形成用於接觸第二電極之電性接觸墊,則可達成濕氣敏感之銀層的包封作用。
依據至少一實施形式,該銀層連續地延伸且連續至該接觸墊下方。換言之,在該輻射主側之俯視圖中觀看時,該銀層至少在該接觸墊中或只在該接觸墊中穿過該活性區。在俯視圖中觀看時,該銀層未被限制於該活性區上。
依據至少一實施形式,第二電極在越過該半導體層序列的範圍中平均而言未具備一種含金的重量比為至少10%或1%之層。第二電極可未含有金或基本上無金。
依據至少一實施形式,第二電極包含一覆蓋層。此覆蓋層較佳是位於該接觸墊上及/或該銀層上。該銀層藉由該覆蓋層而與用於接觸第二電極之該接觸墊達成電性連接。
依據至少一實施形式,該覆蓋層包含下述材料之一種或多種或由這些材料之一種或多種構成:鉻、鈷、鉑、釕、鉭、氧化銦錫、氮化鉭、氮化鈦、氮化鈦鎢、氧化鋅、氧化錫、鎢。使用上述材料於該覆蓋層中,則可有效地包封該銀層。該覆蓋層亦可只由一種具有固定之材料成份的層來形成或該覆蓋層可具有一種層堆疊。
依據至少一實施形式,該覆蓋層之平均厚度至多為該銀層之平均厚度之100%或至多為50%或至多為25%或至多為10%或至多為5%。在與該銀層比較下,該覆蓋層較薄。
依據至少一實施形式,在該輻射主側觀看時,該銀層延伸至該覆蓋層下方。因此,該覆蓋層的一部份或全部位於該電性接觸墊和該銀層之間。
依據至少一實施形式,該覆蓋層的一部份位在該半導體層序列和銀鏡面之間。該覆蓋層亦可部份地接觸該半導體層序列或至該半導體層序列的距離至多為10奈米或至多為1奈米。
依據至少一實施形式,在該輻射主側之俯視圖上觀看時,該覆蓋層被限制在該活性區旁及/或該半導體層序列旁之一區域上。因此,在俯視圖中觀看時,該 半導體層序列和該覆蓋層未重疊。
依據至少一實施形式,該半導體層序列在俯視圖中觀看時,覆蓋該覆蓋層的面積份量至多為該半導體層序列及/或該活性區之面積的5%或2%。
依據至少一實施形式,該覆蓋層的一部份位於該銀層之遠離該半導體層序列之一側上。換言之,該銀層的一部份位於該覆蓋層和該半導體層序列之間。該覆蓋層較佳是只覆蓋該銀層之遠離該半導體層序列之一側的一小部份,例如,至多只覆蓋10%或至多2%。
依據至少一實施形式,在該輻射主側之俯視圖中觀看時,該覆蓋層和該銀層未重疊。該覆蓋層和該銀層因此只在垂直於該半導體層序列之生長方向(即,橫向)中相接觸。
依據至少一實施形式,在俯視圖中觀看時,該p-導電層延伸至該電性接觸墊下方。因此,該p-導電層部份地位於該電性接觸墊和第二電極之間。在俯視圖中觀看時,該p-導電層特別是完全覆蓋該銀層。該p-導電層所具有的橫向尺寸較佳是大於該活性區。
依據至少一實施形式,在該電性接觸墊中該p-導電層係表示該銀層之保護層。換言之,該銀層之腐蝕保護,特別是濕氣之保護,係藉由半導體層序列本身來達成。
依據至少一實施形式,在輻射主側之俯視圖中觀看時,該n-導電層和該活性區在該電性接觸墊上完全相隔開。介於該電性接觸墊和該銀層之間的p-導電層 較佳是完全地或部份地保存著。
依據至少一實施形式,p-導電層在電性接觸墊上受到反摻雜。藉由反摻雜,p-導電層具有一種n-導電之部份層。此部份層配置在該電性接觸墊和該銀層之間且可直接與該電性接觸墊和該銀層形成實際接觸。此部份層可完全地或部份地由該電性接觸墊所覆蓋。
依據至少一實施形式,在第一電極之平坦之第一區和第二電極之該銀層之間存在一電性隔離層及/或一黏合促進層。該電性隔離層例如是一種由氧化矽、氮化矽或氧化鋁構成的層。該黏合促進層包含下述材料之一種或多種或由下述材料構成:鉻、氧化銦錫、鈦、氧化鋅。該黏合促進層之厚度較佳是至多為100奈米或至多為20奈米或至多為5奈米。該隔離層所具有的厚度例如至少25奈米或至少100奈米及/或至多500奈米或至多2000奈米。
依據至少一實施形式,第一電極之平坦之第一區係藉由一焊接層或一可焊接之層來形成。
依據至少一實施形式,該半導體層序列經由第一電極之平坦之第一區而與載體形成機械上及/或熱性上的連接。介於該平坦之第一區和該半導體層序列之間的各層之熱阻較佳是只微小地顯示出。該載體可以是一種可導電之載體。
依據至少一實施形式,該銀層和該電性接觸墊位於一平行於該活性區之共同平面中。該接觸墊在由該載體離開之方向中可不突出於該銀層。或是,該覆蓋 層較該電性接觸墊及/或該銀層更靠近該載體。
此外,本發明提供一種如上述各實施形式之一種或多種所述之光電半導體晶片之製造方法。因此,本方法之特徵亦揭示於該半導體晶片中且反之亦然。
在至少一實施形式中,本方法至少包含以下步驟:A)在一生長基板上生長半導體層序列,B)在遠離該生長基板之p-導電層上施加銀層,C)產生第二電極之島形的第二區,特別是包括對該半導體層序列進行之蝕刻,D)在該半導體層序列上施加載體,這例如藉由焊接或結合來達成,E)去除該生長基板,這例如藉由雷射剝蝕方法或藉由機械過程或化學過程來達成,以及F)在一為電性接觸墊而設置的區域中將該半導體層序列之至少一部份去除。
本方法之各步驟較佳是依設定之順序來進行。然而,只要技術上可行,除此以外亦可使用不同的順序。
依據至少一實施形式,步驟F)中由遠離該載體之一側去除該半導體層序列直至p-導電層為止。特別是該p-導電層完全保留著,其容許度(tolerance)為該p-導電層之原來厚度之例如至多10%或至多5%。將該半導體層序列之一部份去除大致上係以蝕刻過程來達成,該蝕刻過程就傳導型態而言具有選擇性。
以下,將依據各實施例且參考附圖來詳述此處所描述之光電半導體晶片。相同之參考符號指出各圖中相同的元件。然而,各元件未依比例繪出,反之,各別元件為了易於了解而可放大地顯示出。
1‧‧‧光電半導體晶片
2‧‧‧載體
20‧‧‧載體上側
3‧‧‧半導體層序列
31‧‧‧n-導電層
32‧‧‧活性區
33‧‧‧p-導電層
36‧‧‧p-導電層之n-導電之部份區
4‧‧‧第一電極
41‧‧‧第一電極之平坦之第一區
42‧‧‧第一電極之島形之第二區
5‧‧‧第二電極
51‧‧‧第二電極之銀層
52‧‧‧第二電極之覆蓋層
56‧‧‧電流分配層
6‧‧‧電性接觸墊
71‧‧‧電性隔離層
72‧‧‧另一電性隔離層
8‧‧‧粗糙區
80‧‧‧輻射主側
第1圖至第9圖及第11圖顯示此處所描述之光電半導體晶片之各實施例的切面圖。
第10圖顯示半導體晶片之另一形式之切面圖。
第1圖中顯示光電半導體晶片1之一實施例的切面圖。此半導體晶片1具有一個半導體層序列3。此半導體層序列3包含一n-導電層31、一p-導電層33及一位於此二個導電層之間的活性區32。
一第二電極5直接位於該p-導電層33上。此第二電極5包含一個銀層51,其用來進行一種橫向的電流分配且具有較大的厚度。此外,第二電極5具有一覆蓋層52。在與該銀層51比較下,該覆蓋層52形成為較薄。
載體2具有載體上側20,且載體20承載半導體晶片1使半導體晶片1達成機械上的穩定。在該載體2和第二電極5之間存在一第一電極4。第一電極4具有平坦之第一區41和島形之第二區42。第二區42由第一區41開始經由銀層51、p-導電層33和活性區32而延伸至n-導電層31中。與圖式不同,該半導體晶片1 較佳是具有多個島42。因此,電流將通過第一區41、第二區42且經由半導體層序列3而流至第二電極5。
在第二電極5之覆蓋層52上形成電性接觸墊6。電性接觸墊6例如是一種結合墊以與半導體晶片1達成外部電性接觸。用來與第一電極4接觸之另一電性接觸墊未顯示在圖中以使圖式簡化。該另一電性接觸墊例如位於載體3之遠離該半導體層序列3之一側上或位於載體2之與接觸墊6相同之此側上。
較佳是亦像其它所有實施例中者一樣,在該半導體層序列3之遠離該載體2之一輻射主側80上施加一種粗糙區8以改善光之耦出性(coupling out)。與圖式不同,一轉換介質或至少一光學元件可配置在輻射主側80之後以將活性區32中所產生的輻射的至少一部份轉換成其它波長的輻射。
第一電極4和第二電極5藉由電性隔離層71而互相隔開。在輻射主側80上、半導體層序列3之側面上以及可選擇地(optionally)亦在該電性隔離層71之裸露的區域上優先施加另一電性隔離層72。此外,就像在其它所有實施例一樣,可選擇地在銀層51和該隔離層71之間存在一種未顯示的黏合促進層。
在第1圖之實施例中,第二電極5以近似於相同的厚度在橫向中延伸而越過半導體層序列3和電性接觸墊6。銀層51在接觸墊6上完全地於橫向和垂直方向中由該隔離層71和該覆蓋層52所包圍。該覆蓋層52之厚度例如較銀層51的平均厚度至少小0.2倍或至少小 0.5倍或至少小10倍或至少小100倍。
半導體晶片1特別是以下述方式製成:在一未顯示的生長基板上連續地生長該半導體層序列3。然後,局部地優先施加該覆蓋層52且隨後越過該半導體層序列3而特別是在整面上施加該銀層51。然後,使該銀層51結構化且在該半導體層序列3中產生多個凹口以供島形之第二區52使用。
隨後施加該隔離層71且形成第一電極4、41、42。然後,藉由平坦之第一區41將載體2固定在該半導體層序列3上。隨後將該生長基板去除且大致上藉由蝕刻而將該半導體層序列3結構化,在該半導體層序列3上可施加另一隔離層72。最後,產生電性接觸墊6,其例如包含金、鎳、鈀及/或錫。
第2圖之實施例中,就像第1圖之實施例一樣,該覆蓋層52的一部份位於該半導體層序列3和銀層51a,51b之間。銀層之靠近該接觸墊6之部份區51b較該銀層之仍保留之區域51a更深入至平坦之第一區41中。銀層51a,51b及該覆蓋層52具有不同的厚度。
依據第3圖,該銀層51優先在各覆蓋層52a,52b之前施加完成。就像第2圖一樣,該銀層在橫向中未突出於該半導體層序列3。該覆蓋層之部份區52a較覆蓋層之直接位於該接觸墊6上之部份區52b更深入至平坦之第一區41中。
第4圖之實施例中,該覆蓋層52和銀層51在橫向中未重疊。該覆蓋層52和銀層51可具有相同或 大約相同的厚度。與圖式不同,該覆蓋層52亦可形成為較銀層51更薄。
第5圖之實施例中,半導體層序列3在該接觸墊6之區域中未完全去除,使p-導電層33的一部份仍保留著。該p-導電層33較佳是完全覆蓋該銀層51,使該銀層51之腐蝕保護可藉由該p-導電層33來達成。該接觸墊6和銀層51之間p-導電層33之厚度例如至少為100奈米或至少為250奈米或至少為500奈米。
半導體層序列3可以濕式化學(wet chemical)或乾式化學(dry chemical)蝕刻至p-導電層33為止。蝕刻過程之終點辨認較佳是以光學方式來達成,特別是依據活性區32而以光致發光來達成。在一種非選擇式的蝕刻過程中,當p-導電層33裸露時,可藉由活性區32之光致發光之消失來辨認。
半導體層序列3之蝕刻例如就像文件Lei Ma in CS MANTECH Conference,April 2006,“Comparison of different GaN-Etching Techniques“所述一樣的方式來進行。該文件所揭示的內容用以參考而收錄於此。
第6圖之實施例中,n-導電層31和活性區32藉由一種傳導型態可選擇的蝕刻而在該接觸墊6之區域中完全被去除。於是,可使該p-導電層33在該接觸墊6上達成大的厚度且因此使該銀層51獲得較佳的保護。此種蝕刻例如就像文件”Highly anisotropic photoenhanced wet etching n-type GaN“in Applied Physics Letters 71,1997,Pages 2151 to 2153或“Dopant-Selective Photoenhanced Wet Etching of GaN“in Journal of Electronic Materials 27,1998,Pages 282 to 287中所述一樣的方式來進行,該些文件所揭示的內容用以參考而收錄於此。
在例如第7圖所示的實施例中,p-導電層33直接在該接觸墊6和銀層51之間的部份區36中受到反摻雜。在該部份區36中,p-導電層33因此具有n-導電性。該部份區36較佳是大約以該接觸墊6之面積的至多25%或至多50%之容許度(tolerance)而被限制在該接觸墊6上。在俯視圖中觀看時,該部份區36的周圍可被p-導電層33之p-導電區所包圍著。在該p-導電層33和該部份區36之間較佳是無電流或無顯著的電流,這大致上是由於至該銀層51有較小的接觸電阻或由於橫向之摻雜物質輪廓(profile)所造成。
在例如第8圖所示的實施例中,p-導電層33完全被保留著且n-導電層31至少一部份被保留著。該n-導電層33直接在接觸墊6和銀層51之間的該部份區36中受到反摻雜。因此,該部份區36中n-導電層31具有p-導電性。直接與該部份區36接觸之該n-導電層31因此於區域36a中在周圍受到改變,使區域36a作為電性隔離區。該部份區36較佳是大約以至多25%或至多50%之容許度而限制在該接觸墊6之面積上。銀層51連續地到達該接觸墊6下方。
在第9圖所示半導體晶片1之製造中,首先亦在電性接觸墊6上產生該銀層51。然後,直接與該銀層51相接觸而在朝向該載體2之方向中局部受限地形成 該覆蓋層52。須形成該覆蓋層52,使其至少完全覆蓋後來形成的接觸墊6且朝向該半導體層序列3而覆蓋一個部份區。在該半導體層序列3已結構化之後,選擇性地對該覆蓋層52之材料來去除該銀層51之敞開的區域,使該覆蓋層52裸露在該接觸墊6上。然後,銀層51以該隔離層72來包封著。就銀層51和該覆蓋層52之間的電性接觸而言,小的橫向重疊是需要的。然後,在後來形成的接觸墊6上去除該隔離層72且產生該電性接觸墊6。該覆蓋層52和銀層51具有近似於相同的厚度。
第10圖顯示半導體晶片之另一形式。銀層51於此只以較薄的方式顯示出。橫向中的電流擴張藉由一由金構成的電流分配層56來達成。在電流分配層56和銀層51之間存在一未顯示之擴散位障。藉由使用第1圖至第7圖所示之較厚的銀層51以及藉由該接觸墊6上之覆蓋層52及/或p-導電層33,可使第二電極5之構造簡化且可使電流分配層51之材料達到成本上的節省。
第11圖中顯示半導體晶片1之另一實施例的切面圖。位於該基板2最遠處之外部隔離層71a,71b選擇性地具有不同的厚度,就像其它所有的實施例一樣。於是,該隔離層71b由基板2此側例如只到達半導體層序列3且因此在橫向中限制了該銀層51。
在製造第11圖所示之半導體晶片1時,首先在半導體層序列3上施加銀層51。然後,施加一種在離開該基板2之方向中位於上方的隔離層72a且將此隔離層72a結構化。於是,此位於上方之隔離層72a具有與 該覆蓋層52相同或近似的厚度,該覆蓋層52在俯視圖中觀看時與銀層51重疊。然後,施加下方之隔離層72b,其更靠近基板2。由於劃分成上方之隔離層72a和下方之隔離層72b,則可在朝向基板2之方向中達成平面化。
然後,藉由平坦區41(其特別是藉由焊接而形成)而將半導體層序列3固定在基板2上。
本發明當然不限於依據各實施例所作的描述。反之,本發明包含每一新的特徵和各特徵的每一種組合,特別是包含各申請專利範圍之各別特徵之每一種組合,當相關的特徵或相關的組合本身未明顯地顯示在各申請專利範圍中或各實施例中時亦屬本發明。
本專利申請案主張德國專利申請案10 2012 110 775.0之優先權,其已揭示的整個內容在此一併作為參考。
1‧‧‧光電半導體晶片
2‧‧‧載體
20‧‧‧載體上側
3‧‧‧半導體層序列
31‧‧‧n-導電層
32‧‧‧活性區
33‧‧‧p-導電層
4‧‧‧第一電極
41‧‧‧第一電極之平坦之第一區
42‧‧‧第一電極之島形之第二區
5‧‧‧第二電極
51‧‧‧第二電極之銀層
52‧‧‧第二電極之覆蓋層
6‧‧‧電性接觸墊
71‧‧‧電性隔離層
72‧‧‧另一電性隔離層
8‧‧‧粗糙區
80‧‧‧輻射主側

Claims (15)

  1. 一種光電半導體晶片(1),包含:- 半導體層序列(3),其具有一n-導電層(31)、一p-導電層(33)及一配置在此二個導電層之間的活性區(32),- 載體(2),其上配置著該半導體層序列(3),- 第一電極(4),用於接觸該n-導電層(33);以及第二電極(5),用於接觸該p-導電層(31),- 電性接觸墊(6),用於與該第二電極(4)形成外部電性接觸,該電性接觸墊(6)在俯視圖中觀看時位於該活性區(32)之旁且配置在該載體(2)之與該半導體層序列(3)相同之此側上,其中- 該第一電極(4)具有平坦之第一區(41)和至少一島形之第二區(42),- 該至少一島形之第二區(42)經由該第二電極(5)、該p-導電層(33)以及該活性區(32)而到達該n-導電層(31)中,- 該第二電極(5)包含一作為導流層用之銀層(51),其至少一部份位於該第一電極(4)之該平坦之第一區(41)和該半導體層序列(3)之間且該銀層(51)是一種鏡面,以及- 由該銀層(51)之平均厚度和該半導體層序列(3)之平均邊長所求得之商至少為2.5 x 10-4且該平均厚度不小於80奈米。
  2. 如請求項1之光電半導體晶片(1),其中在俯視圖中觀看時,該銀層(51)連續地延伸且連續至該接觸墊(6)下方。
  3. 如請求項1或2之光電半導體晶片(1),其中在俯視圖中觀看時,該p-導電層(33)延伸至該電性接觸墊(6)下方且完全覆蓋該銀層(51),使該p-導電層(33)在該電性接觸墊(6)之區域中形成一種用於該銀層(51)之保護層。
  4. 如請求項1至3項中任一項之光電半導體晶片(1),其中該第二電極(5)包含一覆蓋層(52),該覆蓋層(52)直接位於該電性接觸墊(6)上,且該銀層(51)係與該電性接觸墊(6)形成電性連接,以及該覆蓋層(52)具有下述材料之至少一種或由其構成:Co,Cr,Pt,Ru,Ta,InSnO,TaN,TiN,TiNW,ZnO,SnO2,W。
  5. 如請求項1至4項中任一項之光電半導體晶片(1),其中在俯視圖中觀看時,該覆蓋層(52)和該銀層(51)未重疊。
  6. 如請求項1至5項中任一項之光電半導體晶片(1),其中該第二電極(5)在該半導體層序列(3)上平均而言未具備一種含金的重量比為至少10%之層,該銀層(51)是該第二電極(5)之位於該載體(2)和 該半導體層序列(3)之間的層,其具有最小的電阻和最大的厚度,使得該銀層(51)之在第二電極(5)中的電流分佈量在橫越該半導體層序列(3)之橫向中至少為90%。
  7. 如請求項1至6項中任一項之光電半導體晶片(1),其中該覆蓋層(52)之平均厚度至多為該銀層(51)之平均厚度之50%,在俯視圖中觀看時,該銀層(51)延伸至該覆蓋層(52)下方。
  8. 如至少請求項4所述之光電半導體晶片(1),其中該覆蓋層(52)的一部份係在該半導體層序列(3)和該銀層(51)之間延伸,在俯視圖中觀看時,該半導體層序列(3)之鄰接於該覆蓋層(52)之面積份量至多為5%。
  9. 如至少請求項4所述之光電半導體晶片(1),其中該覆蓋層(52)之一部份位於該銀層(51)之遠離該半導體層序列(3)之一側上。
  10. 如請求項1至9項中任一項之光電半導體晶片(1),其中在俯視圖中觀看時,該n-導電層(31)和該活性區(32)在該電性接觸墊(6)上完全隔開,且該p-導電層(33)完全地或部份地保留在該電性接觸墊(6)和該銀層(51)之間。
  11. 如請求項1至10項中任一項之光電半導體晶片(1), 其中該p-導電層(33)在該電性接觸墊(6)上受到反摻雜,使該電性接觸墊(6)上之該p-導電層(33)在該電性接觸墊(6)和該銀層(51)之間具有n-導電之部份區(36),該n-導電之部份區(36)之周圍係由一電性隔離區(36a)包圍著。
  12. 如請求項1至11項中任一項之光電半導體晶片(1),其中在第一電極(4)之該平坦之第一區(41)和該銀層(51)之間存在一電性隔離層(71)和一黏合促進層,該平坦之第一區(41)是焊接層,藉此可使該半導體層序列(3)與該載體(2)形成機械上及熱性上的連接。
  13. 如請求項1至12項中任一項之光電半導體晶片(1),其中該銀層(51)和該電性接觸墊(6)位於一與該活性區(32)平行之共同平面中,該覆蓋層(52)較該電性接觸墊(6)和該銀層(51)更靠近該載體(2)。
  14. 一種如請求項1至13項中任一項之光電半導體晶片(1)之製造方法,包括以下步驟:A)在一生長基板上生長半導體層序列(3),B)在遠離該生長基板之p-導電層(33)上施加銀層(51), C)產生第二電極(4)之島形的第二區(42),D)在該半導體層序列(3)上施加載體(2),E)去除該生長基板,以及F)在一為電性接觸墊(6)而設置的區域中將該半導體層序列(3)之至少一部份去除。
  15. 如請求項14之製造方法,其中在該步驟F)中由一遠離該載體(2)之一側以傳導型態可選擇之蝕刻過程來去除該半導體層序列(3)直至該p-導電層(33)為止。
TW102140495A 2012-11-09 2013-11-07 光電半導體晶片及光電半導體晶片之製造方法 TW201429000A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012110775.0A DE102012110775A1 (de) 2012-11-09 2012-11-09 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Publications (1)

Publication Number Publication Date
TW201429000A true TW201429000A (zh) 2014-07-16

Family

ID=49551605

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140495A TW201429000A (zh) 2012-11-09 2013-11-07 光電半導體晶片及光電半導體晶片之製造方法

Country Status (3)

Country Link
DE (1) DE102012110775A1 (zh)
TW (1) TW201429000A (zh)
WO (1) WO2014072410A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107123A1 (de) 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE102015108532A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
DE102015108545A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007062046B4 (de) * 2007-12-21 2023-09-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelement sowie Verfahren zum Herstellen einer Mehrzahl von lichtemittierenden Bauelementen
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
DE202009017981U1 (de) * 2009-02-25 2010-10-14 Samsung Electro-Mechanics Co., Ltd., Suwon Halbleiter-Lichtemissionsvorrichtung und Halbleiter-Lichtemissionsvorrichtungs-Baugruppe, die diese verwendet
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102010013494A1 (de) 2010-03-31 2011-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102010048159B4 (de) * 2010-10-11 2023-10-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102011016302B4 (de) * 2011-04-07 2026-01-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip

Also Published As

Publication number Publication date
DE102012110775A1 (de) 2014-05-15
WO2014072410A1 (de) 2014-05-15

Similar Documents

Publication Publication Date Title
TWI524550B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
KR101874587B1 (ko) 반도체 발광소자 및 이의 제조방법
JP5883118B2 (ja) オプトエレクトロニクス半導体チップ
CN108963051B (zh) 发光二极管封装件
US8766305B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US9324917B2 (en) Semiconductor light emitting device
JP6100598B2 (ja) 半導体発光素子及び半導体発光装置
TWI472063B (zh) 發光二極體晶片
CN105308762B (zh) 利用ald层封装的光电子半导体芯片和相应的制造方法
US6727167B2 (en) Method of making an aligned electrode on a semiconductor structure
JP4970739B2 (ja) 複数の電流拡張層を有するオプトエレクトロニクス素子およびその製造方法
KR102255305B1 (ko) 수직형 반도체 발광소자 및 그 제조 방법
US10014444B2 (en) Optoelectronic semiconductor chip
TW201429000A (zh) 光電半導體晶片及光電半導體晶片之製造方法
TW201236195A (en) Optoelectronic semiconductor chip
US20190165216A1 (en) Ultraviolet light emitting device package
CN103477453B (zh) 用于制造半导体本体的方法
US10497834B2 (en) Light-emitting device with increased light output and reduced operating voltage and having a through hole for an electrode
CN101656283A (zh) 发光二极管组件及其制造方法
KR20150052513A (ko) 발광 소자 및 그 제조 방법
KR20130055999A (ko) 발광 다이오드 및 그 제조 방법
KR20110125363A (ko) 3족 질화물 반도체 발광소자
US10629779B2 (en) Light-emitting diode
KR100735490B1 (ko) 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR20130067014A (ko) 발광 다이오드