TW201426938A - 製造無凸塊覆晶互連結構的半導體裝置及方法 - Google Patents
製造無凸塊覆晶互連結構的半導體裝置及方法 Download PDFInfo
- Publication number
- TW201426938A TW201426938A TW102141020A TW102141020A TW201426938A TW 201426938 A TW201426938 A TW 201426938A TW 102141020 A TW102141020 A TW 102141020A TW 102141020 A TW102141020 A TW 102141020A TW 201426938 A TW201426938 A TW 201426938A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- contact pads
- semiconductor die
- over
- semiconductor
- Prior art date
Links
Classifications
-
- H10W70/098—
-
- H10W72/00—
-
- H10W90/701—
-
- H10W72/01271—
-
- H10W72/01935—
-
- H10W72/01938—
-
- H10W72/01971—
-
- H10W72/072—
-
- H10W72/07202—
-
- H10W72/07211—
-
- H10W72/07227—
-
- H10W72/07232—
-
- H10W72/07236—
-
- H10W72/07252—
-
- H10W72/07254—
-
- H10W72/224—
-
- H10W72/225—
-
- H10W72/228—
-
- H10W72/241—
-
- H10W72/242—
-
- H10W72/252—
-
- H10W72/253—
-
- H10W72/255—
-
- H10W72/263—
-
- H10W72/267—
-
- H10W72/285—
-
- H10W72/29—
-
- H10W72/884—
-
- H10W72/90—
-
- H10W72/9415—
-
- H10W72/952—
-
- H10W74/00—
-
- H10W90/724—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
Abstract
一種半導體裝置包括具有接觸墊的基板。遮罩設置在所述基板上。鋁可濕性導電膏印刷在所述基板的接觸墊上。一種半導體晶粒設置在所述鋁可濕性導電膏上方。鋁可濕性導電膏進行回焊,以形成在基板的接觸墊上的互連結構。接觸墊包括鋁。半導體晶粒的接觸墊被佈置在所述鋁可濕性導電膏上方。鋁可濕性導電膏進行回焊,以形成在所述半導體晶粒的接觸墊與基板的接觸墊之間的互連結構。互連結構直接形成在基板和半導體晶粒的接觸墊上。所述半導體晶粒的接觸墊在回焊鋁可濕性導電膏之前被蝕刻。環氧樹脂預點以維持半導體晶粒和基板之間的分離。
Description
本發明一般涉及半導體裝置,更具體地說,涉及一種半導體裝置以及一種形成無凸塊覆晶互連結構的方法。
優先權聲明
本申請案主張2012年12月20日提出的美國臨時申請案第61/740,395號的優點,該申請案通過引用併入本文中。
半導體裝置常見於現代電子產品中。半導體裝置在電氣構件的數量和密度上變化。離散半導體裝置一般含有一種類型的電氣構件,例如,發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器以及功率金屬氧化物半導體場效應電晶體(MOSFET)。積體半導體裝置通常包含數百至數百萬個電氣構件。積體半導體裝置的例子包括微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池和數位微鏡裝置(DMD)。
半導體裝置進行了廣泛的功能,諸如信號處理、高速計算、發射和接收電磁信號、控制電子裝置、太陽光轉化為電能以及創造用於電視顯示器的視覺投影。半導體裝置被發現在娛樂、通訊、電源轉換、網路、計算機和消費電子產品等領域中。半導體裝置也存在於軍事應用、航空、
汽車、工業控制器和辦公設備中。
半導體裝置利用半導體材料的電氣特性。半導體材料的結構允許它的導電率通過電場或基極電流的應用或通過摻雜的過程而被操縱。摻雜引入雜質進入半導體材料以操縱和控制半導體裝置的導電性。
半導體裝置包括主動和被動電氣結構。包括雙極和場效應電晶體的主動結構控制電流的流動。通過改變摻雜以及電場或基極電流的應用的層級,電晶體會促進或限制電流的流動。包括電阻器、電容器和電感器的被動結構建立電壓和所需的電流之間的關係來執行各種電氣功能。主動和被動結構被電連接以形成電路,使得半導體裝置進行高速計算和其他有用的功能。
半導體裝置一般使用兩個複雜的製造製程來製造,即前端製造以及後端製造,每一個涉及潛在的數百個步驟。前端製造涉及在半導體晶圓的表面上的複數個晶粒的形成。每個半導體晶粒通常是相同的,並且包含通過電連接主動和被動構件而形成的電路。後端製造涉及從已完成的晶圓來單一化個別的半導體晶粒和封裝該晶粒,以提供結構上的支撐和環境隔離。如本文所用,用語“半導體晶粒”可皆為單數和複數的單詞形式,因此皆可對照為單一半導體裝置和複數個半導體裝置。
半導體製造的目標之一是產生更小的半導體裝置。更小的裝置通常消耗較少的功率、具有更高的性能,並且可以更有效地生產。此外,更小的半導體裝置具有更小的尺寸,這是理想的小型終端產品。較小的半導體晶粒的大小可以通過導致具有較小、高密度的主動和被動構件的半導體晶粒的前端處理的改善來實現。後端製程可能會透過在電氣互連和封裝
材料的改善而導致具有更小的尺寸的半導體裝置封裝。
半導體製造商也試圖減少製造半導體裝置的成本,同時減少生產裝置所需要的時間。半導體製造需要許多製程步驟,包括簡單地建立半導體晶粒及其它電子裝置之間的互連的一些步驟。每個額外的製程步驟增加了產生半導體裝置所需要的成本以及時間。每個製程步驟進一步引入了在形成製程中異常發生的機會。例如,形成覆晶互連的製程是相對耗時和昂貴的。
需要存在一種用於覆晶裝置的簡單、低成本的互連結構。因此,在一個實施例中,本發明是一種製造半導體裝置的方法,包括以下步驟:提供包含接觸墊的基板;配置遮罩在所述基板上方;印刷鋁可濕性導電膏在所述基板的所述接觸墊上方;配置半導體晶粒在所述鋁可濕性導電膏上方;以及回焊所述鋁可濕性導電膏以形成在所述基板的所述接觸墊上方的互連結構。
在另一個實施例中,本發明是一種製造半導體裝置的方法,包括以下步驟:提供基板;配置遮罩在所述基板上方;在所述基板上方沉積鋁可濕性導電膏;配置半導體晶粒於所述鋁可濕性導電膏上方;以及回焊所述鋁可濕性導電膏以在所述基板上方形成互連結構。
在另一個實施例中,本發明是一種製造半導體裝置的方法,包括以下步驟:提供基板;在所述基板上沉積導電膏以形成互連結構;以及在所述導電膏上配置半導體晶粒。
在另一個實施例中,本發明是一種半導體裝置,包括:含有
接觸墊的基板。導電膏沉積在接觸墊上。半導體晶粒配置在所述導電膏上。
50‧‧‧電子裝置
52‧‧‧印刷電路板
54‧‧‧跡線
56‧‧‧銲線封裝
58‧‧‧覆晶/半導體晶粒
60‧‧‧球柵陣列
62‧‧‧凸塊晶片載體
64‧‧‧雙列直插式封裝
66‧‧‧襯墊網格陣列
68‧‧‧多晶片模組
70‧‧‧四方扁平無引線封裝
72‧‧‧四方扁平封裝
74‧‧‧半導體晶粒
76‧‧‧接觸墊
78‧‧‧中間載體
80‧‧‧導體引線
82‧‧‧接合線
84‧‧‧密封劑
88‧‧‧半導體晶粒
90‧‧‧載體
92‧‧‧底部填充膠或環氧樹脂黏著材料
94‧‧‧接合線
96‧‧‧接觸墊
98‧‧‧接觸墊
100‧‧‧模塑化合物或密封劑
102‧‧‧接觸墊
104‧‧‧凸塊
106‧‧‧中間載體
108‧‧‧主動區
110‧‧‧凸塊
112‧‧‧凸塊
114‧‧‧信號線
116‧‧‧模塑化合物或密封劑
120‧‧‧半導體晶圓
122‧‧‧基底基板材料
124‧‧‧半導體晶粒或構件
126‧‧‧切割道
128‧‧‧背表面
130‧‧‧主動表面
132‧‧‧導電層
134‧‧‧鋸片或雷射切割工具
140‧‧‧基板
142‧‧‧導電層
150‧‧‧遮罩
152‧‧‧開口
160‧‧‧導電膏
162‧‧‧橡膠滾軸刮刀
170‧‧‧環氧樹脂預點
180‧‧‧互連結構
200‧‧‧基板
202‧‧‧導電層
204‧‧‧導體柱
210‧‧‧遮罩
212‧‧‧開口
220‧‧‧導電膏
230‧‧‧互連結構
240‧‧‧基板
242‧‧‧導電層
250‧‧‧遮罩或模板
252‧‧‧開口
260‧‧‧導電膏
262‧‧‧橡膠滾軸刮刀
270‧‧‧互連結構2
272‧‧‧焊劑材料
280‧‧‧互連結構
290‧‧‧基板
292‧‧‧導電層
294‧‧‧互連結構
298‧‧‧環氧樹脂預點
300‧‧‧導電柱
圖1說明了印刷電路板(PCB),其具有安裝到其表面的不同類型的封裝;圖2a-2c說明了安裝到印刷電路板的代表性半導體封裝的進一步細節;圖3a-3c說明了具有藉由切割道所隔開的複數個半導體晶粒的半導體晶圓;圖4a-4e說明了使用糊膏印刷直接在接觸墊上所形成的在基板上方的覆晶互連;圖5a-5e說明了使用糊膏印刷直接在接觸墊上所形成的在基板上方的覆晶互連;圖6a-6e說明了使用糊膏印刷直接在接觸墊上所形成的在基板上方的覆晶互連;圖7說明了結合到具有導電膏的基板的覆晶裝置與接觸墊直接接觸;以及圖8a-8f說明了圖6a-6e的覆晶互連的進一步的細節,其使用糊膏印刷直接在接觸墊所形成。
本發明參照附圖而描述在以下描述中的一個或多個實施例,其中相同的標號表示相同或相似的元件。雖然本發明以用於實現本發明的目標的最佳模式加以描述,但對本領域的技術人士可理解為它旨在涵蓋替換、修改和等同物,其可被包括在由所附的申請專利範圍及下列公開
內容和附圖所支持的等同物所定義的精神和範圍內。
半導體裝置一般使用兩個複雜的製造製程而製造:前端製造和後端製造。前端製造涉及複數個晶粒在半導體晶圓的表面上形成。在晶圓上的每個晶粒包含主動和被動電氣構件,其電連接以形成功能性電路。主動電子構件,諸如電晶體和二極體,具有控制電流的流動的能力。被動電子構件,諸如電容器、電感器和電阻器,建立電壓和所需的電流之間的關係來執行電路的功能。
被動和主動構件是藉由一系列包括摻雜、沉積、光微影、蝕刻和平面化的製程步驟而形成在所述半導體晶圓的表面上。摻雜是藉由諸如離子佈植或熱擴散技術而將雜質引入至半導體材料。摻雜製程修改了在主動裝置中的半導體材料的導電性,透過動態地改變半導體材料的導電率以響應於電場或基極電流。電晶體包含如果必要的配置的改變類型的區域和摻雜的程度,以使得所述電晶體促進或限制電場或基極電流的應用的電流的流動。
主動和被動構件是由具有不同電氣特性的材料層所形成。該層可以藉將沉積的材料的類型所部分地確定的各種沉積技術來形成。例如,薄膜沉積可以包括化學氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍和無電電鍍製程。每一層通常是圖案化以形成主動構件、被動構件或構件之間的電連接部分。
所述層可以使用光微影而圖案化,其涉及在所述層上沉積感光材料,例如光阻劑,以被圖案化。圖案使用光從光罩傳輸到光阻劑。在一個實施例中,遭受光的光阻劑的部分使用溶劑除去,露出下層將被圖案
化的部分。在另一個實施例中,不遭受光的光阻劑的部分使用溶劑去除,負光阻劑,露出下層將被圖案化的部分。所述光阻劑的剩餘部分被去除,留下之後經圖案化的層。另外,一些類型的材料是藉由直接沉積材料到使用諸如無電電鍍和電解電鍍技術的前一沉積/蝕刻製程所形成的區域或空隙而被圖案化。
圖案化是通過將半導體晶圓表面上的頂部層的部分除去的基本操作。半導體晶圓的部分可以使用光微影、光罩、遮罩、氧化物或金屬排除、攝影和製版以及微微影來除去。光微影包括形成在標線或光罩中的圖案及將所述圖案轉移至該半導體晶圓的表面層。光微影形成在兩階段製程中的半導體晶圓的表面上的主動和被動構件的水平尺寸。首先,在標線或光罩上的圖案被轉移到光阻劑的層。光阻劑是一種感光材料,當暴露於光下會發生結構和特性的變化。無論負型光阻劑或是正型光阻劑,發生了改變光阻劑的結構和特性的製程。第二,光阻劑層被轉移到晶圓表面。當蝕刻去除未藉由光阻劑所覆蓋的半導體晶圓的頂部層的部分時,發生了轉移。光阻劑的化學性質是使得光阻劑透過化學蝕刻溶液基本上保持不變和抗蝕劑去除,同時未藉由光阻劑所覆蓋的半導體晶圓的頂部層的部分被去除。形成、曝光並除去光阻劑的製程以及除去所述半導體晶圓的部分的製程可根據特定抗蝕劑的使用與所期望的結果而進行修改。
在負型光阻劑中,光阻劑暴露在光下,並在稱為聚合的製程中從可溶狀態改變為不溶性狀態。在聚合中,未聚合的材料暴露於光或能量源並且聚合物形成耐蝕刻的交聯的材料。在大部分的負型抗蝕劑中,聚合物是聚異戊二烯。以化學溶劑或顯影劑除去可溶性部分(即,未暴露於
光的部分)留下在對應於標線上的不透明圖案的抗蝕劑層中的孔。這種將圖案存在於不透明區域的遮罩被稱為明場遮罩。
在正型光阻劑中,光阻劑暴露在光下並且在稱為光溶解(photosolubilization)的製程中從相對不溶性狀態改變為更可溶的狀態。在光溶解中,相對不溶的抗蝕劑暴露於適當的光能量並且轉換為更可溶的狀態。抗蝕劑的經光溶解的部分可透過在顯影製程中的溶劑而除去。基本的正型光阻劑聚合物是苯酚-甲醛(phenol-formaldehyde)聚合物,也稱為苯酚-甲醛酚醛清漆(phenol-formaldehyde novolak)樹脂。以化學溶劑或顯影劑除去可溶性部分(即,暴露於光的部分)留下在對應於標線上的透明圖案的抗蝕劑層中的孔。這種將圖案存在於透明區域的遮罩被稱為暗場遮罩。
在去除未藉由光阻劑所覆蓋的半導體晶圓的頂部後,將光阻劑的剩餘部分去除,留下之後經圖案化的層。另外,一些類型的材料是藉由直接沉積材料到使用諸如無電電鍍和電解電鍍技術的前一沉積/蝕刻製程所形成的區域或空隙而被圖案化。
沉積材料的薄膜在現有的圖案可以誇大底層圖案,並創建非均勻的平坦表面。均勻的平坦表面需要生產更小且更密集的主動和被動構件。平面化可用來從晶圓的表面去除材料,並產生均勻的平坦表面。平面化包括以拋光墊拋光晶圓的表面。研磨材料和腐蝕性的化學品是在拋光製程中加入到所述晶圓的表面上。合併的研磨的機械作用和化學的腐蝕作用除去任何不規則地形態,從而產生均勻的平坦表面。
後端製造指的是切割或單一化完成的晶圓成個別的半導體晶粒,然後封裝半導體晶粒以用於結構支撐和環境隔離。為了單一化半導
體晶粒,晶圓沿著稱為切割道或劃線器的晶圓的非功能區域割痕和斷裂。晶圓是使用雷射切割工具或鋸片單一化。在單一化後,各個半導體晶粒被安裝到包括用於與其他系統構件互連的接腳或接觸墊的封裝基板。形成在所述半導體晶粒上方的接觸墊然後連接到封裝內的接觸墊。電氣連接可以焊料凸點、釘頭凸點、導電膏或線鍵接來進行。密封劑或其它成型材料沉積在封裝上方以提供物理支撐和電性絕緣。完成的封裝然後被插入至電氣系統並且可半導體裝置的功能提供給其他系統構件。
圖1說明了具有帶著安裝在其表面上的複數個半導體封裝得晶片載體基板或印刷電路板(PCB)52的電子裝置50。電子裝置50可以具有一種類型的半導體封裝或者多種類型的半導體封裝,這取決於應用。不同類型的半導體封裝顯示於圖1以為了說明的目的。
電子裝置50可以是使用半導體封裝的獨立系統,以執行一個或多個電性功能。可替換地,電子裝置50可以是較大系統的子構件。例如,電子裝置50可以是行動電話、個人數位助理(PDA)、數位攝影機(DVC)或其他電子通信裝置的一部分。可替換地,電子裝置50可以是圖形卡、網路介面卡或者可以被插入到計算機中的其他信號處理卡。半導體封裝可以包括微處理器、記憶器、特殊應用積體電路(ASIC)、邏輯電路、類比電路、射頻(RF)電路、離散裝置或其他半導體晶粒或電氣構件。小型化和減輕重量是被市場接受的產品必不可少的。半導體裝置之間的距離可以減小,實現更高的密度。
在圖1中,印刷電路板52提供了用於安裝在PCB上的半導體封裝的結構支撐和電性互連的通常基板。導電信號跡線54使用蒸鍍、電泳
電鍍、無電電鍍、絲網印刷或其它合適的金屬沉積製程而形成在表面上方或者在PCB 52的層內。信號跡線54提供用於在每個半導體封裝之間的電氣通訊、經安裝的構件以及其他外部系統構件。跡線54也提供電源和接地連接到每個半導體封裝。
在一些實施例中,半導體裝置具有兩個封裝層級。第一級封裝是用於將半導體晶粒機械和電氣附著到中間載體的技術。第二級封裝涉及機械和電氣附著中間載體到PCB。在其它實施例中,半導體裝置可以僅具有直接將晶粒機械和電氣附著在PCB之第一級封裝。
為了說明的目的,包括銲線封裝56和覆晶58的幾種類型的第一層級封裝顯示在PCB 52上。此外,包括球柵陣列(BGA)60、凸塊晶片載體(BCC)62、雙列直插式封裝(DIP)64、襯墊網格陣列(LGA)66、多晶片模組(MCM)68、四方扁平無引線封裝(QFN)70和四方扁平封裝72的幾種類型的第二層級封裝顯示安裝在PCB 52上。根據不同的系統要求,配置成有第一和第二層級封裝型態的任意組合的半導體封裝的任意組合以及電子元件可以被連接到PCB 52。在一些實施例中,電子裝置50包括單一的附著的半導體封裝,同時其他實施例要求多個互連的封裝。透過在單一的基板上方結合一個或多個半導體封裝,製造商可以將預先製作的構件合併到電子裝置和系統。因為半導體封裝包括複雜的功能,電子裝置可以使用較少的昂貴的構件和簡化的製造製程來製造。所得到的裝置是不容易失敗且製造的更便宜,導致對消費者的成本較低。
圖2a-2c顯示示例性的半導體封裝。圖2a說明安裝在PCB 52的DIP 64的進一步細節。半導體晶粒74包括含有作為在晶粒內形成的主動裝
置、被動裝置、導電層以及介電質層執行的類比或數位電路,並根據晶粒的電氣設計進行電互連。例如,所述電路可以包括一個或多個電晶體、二極體、電感器、電容器、電阻器和半導體晶粒74的主動區內形成的其它電路元件。接觸墊76是一層或多層導電材料,如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag),並且電連接到半導體晶粒74內所形成的電路元件。在DIP 64的組配期間,半導體晶粒74使用金-矽共晶層或如熱環氧樹脂或環氧樹脂的黏著材料而安裝到中間載體78。所述封裝體包括絕緣封裝材料,諸如聚合物或陶瓷。導體引線80和接合線82提供半導體晶粒74和PCB 52之間的電氣互連。密封劑84沉積在封裝上方用於透過防止水分和顆粒進入封裝和污染半導體晶粒74或接合線82而保護環境。
圖2b說明安裝在PCB 52上的BCC 62的進一步的細節。半導體晶粒88使用底部填充膠或環氧樹脂黏著材料92安裝在載體90上方。接合線94提供接觸墊96和98之間的第一層級封裝互連。模塑化合物或密封劑100沉積在半導體晶粒88和接合線94上方以提供針對裝置的物理支持和電氣隔離。接觸墊102使用例如電解電鍍或無電電鍍之合適的金屬沉積製程而形成在PCB 52的表面上方以防止氧化。接觸墊102電連接到在電路板52中的一個或多個導電信號跡線54。凸塊104形成在BCC 62的接觸墊98和PCB 52的接觸墊之間。
在圖2C中,半導體晶粒58以覆晶型式第一層級封裝而對於中間載體106面朝下來安裝。半導體晶粒58的主動區108包含根據晶粒的電氣設計所形成的作為主動裝置、被動裝置、導電層以及介電質層所執行的類比或數位電路。例如,所述電路可以包括一個或多個電晶體、二極體、電感器、電容器、電阻器和主動區108內的其它電路元件。半導體晶粒58被電
氣和機械地通過凸塊110連接到載體106。
使用凸塊112將BGA 60電氣和機械地連接到具有BGA型式第二層級封裝的PCB 52。半導體晶粒58通過凸塊110、信號線114以及凸塊112被電連接到在PCB 52中的導電信號跡線54。模塑化合物或密封劑116沉積在半導體晶粒58和載體106上方以提供針對裝置的物理支撐和電氣隔離。覆晶半導體裝置提供了從半導體晶粒58上的主動裝置至PCB 52上的傳導軌跡的短的電傳導路徑,以減少信號傳播距離、降低電容並提高整個電路的性能。在另一個實施例中,可以使用覆晶型式第一層級封裝而無中間載體106將半導體晶粒58直接機械且電氣地連接到PCB 52。
圖3a顯示具有基底基板材料122的半導體晶圓120,例如矽、鍺、砷化鎵、磷化銦或碳化矽,用於結構上支撐。複數個半導體晶粒或構件124形成在藉由非主動、晶粒間的晶圓區域分離或如上所述的切割道126所分隔的晶圓120上。切割道126提供切割區域,以將半導體晶圓120單一化成個別的半導體晶粒124。
圖3b顯示半導體晶圓120的一部分的橫截面視圖。每個半導體晶粒124具有包含作為在晶粒內形成的主動裝置、被動裝置、導電層和介電質層所執行的類比或數位電路的背表面128和主動表面130,並根據晶粒的電氣設計和功能來電互連。例如,所述電路可以包括一個或多個電晶體、二極體以及形成在主動表面130內的其它電路元件,以執行類比電路或數位電路,諸如數位信號處理器(DSP)、ASIC、記憶體或其它信號處理電路。半導體晶粒124也可包含整合被動裝置(IPD),例如電感器、電容器和電阻器,用於RF信號處理。
使用PVD、CVD、電鍍、無電電鍍製程或者其它合適的金屬沉積製程將導電層132被形成在主動表面130上方。導電層132可以是鋁、銅、錫、鎳、金、銀、鈦、鎢、鈀、鉑或其它合適的導電材料所製成的一個或多個層。導電層132作為接觸墊操作以電連接到所述電路上的主動表面130。導電層132可以作為接觸墊來形成,其並排地配置於從半導體晶粒124的邊緣第一距離處,如圖3b所示。可替代地,導電層132可以作為在多列中偏移的接觸墊來形成,使得接觸墊的第一列被佈置在從晶粒的邊緣第一距離處,並且與接觸墊的第一列交替的接觸墊的第二列被佈置在從晶粒的邊緣第二距離處。
半導體晶圓120經過作為質量控制製程的一部分的電氣測試和檢驗。人工視覺檢驗和自動光學系統被用於在半導體晶圓120上進行檢驗。軟體可以在半導體晶圓120的自動光學分析中使用。視覺檢驗方法可以使用諸如掃描電子顯微鏡、高強度或紫外光,或冶金顯微鏡的設備。半導體晶圓120針對結構上特性來檢驗,包括翹曲度、厚度變化、表面顆粒、不規則、裂紋、分層以及變色。
在半導體晶粒124內的主動和被動構件進行測試晶圓級的電氣性能和電路功能。每個半導體晶粒124使用探針或其他測試裝置針對功能性和的電氣參數進行測試。探針是用來製造與在每個半導體晶粒124上的節點或接觸墊132的電接觸,並提供電刺激到接觸墊。半導體晶粒124回應於電刺激,其經測量和與預期的回應比較,以測試半導體晶粒的功能。電氣測試可能包括電路的功能、導線完整性、電阻、連續性、可靠性、介面深度、靜電放電(ESD)、射頻(RF)性能、驅動電流、閾值電流、漏電流以及特
定的組件類型之操作參數。半導體晶圓120的檢驗和電氣測試使得半導體晶粒124通過被指定為於半導體封裝中使用的已知的良好晶粒(KGD)。
在圖3c中,半導體晶圓120通過切割道126使用鋸片或雷射切割工具134而單一化成個別的半導體晶粒124。個別的半導體晶粒124可以針對KGD在單一化後的鑑定而檢驗和電氣測試。
圖4a-4e說明了使用糊膏印刷形成覆晶互連在基板上以安裝半導體晶粒在所述基板上方。在圖4a中,基板140包括使用PVD、CVD、電鍍、無電電鍍製程或者其它合適的金屬沉積製程而形成在基板上方的導電層142。導電層142可以是鋁、銅、錫、鎳、金、銀、鈦、鎢、鈀、鉑或其它合適的導電材料製成的一個或多個層。導電層142作為接觸墊操作以電連接到基板140上的電路或跡線。導電層142可以作為接觸墊來形成,其並排地配置於從基板140的邊緣第一距離處,如圖4a所示。可替代地,導電層142可以作為在多列中偏移的接觸墊來形成,使得接觸墊的第一列被佈置在自基板的邊緣第一距離處,並且與第一列交替的接觸墊的第二列被佈置在自基板的邊緣第二距離處。在一個實施例中,導電層142是接觸墊,其包括適合與鋁可濕性導電膏或焊劑接合的包括鋁、銅和矽的化合物或合金。
在圖4b中,遮罩或模板150被配置在基板140的第一表面上方。遮罩150可以是使用PVD、CVD、印刷、旋轉塗佈、噴灑塗佈、狹縫塗佈、滾卷塗佈、層壓、燒結或熱氧化所形成的絕緣層。遮罩150包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、氧化鉿(HfO2)、苯並環丁烯(BCB)、聚酰亞胺(PI)、聚苯並噁唑(PBO)、有或沒有填料或光纖的聚合物介電質抗蝕劑或者具有相似結構和介電特性的其他材料中的一個或多個層。可替換地,
模板或遮罩150透過蝕刻、電鑄或雷射切割由鋁、銅、錫、鎳、金、銀、鈦、鎢、鈀、鉑或其它合適的材料所製成,以形成具有開口的連續的遮罩152。遮罩150具有開口152以形成在對應於基板140的導電層142的預定位置。預先形成的遮罩150被放置在基板140上方以覆蓋基板140的預定部分,並且暴露在開口152下方的導電層142。在一個實施例中,遮罩150的厚度小於200微米(μm)。遮罩150可以是一次性或可重複使用的,用於分別印刷在單一基板或多個基板上方,並且可重複使用的遮罩150應該在使用之間清理,以防止基板140的污染。
在圖4c中,導電膏或可塗抹的導電材料160通過使用印刷製程而沉積在導電層142上方的遮罩150的開口152中。橡膠滾軸刮刀162或擠壓技術用於沉積導電膏160進入開口152。導電膏可以包括鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫和它們的組合,具有可選的焊劑溶液。例如,該膏材料可以直接是鋁導電膏或鋁可濕性導電膏。在一個實施例中,所述導電膏是含有97%和100%之間的鋁的鋁化合物和用於直接改進在鋁接觸墊142上的接合的矽、銅、錳和鉻的組合。導電膏160直接施加到接觸墊或導體層142上以形成電互連。直接將導電膏142印刷在接觸墊上允許藉由省去凸塊下金屬化和凸塊結構的需求的帶有降低成本和提高製造週期時間的互連結構的形成。
在圖4d中,遮罩150被從基板140移除以留下導電膏160在基板140的導電層142上方。當使用可重複的遮罩150時,遮罩150以預定的速度從基板140抬起以離開在導電層142上方的導電膏160。導電膏160與基板140的導電層142直接接觸。環氧樹脂預點170被形成在接觸墊142的周邊周圍的
基板140的表面上方。環氧預點140具有預定高度,以保持在接合時基板140和半導體晶粒124之間的相隔距離並且防止互連缺陷。
圖4e說明以直接接觸互連結構180的接觸墊132安裝在基板140上方的覆晶半導體晶粒124。在接合之前,半導體晶粒124的接觸墊132可以等離子體或化學蝕刻來預先處理而除去在接觸墊132上的任何氧化、腐蝕或雜質。在一個實施例中,含氟化物的氧化鋁去除劑是用以選擇性地蝕刻並且去除任何有機或氧化蝕刻殘留物以及控制污染的氧化物表面的蝕刻。化學蝕刻是在環境溫度下使用浸漬或噴霧工具於低於5分鐘的製程時間來實施。鋁氧化物去除劑對諸如銅、鋁、鈦和鎢的敏感金屬具有每分鐘約4埃(A)的極低的蝕刻速率。蝕刻導電層132消除了電偶腐蝕,以提高接合,並且防止進一步在導電膏160和導電層132之間的腐蝕。
半導體晶粒124以導電層132設置在基板140上方,其排列在導電層142和在導電層132與導電層142之間的導電膏160上方以電連接基板140和接觸墊132。可選的鋁可濕性導電膏可以沉積在晶圓形式中的半導體晶粒124的接觸墊132上方,除了或代替在接觸墊142上方的導電膏160。在一個實施例中,所述導電膏是藉由加熱材料到其熔點以上而回焊以形成互連結構180。在一些應用中,互連結構180是二次回焊,以提高對導電層132和142的電接觸。互連結構180是通過回焊半導體晶粒124和基板140之間的鋁可濕性膏而直接形成在接觸墊132和142上。該互連結構180也可擠壓接合或熱壓接合至導電層132和142。環氧樹脂預點170接觸半導體晶粒124的表面以保持接合期間的相隔距離,並減少在互連結構180中的缺陷。
互連結構180是通過印刷和回焊在半導體晶粒124和基板140
之間的鋁可濕性導電膏而直接形成在接觸墊142和132,以提供一種低成本的互連解決方案。直接在接觸墊142和132形成互連結構180省去了凸塊下金屬化和凸塊形成在半導體晶粒的接觸墊上方。藉由糊膏印刷形成互連結構180的製程從而提供了改進的製造週期時間和降低成本。
圖5a-5e說明了使用糊膏印刷形成覆晶互連到基板上方以裝載半導體晶粒在所述基板上方。在圖5a中,基板200包括使用PVD、CVD、電鍍、無電電鍍製程或者其它合適的金屬沉積製程在基板上方形成的導電層202。導電層202可以是鋁、銅、錫、鎳、金、銀、鈦、鎢、鈀、鉑或其它合適的導電材料製成的一個或多個層。導電層202作為電連接到基板200上的電路或跡線的接觸墊來操作。導電層202可以作為從基板200的邊緣的第一距離處並排佈置的接觸墊所形成,如圖5a中所示。二者擇一地,導電層202可以作為在多個列中偏移的接觸墊來形成,使得接觸墊的第一列配置在從所述基板的邊緣的第一距離處,並且與第一列交替的接觸墊的第二列設置在從所述基板的邊緣的第二距離處。在一個實施例中,導電層202適合用於與鋁可濕性導電膏或焊劑接合的鋁接觸墊。導體柱204形成在導電層202上方,以在接合期間保持相隔高度。
在圖5b中,遮罩或模板210設置在基板200的第一表面上方。遮罩210可以是使用PVD、CVD、印刷、旋轉塗佈、噴灑塗佈、狹縫塗佈、滾卷塗佈、層壓、燒結或熱氧化形成的絕緣層。遮罩210包含SiO2、Si3N4、SiON、Ta2O5、Al2O3、氧化鉿、苯並環丁烯、聚酰亞胺、聚苯並噁唑、有或沒有填料或光纖的聚合物介電質抗蝕劑或者具有相似結構和介電特性的其他材料中的一個或多個層。
可選地,模板或遮罩210是由鋁、銅、錫、鎳、金、銀、鈦、鎢、鈀、鉑或其它合適的材料透過蝕刻、電鑄或雷射切割所形成以形成具有開口212的連續遮罩。遮罩210具有形成在對應於基板200的導電層202的預定位置的開口212。遮罩210被放置在基板200上方以覆蓋基板200的預定部分,並且暴露在開口212下面的導電層202。遮罩210具有小於200μm的厚度。遮罩210可以是用於單一基板或多個基板上方分別印刷的一次性的或可重複使用,並且可重複使用的遮罩210應該在使用之間進行清潔,以防止基板200的污染。
在圖5c中,導電膏或可塗抹的導電材料220透過使用糊膏印刷製程而被沉積在導電層202上方的遮罩210的開口212中。橡膠滾軸刮刀222或擠壓技術用於沉積導電膏220進入開口212。導電膏可以包括鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫和它們的組合,具有可選的焊劑溶液。例如,該膏材料可以是直接的鋁導電膏或鋁可濕性導電膏。在一個實施例中,所述導電膏是含有97%和100%之間的鋁的鋁化合物以及用於改進直接接合在鋁接觸墊202上的矽、銅、錳和鉻的組合。導電膏220直接施加到接觸墊或導體層202上方以形成電互連。直接在接觸墊202上印刷導電膏允許藉由省去凸塊下金屬化和凸塊結構而具有降低成本並且提高製造週期時間的互連結構的形成。
在圖5d中,遮罩210是以預定的速度從基板200移除離開在基板200的導電層202上方的導電膏220。導電膏220與基板200的接觸墊202直接接觸。環氧樹脂預點170形成在接觸墊202的周邊圍繞的基板200的表面上方。環氧樹脂預點200具有預定的高度,以保持在接合期間基板200和半導體
晶粒124之間的間隔距離並且防止互連缺陷。
圖5e說明了安裝在基板200上方的覆晶半導體晶粒124。在接合之前,半導體晶粒124的接觸墊132可以等離子體或化學蝕刻而預先處理,以除去在接觸墊132上的任何氧化或腐蝕。在一個實施例中,含氟化物的氧化鋁去除劑是用以選擇性地蝕刻並且去除任何有機或氧化蝕刻殘留物以及控制污染的氧化物表面的蝕刻。化學蝕刻是在環境溫度下使用浸漬或噴霧工具於低於5分鐘的製程時間來實施。鋁氧化物去除劑對諸如銅、鋁、鈦和鎢的敏感金屬具有極低的蝕刻速率。蝕刻導電層132消除了電偶腐蝕,以提高接合,並且防止進一步在導電膏220和導電層132之間的腐蝕。
半導體晶粒124以導電層132設置在基板200上方,其排列在導電層202和在導電層132與導電層202之間的導電膏220上方以電連接基板200和接觸墊132。在一個實施例中,所述導電膏是藉由加熱材料到其熔點以上而回焊以形成互連結構180。在一些應用中,互連結構180是二次回焊,以提高對導電層132和202的電接觸。在一個實施例中,互連結構230是通過回焊半導體晶粒124和基板200之間的鋁可濕性膏而直接形成在接觸墊132和202上。該互連結構230也可擠壓接合或熱壓接合至導電層132和142。導電柱204形成在基板140的接觸墊202上方並且在互連結構230之內以保持接合期間的相隔距離,並減少在互連結構230中的缺陷。
互連結構230是通過印刷和回焊在半導體晶粒124和基板200之間的鋁可濕性導電膏而直接形成在接觸墊202和132,以提供一種低成本的互連解決方案。直接形成互連結構230在接觸墊202和132上省去了在接觸墊上方形成凸塊下金屬化和凸塊的需要。藉由糊膏印刷形成互連結構230的製
程從而提供了改進的製造週期時間和降低成本。
圖6a-6e說明了使用糊膏印刷形成覆晶互連在基板上方以安裝半導體晶粒在所述基板上方。在圖6a中,基板240包括使用PVD、CVD、電鍍、無電電鍍製程或者其它合適的金屬沉積製程在基板上方形成的導電層242。導電層242可以是鋁、銅、錫、鎳、金、銀、鈦、鎢、鈀、鉑或其它合適的導電材料的一個或多個層。導電層242作為電連接到在基板240上的電路或跡線的接觸墊來操作。導電層242可以作為從基板240的邊緣的第一距離處並排配置的接觸墊所形成,如圖6a所示。可選地,導電層242可以作為在多列中偏移的接觸墊來形成,使得接觸墊的第一列被佈置在從基板的邊緣的第一距離處,並且與第一列交替的接觸墊的第二列被佈置在從基板的邊緣的第二距離處。在一個實施例中,導電層242是適合用於與鋁可濕性導電膏或焊劑接合的鋁接觸墊。
在圖6b中,遮罩或模板250設置在基板240的第一表面上方。遮罩250可以是使用PVD、CVD、印刷、旋轉塗佈、噴灑塗佈、狹縫塗佈、滾卷塗佈、層壓、燒結或熱氧化形成的絕緣層。遮罩250包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、氧化鉿、苯並環丁烯、聚酰亞胺、聚苯並噁唑、有或沒有填料或光纖的聚合物介電質抗蝕劑或者具有相似結構和介電特性的其他材料中的一個或多個層。
可選地,模板或遮罩250是從鋁、銅、錫、鎳、金、銀、鈦、鎢、鈀、鉑或其它合適的材料進行蝕刻、電鑄或雷射切割所形成,以形成具有開口252的連續遮罩。遮罩250具有形成在對應於基板240的導電層242的預定位置處的開口252。遮罩250被放置在基板240上方以覆蓋基板240的預
定部分並且暴露在開口252下面的導電層242。遮罩250具有小於200微米的厚度。遮罩250可以是用於分別印刷在單一基板或多個基板的一次性的或可重複使用的,以及可重複使用的遮罩250應在使用之間進行清潔,以防止基板240的污染。
在圖6c中,導電膏或可塗抹的導電材料260通過使用糊膏印刷製程而沉積在導電層242上方的遮罩250的開口252中。橡膠滾軸刮刀262或擠壓技術用於沉積導電膏260進入開口252。導電膏可以包括鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫和它們的組合,具有可選的焊劑溶液。例如,該膏材料可以直接是鋁導電膏或鋁可濕性導電膏。在一個實施例中,所述導電膏是含有97%和100%之間的鋁的鋁化合物和用於直接改進在鋁接觸墊242上的接合的矽、銅、錳和鉻的組合。導電膏260直接施加到接觸墊或導體層242上以形成電互連。直接將導電膏印刷在接觸墊242上允許藉由省去凸塊下金屬化和凸塊結構的需求的帶有降低成本和提高製造週期時間的互連結構的形成。
在圖6d中,遮罩250以預定的速度從基板240移除離開在基板240的導電層242上方的導電膏260。導電膏260與基板240的接觸墊242直接接觸。導電膏260在接觸墊242上方進行回焊,以形成焊料墊(solder-on-pad,SOP)互連結構270。焊劑材料272應用到SOP互連結構270,以改善在互連結構270和半導體晶粒之間的接合。在一個實施例中,焊劑材料272是鋁可濕性焊劑材料,以提高與鋁接觸墊的接合。
圖6e說明安裝在基板240上方的覆晶半導體晶粒124。在接合之前,半導體晶粒124的接觸墊132可以等離子體或化學蝕刻來預先處理,以
除去在接觸墊132上的任何氧化或腐蝕。在一個實施例中,含氟化物的氧化鋁去除劑是用以選擇性地蝕刻並且去除任何有機或氧化蝕刻殘留物以及控制污染的氧化物表面的蝕刻。化學蝕刻是在環境溫度下使用浸漬或噴霧工具於低於5分鐘的製程時間來實施。鋁氧化物去除劑對諸如銅、鋁、鈦和鎢的敏感金屬具有極低的蝕刻速率。蝕刻導電層132消除了電偶腐蝕,以提高接合,並且防止進一步在導電膏250和導電層132之間的腐蝕。
半導體晶粒124以導電層132設置在基板240上方,其排列在導電層242和在導電層132與導電層242之間的導電膏250上方以電連接基板240和接觸墊132。一個實施例中,所述導電膏是藉由加熱材料到其熔點以上而回焊以形成互連結構280。在一些應用中,互連結構280是二次回焊,以提高對導電層132和242的電接觸。一個實施例中,互連結構280是通過回焊半導體晶粒124和基板240之間的鋁可濕性膏而直接形成在接觸墊132和242上。凸塊也可擠壓接合或熱壓接合至導電層132和242。
互連結構280是通過印刷和回焊在半導體晶粒124和基板240之間的鋁可濕性導電膏而直接形成在接觸墊242和132上,以提供一種低成本的互連解決方案。直接在接觸墊242和132上形成互連結構280省去了在半導體晶粒的接觸墊上方形成凸塊下金屬化和凸塊的需要。藉由糊膏印刷形成互連結構280的製程從而提供了改進的製造週期時間和降低成本。
圖7說明了類似於圖6a-6e的裝置的覆晶半導體裝置。基板290包括具有互連結構294的導電層292,其使用糊膏印刷所形成以沉積經回焊的導電膏以形成互連結構294。互連結構294將基板290的接觸墊292電連接至半導體晶粒124的接觸墊132。環氧樹脂預點298是形成在接觸墊292的周邊周圍
的基板290的表面上方。環氧預點298具有預定的高度,以保持在接合期間基板290和半導體晶粒124之間的相隔距離,防止在互連結構294中的缺陷。導電柱300形成在基板290的接觸墊292上方和互連結構294之內以在接合期間保持相隔距離,並減少在互連結構294中的缺陷。
互連結構294是通過印刷導電膏和回焊在半導體晶粒124和基板290之間的導電膏和鋁可濕性焊劑而直接形成在接觸墊292和132上,以提供了一種低成本的互連解決方案。直接在接觸墊292和132上形成的互連結構294省去了在半導體晶粒或基板的接觸墊上方形成凸塊下金屬化和凸塊的需要。藉由糊膏印刷而形成互連結構294的製程從而提供了改進的製造週期時間和降低成本。
圖8a-8f說明了通過使用糊膏印刷形成圖6a-6e的覆晶互連結構在基板上方以安裝半導體晶粒在所述基板上方。在圖8a中,基板310包括使用PVD、CVD、電鍍、無電電鍍製程或者其它合適的金屬沉積製程在基板上方形成的導電層312。導電層312可以是鋁、銅、錫、鎳、金、銀、鈦、鎢、鈀、鉑或其它合適的導電材料的一個或多個層。導電層312作為電連接到基板310上的電路或跡線的接觸墊來操作。導電層312可以作為從基板310的邊緣的第一距離處並排佈置的接觸墊所形成,如圖8a所示。可選地,導電層312可以作為在多列中偏移的接觸墊來形成,使得接觸墊的第一列被佈置在從基板的邊緣第一距離處,並且與第一列交替的接觸墊的第二列被佈置在從基板的邊緣第二距離處。在一個實施例中,導電層312適合用於與鋁可濕性導電膏或焊劑接合的鋁接觸墊。
絕緣層或鈍化層314藉由使用PVD、CVD、印刷、旋轉塗佈、
噴灑塗佈、狹縫塗佈、滾卷塗佈、層壓、燒結或熱氧化而形成在基板310的第一表面和導電層312上方。絕緣層314包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、氧化鉿、苯並環丁烯、聚酰亞胺、聚苯並噁唑、有或沒有填料或光纖的聚合物介電質抗蝕劑或者具有相似結構和介電特性的其他材料中的一個或多個層。
遮罩或模板316設置在基板310的上表面上方。遮罩316可以是使用PVD、CVD、印刷、旋轉塗佈、噴灑塗佈、狹縫塗佈、滾卷塗佈、層壓、燒結或熱氧化所形成的絕緣層。遮罩316包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、氧化鉿、苯並環丁烯、聚酰亞胺、聚苯並噁唑、有或沒有填料或光纖的聚合物介電質抗蝕劑或者具有相似結構和介電特性的其他材料中的一個或多個層。
可選地,模板或遮罩316是從鋁、銅、錫、鎳、金、銀、鈦、鎢、鈀、鉑或其它合適的材料進行蝕刻、電鑄或雷射切割所形成,以形成具有開口的連續的遮罩。遮罩316具有形成在對應於基板310的導電層312的預定位置中的開口。遮罩316被放置在基板310上方以覆蓋基板310的預定部分並且暴露在開口下面的導電層312。遮罩316具有小於200μm的厚度。遮罩316可以是用於分別印刷在單一基板或多個基板的一次性的或可重複使用的,以及可重複使用的遮罩316應該在使用之間進行清潔,以防止基板310的污染。
導電膏或可塗抹的導電材料318通過使用糊膏印刷製程而沉積在導電層312上方的遮罩316的開口中。橡膠滾軸刮刀262或擠壓技術用於沉積導電膏318進入開口。導電膏可以包括鋁、錫、鎳、金、銀、鉛、鉍、
銅、焊錫和它們的組合,具有可選的焊劑溶液。例如,該膏材料可以直接是鋁導電膏或鋁可濕性導電膏。在一個實施例中,所述導電膏是含有97%和100%之間的鋁的鋁化合物和用於直接改進在鋁接觸墊312上的接合的矽、銅、錳和鉻的組合。導電膏318直接施加到接觸墊或導體層312上以形成電互連。直接將導電膏印刷在接觸墊312上允許藉由省去凸塊下金屬化和凸塊結構的需求的帶有降低成本和提高製造週期時間的互連結構的形成。
在圖8b中,遮罩316以預定的速度從基板310移除離開在基板310的導電層312上方的導電膏318。導電膏318與基板310的接觸墊312直接接觸。在圖8c中,導電膏318通過加熱材料到其熔點以上來回焊,以形成SOP互連結構320。在一些應用中,SOP互連結構320是二次回焊,以提高對導電層312的電接觸。在一個實施例中,SOP互連結構320透過在基板310上方回焊鋁可濕性膏而直接形成在接觸墊312上。在圖8d中,焊劑材料沉積在SOP互連結構320上方,以改善互連結構320和半導體晶粒之間的接合。在一個實施例中,焊劑材料322是鋁可濕性焊劑材料,以提高與鋁接觸墊的接合。
圖8e說明了安裝在基板310上方的覆晶半導體晶粒。在接合之前,半導體晶粒的接觸墊324可以等離子體或化學蝕刻預先處理以除去接觸墊324上的任何氧化或腐蝕。在一個實施例中,含氟化物的氧化鋁去除劑是用以選擇性地蝕刻並去除任何有機或氧化蝕刻殘留物和控制污染的氧化物表面的蝕刻。化學蝕刻是在環境溫度下使用浸漬或噴霧工具於低於5分鐘的製程時間來實施。鋁氧化物去除劑對諸如銅、鋁、鈦和鎢的敏感金屬具有極低的蝕刻速率。蝕刻導電層132消除了電偶腐蝕,以提高接合,並且防止進一步在導電膏318和導電層132之間的腐蝕。
半導體晶粒以導電層324設置在基板310上方,其排列在導電層312和在導電層324與導電層312之間的導電膏318上方以電連接基板310和接觸墊324。具有焊劑材料322的互連結構320藉由加熱材料到其熔點以上來回焊,以形成互連結構330。在一些應用中,互連結構330是二次回焊,以提高對導電層324和312的電接觸。
互連結構330是透過印刷導電膏和回焊在半導體晶粒和基板310之間的導電膏和鋁可濕性焊劑而直接形成在接觸墊324和312上,以提供一種低成本的互連解決方案。直接在接觸墊324和312上形成的互連結構330省去了在半導體晶粒的接觸墊上方形成凸塊下金屬化和凸塊的需要。藉由糊膏印刷來形成互連結構330的製程從而提供了改進的製造週期時間和降低成本。
雖然本發明的一個或多個實施方式進行了詳細說明,本領域技術人士將會理解,可以作出不脫離如以下申請專利範圍中闡述的本發明的精神和範圍的這些實施例的修改和改變。
140‧‧‧基板
142‧‧‧導電層
150‧‧‧遮罩
160‧‧‧導電膏
162‧‧‧橡膠滾軸刮刀
Claims (15)
- 一種製造半導體裝置的方法,包括:提供基板;配置遮罩在所述基板上方;通過所述遮罩且在所述基板的接觸墊上方印刷導電膏;配置半導體晶粒在所述導電膏上方;以及回焊所述導電膏,以形成在所述基板的所述接觸墊上方的互連結構。
- 根據申請專利範圍第1項的方法,其中,所述基板的所述導電膏和所述接觸墊包括鋁。
- 根據申請專利範圍第1項的方法,進一步包括:在所述導電膏上方配置所述半導體晶粒的接觸墊;以及回焊所述導電膏,以形成在所述半導體晶粒的所述接觸墊與所述基板的所述接觸墊之間的所述互連結構。
- 根據申請專利範圍第3項的方法,其中,所述互連結構是直接形成在所述基板的所述接觸墊上並且直接形成在所述半導體晶粒的所述接觸墊。
- 根據申請專利範圍第3項的方法,進一步包括:在所述基板上方形成環氧樹脂預點,以維持在所述半導體晶粒和所述基板之間的分離。
- 一種製造半導體裝置的方法,包括:提供基板;配置遮罩在所述基板上方;沉積可塗抹的導電材料在所述基板上方;配置半導體晶粒在所述可塗抹的導電材料上方;以及 回焊所述可塗抹的導電材料,以在所述基板上方形成互連結構。
- 根據申請專利範圍第6項的方法,進一步包括:配置所述半導體晶粒的接觸墊在所述可塗抹的導電材料上方;以及回焊所述可塗抹的導電材料,以在所述半導體晶粒的所述接觸墊與所述基板的接觸墊之間形成互連結構。
- 根據申請專利範圍第7項的方法,其中,所述互連結構是直接形成在所述基板的所述接觸墊上且直接形成在所述半導體晶粒的所述接觸墊上。
- 根據申請專利範圍第7項的方法,進一步包括在回焊所述可塗抹的導電材料之前,蝕刻所述半導體的所述接觸墊。
- 根據申請專利範圍第6項的方法,進一步包括:在所述基板上的接觸墊上方形成導電柱,以維持所述半導體晶粒和所述基板之間的分離。
- 一種半導體裝置,包括:基板;導電材料,其沉積在所述基板的接觸墊上;以及半導體晶粒,配置在所述導電材料上。
- 根據申請專利範圍第11項的半導體裝置,進一步包括配置在所述半導體晶粒和所述基板之間的環氧樹脂預點。
- 根據申請專利範圍第11項的半導體裝置,進一步包括延伸到所述導電材料的導電柱。
- 根據申請專利範圍第11項的半導體裝置,其中,所述導電材料沉積在所述半導體裝置的接觸墊上。
- 根據申請專利範圍第14項的半導體裝置,其中,所述基板的所述接 觸墊包括鋁。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261740395P | 2012-12-20 | 2012-12-20 | |
| US14/039,418 US9240331B2 (en) | 2012-12-20 | 2013-09-27 | Semiconductor device and method of making bumpless flipchip interconnect structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201426938A true TW201426938A (zh) | 2014-07-01 |
| TWI602272B TWI602272B (zh) | 2017-10-11 |
Family
ID=50973739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102141020A TWI602272B (zh) | 2012-12-20 | 2013-11-12 | 製造無凸塊覆晶互連結構的半導體裝置及方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9240331B2 (zh) |
| KR (1) | KR101773222B1 (zh) |
| TW (1) | TWI602272B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10737475B2 (en) | 2015-06-26 | 2020-08-11 | Sunpower Corporation | Thermo-compression bonding tool with high temperature elastic element |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9867295B2 (en) * | 2014-01-07 | 2018-01-09 | Dell Products L.P. | Ball grid array system |
| US9373539B2 (en) * | 2014-04-07 | 2016-06-21 | Freescale Semiconductor, Inc. | Collapsible probe tower device and method of forming thereof |
| KR102268781B1 (ko) | 2014-11-12 | 2021-06-28 | 삼성전자주식회사 | 인쇄회로기판 및 이를 포함하는 반도체 패키지 |
| WO2017189224A1 (en) | 2016-04-26 | 2017-11-02 | Linear Technology Corporation | Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits |
| US10497635B2 (en) | 2018-03-27 | 2019-12-03 | Linear Technology Holding Llc | Stacked circuit package with molded base having laser drilled openings for upper package |
| US11410977B2 (en) | 2018-11-13 | 2022-08-09 | Analog Devices International Unlimited Company | Electronic module for high power applications |
| US11844178B2 (en) | 2020-06-02 | 2023-12-12 | Analog Devices International Unlimited Company | Electronic component |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4509994A (en) | 1984-09-04 | 1985-04-09 | Mcdonnell Douglas Corporation | Solder composition for high-density circuits |
| US5172851A (en) | 1990-09-20 | 1992-12-22 | Matsushita Electronics Corporation | Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device |
| US6077725A (en) | 1992-09-03 | 2000-06-20 | Lucent Technologies Inc | Method for assembling multichip modules |
| US5346118A (en) | 1993-09-28 | 1994-09-13 | At&T Bell Laboratories | Surface mount solder assembly of leadless integrated circuit packages to substrates |
| US5817545A (en) | 1996-01-24 | 1998-10-06 | Cornell Research Foundation, Inc. | Pressurized underfill encapsulation of integrated circuits |
| US6324069B1 (en) | 1997-10-29 | 2001-11-27 | Hestia Technologies, Inc. | Chip package with molded underfill |
| TW498506B (en) * | 2001-04-20 | 2002-08-11 | Advanced Semiconductor Eng | Flip-chip joint structure and the processing thereof |
| US7087458B2 (en) | 2002-10-30 | 2006-08-08 | Advanpack Solutions Pte. Ltd. | Method for fabricating a flip chip package with pillar bump and no flow underfill |
| KR100497111B1 (ko) * | 2003-03-25 | 2005-06-28 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법 |
| JP2008166373A (ja) * | 2006-12-27 | 2008-07-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP5159273B2 (ja) * | 2007-11-28 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 電子装置の製造方法 |
| US8343809B2 (en) * | 2010-03-15 | 2013-01-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die |
| US20090206480A1 (en) | 2008-02-20 | 2009-08-20 | Atmel Corporation | Fabricating low cost solder bumps on integrated circuit wafers |
| MY149251A (en) | 2008-10-23 | 2013-07-31 | Carsem M Sdn Bhd | Wafer-level package using stud bump coated with solder |
| US8012797B2 (en) * | 2009-01-07 | 2011-09-06 | Advanced Semiconductor Engineering, Inc. | Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries |
| US8115310B2 (en) * | 2009-06-11 | 2012-02-14 | Texas Instruments Incorporated | Copper pillar bonding for fine pitch flip chip devices |
| US8368187B2 (en) * | 2010-02-03 | 2013-02-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming air gap adjacent to stress sensitive region of the die |
| US8822281B2 (en) * | 2010-02-23 | 2014-09-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier |
| US8399305B2 (en) * | 2010-09-20 | 2013-03-19 | Stats Chippac, Ltd. | Semiconductor device and method of forming dam material with openings around semiconductor die for mold underfill using dispenser and vacuum assist |
| US8835301B2 (en) * | 2011-02-28 | 2014-09-16 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump structure with insulating buffer layer to reduce stress on semiconductor wafer |
| US8268677B1 (en) * | 2011-03-08 | 2012-09-18 | Stats Chippac, Ltd. | Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer |
| US8367475B2 (en) | 2011-03-25 | 2013-02-05 | Broadcom Corporation | Chip scale package assembly in reconstitution panel process format |
| US8921221B2 (en) * | 2011-06-20 | 2014-12-30 | International Business Machines Corporation | IMS (injection molded solder) with two resist layers forming solder bumps on substrates |
| US8435881B2 (en) * | 2011-06-23 | 2013-05-07 | STAT ChipPAC, Ltd. | Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation |
| US9230933B2 (en) * | 2011-09-16 | 2016-01-05 | STATS ChipPAC, Ltd | Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure |
-
2013
- 2013-09-27 US US14/039,418 patent/US9240331B2/en active Active
- 2013-11-12 TW TW102141020A patent/TWI602272B/zh active
- 2013-12-20 KR KR1020130160608A patent/KR101773222B1/ko active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10737475B2 (en) | 2015-06-26 | 2020-08-11 | Sunpower Corporation | Thermo-compression bonding tool with high temperature elastic element |
| TWI725975B (zh) * | 2015-06-26 | 2021-05-01 | 美商太陽電子公司 | 用於接合金屬片至基板的系統及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140081743A (ko) | 2014-07-01 |
| US20140175661A1 (en) | 2014-06-26 |
| KR101773222B1 (ko) | 2017-09-01 |
| TWI602272B (zh) | 2017-10-11 |
| US9240331B2 (en) | 2016-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI602272B (zh) | 製造無凸塊覆晶互連結構的半導體裝置及方法 | |
| CN102842531B (zh) | 在种子层之上形成互连结构的半导体器件和方法 | |
| US9117812B2 (en) | Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability | |
| CN102201351B (zh) | 半导体器件和形成用于无铅凸块连接的双ubm结构的方法 | |
| US9230933B2 (en) | Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure | |
| TWI632648B (zh) | 半導體裝置和在埋藏晶圓級晶片尺寸封裝中沿半導體晶粒之側邊和表面邊緣沉積囊封劑的方法 | |
| US9824923B2 (en) | Semiconductor device and method of forming conductive pillar having an expanded base | |
| US9601462B2 (en) | Semiconductor device and method of forming UBM structure on back surface of TSV semiconductor wafer | |
| US20130249080A1 (en) | Semiconductor Device and Method for Forming Openings and Trenches in Insulating Layer by First LDA and Second LDA for RDL Formation | |
| TWI674658B (zh) | 完全模製微型化半導體模組 | |
| US8741764B2 (en) | Semiconductor device and method of forming conductive pillars having recesses or protrusions to detect interconnect continuity between semiconductor die and substrate | |
| US9685402B2 (en) | Semiconductor device and method of forming recesses in conductive layer to detect continuity for interconnect between semiconductor die and substrate | |
| US9054100B2 (en) | Semiconductor die and method of forming sloped surface in photoresist layer to enhance flow of underfill material between semiconductor die and substrate | |
| US9685415B2 (en) | Semiconductor device and method of forming micro-vias partially through insulating material around bump interconnect | |
| CN103887191A (zh) | 半导体器件和制作无凸块倒装芯片互连结构的方法 | |
| CN103050436B (zh) | 形成具有扩展基底的导电柱的半导体器件和方法 |