[go: up one dir, main page]

TW201418992A - 序列周邊介面主裝置之資料傳輸控制方法及裝置 - Google Patents

序列周邊介面主裝置之資料傳輸控制方法及裝置 Download PDF

Info

Publication number
TW201418992A
TW201418992A TW101141104A TW101141104A TW201418992A TW 201418992 A TW201418992 A TW 201418992A TW 101141104 A TW101141104 A TW 101141104A TW 101141104 A TW101141104 A TW 101141104A TW 201418992 A TW201418992 A TW 201418992A
Authority
TW
Taiwan
Prior art keywords
transmission control
data
data transmission
leading edge
peripheral interface
Prior art date
Application number
TW101141104A
Other languages
English (en)
Inventor
Jyh-Hwang Wang
Hsiang-Feng Hsu
Original Assignee
Megawin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Megawin Technology Co Ltd filed Critical Megawin Technology Co Ltd
Priority to TW101141104A priority Critical patent/TW201418992A/zh
Publication of TW201418992A publication Critical patent/TW201418992A/zh

Links

Landscapes

  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

一種序列周邊介面主裝置之資料傳輸控制方法包含：提供一時脈訊號，其包含多個週期，且每一週期包含一前緣以及一後緣；於一取樣資料點取樣資料，其中取樣資料點在多個週期中之一目前週期之前緣以及後緣之間；以及於一改變資料點改變資料，其中改變資料點在目前週期之後緣以及目前週期之下一週期之前緣之間。上述之資料傳輸控制方法可同時滿足SPI規格所定義之四種資料傳輸模式。同時亦揭露一種序列周邊介面主裝置之資料傳輸控制裝置。

Description

序列周邊介面主裝置之資料傳輸控制方法及裝置
本發明是有關一種資料傳輸控制方法及裝置，特別是一種序列周邊介面主裝置之資料傳輸控制方法及裝置。
序列周邊介面(serial peripheral interface，SPI)定義了時脈極性(clock polarity，CPOL)位元以及時脈相位(clock phase，CPHA)位元以供使用者設定所需之資料傳輸模式。請參照圖1，CPOL=0時，SPI主裝置(master device)產生之時脈SCK中，上升緣(rising edge)為週期之前緣(leading edge)，下降緣(falling edge)為週期之後緣(trailing edge)。而CPOL=1時，SPI主裝置產生之時脈SCK中，下降緣為週期之前緣，上升緣為週期之後緣。
請再參照圖1，CPHA=0時，主裝置是在週期之後緣處改變主裝置輸出之資料MOSI，如虛線箭號所示；在週期之前緣處取樣從屬裝置(slave device)輸出之資料MISO，如實線箭號所示。請參照圖2，CPHA=1時，主裝置是在週期之前緣處改變主裝置輸出之資料MOSI，如虛線箭號所示；在週期之後緣處取樣從屬裝置輸出之資料MISO，如實線箭號所示。因此，序列周邊介面總共定義四種資料傳輸模式，亦即CPOL=0、CPHA=0；CPOL=1、CPHA=0；CPOL=0、CPHA=1以及CPOL=1、CPHA=1。為符合上述規格，造成SPI裝置之電路設計的複雜度增加。
綜上所述，如何簡化SPI裝置之電路設計便是目前極需努力的目標。
本發明提供一種序列周邊介面主裝置之資料傳輸控制方法及裝 置，其是以單一資料傳輸模式同時滿足SPI規格所定義的四種資料傳輸模式，因此能夠以較為簡單之電路設計實現SPI主裝置。
本發明一實施例之序列周邊介面主裝置之資料傳輸控制方法包含：提供一時脈訊號，其包含多個週期，且每一週期包含一前緣以及一後緣；於一取樣資料點取樣資料，其中取樣資料點在多個週期中之一目前週期之前緣以及後緣之間；以及於一改變資料點改變資料，其中改變資料點在目前週期之後緣以及目前週期之下一週期之前緣之間。
本發明另一實施例之序列周邊介面主裝置之資料傳輸控制裝置包含一時脈產生器以及一資料控制器。時脈產生器用以提供一時脈訊號，其包含多個週期，且每一週期包含一前緣以及一後緣。資料控制器用以於一取樣資料點取樣資料以及於一改變資料點改變資料，其中取樣資料點在多個週期中之一目前週期之前緣以及後緣之間；以及改變資料點在目前週期之後緣以及目前週期之下一週期之前緣之間。
以下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明之序列周邊介面主裝置之資料傳輸控制方法及裝置是以單一資料傳輸模式同時滿足SPI規格所定義的四種資料傳輸模式，因此能夠以簡化之電路設計實現SPI主裝置。可以理解的是，未在以下詳細說明之相關技術內容，可遵循SPI規格。
請參照圖3以及圖4，以說明本發明之一實施例之序列周邊介面主裝置之資料傳輸控制方法。首先，提供一時脈訊號SCK，其包含多個週期，且每一週期包含一前緣以及一後緣(S31)。可以理解的是，若為CPLO=0之時脈訊號SCK，前緣即為週期之上升緣，後緣即為週期之下降緣。若為CPLO=1之時脈訊號SCK，前緣即為週期之下降緣，後 緣即為週期之上升緣。接著，於一取樣資料點取樣資料(S32)或於一改變資料點改變資料(S33)，其中取樣資料點是在多個週期中之一目前週期之前緣以及後緣之間；而改變資料點則是在目前週期之後緣以及目前週期之下一週期之前緣之間。
請參照圖4，說明SPI主裝置依據時脈訊號SCK(CPLO=0；CPLO=1)產生訊號MOSI。首先，週期1是在啟始週期之後緣以及週期1之前緣之間改變資料，週期2則是在週期1之後緣以及週期2之前緣之間改變資料，如虛線箭號所示，以下類推。如此，SPI主裝置即可產生欲輸出之訊號MOSI。依據圖4所示之主裝置所輸出之時脈訊號SCK以及訊號MOSI，從屬裝置不論在時脈訊號SCK之週期前緣(CPHA=0)或後緣(CPHA=1)取樣皆可取得正確之資料，如實線之箭號所示。請參照圖5，依據主裝置所輸出之時脈訊號SCK，從屬裝置在週期之前緣處(CPHA=1)或後緣處(CPHA=0)改變資料(如虛線之箭號所示)以產生訊號MISO，主裝置在週期之前緣以及後緣之間取樣亦可取得正確之資料，如實線之箭號所示。
於一實施例中，為了正確取樣資料，取樣資料點可在週期之前緣以及後緣之間之中間點，如圖4所示。同理，改變資料點可在目前週期之後緣以及下一週期之前緣之間之中間點，如圖5所示。需注意者，圖4以及圖5所示實施例僅是例示說明而非用以限制本發明。
請參照圖6，本發明一實施例之序列周邊介面主裝置之資料傳輸控制裝置包含一時脈產生器61以及一資料控制器62。時脈產生器61用以提供一時脈訊號SCK，包含多個週期，且每一週期包含一前緣以及一後緣。資料控制器62用以於一取樣資料點取樣資料以及於一改變資料點改變資料，其中取樣資料點在多個週期中之一目前週期之前緣以及後緣之間；以及改變資料點在目前週期之後緣以及目前週期之下一週期之前緣之間。本發明之序列周邊介面主裝置之資料傳輸控制裝置如何取樣資料以及改變資料已如前所述，在此不再贅述。
綜合上述，本發明之序列周邊介面主裝置之資料傳輸控制方法及 裝置以單一資料傳輸模式即可同時滿足SPI規格所定義的四種資料傳輸模式，因此SPI主裝置能夠以簡化之電路設計加以實現。
以上所述之實施例僅是為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
61‧‧‧時脈產生器
62‧‧‧資料控制器
SCK‧‧‧時脈訊號
MOSI‧‧‧訊號
MISO‧‧‧訊號
S31~S33‧‧‧序列周邊介面主裝置之資料傳輸控制方法
圖1為一時序圖，顯示SPI規格所定義之CPOL=0或1以及CPHA=0之資料傳輸模式。
圖2為一時序圖，顯示SPI規格所定義之CPOL=0或1以及CPHA=1之資料傳輸模式。
圖3為一流程圖，顯示本發明一實施例之序列周邊介面主裝置之資料傳輸控制方法之步驟。
圖4以及圖5為一時序圖，顯示依據本發明一實施例之序列周邊介面主裝置之資料傳輸控制方法之資料傳輸模式。
圖6為一方塊圖，顯示本發明一實施例之序列周邊介面主裝置之資料傳輸控制裝置。
S31~S33‧‧‧序列周邊介面主裝置之資料傳輸控制方法

Claims (10)

  1. 一種序列周邊介面主裝置之資料傳輸控制方法，包含：提供一時脈訊號，其包含多個週期，且每一週期包含一前緣(leading edge)以及一後緣(trailing edge)；於一取樣資料點取樣資料，其中該取樣資料點在該多個週期中之一目前週期之該前緣以及該後緣之間；以及於一改變資料點改變資料，其中該改變資料點在該目前週期之該後緣以及該目前週期之下一週期之該前緣之間。
  2. 如請求項1所述之序列周邊介面主裝置之資料傳輸控制方法，其中該取樣資料點在該目前週期之該前緣以及該後緣之間之中間點。
  3. 如請求項1所述之序列周邊介面主裝置之資料傳輸控制方法，其中該改變資料點在該目前週期之該後緣以及該下一週期之該前緣之間之中間點。
  4. 如請求項1所述之序列周邊介面主裝置之資料傳輸控制方法，其中該前緣為一上升緣。
  5. 如請求項1所述之序列周邊介面主裝置之資料傳輸控制方法，其中該前緣為一下降緣。
  6. 一種序列周邊介面主裝置之資料傳輸控制裝置，包含：一時脈產生器，其用以提供一時脈訊號，該時脈訊號包含多個週期，且每一週期包含一前緣(leading edge)以及一後緣(trailing edge)；以及一資料控制器，其用以於一取樣資料點取樣資料以及於一改變資料點改變資料，其中該取樣資料點在該多個週期中之一目前週期之該前緣以及該後緣之間；以及該改變資料點在該目前週期之該後緣以及該目前週期之下一週期之該前緣之間。
  7. 如請求項6所述之序列周邊介面主裝置之資料傳輸控制裝置，其中該取樣資料點在該目前週期之該前緣以及該後緣之間之中間點。
  8. 如請求項6所述之序列周邊介面主裝置之資料傳輸控制裝置，其中該 改變資料點在該目前週期之該後緣以及該下一週期之該前緣之間之中間點。
  9. 如請求項6所述之序列周邊介面主裝置之資料傳輸控制裝置，其中該前緣為一上升緣。
  10. 如請求項6所述之序列周邊介面主裝置之資料傳輸控制裝置，其中該前緣為一下降緣。
TW101141104A 2012-11-06 2012-11-06 序列周邊介面主裝置之資料傳輸控制方法及裝置 TW201418992A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101141104A TW201418992A (zh) 2012-11-06 2012-11-06 序列周邊介面主裝置之資料傳輸控制方法及裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101141104A TW201418992A (zh) 2012-11-06 2012-11-06 序列周邊介面主裝置之資料傳輸控制方法及裝置

Publications (1)

Publication Number Publication Date
TW201418992A true TW201418992A (zh) 2014-05-16

Family

ID=51294332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141104A TW201418992A (zh) 2012-11-06 2012-11-06 序列周邊介面主裝置之資料傳輸控制方法及裝置

Country Status (1)

Country Link
TW (1) TW201418992A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679539B (zh) * 2017-10-05 2019-12-11 廣州印芯半導體技術有限公司 主從式系統、指令執行方法與資料存取方法
TWI818834B (zh) * 2022-12-16 2023-10-11 新唐科技股份有限公司 微控制器及應用其之序列周邊介面系統

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679539B (zh) * 2017-10-05 2019-12-11 廣州印芯半導體技術有限公司 主從式系統、指令執行方法與資料存取方法
US10592448B2 (en) 2017-10-05 2020-03-17 Guangzhou Tyrafos Semiconductor Technologies Co., Ltd Master-slave system, command execution method and data access method with use of serial peripheral interface (SPI)
TWI818834B (zh) * 2022-12-16 2023-10-11 新唐科技股份有限公司 微控制器及應用其之序列周邊介面系統

Similar Documents

Publication Publication Date Title
MX340339B (es) Metodos de transferencia de calibracion para un instrumento de pruebas.
PH12017500531A1 (en) Embedded universal serial bus (usb) debug (eud) for multi-interfaced debugging in electronic systems
CN105706017A (zh) 通过使传感器同步来减少能耗的系统和方法
TW200745867A (en) Universal interface apparatus and method
CN106293625A (zh) 一种配置寄存器的方法和装置
CN103593527A (zh) 一种一键设置pcb板中不同类型布线规则bga的设计方法
CN103678209A (zh) 基于串行外围设备接口总线的数据传输方法和系统
TW201418992A (zh) 序列周邊介面主裝置之資料傳輸控制方法及裝置
US8504973B1 (en) Systems and methods for generating a test environment and test system surrounding a design of an integrated circuit
Liu et al. Multi-functional serial communication interface design based on FPGA
CN103077142A (zh) 一种简易的总线传输协议的通信方法
TW200823624A (en) Glitch-free clock switcher
US20120239870A1 (en) Fifo apparatus for the boundary of clock trees and method thereof
CN102929828A (zh) 同时支持标准和非标准i2c接口的数据传输方法及装置
CN203423697U (zh) 一种基于fpga的简易数字信号传输性能分析仪
CN103944538B (zh) 一种任意波形发生装置
CN104598221A (zh) Rtu设参方法
CN103473161B (zh) 一种内存smbus信号测试的发包方法
CN103383710A (zh) 基于sopc模拟脑电波的电路板及构建大脑动力学模型的方法
CN103376397A (zh) 一种异步电路的检测系统
CN106294260B (zh) 数据从异步总线输出到同步总线的方法
CN103838686A (zh) 串行外设接口主设备的数据传输控制方法及装置
US9202006B1 (en) System and method for connecting components in an electronic design
CN102467097B (zh) 一种外设控制器和外设控制电路
CN103577368A (zh) 一种基于spi协议的iic扩展通信方法及装置