[go: up one dir, main page]

TW201415540A - 電漿處理方法及電漿處理裝置 - Google Patents

電漿處理方法及電漿處理裝置 Download PDF

Info

Publication number
TW201415540A
TW201415540A TW102122626A TW102122626A TW201415540A TW 201415540 A TW201415540 A TW 201415540A TW 102122626 A TW102122626 A TW 102122626A TW 102122626 A TW102122626 A TW 102122626A TW 201415540 A TW201415540 A TW 201415540A
Authority
TW
Taiwan
Prior art keywords
gas
processing
flow rate
layer
plasma
Prior art date
Application number
TW102122626A
Other languages
English (en)
Inventor
片山大介
本多稔
中西敏雄
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201415540A publication Critical patent/TW201415540A/zh

Links

Classifications

    • H10P14/6514—
    • H10P14/3411—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45538—Plasma being used continuously during the ALD cycle
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32266—Means for controlling power transmitted to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H10P14/24—
    • H10P14/3211—
    • H10P14/3442—
    • H10P14/3456—
    • H10P14/36—
    • H10P14/38—
    • H10P32/1204—
    • H10P34/40—
    • H10P72/0421—
    • H10P95/94—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

本發明之一實施形態之電漿處理裝置，包含(a)在被處理基體上長成多晶矽層之步驟；及(b)對收置有已長成多晶矽層之被處理基板的處理容器內，供應含氫氣之處理氣體，並對處理容器內放射微波以產生氫自由基，而讓多晶矽層暴露於該氫自由基之步驟。

Description

電漿處理方法及電漿處理裝置
本發明之實施形態，係有關電漿處理方法及電漿處理裝置，更詳細而言，係有關處理多晶矽層之電漿處理方法，及可用以實施該方法之電漿處理裝置。
在矽的半導體中，有單晶矽半導體、多晶矽半導體、及非晶矽半導體。上述各種矽半導體之中，多晶矽半導體的製造較單晶矽半導體要為容易，故作為使用矽半導體之半導體元件的材料而廣被使用。
使用多晶矽半導體之半導體元件，一個用例是pin二極體。pin二極體，係具有在p型多晶矽層與n型多晶矽層之間配置電阻大之i型(非摻雜)多晶矽層而成pin構造的半導體元件。該pin二極體，係例如在具有電極層之基體上，形成摻雜硼之p型多晶矽層，在p型多晶矽層上形成i型多晶矽層，在i型多晶矽層上形成摻雜磷的n型多晶矽層，從而得到者。
多晶矽層之形成，有二種習知的方法。第1種方法，係使用溫度條件約600℃之熱CVD法以長成多晶矽層之方法。該種方法之一例，如專利文獻1之第1實施形態所載。又，形成多晶矽層之第2種方法，係形成非晶矽層，對於該非晶矽層使用熱退火以得到多晶矽層。該方法之示例，如專利文獻1之第2實施例所載。又，專利文獻2中，有記載使用雷射退火以取代熱退火之方法。
(先行技術文獻)
專利文獻1：日本特開2001-144258號公報
專利文獻2：日本特開2003-282433號公報
又，構成半導體元件之各層漸漸往薄膜化進展。例如，pin二極體中，要求的是其厚度在10nm以下之n型或p型多晶矽層。該種多晶矽層的厚度，會受到其表面粗糙度的影響。例如，當其p型或n型多晶矽層所具厚度為10nm以下之pin二極體時，若該多晶矽層之表面粗糙度為中心線平均粗糙度Ra達1nm以上，則該表面粗糙度係在多晶矽層之厚度分布已達無法忽視的程度，甚至會造成pin二極體的動作劣化。
然而，以熱CVD法所長成之多晶矽膜的表面粗糙度原本就偏大。又，若對於原本表面粗糙度較小之非晶矽層實施熱退火或雷射退火，可能造成所得到之多晶矽層的表面粗糙度變大。或者，要對於非晶矽層實施熱退火而欲得到表面粗糙度較小的多晶矽層，其退火條件的範圍極為狹窄，製程的控制將變得困難。
因此，在本技術領域中，咸期盼有能降低多晶矽之表面粗糙度的方法、及可用在實施該處理方法之裝置。
本發明之一形態之電漿處理方法，具備以下步驟：(a)在被處理基體上長成多晶矽層之步驟；及(b)對收置有已長成該多晶矽層之該被處理基板的該處理容器內，供應含氫氣之處理氣體，並對該處理容器內放射微波以產生氫自由基，而讓該多晶矽層暴露於該氫自由基之步驟。。
在該電漿處理方法中，多晶矽層的表面被氫自由基微幅的蝕刻。因為該蝕刻，而使多晶矽層的表面被平坦化。因此，藉由該電漿處理方法，而可降低多晶矽層的表面粗糙度。
在一實施形態中，將多晶矽層暴露於氫自由基之步驟(b)與用以長成多晶矽層之步驟(a)可在同一處理容器內進行。依照該實施形態，無須有將已長成多晶矽層之被處理基體從處理容器搬出而另設置於其他處理容器之步驟。因此，可抑制處理步驟的增加。又，可防止多晶矽層的表面受到氧化。
一實施形態之方法，亦可另包含一步驟(c)，其係在暴露於氫自由基之多晶矽層上，另長成其他多晶矽層。在該實施形態中，被暴露於氫自由基之該多晶矽層、亦即表面粗糙度已減緩之多晶矽層，被作為底層之用，然後於其上形成其他多晶矽層。因此，依照此實施形態，可降低底層之表面粗糙度對於其他多晶矽層之厚度分布的影響。
一實施形態中，用以長成其他多晶矽層之步驟(c)與將多晶矽層暴露於氫自由基之步驟亦可在同一處理容器內進行。依照此實施形態，表面已平坦化之多晶矽層在不暴露於外部氣體的情況下，即可在平坦之多晶矽層的表面長成其他多晶矽層。因此，可抑制平坦化之表面受到氧化。
一實施形態中，用以長成多晶矽層之步驟(a)，包含以下步驟：(a1)將含有矽之原料氣體及含有第1摻雜材料之第1氣體供應至處理容器內，對處理容器內放射微波，以在被處理基體上長成第1多晶矽層之步驟；及(a2)將原料氣體供應至處理容器內，對處理容器內放射微波，以在第1多晶矽層上長成i型多晶矽層之步驟；在用以長成其他多晶矽層之步驟(c)中，可將原料氣體及含第2摻雜材料之第2氣體供應至處理容器內，對處理容器內放射該微波，以在i型多晶矽層上長成第2多晶矽層。此處之pin二極體，一般情況下，i型多晶矽層的厚度較p型或n型之多晶矽層為大。又，多晶矽層的表面粗度，隨該多晶矽層的厚度越大而變得更大。在此實施形態之方法中，係將i型多晶矽層暴露於氫自由基，藉以降低i型多晶矽層的表面粗糙度。然後，以表面粗糙度已被減緩之i型多晶矽層作為底層，於其上長成第2導電型之多晶矽層。因此，依照此實施形態，可降低底層之表面粗糙度對於第2導電型之多晶矽層的厚度分布之影響。
又，一實施形態之方法中，係在長成多晶矽層之步驟(a)之前，進一步包含一步驟(d)，係將處理氣體供應至處理容器內，且將微波放射至處理容器內以產生氫自由基，並將被處理基體暴露於氫自由基之步驟；被處理基體的表面可為電極層的表面。依照此實施形態，藉由將底層之電極層暴露於氫自由基，而能降低該電極層之表面粗糙度。其結果，可降低底層之表面粗糙度對於形成於該底層之電極層上之多晶矽層的厚度分布帶來的影響。
在一實施形態中的微波，亦可從輻線槽孔天線放射至處理容器內。又，一實施形態中，含氫之氣體可為氫氣。依照該實施形態，能高效的產生氫自由基。
一實施形態中，亦可將稀釋氣體連同處理氣體供應至處理容器內；含 氫之氣體的流量相對於稀釋氣體的流量之比率可為10%以下。依照此實施形態，可提高氫自由基的產生效率。
一實施形態中，將多晶矽層暴露於氫自由基之步驟以及將被處理基體暴露於氫自由基之步驟中，可將處理容器內的壓力設定成13Pa以下。依照此實施形態，可更提高氫自由基之產生效率。
本發明之另一形態之電漿處理裝置，係用以處理多晶矽層，具備：處理容器，係供收置在主面上有長成多晶矽層之被處理基體；處理氣體供應部，係將含氫之處理氣體供應至處理容器內；微波產生器，用以產生微波；及天線，係連接於微波產生器，將用以激發處理氣體之電漿的微波放射至處理容器。
該電漿處理裝置，可使收置於處理容器內之多晶矽層暴露於氫自由基。一旦暴露於氫自由基，則多晶矽層的表面將受到微幅蝕刻。藉由該蝕刻，而使多晶矽層之表面受到平坦化。因此，依照此電漿處理裝置，可降低多晶矽層的表面粗糙度。
一實施形態中，電漿處理裝置進一步具備：原料氣體供應部，用以將含矽之原料氣體供應至處理容器內；及控制部，用以控制處理氣體供應部、原料氣體供應部、及微波產生器；控制部可進行第1控制，使原料氣體供應部將包含原料氣體之氣體供應至處理容器內，並使微波產生器產生微波，且可進行第2控制，係使處理氣體供應部將處理氣體供應至處理容器內，並使微波產生器產生微波。依照此實施形態之電漿處理裝置，藉由第1控制的實施，可在收置於處理容器內之被處理基體上長成多晶矽層。又，該電漿處理裝置，藉由第2控制的實施，可使用氫自由基來降低多晶矽層的表面粗糙度。
在一實施形態中，控制部可交互的重複實施第1控制與第2控制。依照該實施形態，可降低所長成的多晶矽層之表面粗糙度，能以表面粗糙度已減緩之多晶矽層作為底層，在其上長成其他多晶矽層。因此，依照此實施形態，可降低底層之表面粗糙度對於其他多晶矽層之厚度分布的影響。
在一實施形態中，原料氣體供應部能進一步供應含第1摻雜材料之第1氣體，及含第2摻雜材料之第2氣體；控制部在複數次之第1控制中亦可選擇性的將第1氣體或第2氣體連同原料氣體供應至處理容器內。在此實 施形態中，可藉由第1控制，選擇性的長成第1導電型之多晶矽層或第2導電型之多晶矽層。
一實施形態中的控制部，亦可在將多晶矽層形成於被處理基體之前進行第2控制。依此實施形態，可降低作為多晶矽層之底層的被處理基體(例如電極層)的表面粗糙度。因此，可降低底層之表面粗糙度對於在該底層之電極層上所形成之多晶矽層的厚度分布帶來的影響。
在一實施形態中的天線，可為輻線槽孔天線。又，在一實施形態中，含有氫的氣體可為氫氣。依照該實施形態，能在處理容器內高效的產生氫。
在一實施形態中之電漿處理裝置，可進一步具備稀釋氣體供應部，以將稀釋氣體進而供應至處理容器內；處理氣體供應部，可包含用以調整處理氣體之流量之第1流量調整部；稀釋氣體供應部，可包含用以調整稀釋氣體之流量之第2流量調整部；控制部可將第1流量調整部及第2流量調整部設定成：使處理氣體之流量相對於稀釋氣體之流量之比率在10%以下。依照此實施形態，可提高氫自由基的產生效率。
在一實施形態中，可進一步具備用以調整處理容器內之壓力之調壓部；控制部可將調壓部設定成：使處理容器內的壓力在13Pa以下。此實施形態，可再提高氫自由基之產生效率。
如上述，依此發明，可提供一種能降低多晶矽層之表面粗糙度的方法、以及可用於實施該方法之裝置。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
14‧‧‧載台(載置台)
16‧‧‧微波產生器
22‧‧‧調壓部
25‧‧‧高頻電源
41、43‧‧‧氣體導入部
42‧‧‧噴淋板
100‧‧‧控制部
E‧‧‧電漿產生空間
P‧‧‧處理空間
H1‧‧‧p型多晶矽層(第1導電型之多晶矽層)
H2‧‧‧i型多晶矽層(i型之多晶矽層)
H3‧‧‧n型多晶矽層(第2導電型之多晶矽層)
W‧‧‧被處理基體
圖1係示意顯示一實施形態之電漿處理裝置之圖。
圖2係一實施形態之槽孔板從軸線X方向所見之俯視圖。
圖3係一實施形態之電漿處理方法之流程圖。
圖4係示意顯示一實施形態之電漿處理方法之原理之圖。
圖5係用以說明一實施形態之電漿處理方法之各步驟的時序圖。
圖6係用以說明半導體層之厚度與表面粗糙度之關係之圖。
圖7係用以說明半導體層之厚度與雜質濃度之關係之圖。
圖8係用以說明半導體層之厚度與雜質濃度之關係之圖。
圖9係以習知方式形成之多晶矽層之表面粗糙度與處理溫度之關係 圖。
圖10係實驗例1之多晶矽層之處理時間與表面粗糙度之關係圖。
圖11係實驗例2之多晶矽層之處理時間與結晶率之關係，及處理時間與膜厚之關係之圖。
圖12係實驗例3之處理容器內的壓力與氫自由基之產生量之關係圖。
圖13係實驗例4之氫氣流量及氬氣流量與氫自由基產生量之關係圖。
以下參照圖式以詳述各種實施形態。再者，對於各圖式中相同或對應的部分，係賦與同一符號。
圖1係示意顯示一實施形態之電漿處理裝置之圖。圖1所示之電漿處理裝置10，係藉由微波來激發電漿之電漿處理裝置，具有處理容器12、載台14、微波產生器16、及天線18。
處理容器12，有隔出用以產生電漿之電漿產生空間E，又，在電漿產生空間E的下方，有隔出用以對被處理基體W進行電漿處理之處理空間P。該處理容器12，包含側壁12a及底部12b。側壁12a，係延伸於軸線X方向(亦即軸線X的延伸方向)而呈大致圓筒形狀。側壁12a的上端部為開口。
側壁12a之上端部開口，係藉由介電體窗20而緊閉。在該介電體窗20與側壁12a之上端部之間，亦可中介有O型環19。藉由該O型環19，可使處理容器12之緊閉更為確實。
底部12b，係設置在側壁12a的下端側。在底部12b，設置了具有排氣孔12c之排氣管21。排氣管21，係透過調壓部22而連接於排氣裝置23。調壓部22係由後述之控制部所控制，係控制所排氣體之流量，以調整處理容器12內的壓力。排氣裝置23具有渦輪分子泵等真空泵。藉由排氣裝置23，可將處理容器12內的處理空間P減壓至所要的真空度。
在處理容器12內，設有載台14。載台14係設置在處理空間P的下方，並設置成對向於後述之噴淋板42。在該載台14上，係供載置被處理基體W。在一實施形態中的載台14，包含台14a、聚焦環14b、及靜電夾頭15。再者，包含台14a、聚焦環14b、及靜電夾頭15之載台14，構成了一實施形態之載置台。
台14a，係由從處理容器12之底部12b朝上方延伸的支撐體17所支撐。台14a兼作為高頻電極。在台14a中，係透過匹配元件24而與RF偏壓用之高頻電源25成電性連接。高頻電源25，係將一適合的定頻率，例如13.65MHz之高頻偏壓電力，以既定的功率輸出，以供控制引入被處理基體W之離子的能量。於一實施形態中，高頻偏壓電力之功率可為100W~500W。匹配元件24收置著匹配器，以供在高頻電源25側之阻抗、與主要為電極、電漿、處理容器12之類的負荷側之阻抗之間進行匹配。該匹配器之中，包含著產生自偏壓之用的阻隔電容器。
台14a的上面，設有用來保持被處理基體W之保持構件(靜電夾頭15)。靜電夾頭15，係以靜電吸附力來保持被處理基體W。在靜電夾頭15之徑向外側，設有以環狀圍繞著被處理基體W之周圍及靜電夾頭15的周圍之聚焦環14b。
靜電夾頭15，包含電極15a、絕緣膜15b、及絕緣膜15c。電極15a由導電膜所構成，係設置在絕緣膜15b與絕緣膜15c之間。電極15a中，係透過開關26及被覆線27而與高壓之直流電源28成電性連接。靜電夾頭15，係透過直流電源28所施加之直流電壓產生的庫侖力，以保持被處理基體W。
在台14a的內部，設有加熱器29。該加熱器29與加熱器電源31連接，利用加熱器電源31所供應之電力而產生的熱能，對於被處理基體W加熱。
微波產生器16，能產生例如2.45GHz之微波。在一實施形態中，電漿處理裝置10進一步具備調諧器32、導波管33、模式轉換器34、及同軸導波管35。
微波產生器16，係透過調諧器32而與導波管33連接。導波管33例如為矩型導波管。導波管33與模式轉換器34連接；該模式轉換器34係連接於同軸導波器35的上端。
同軸導波管35係沿軸線X而延伸。該同軸導波管35，包含外側導體35a及內側導體35b。外側導體35a，係延伸於軸線X方向而呈大致圓筒形狀。內側導體35b，係設置在外側導體35a的內部。該內側導體35b係沿軸線X而呈大致圓筒形狀。
由微波產生器16所產生的微波，透過調諧器32及導波管33而被導波至模式轉換器34。模式轉換器34係供轉換微波之模式，將模式轉換後之微波供應至同軸導波管35。來自同軸導波管35之微波，被供應至天線18。
天線18係根據微波產生器16所產生之微波，將電漿激發用之微波朝著電漿產生空間E放射。天線18包含介電體窗20、槽孔板36、介電體板37、及冷卻夾套38。來自同軸導波管35的微波，被傳送至介電體板37，從槽孔板36之槽孔透過介電體窗20朝電漿產生空間E放射。
介電體窗20呈大致圓板形狀，係以例如石英所構成。該介電體窗20，係在軸線X方向設置於槽孔板36的正下方。
圖2所示，係一實施形態之槽孔板36從軸線X方向所見之俯視圖。如圖2所示，在槽孔板36中，係以軸線X為中心在圓周方向排列著複數組槽孔對。在一實施形態中，槽孔板36可為構成輻線槽孔天線之槽孔板。槽孔板36係由具有導電性之金屬製圓板所構成。槽孔板36中，形成有複數之槽孔對36a。各槽孔對36a，包含彼此朝交錯或正交方向延伸之槽孔36b及槽孔36c。複數之槽孔對36a，在徑向係以既定之間隔而配置，又，在圓周方向以既定之間隔而配置。
如圖1所示，介電體板37，係設置在槽孔板36與冷卻夾套38之下側表面之間。介電體板37可為例如石英製造之大致呈圓板形狀者。冷卻夾套38的表面，可具有導電性。冷卻夾套38係用以冷卻介電體板37及槽孔板36。因此，在冷卻夾套38內有形成冷媒用的流路。在該冷卻夾套38之上部表面，與外側導體35a之下端形成電性連接。又，內側導體35b的下端，係通過形成於冷卻夾套38及介電體板37之中央部分之孔，與槽孔板36成電性連接。
在一實施形態中，於處理容器12之側壁12a內，設有氣體流路39a及複數個噴射孔39b。氣體流路39a，係以軸線X為中心而呈環狀延伸，而與氣體供應部41連接。氣體供應部41，係將電漿產生用之氣體供應至氣體流路39a。由氣體供應部41所供應之電漿產生用的氣體，例如為Ar氣體或H2氣體。該氣體供應部41包含氣體源41a、閥41b、及流量控制器41c。氣體源41a為電漿產生用氣體之氣體源。閥41b係用以切換於來自氣體源41a之氣體供應及供應停止。流量控制器41c例如為質流控制器，用以調整來 自氣體源41a之氣體的流量。在用以接收來自氣體供應部41之電漿產生用氣體之氣體流路39中，有連接複數個噴射孔39b。複數個噴射孔39b，係以軸線X為中心而排列成環狀。複數個噴射孔39b，係用以對電漿產生空間E內噴射電漿產生用之氣體者，係朝著軸線X噴射該氣體。
在一實施形態中，電漿處理裝置10進一步具備噴淋板42。噴淋板42係中介於電漿產生空間E與處理空間P之間，係將內含成膜氣體及含氫氣體之處理氣體導入於處理空間P。該噴淋板42係形成為格子狀，在格子之內部，有形成氣體流路42a。亦即，在噴淋板42中，設有延伸成格子狀之氣體流路42a。該噴淋板42之氣體流路42a，係連接於氣體供應部43。
氣體供應部43將成膜氣體、用以處理多晶矽層之處理氣體及稀釋氣體，供應至氣體流路42a。在一實施形態中的氣體供應部43，包含原料氣體供應部43a、處理氣體供應部43b、及稀釋氣體供應部43c。原料氣體供應部43a包含複數個氣體源44a~46a、各與氣體源44a~46a連接之複數個閥44b~46b、及各與閥44b~46b連接之流量控制器44c~46c。
氣體源44a，係用以形成多晶矽層之原料氣體之氣體源。該原料氣體包含作為原料的矽，例如可為SiH4氣體。氣體源44a係透過閥44b與流量控制器44c而與氣體流路42a連接。氣體源45a係第1氣體之氣體源。第1氣體例如為包含第1摻雜材料、即硼(B)之B2H6氣體。氣體源45a係透過閥45b與流量控制器45c而與氣體流路42a連接。氣體源46a係第2氣體之氣體源。第2氣體，例如為包含第2摻雜材料、即磷(P)之PH3氣體。氣體源46a係透過閥46b與流量控制器46c而與氣體流路42a連接。
處理氣體供應部43b包含有：氣體源47a、與氣體源47a連接的閥47b、以及與閥47b連接之流量控制器(第1流量調整部)47c。氣體源47a為處理氣體之氣體源。處理氣體，係包含氫以產生氫自由基之氣體，例如為H2氣體。氣體源47a係透過閥47b與流量控制器47c而與氣體流路42a連接。再者，一實施形態中的H2氣體(即處理氣體)，在長成多晶矽層時，亦可作為稀釋氣體之用。
稀釋氣體供應部43c包含有：氣體源48a、與氣體源48a連接的閥48b、以及與閥48b連接之流量控制器(第2流量調整部)48c。氣體源48a係稀釋氣體的氣體源。稀釋氣體，為稀有氣體等惰性氣體，例如可為氬(Ar)氣。氣 體源48a，係透過閥48b與流量控制器48c而與氣體流路42a連接。再者，一實施形態之Ar氣體(即稀釋氣體)，在處理多晶矽層之時，亦可作為稀釋氣體之用。又，一實施形態中的Ar氣體(即稀釋氣體)，在長成多晶矽層時，亦可連同來自處理氣體供應部43b所供應之H2氣體而作為他種稀釋氣體之用。
在連接於上述氣體供應部43之噴淋板42中，形成有連接於氣體流路42a之複數個噴射孔42b。複數個噴射孔42b，係將供應至氣體流路42a之處理氣體朝下方噴射而供應至處理空間P內。再者，噴淋板42及氣體供應部43，在一實施形態係構成氣體導入部。
又，以格子狀形成之噴淋板42，區隔了使電漿產生空間E與處理空間P連通之複數個孔42c。在電漿產生空間E中被電漿化的氣體，係透過複數個孔42c而被供應至處理空間P，在該處理空間P內使成膜用的處理氣體活性化。
在一實施形態中的電漿處理裝置10，進一步具備控制部100，其包含可程式化之微處理器(電腦)。控制器100可供控制電漿處理裝置10之各構成部，例如高頻電源25、氣體供應部41、43、及調壓部22。又，電漿處理裝置10進一步具備與控制部100連接之使用者介面100a。使用者介面100a包含可供進行按鍵之輸入操作等之鍵盤，以供操作者管理電漿處理裝置10之用，亦包含顯示器等，俾以可視化方式來顯示電漿處理裝置10之運轉狀況。
再者，控制部100係連接著記憶部100b，其內係儲存著控制程式，以供藉由控制部100的控制來實現以電漿處理裝置10所實施之各種處理；或亦儲存著能按照處理條件而使電漿處理裝置10之各構成部實施相對應處理之程式(即處理選單)。處理選單係記憶於記憶部100b之中的記憶媒體。記憶媒體，可為硬碟或半導體記憶體，亦可為CDROM、DVD、或快閃記憶體等可攜性質者。又，亦可利用從其他裝置(例如專用線路)來適宜的傳送處理選單之方式。
又，亦可按照必要性，根據來自使用者介面100a之指示等，從記憶部100b中叫出任意之處理選單交由控制部100實施，以在控制部100的控制下由電漿處理裝置10進行所要的處理。
在上述電漿處理裝置10中，處理氣體從氣體源47a被供應至處理空間P。又，藉由從電漿產生空間E被供應至處理空間P之電漿而使處理氣體被電漿化，而產生氫自由基。藉此，多晶矽層被暴露於在處理空間P產生的氫自由基，其表面受到極微量的蝕刻。其結果，多晶矽層的表面被平坦化。因此，依照該電漿處理裝置10，可降低多晶矽層之表面粗糙度。
在一實施形態中的電漿處理裝置10，控制部100係交互、重複的進行第1控制與第2控制。控制部100在第1控制中，係使原料氣體供應部43a供應原料氣體，使微波產生器16產生微波。藉由該第1控制，以長成多晶矽層。又，控制部100在第2控制中，係使處理氣體供應部43b供應含氫之處理氣體，使微波產生器16產生微波。藉由該第2控制，使多晶矽層的表面受到平坦化。又，若控制部100再次實施第1控制，會在表面粗糙度已經減緩之底層上長成其他的多晶矽層。因此，可降低底層之表面粗糙度對於多晶矽層之厚度分布的影響。再者，來自氣體源44a~48a之各氣體的供應，可經由控制部100對於閥44b~48b及流量控制器44c~48c的控制來進行調整。
又，在一實施形態中，電漿處理裝置10之原料氣體供應部43a，可進一步供應含第1摻雜材料之第1氣體及含第2摻雜材料之第2氣體。在此實施形態中，控制部100在複數次之第1控制，係使原料氣體供應部43a除原料氣體外亦可選擇性的將第1氣體或第2氣體供應至處理容器12內。又，此實施形態之電漿處理裝置10，如上述，藉由輻線槽孔天線所放出的微波可激發電子溫度較低的電漿。因此，可在雜質原子被帶入晶格結構之狀態下來長成多晶矽層。因此，電漿處理裝置10亦可長成已活化之第1導電型的多晶矽層與第2導電型之矽層。如所示，實施形態之電漿處理裝置10可製得pin型之二極體。
又，電漿處理裝置10之控制部100，可在對被處理基體W形成多晶矽層之前進行第2控制。此處，被處理基體W的表面例如為pin型二極體之電極層。由於係在長成多晶矽層前對於作為底層之被處理基體的表面(亦即電極層的表面)實施平坦化，而能得到底層之表面粗糙度的影響已受到抑制之多晶矽層。
又，如上述，電漿處理裝置10之含有氫的處理氣體可使用氫氣。由於在處理氣體係使用氫氣，可在處理容器12內高效率的產生氫自由基。
在一實施形態中的電漿處理裝置10，亦可藉由控制部100來控制流量控制器47c、48c，而能將相對於Ar氣體流量之H2氣體流量的比率控制在10%以下。以上述範圍之比率來設定H2氣體之流量與Ar氣體之流量，則能提高氫自由基的產生效率。
又，在一實施形態中的電漿處理裝置10，亦可由控制部100來控制調壓部22，以將處理容器12內的壓力設定在13Pa以下。由於將處理容器12內的壓力設定成該範圍的壓力，而能提高氫自由基的產生效率。
以下說明使用圖1之電漿處理裝置10之電漿處理方法之一實施形態。圖3係表示一實施形態之電漿處理方法之流程圖。圖4係示意顯示一實施形態之電漿處理方法中的成膜原理之圖。圖5係用以說明一實施形態之電漿處理方法之各步驟之時序圖。
在一實施形態之電漿處理方法中，如圖3、4所示般，先準備作為被處理基體W之半導體基板(步驟S1)。一實施形態中的被處理基體W，具有設置在基板sub上之電極層TL。在步驟S1中，係將半導體基板sub收置於處理容器12內，將該半導體基板sub載置於載台14上，藉靜電夾頭15來吸附半導體基板sub。
繼而，在一實施形態中之步驟S2，進行成膜程序。該實施形態之成膜程序係包含以下所說明之步驟S3~S10。亦即包含：該成膜程序之一部分之預備步驟、對於被處理基體W及多晶矽層進行處理之步驟、及長成多晶矽層之步驟。
在步驟S3中，係進行成膜程序之一部分之預備步驟。具體而言，如圖5所示，在步驟S3中，於期間T1，邊藉由排氣裝置23對處理容器12內進行排氣，邊從氣體源47a將處理氣體(例如H2氣體)以流量qr4供應至處理空間P，邊從氣體源48a將稀釋氣體(例如Ar氣體)以流量qh3供應至處理空間P，將處理容器12內的壓力設定成Pr3。又，在期間T1中，係將電力供應至加熱器29，以開始對載台14的加熱。再者，在期間T1，係從氣體源41a將電漿產生用之氣體(例如Ar氣體)導至電漿產生空間E。
接著，在期間T2，邊藉由排氣裝置23對處理容器12內進行排氣，邊從氣體源47a將處理氣體以少於流量qr4的流量qr3供應至處理空間P，邊從氣體源48a將稀釋氣體以少於流量qh3的流量qh2供應至處理空間P，將處理容器12內的壓力降成較壓力Pr3為低之壓力Pr2。又，在期間T2，係從氣體源41a將電漿產生用之氣體導入電漿產生空間E，藉由微波產生器16來產生輸出功率MW2之微波，將電漿激發用之微波導入電漿產生空間E。藉此，在電漿產生空間E誘發電漿。
接著，在期間T3，邊藉由排氣裝置23對處理容器12內進行排氣，邊從氣體源47a將處理氣體以少於流量qr3之流量qr2供應至處理空間P，邊從氣體源48a將稀釋氣體以少於流量qh2之流量qh1供應至處理空間P，將處理容器12內的壓力降成較壓力Pr2為低之壓力Pr1。又，在期間T3，係從氣體源41a將電漿產生用之氣體導入電漿產生空間E，藉微波產生器16來產生較輸出功率MW2為小的輸出功率MW1之微波，將電漿激發用之微波導入電漿產生空間E。
再者，在步驟S3之期間T1~T3，可將稀釋氣體的流量、原料氣體之流量、第1氣體之流量或第2氣體之流量、及處理容器12內的壓力，與以下之步驟S5、S7、S9作同樣的設定。又，在期間T2及T3，亦可將微波產生器16所產生之微波輸出功率，與以下之步驟S5、S7、S9作同樣的設定。
一實施形態之電漿處理方法中，在結束步驟S3之預備步驟後，進行多晶矽層的成膜。在一實施形態中，使多晶矽層成膜的步驟包含：用以處理被處理基體W之步驟S4；用以長成第1導電型之多晶矽層(即p型多晶矽層)之步驟S5；用以處理在步驟S5所長成之p型多晶矽層之步驟S6；用以長成i型多晶矽層之步驟S7；用以處理在步驟S6所長成之i型多晶矽層之步驟S8；用以長成第2導電型之多晶矽層(即n型多晶矽層)之步驟S9；及，用以處理在步驟S9所長成之n型多晶矽層之步驟S10。
在步驟S4中，控制器100係進行第2控制，其係使氣體源47a將處理氣體供應至處理容器12內，使微波產生器16產生微波。更詳細而言，在步驟S4中，係停止來自氣體源44a之原料氣體的供應，停止來自氣體源45a之第1氣體的供應，且停止來自氣體源46a之第2氣體的供應，邊由排氣裝置23對處理容器12內進行排氣，邊從氣體源47a將處理氣體以流量qr2 供應至處理空間P，從氣體源48a將稀釋氣體以流量qh1供應至處理空間P，將處理容器12內的壓力維持於壓力Pr1。
在步驟S4中之處理氣體的流量，例如為10sccm~100sccm，稀釋氣體之流量，例如為100sccm~1000sccm。在該步驟S4中，處理氣體之流量qr2相對於稀釋氣體之流量qh1的比率為10%以下。又，處理容器12內的壓力為13Pa以下。又，在步驟S4中，從氣體源41a將電漿產生用之氣體導入電漿產生空間E，將微波產生器16所產生之微波輸出功率維持於輸出功率MW1。在步驟S4中之微波輸出功率，例如為2000W~4000W。又，在步驟S4中，亦可從高頻電源25對高頻電極施加高頻偏壓電力RF2。又，一實施形態的步驟S4中，供應至處理空間P之稀釋氣體例如為Ar氣體。
上述步驟S4中，在電漿產生空間E中電漿受到激發，該電漿被供應至該電漿處理空間P，在處理空間P中的處理氣體被活性化。藉此，如圖4(a)所示般，產生了作為氫之活性種之氫自由基(圖中被圈示的「H」)。所產生之氫自由基與半導體基板sub的表面、亦即電極層TL的表面發生反應，而以蝕刻方式來降低該電極層TL之表面的凹凸。因此，在步驟S4中，可降低在次一步驟S5之成膜時作為底層(即電極層TL)之表面粗糙度。
在接下來的步驟S5中，控制部100進行第1控制，係使氣體源44a將原料氣體供應至處理容器12內，使氣體源45a將第1氣體供應至處理容器12，使微波產生器16產生微波。更詳細而言，步驟S5中，藉排氣裝置23對處理容器12內進行排氣，從氣體源47a將處理氣體以較流量qr2為少之流量qr1供應至處理空間P，從氣體源48a將稀釋氣體以流量qh1供應至處理空間P，從氣體源44a將原料氣體以流量qs2供應至處理空間P，從氣體源45a將第1氣體以流量q12供應至處理空間P，將處理容器12內的壓力維持於壓力Pr1。處理氣體的流量例如為0sccm~1000sccm，稀釋氣體的流量為0sccm~1000sccm。原料氣體的流量例如為1sccm~100sccm，第1氣體的流量為0.02sccm~2sccm。
又，在步驟S5，係從氣體源41a將電漿產生用之氣體導入電漿產生空間E，將微波產生器16所產生之微波輸出功率維持於輸出功率MW1。在步驟S5之微波輸出功率，例如為2000W~4000W。又，在一實施形態之步驟S5中，供應至處理空間P之稀釋氣體，係從氣體源47a所供應之H2氣 體與氣體源48a所供應之Ar氣體之混合氣體。亦即，在步驟S4中的處理氣體，在步驟S5中可作為稀釋氣體來使用。再者，在一實施形態中的步驟S5，可從高頻電源25對高頻電極施加偏壓電力，此偏壓電力可為100W~500W的範圍之電力。
上述步驟S5中，在電漿產生空間E內電漿受到激發，該電漿被供應至處理空間P，在處理空間P的原料氣體及第1氣體受到活化。藉此，如圖4(b)所示，矽之活性種(圖中被圈示的「Si」)，以及第1摻雜材料之活性種(圖中被圈示的「B」)，與半導體基板sub的表面發生反應，而在平坦的半導體基板sub上長成p型多晶矽層H1。在該步驟S5所長成之p型多晶矽層H1，具有例如3nm~50nm的厚度。
在接下來的步驟S6中，控制部100再次進行第2控制。更詳細而言，在步驟S6中，係停止來自氣體源44a之原料氣體的供應，及停止來自氣體源45a之第1氣體的供應，並藉由排氣裝置23對處理容器12內進行排氣，邊從氣體源47a將處理氣體以流量qr2供應至處理空間P，從氣體源48a將稀釋氣體以流量qh1供應至處理空間P，將處理容器12內的壓力維持於壓力Pr1。
在步驟S6之處理氣體的流量例如為10sccm~100sccm，稀釋氣體的流量例如為100sccm~1000sccm。在該步驟S6中，處理氣體的流量qr2相對於稀釋氣體的流量qh1之比率係10%以下。又，處理容器12內的壓力係13Pa以下。又，在步驟S6中，係從氣體源41a將電漿產生用之氣體導入電漿產生空間E，將微波產生器16所產生之微波輸出功率維持於輸出功率MW1。在步驟S6中的微波輸出功率，例如為2000W~4000W。又，在步驟S6中，係從高頻電源25對高頻電極施加高頻偏壓電力RF2。又，在一實施形態中的步驟S6，被供應至處理空間P的稀釋氣體，例如為Ar氣體。再者，在一實施形態中的步驟S6，亦可從高頻電源25對高頻電極施加偏壓電力，該偏壓電力可在500W以下的範圍。
在上述步驟S6中，在電漿產生空間E內電漿受到激發，該電漿被供應至處理空間P，在處理空間P內處理氣體被活性化。藉此，如圖4(c)所示，產生了作為氫之活性種之氫自由基(圖中被圈示之「H」)。所產生之氫自由基與p型多晶矽層H1的表面反應，對p型多晶矽層H1的表面進行蝕刻以 降低該表面之凹凸。因此，在步驟S6中，可降低作為其後步驟S7成膜時之底層、即p型多晶矽層H1的表面粗糙度。
在接下來的步驟S7中，控制部100進行第1控制，係使氣體源44a將原料氣體供應至處理容器12內，使微波產生器產生微波。更詳細而言，在步驟S7中，係藉排氣裝置23對處理容器12內進行排氣，邊從氣體源47a將處理氣體以流量qr1供應至處理空間P，從氣體源48a將稀釋氣體以流量qh1供應至處理空間P，從氣體源44a將原料氣體以流量qs2供應至處理空間P，將處理容器12內的壓力維持於壓力Pr1。
原料氣體之流量例如為1sccm~100sccm。又，在步驟S7中，係從氣體源41a將電漿產生用之氣體導入電漿產生空間E，將微波產生器16所產生之微波輸出功率維持於輸出功率MW1。在步驟S7中的微波輸出功率例如為2000W~4000W。又，在步驟S7中，係從高頻電源25對高頻電極施加高頻偏壓電力RF2。在步驟S7中之高頻偏壓電力例如為100W~500W。又，在一實施形態中的步驟S7中，對於處理空間P供應之稀釋氣體為Ar氣體。
在上述步驟S7中，在電漿產生空間E內電漿被激發，該電漿被供應至處理空間P，在處理空間P內原料氣體被活性化。藉此，如圖4(d)所示，矽之活性種(圖中被圈示之「Si」)與p型多晶矽層H1之表面反應，在已平坦化之p型多晶矽層H1上長成i型多晶矽層H2。在該步驟S7所長成之i型多晶矽層H2，具有例如40nm~100nm的厚度。
在接下來的步驟S8中，控制部100再次進行第2控制。更詳細而言，係停止來自氣體源44a之原料氣體的供應，藉排氣裝置23對處理容器12內進行排氣，邊從氣體源47a將處理氣體以流量qr2供應至處理空間P，從氣體源48a將稀釋氣體以流量qh1供應至處理空間P，將處理容器12內的壓力維持於壓力Pr1。處理氣體的流量例如為10sccm~100sccm，稀釋氣體的流量例如為100sccm~1000sccm。在此步驟S8中，處理氣體之流量qr2相對於稀釋氣體之流量qh1之比率為10%以下。又，處理容器2內的壓力為13Pa以下。又，在步驟S8中，從氣體源41a將電漿產生用之氣體導入電漿產生空間E，將微波產生器16所產生之微波輸出功率維持於輸出功率MW1。在步驟S8中之微波輸出功率例如為2000W~4000W。又，在步驟S8中，係從高頻電源25對高頻電極施加高頻偏壓電力RF2。又，一實施形態 的步驟S8中，供應至處理空間P的稀釋氣體例如為Ar氣體。
在上述步驟S8中，在電漿產生空間E內電漿被激發，該電漿被供應至處理空間P，在處理空間P內處理氣體被活性化。藉此，如圖4(e)所示，產生了作為氫之活性種之氫自由基(圖中被圈示之「H」)。所產生之氫自由基，與i型多晶矽層H2的表面反應，在i型多晶矽層H2的表面進行蝕刻，以降低其凹凸程度。因此，在步驟S8中，可減低作為下一步驟S9成膜時的底層、即i型多晶矽層H2的表面粗糙度。
在接下來的步驟S9中，控制部100進行第1控制，係使氣體源44a將原料氣體供應至處理容器12內，使氣體源46a將第2氣體供應至處理容器12內，使微波產生器16產生微波。更詳細而言，係藉排氣裝置23對處理容器12內進行排氣，從氣體源47a將處理氣體以流量qr1供應至處理空間P，從氣體源48a將稀釋氣體以流量qh1供應至處理空間P，從氣體源44a將原料氣體以流量qs2供應至處理空間P，從氣體源46a將第2氣體以流量q22供應至處理空間P，將處理容器12內的壓力維持於壓力Pr1。原料氣體的流量例如為1sccm~100sccm，第2氣體的流量例如為0.02sccm~2sccm。
又，在步驟S9中，係從氣體源41a將電漿產生用的氣體導入電漿產生空間E，將微波產生器16所產生之微波輸出功率維持於輸出功率MW1。在步驟S9中的微波輸出功率例如為2000W~4000W。又，在一實施形態的步驟S7中，供應至處理空間P的稀釋氣體係Ar氣體。再者，一實施形態之步驟S9中，亦可從高頻電源25對高頻電極施加偏壓電力，該偏壓電力可為100W~500W範圍之電力。
上述步驟S9中，在電漿產生空間E內電漿被激發，該電漿被供應至處理空間P，在處理空間P內原料氣體及第2氣體受到活性化。藉此，如圖4(f)所示，矽之活性種(圖中被圈示之「Si」)及第2摻雜材料之活性種(圖中被圈示之「P」)與被處理基體W的表面，亦即i型多晶矽層H2的表面發生反應，在已被平坦化之i型多晶矽層H2上，長成n型多晶矽層H3。
在接下來的步驟S10中，控制部100再次進行第2控制。更詳細而言，係停止來自氣體源44a之原料氣體的供應，停止來自氣體源46a之第2氣體的供應，藉排氣裝置23對處理容器12內進行排氣，邊從氣體源47a將處理氣體以流量qr2供應至處理空間P，邊從氣體源48a將稀釋氣體以流量qh1 供應至處理空間P，將處理容器12內的壓力維持於壓力Pr1。處理氣體的流量例如為10sccm~100sccm，稀釋氣體的流量例如為100sccm~1000sccm。在該步驟S10中，處理氣體的流量qr2相對於稀釋氣體的流量qh1之比率為10%以下。又，處理容器2內的壓力為13Pa以下。
又，在步驟S10中，係從氣體源41a將電漿產生用的氣體導入電漿產生空間E，將微波產生器16所產生的微波輸出功率維持於輸出功率MW1。在步驟S10中的微波輸出功率例如為2000W~4000W。又，在步驟S10中，係從高頻電源25對高頻電極施加高頻偏壓電力RF2。又，在一實施形態的步驟S10中，供應至處理空間P的稀釋氣體例如為Ar氣體。
上述步驟S10中，在電漿產生空間E內電漿被激發，該電漿被供應至處理空間P，在處理空間P內處理氣體被活性化。藉此，如圖4(g)所示，產生了作為氫之活性種之氫自由基(圖中被圈示之「H」)。所產生的氫自由基與n型多晶矽層H3的表面發生反應，對n型多晶矽層H3的表面進行蝕刻以降低其凹凸程度。因此，在步驟S10中，可降低其後在形成電極層時作為底層之n型多晶矽層H2的表面粗糙度。
在結束上述之步驟S1~S10後，如圖4(h)所示，形成了在半導體基板sub上之電極層TL上積層有p型多晶矽層H1、i型多晶矽層H2、及n型多晶矽層H3之產物Y。一實施形態中，係在該產物Y的表面進一步形成電極，以製造pin型二極體。
如上述，在該電漿處理方法中，係在處理容器12內產生氫自由基，將各層之表面暴露於該氫自由基。氫自由基對各層之表面僅微幅的蝕刻，而能降低該表面之凹凸。因此，依照該電漿處理方法，可降低各層之表面粗糙度。其結果，可抑制底層之表面粗糙度對各層之厚度分布的影響。
此外，作為降低多晶矽層之表面粗糙度的方法，有化學機械研磨法(CMP法)等表面處理技術。然而，CMP等之表面處理技術，會增加半導體裝置之製造所需的步驟，甚至造成半導體裝置之製程生產性的降低，與製造成本的增加。
相對於此，在一實施形態之電漿處理方法中，藉由控制供應至處理容器12內之氣體的種類及流量，在同一處理容器12內，可進行使各層表面之粗糙度降低之處理，及長成多晶矽層H1~H3之作業。亦即，將被處理基 體W或多晶矽層暴露於氫自由基之步驟S4、S6、S8、S10與用以長成多晶矽層H1~H3之步驟S5、S7、S9可在同一處理容器12內進行。因此，該電漿處理方法，無須另有將已長成多晶矽層H1~H3之被處理基體W從處理容器12搬出，然後將該被處理基體W設置在其他處理容器之步驟。因此，該電漿處理方法，除了可抑制半導體裝置之製程生產性的降低，亦能抑制製造成本的增加。再者，該電漿處理方法，可在不使表面已平坦化之多晶矽層H1~H3暴露於外部氣體的情況下，在已平坦化之多晶矽層H1~H3的表面，另長成其他的多晶矽層H2~H3。因此，亦可抑制已然平坦化之表面受到氧化。
一實施形態中，如上述，在步驟S4、S6、S8、S10中，除了含氫之處理氣體外，亦將稀釋氣體供應至處理容器內。該處理氣體之流量對該稀釋氣體之流量的比率可在10%以下。藉著將H2氣體之流量與Ar氣體之流量比率設定在上述範圍，而可提高氫自由基的產生效率。
在一實施形態中，如上述，在步驟S4、S6、S8、S10中，亦可將處理容器12內的壓力設定在13Pa以下。藉由將處理容器12內的壓力設定在上述範圍，而能進一步提高氫自由基的產生效率。
以下，係檢視表面粗糙度與多晶矽層之厚度的關係，接著檢視多晶矽層之表面粗糙度的要求值。首先參照圖6。圖6(a)，係在被處理基體W上長成pin構造80之示意圖。如圖6(a)所示，pin構造係包含n型多晶矽層81、i型多晶矽層82、及p型多晶矽層83之積層構造。n型多晶矽層81被形成於被處理基體W上，i型多晶矽層82被形成於n型多晶矽層81上。又，p型多晶矽層83被形成於i型多晶矽層82之上。
在製造之半導體元件係以該種pin構造80為其中一部分時，如圖6(b)所示，pin構造80在積層方向H被切斷而分離。此處，如圖6(a)所示，在多晶矽層81~83各自的表面，具有在長成時所形成之表面粗糙度Ra。其結果，因為底層之凹凸與層表面之凹凸的位置關係，如圖6(b)所示，在各個元件有相異之各層厚度。假設有一個元件，其i型多晶矽層82之表面係由凸的區域A1所構成，當該元件之p型多晶矽層83之表面呈現凹的情形時，p型多晶矽層83的厚度t1，將小於其他元件之p型多晶矽層83的厚度。由此情況而可明確的是，必需降低各層的表面粗糙度。
接著，檢視多晶矽層之表面粗糙度的要求值。圖7係具有pn接合部之積層構造90之示意圖。該積層構造90中，係在n型多晶矽層91之上形成p型多晶矽層92，在n型多晶矽層91與p型多晶矽層92之間中介著pn接合部93。在該積層構造90中，在pn接合部93附近之n型多晶矽層91，產生了幅寬為Wd(n)之n側空乏層91a。又，在pn接合部93附近之p型多晶矽層92，產生了幅寬為Wd(p)之p側空乏層92a。
該空乏層94之幅寬Wd，依存於摻雜至p型多晶矽層91及n型多晶矽層92之雜質濃度。此處，將n型多晶矽層91中之雜質濃度與n側空乏層91a之幅寬Wd(n)的關係，及p型多晶矽層92中之雜質濃度與p側空乏層92a之幅寬Wd(p)的關係，以計算方法來求出。
n型多晶矽層91中之雜質濃度與n側空乏層91a之幅寬Wd(n)，係以下述式(1)求得。又，p型多晶矽層92中之雜質濃度與p側空乏層92a之幅寬Wd(p)，能以下述式(2)求得。又，如下述式(3)所示，幅寬Wd(n)與幅寬Wd(p)之合計，係半導體積層90中之空乏層94之幅寬Wd。
(數3)W d =W d(p)+W d(n)...(3)
此處，ε0係真空之介電率。εsi係矽的比介電率。q係基本電荷。NA係受體離子濃度，亦即電洞濃度。ND係施體離子濃度，亦即電子濃度。Φbi係內部電位。VR係逆偏壓電位。
又，在上述式(1)~(3)之各參數，係以下述之方式設定。
ε0：8.85×10-14[F/cm]
εsi：11.9[-]
q：1.60×10-19[C]
NA：1×1015~1×1021[cm-3]
ND：1×1015~1×1021[cm-3]
Φbi：1.031[V]
VR：0.1[V]
圖8(a)所示，係將電洞濃度NA與電子濃度ND作為可變參數，根據上述式(1)所算得之n側空乏層91a之幅寬Wd(n)的計算結果。圖8(a)之橫軸表示電子濃度ND，縱軸表示電洞濃度NA。在該計算之中的電子濃度ND與電洞濃度NA，各在1×1015~1×1021cm-3之間變化。
在圖8(a)之中，區域D1表示n側空乏層91a之幅寬Wd(n)在0~2.0nm之區域；區域D2表示n側空乏層91a之幅寬Wd(n)在2.0~4.0nm之區域；區域D3表示n側空乏層91a之幅寬Wd(n)在4.0~6.0nm之區域。又，區域D4表示n側空乏層91a之幅寬Wd(n)在6.0~8.0nm之區域；區域D5表示n側空乏層91a之幅寬Wd(n)在8.0~10.0nm之區域；區域D6表示n側空乏層91a之幅寬Wd(n)在10.0~12.0nm之區域。區域D7表示n側空乏層91a之幅寬Wd(n)在12.0~14.0nm之區域；區域D8表示n側空乏層91a之幅寬Wd(n)在14.0~16.0nm之區域；區域D9表示n側空乏層91a之幅寬Wd(n)在16.0~18.0nm之區域。區域D10表示n側空乏層91a之幅寬Wd(n)在18.0~20.0nm之區域；區域D11表示n側空乏層91a之幅寬Wd(n)在20.0nm以上之區域。
圖8(b)所示，係將電洞濃度NA與電子濃度ND作為可變參數，根據上述式(2)所算得之p側空乏層92a之幅寬Wd(p)的計算結果。圖8(b)之橫軸表示電子濃度ND，縱軸表示電洞濃度NA。在該計算之中的電子濃度ND與電洞濃度NA，各在1×1015~1×1021cm-3之間變化。
在圖8(b)之中，區域E1表示p側空乏層92a之幅寬Wd(p)在0~2.0nm之區域；區域E2表示p側空乏層92a之幅寬Wd(p)在2.0~4.0nm之區域；區域E3表示p側空乏層92a之幅寬Wd(p)在4.0~6.0nm之區域。又，區域E4表示p側空乏層92a之幅寬Wd(p)在6.0~8.0nm之區域；區域E5表示p側空乏層92a之幅寬Wd(p)在8.0~10.0nm之區域；區域E6表示p側空乏層 92a之幅寬Wd(p)在10.0~12.0nm之區域。區域E7表示p側空乏層92a之幅寬Wd(p)在12.0~14.0nm之區域；區域E8表示p側空乏層92a之幅寬Wd(p)在14.0~16.0nm之區域；區域E9表示p側空乏層92a之幅寬Wd(p)在16.0~18.0nm之區域。區域E10表示p側空乏層92a之幅寬Wd(p)在18.0~20.0nm之區域；區域E11表示p側空乏層92a之幅寬Wd(p)在20.0nm以上之區域。
此處，欲使積層構造90發揮二極體機能，亦即欲壓抑逆向電流以顯示整流性時，n型多晶矽層91之厚度，及p型多晶矽層92之厚度，必須分別大於n側空乏層91a之幅寬Wd(b)及p側空乏層92a之幅寬Wd(p)。因此，若是n型多晶矽層91之厚度，及p型多晶矽層92之厚度各為5nm，對n型多晶矽層91及p型多晶矽層92摻雜5×1020cm-3以上之雜質，則可將n側空乏層91a之幅寬Wd(b)及p側空乏層92a之幅寬Wd(p)設定為0~4.0nm，此點可由圖8(a)及(b)理解之。又，在具有5nm厚度之n型及p型之多晶矽層91、92中，假設產生了4nm幅寬之空乏層91a、92a，則n型及p型之多晶矽層91、92之表面粗糙度Ra，必須在1nm以下。
然而，以熱CVD法所形成之多晶矽層的表面粗糙度，將是大於1nm的數值。又，對於熱CVD法所形成之非晶矽層實施熱退火而得到之多晶矽層，其表面粗糙度亦是大於1nm的數值。此事實如圖9所示。在圖9中，橫軸表示成長溫度或退火溫度(即處理溫度)，縱軸表示多晶矽層的表面粗糙度Ra。在圖9中的區塊P1，表示以熱CVD法所形成之多晶矽層之表面粗糙度Ra；區塊P2表示以熱CVD法所形成之非晶矽層之表面粗糙度Ra；區塊P3~P5，係對於熱CVD法所形成之非晶矽層實施熱退火而得到之多晶矽層的表面粗糙度Ra。如圖9所示，以習知方式所得到之多晶矽層的表面粗糙度Ra會超過1nm。另一方面，依照一實施形態之電漿處理方法，如以下之實驗例1等所示，可得到表面粗糙度Ra在1nm以下的多晶矽層。
以下說明使用電漿處理裝置10所進行之實驗例1~4。
<實驗例1>
在實驗例1中，係以將多晶矽層暴露於氫自由基之時間作為可變之參數，以處理多晶矽層的表面。在實驗例1中，多晶矽半導體層之處理條件，如以下所示。
多晶矽層的厚度：100nm
處理氣體(H2)的流量：30sccm
稀釋氣體(Ar)的流量：1000sccm
微波輸出功率：4000W
微波之頻率：2.45GHz
處理容器內的壓力：4Pa
偏壓電力：400W
在實驗例1中，係使用原子力顯微鏡(AFM)，來測定將多晶矽層暴露於氫自由基達既定時間時之表面粗糙度Ra。該表面粗糙度Ra，係JIS B 0601：2001所規定之算術平均粗糙度Ra。將該實驗例1的結果示於圖10。圖10之橫軸，係表示將多晶矽層暴露於氫自由基的時間，亦即處理時間；縱軸表示多晶矽層的表面粗糙度Ra。如圖10所揭示者，依照實驗例1，可確認多晶矽層之表面粗糙度Ra與處理時間有相關。更詳細而言，處理前之多晶矽層的表面粗糙度Ra為1.5nm(參照符號P6)，暴露於氫自由基60秒後之多晶矽層的表面粗糙度Ra為0.8nm(參照符號P7)，暴露於氫自由基120秒後之多晶矽層的表面粗糙度為0.6nm(參照符號P8)。因此，藉實驗例1可確認，將多晶矽層暴露於氫自由基60秒以上，可將其表面粗糙度Ra控制在1.0nm以下。
<實驗例2>
實驗例2中，係將暴露於氫自由基的時間作為可變之參數，以處理多晶矽層的表面。實驗例2中，多晶矽層的處理條件與實驗例1相同。實驗例2中，係評量暴露於氫自由基達既定時間之多晶矽層的結晶率。結晶率係使用拉曼分光法來測定。又，在實驗例2中，係測定暴露於氫自由基達既定時間之多晶矽層的膜厚。膜厚係使用掃描型電子顯微鏡像(SEM像)來測定。
將該實驗例2的結果示於圖11。圖11的橫軸表示處理時間，左縱軸表示結晶率，右縱軸表示膜厚。圖11中的線條G1表示結晶率的測定結果，線條G2表示膜厚。
如圖11之線條G1所明示者，結晶率與多晶矽層暴露於氫自由基之時間並無顯著之依存性。又，如圖11之線條G2所明示者，多晶矽層的膜厚， 亦與多晶矽層暴露於氫自由基之時間並無顯著的依存性。由此情況可確認，將多晶矽層暴露於氫自由基的時間越長，不會對多晶矽層之結晶率及膜厚帶來影響，而可降低該多晶矽層之表面粗糙度。
<實驗例3>
在實驗例3，係評量處理容器12內的壓力與氫自由基之產生量的關係。亦即，在實驗例3，係以處理容器12內的壓力作為可變參數，以評量氫自由基的產生量。實驗例3的條件如下述。
處理氣體(H2)之流量：100sccm
稀釋氣體(Ar)之流量：1000sccm
微波輸出功率：2000W
微波之頻率：2.45GHz
處理容器內的壓力：0.1Torr(13Pa)、0.5Torr(67Pa)、3.0Torr(399Pa)、9.5Torr(1264Pa)。
氫自由基之產生量，係以氫自由基之發光波長中之測量計數值來評量。又，氬自由基之產生量，亦是以氬自由基之發光波長中的測量計數值來評量。又，其等之計數值，係使用分光裝置(Verity Instruments社製SD1024)來測量。將其結果示於圖12。圖12的橫軸表示處理容器內的壓力，縱軸表示發光強度，亦即表示計數值。在圖12中，線條G3表示氫自由基之發光波長486nm之計數值，線條G4表示氫自由基之發光波長658nm之計數值，線條G5表示氬自由基之發光波長750nm之計數值。
此處，當該氫自由基之發光波長(658nm)中之計數值在10000以上時，認定為能有效的產生氫自由基。因此，如圖12所呈現者，將處理容器12內的壓力設定成0.1Torr(13Pa)以下，則能提高氫自由基的產生效率，而可確保為了高效處理多晶矽層之必要量之氫自由基。
<實驗例4>
在實驗例4中，係評量氫氣流量與氬氣流量之比值與氫自由基產生量之關係。亦即，在實驗例4中，係以氫氣流量與氬氣流量之比值作為可變參數，以評量氫自由基的產生量。實驗例4中的條件如以下所示。
處理氣體(H2)之流量：20、50、100、500sccm
稀釋氣體(Ar)之流量：50、500、1000sccm
微波輸出功率：2000W
微波之頻率：2.45GHz
處理容器內的壓力：13Pa
在實驗例4，亦與實驗例3同樣的測量氫自由基及氬自由基的產生量。將其結果示於圖13。圖13之(a)、(b)、(c)之橫軸表示氫氣的流量，縱軸表示發光強度，亦即計數值。圖13中，線條G3表示氫自由基之發光波長486nm之計數值，線條G4表示氫自由基之發光波長658nm之計數值，線條G5表示氬自由基之發光波長750nm之計數值。圖13(a)，表示將氬氣之流量設定為1000sccm時之測定結果；圖13(b)，表示將氬氣之流量設定為500sccm時之測定結果；圖13(c)，表示將氬氣的流量設定成50sccm時之測定結果。
如上述，當該氫自由基之發光波長(658nm)中之計數值在10000以上時，被認為是有效率的產生氫自由基。如圖13(a)所示，當Ar氣體的流量為1000sccm的情形，在氫氣之流量為100sccm時，亦即氫氣之流量相較於Ar氣體之流量為10%以下時，能有效率的產生氫自由基。又，如圖13(b)所示，當Ar氣體之流量為500sccm的情形，在氫自由基的流量為100sccm時，亦即氫氣之流量相對於Ar氣體之流量為20%以下時，能有效率的產生氫自由基。又，如圖13(c)所示，當Ar氣體之流量為50sccm的情形，在氫氣之流量為20sccm時，亦即，氫氣之流量相對於Ar氣體之流量為40%以下時，能有效率的產生氫自由基。其結果可供確認，將氫氣流量相對於氬氣流量之比率設定成10%以下，即不論氬氣之流量的絕對量為何，均能有效率的產生氫自由基。
以上，雖係說明了各種實施形態，但其並不侷限於上述實施形態，而能以各種變形態樣來構成。上述步驟S4~步驟S10，亦可在相異之處理容器內實施。例如，電漿處理裝置中亦可包含有用以處理多晶矽層之第1處理容器與用以長成多晶矽層之第2處理容器。可在該第1處理容器與第2處理容器之間往返移動已長成多晶矽層之被處理基體W，在第1處理容器內實施多晶矽層之處理步驟S4、S6、S8、S10，在第2處理容器內實施多晶矽層之長成步驟S5、S7、S9。
又，上述所記載之實施形態，係讓用以使p型多晶矽層H1成膜之步驟S5、使i型多晶矽層H2成膜之步驟S7、及使n型多晶矽層H3成膜之S9 之個別步驟中之處理氣體的流量qr1小於在步驟S5、S7、S9之前所進行之以氫自由基處理的步驟S4、S6、S8中的氣體流量qr2，但其形態並不限於此。在步驟S5、S7、S9中的處理氣體之流量qr1，可設定成所要的流量。例如，處理氣體之流量qr1亦可為較處理氣體之流量qr2為大的數值、亦可為相同之數值、或較小的數值。又，亦可停止處理氣體的供應。又，在步驟S5、S7、S9中的處理氣體的流量qr1亦可為各異之數值。
又，上述所記載之實施形態，係將用以使p型多晶矽層H1成膜之步驟S5、用以使i型多晶矽層H2成膜之步驟S7、及用以使n型多晶矽層H3成膜之步驟S9之個別步驟中的稀釋氣體的流量設定為與步驟S5、S7、S9之前所進行之以氫自由基處理之步驟S4、S6、S8中稀釋氣體的流量qh1相同，但其形態不限於此。在步驟S5、S7、S9中之稀釋氣體的流量可設定成所要的流量。例如，步驟S5、S7、S9中之稀釋氣體的流量，亦可較步驟S4、S6、S8中之稀釋氣體的流量qh1為大，亦可為相等之數值、或是較小之數值。再者，亦可停止稀釋氣體的供應。又，在步驟S5、S7、S9中，稀釋氣體的流量qh1亦可彼此相異。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
14‧‧‧載台(載置台)
15‧‧‧靜電夾頭
16‧‧‧微波產生器
17‧‧‧支撐體
18‧‧‧天線
19‧‧‧O型環
20‧‧‧介電體窗
21‧‧‧排氣管
22‧‧‧調壓部
23‧‧‧排氣裝置
24‧‧‧匹配元件
25‧‧‧高頻電源
26‧‧‧開關
27‧‧‧被覆線
28‧‧‧直流電源
29‧‧‧加熱器
31‧‧‧加熱器電源
32‧‧‧調諧器
33‧‧‧導波管
34‧‧‧模式轉換器
35‧‧‧同軸導波管
36‧‧‧槽孔板
37‧‧‧介電體板
38‧‧‧冷卻夾套
41、43‧‧‧氣體導入部
42‧‧‧噴淋板
100‧‧‧控制部
E‧‧‧電漿產生空間
P‧‧‧處理空間
H1‧‧‧p型多晶矽層(第1導電型之多晶矽層)
H2‧‧‧i型多晶矽層(i型之多晶矽層)
H3‧‧‧n型多晶矽層(第2導電型之多晶矽層)
W‧‧‧被處理基體

Claims (19)

  1. 一種電漿處理方法，具備以下步驟：在被處理基體上長成多晶矽層之步驟；及對收置有已長成該多晶矽層之該被處理基板的該處理容器內，供應含氫氣之處理氣體，並對該處理容器內放射微波以產生氫自由基，而讓該多晶矽層暴露於該氫自由基之步驟。
  2. 如申請專利範圍第1項之電漿處理方法，其中，將該多晶矽層暴露於該氫自由基之步驟與用以長成該多晶矽層之步驟係在該同一處理容器內進行。
  3. 如申請專利範圍第1或2項之電漿處理方法，係進一步包含在暴露於該氫自由基之該多晶矽層上，另長成其他多晶矽層之步驟。
  4. 如申請專利範圍第3項之電漿處理方法，其中，用以長成該其他多晶矽層之步驟與將該多晶矽層暴露於氫自由基之步驟係在該同一處理容器內進行。
  5. 如申請專利範圍第3或4項之電漿處理方法，其中，用以長成該多晶矽層之步驟，包含以下步驟：將含有矽之原料氣體及含有第1摻雜材料之第1氣體供應至該處理容器內，對該處理容器內放射該微波，以在該被處理基體上長成第1多晶矽層之步驟；及將該原料氣體供應至該處理容器內，對該處理容器內放射該微波，以在該第1多晶矽層上長成i型多晶矽層之步驟；在該用以長成其他多晶矽層之步驟中，係將該原料氣體及含第2摻雜材料之第2氣體供應至該處理容器內，對該處理容器內放射該微波，以在該i型多晶矽層上長成第2多晶矽層。
  6. 如申請專利範圍第1~5項中任一項之電漿處理方法，係進一步包含下述步驟：在長成該多晶矽層之該步驟之前，將該處理氣體供應至該處理容器內，且將該微波放射至該處理容器內以產生該氫自由基，並將該被處理基體暴露於該氫自由基；該被處理基體的表面係電極層的表面。
  7. 如申請專利範圍第1~6項中任一項之電漿處理方法，其中該微波係從輻線槽孔天線放射至該處理容器內。
  8. 如申請專利範圍第1~7項中任一項之電漿處理方法，其中該含氫之氣體係氫氣。
  9. 如申請專利範圍第1~8項中任一項之電漿處理方法，其中亦將稀釋氣體連同該處理氣體供應至該處理容器內；該含氫之氣體之流量相對於該稀釋氣體的流量之比率係10%以下。
  10. 如申請專利範圍第1~9項中任一項之電漿處理方法，其中將該多晶矽層暴露於該氫自由基之步驟、以及將該被處理基體暴露於該氫自由基之步驟中，該處理容器內的壓力係設定成13Pa以下。
  11. 一種電漿處理裝置，係用以處理多晶矽層，具備：處理容器，係供收置在主面上有長成該多晶矽層之被處理基體；處理氣體供應部，係將具有含氫氣體之處理氣體供應至該處理容器內；微波產生器，用以產生微波；及天線，係連接於該微波產生器，係將用以激發該處理氣體電漿的微波放射至該處理容器。
  12. 如申請專利範圍第11項之電漿處理裝置，係進一步具備：原料氣體供應部，用以將含矽之原料氣體供應至該處理容器內；及控制部，用以控制該處理氣體供應部、該原料氣體供應部、及該微波產生器；該控制部係進行第1控制，使該原料氣體供應部將包含該原料氣體之氣體供應至該處理容器內，並使該微波產生器產生微波，且進行第2控制，使該處理氣體供應部將該處理氣體供應至該處理容器內，並使該微波產生器產生微波。
  13. 如申請專利範圍第12項之電漿處理裝置，其中該控制部係交互的重複實施該第1控制與第2控制。
  14. 如申請專利範圍第13項之電漿處理裝置，其中該原料氣體供應部能進一步供應含第1摻雜材料之第1氣體及含第2摻雜材料之第2氣體； 該控制部，在複數次之第1控制中係選擇性的將該第1氣體或第2氣體連同該原料氣體供應至該處理容器內。
  15. 如申請專利範圍第14項之電漿處理裝置，其中該控制部係在對該被處理基體形成多晶矽層之前進行該第2控制。
  16. 如申請專利範圍第12~15項中任一項之電漿處理裝置，其中該天線係輻線槽孔天線。
  17. 如申請專利範圍第12~16項中任一項之電漿處理裝置，其中該含氫之氣體係氫氣。
  18. 如申請專利範圍第12~17項中任一項之電漿處理裝置，係進一步具備稀釋氣體供應部，以將稀釋氣體進而供應至該處理容器內；該處理氣體供應部，包含用以調整該處理氣體之流量之第1流量調整部；該稀釋氣體供應部，包含用以調整該稀釋氣體之流量之第2流量調整部；該控制部係將該第1流量調整部及第2流量調整部設定成：使該處理氣體之流量相對於該稀釋氣體之流量之比率在10%以下。
  19. 如申請專利範圍第12~18項中任一項之電漿處理裝置，係進一步具備用以調整該處理容器內之壓力之調壓部；該控制部係將該調壓部設定成：使該處理容器內之壓力為13Pa以下。
TW102122626A 2012-06-27 2013-06-26 電漿處理方法及電漿處理裝置 TW201415540A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012144368A JP6008611B2 (ja) 2012-06-27 2012-06-27 プラズマ処理方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
TW201415540A true TW201415540A (zh) 2014-04-16

Family

ID=49782764

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102122626A TW201415540A (zh) 2012-06-27 2013-06-26 電漿處理方法及電漿處理裝置

Country Status (5)

Country Link
US (1) US9779936B2 (zh)
JP (1) JP6008611B2 (zh)
KR (1) KR102006519B1 (zh)
TW (1) TW201415540A (zh)
WO (1) WO2014002586A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681073B (zh) * 2014-12-18 2020-01-01 日商東京威力科創股份有限公司 電漿處理裝置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6406811B2 (ja) * 2013-11-20 2018-10-17 国立大学法人名古屋大学 Ｉｉｉ 族窒化物半導体装置の製造装置および製造方法ならびに半導体ウエハの製造方法
DE102014104011A1 (de) * 2014-03-24 2015-09-24 Aixtron Se Vorrichtung zum Abscheiden von Nanotubes
KR102209758B1 (ko) * 2019-03-27 2021-01-29 신재철 배치식 건식 식각 챔버
KR102523367B1 (ko) * 2020-02-13 2023-04-21 세메스 주식회사 실리콘 구조물 표면 러프니스 개선 방법 및 기판 처리 장치
KR102865108B1 (ko) * 2020-12-18 2025-09-26 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법
KR102772575B1 (ko) * 2021-05-25 2025-02-27 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP7697397B2 (ja) * 2022-04-15 2025-06-24 信越半導体株式会社 ポリシリコンウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221643A (en) * 1989-02-21 1993-06-22 Siemens Aktiengesellschaft Method for producing polycrystalline semiconductor material by plasma-induced vapor phase deposition using activated hydrogen
DE3905297A1 (de) * 1989-02-21 1990-08-23 Siemens Ag Verfahren zum herstellen polykristalliner halbleitermaterialschichten durch plasmaangeregte gasphasenabscheidung
JP3319550B2 (ja) * 1995-03-17 2002-09-03 キヤノン株式会社 多結晶Ｓｉ薄膜の堆積法
JP3812232B2 (ja) * 1998-10-23 2006-08-23 日新電機株式会社 多結晶シリコン薄膜形成方法及び薄膜形成装置
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP2001144258A (ja) 1999-11-16 2001-05-25 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2002343993A (ja) * 2001-03-15 2002-11-29 Canon Inc 薄膜多結晶太陽電池及びその形成方法
JP2003282433A (ja) 2002-03-26 2003-10-03 Hajime Shirai 多結晶シリコン膜及びその生産方法
JP2005129666A (ja) * 2003-10-22 2005-05-19 Canon Inc 処理方法及び装置
JP2005206897A (ja) * 2004-01-23 2005-08-04 Toshiba Corp ポリシリコン膜形成方法
JP2009152265A (ja) * 2007-12-19 2009-07-09 Tohoku Univ 光電変換素子製造装置及び方法、並びに光電変換素子
JP5219538B2 (ja) * 2008-02-12 2013-06-26 大成建設株式会社 太陽光発電薄膜を基材に直接形成した太陽電池
JP2011077322A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 結晶性珪素膜の成膜方法およびプラズマｃｖｄ装置
US20120142172A1 (en) * 2010-03-25 2012-06-07 Keith Fox Pecvd deposition of smooth polysilicon films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681073B (zh) * 2014-12-18 2020-01-01 日商東京威力科創股份有限公司 電漿處理裝置

Also Published As

Publication number Publication date
KR102006519B1 (ko) 2019-08-01
JP2014011178A (ja) 2014-01-20
WO2014002586A1 (ja) 2014-01-03
US9779936B2 (en) 2017-10-03
US20150162193A1 (en) 2015-06-11
JP6008611B2 (ja) 2016-10-19
KR20150023504A (ko) 2015-03-05

Similar Documents

Publication Publication Date Title
TW201415540A (zh) 電漿處理方法及電漿處理裝置
US10930472B2 (en) Methods for forming a metal silicide interconnection nanowire structure
US9034774B2 (en) Film forming method using plasma
US20130065399A1 (en) Plasma processing method
TWI587389B (zh) 基板處理方法
WO2016111833A1 (en) Direct deposition of nickel silicide nanowire
US11264460B2 (en) Vertical transistor fabrication for memory applications
JP2013513238A (ja) 高移動度のモノリシックｐｉｎダイオード
KR20230128550A (ko) 독립적인 온도 제어를 통한 플라즈마 프로세싱
CN102549717A (zh) 结晶性硅膜的成膜方法和等离子体cvd装置
RU2189663C2 (ru) Способ и устройство для изготовления тонкой полупроводниковой пленки
CN102301459A (zh) 用于在半导体装置上形成共形氧化层的方法
US20090311870A1 (en) Plasma etching method and plasma etching apparatus
US12112954B2 (en) Etching method, substrate processing apparatus, and substrate processing system
WO2013172203A1 (ja) 太陽電池の製造方法及びプラズマ処理装置
JP2017191939A (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
US10340136B1 (en) Minimization of carbon loss in ALD SiO2 deposition on hardmask films
KR20150022703A (ko) 반도체 디바이스를 제조하는 방법
US20150093886A1 (en) Plasma processing method and plasma processing apparatus
KR20240090966A (ko) 조정가능한 질화를 이용한 플라즈마 처리
TW201419386A (zh) 電漿摻雜裝置、電漿摻雜方法及半導體元件之製造方法
US20160204029A1 (en) Laminate and core shell formation of silicide nanowire
JPH0748479B2 (ja) 絶縁膜形成方法及び装置
JP2022096326A (ja) 基板処理方法
TW201034078A (en) Methods for forming conformal oxide layers on semiconductor devices