[go: up one dir, main page]

TW201409468A - 記憶體資料處理系統及方法 - Google Patents

記憶體資料處理系統及方法 Download PDF

Info

Publication number
TW201409468A
TW201409468A TW101131301A TW101131301A TW201409468A TW 201409468 A TW201409468 A TW 201409468A TW 101131301 A TW101131301 A TW 101131301A TW 101131301 A TW101131301 A TW 101131301A TW 201409468 A TW201409468 A TW 201409468A
Authority
TW
Taiwan
Prior art keywords
memory
data
processor
read
write
Prior art date
Application number
TW101131301A
Other languages
English (en)
Inventor
ya-guo Wang
Chun-Ching Chen
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201409468A publication Critical patent/TW201409468A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7203Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一種記憶體資料處理系統包括第一記憶體、第二記憶體、處理器以及控制器。記憶體資料處理系統啟動時,第一記憶體和第二記憶體進行初始化。第一記憶體的讀寫速度比第二記憶體的讀寫速度慢。控制器用於檢測第一記憶體和第二記憶體初始化是否結束,並當第一記憶體和第二記憶體初始化結束時,控制處理器將第一記憶體中的資料寫入第二記憶體中;控制器還用於檢測處理器是否產生請求對第一存儲器進行讀操作的讀請求指令,當檢測到讀請求指令時,控制器控制資料處理器從第二記憶體中讀取相應的資料。此外,還提供一種記憶體資料處理方法。

Description

記憶體資料處理系統及方法
本發明涉及一種記憶體資料處理系統和方法。
資料記憶體可分為易失性記憶體和非易失性記憶體。一些需要永久保存的資料需要使用非易失性記憶體,例如,電可抹除唯讀記憶體(EEPROM)。但是,微處理器系統對EEPROM的讀寫速度較慢,每讀取一段資料要耗費較長的時間。因此,當從EEPROM中讀取的資料量較大時,其他事件容易進入長時間的等待狀態而導致微處理器系統出現卡頓或者其他的異常現象。
有鑒於此,有必要提供一種資料不易丟失且快速讀取資料的記憶體資料處理系統。
此外,還有必要提供一種資料不易丟失且快速讀取資料的記憶體的資料處理方法。
一種記憶體資料處理系統,其包括第一記憶體、第二記憶體、處理器以及控制器;該第一記憶體為非易失性記憶體;該第二記憶體為易失性記憶體;該記憶體資料處理系統啟動時,該第一記憶體和該第二記憶體進行初始化;該處理器用於對第一記憶體和第二記憶體進行讀寫操作,且該處理器對該第一記憶體的讀寫速度要比對該第二記憶體的讀寫速度慢。該控制器用於檢測第一記憶體和第二記憶體初始化是否結束,並當第一記憶體和第二記憶體初始化結束時,控制該處理器將該第一記憶體中的資料寫入該第二記憶體中;該控制器還用於檢測該處理器是否產生請求對該第一記憶體進行讀取操作的讀請求指令,該控制器還用於當檢測到讀請求指令時,控制該資料處理器從該第二記憶體中讀取相應的資料。
一種記憶體資料處理方法,其應用於記憶體資料處理系統中,該記憶體資料處理系統包括第一記憶體、第二記憶體和處理器;該第一記憶體為非易失性記憶體,該第二記憶體易失性記憶體,記憶體資料處理系統啟動時該第一記憶體、第二記憶體初始化;該處理器用於對該第一記憶體和第二記憶體進行讀寫操作,且該處理器對該第一記憶體的讀寫速度比對第二記憶體進行讀寫速度快。該記憶體的資料處理方法包括如下步驟:
檢測該第一記憶體和該第二記憶體初始化是否結束;
若該第一記憶體和該第二記憶體初始化結束,處理器將第一記憶體內的資料寫至第二記憶體中;
檢測是否產生對第一記憶體進行讀操作的讀請求指令;
若產生讀請求指令,處理器從第二記憶體讀取相應的資料。
上述記憶體資料處理系統及方法中,處理器能夠在初始化時將第一記憶體中的資料都寫入第二記憶體中。當讀取第一記憶體中的常用資料時,直接從第二記憶體中讀取,由於第二記憶體的讀寫速度要比第一記憶體的讀寫速度快,因此,既可以使資料不易丟失又使可以資料的讀取速度提高。
一些重要的資料需要使用非易失性記憶體,但是非易失性記憶體的讀寫速度較慢。本發明提供一種記憶體資料處理系統和方法用於提高對非易失性記憶體的資料的讀寫速度。
請參看圖1,其為記憶體資料處理系統100的功能模組圖。記憶體資料處理系統100包括第一記憶體10、第二記憶體20、處理器30以及控制器40。第一記憶體10和第二記憶體20為資料記憶體,第二記憶體20。在本實施方式中,第一記憶體10為非易失性記憶體,其可以為電可抹除唯讀記憶體(EEPORM)。第一記憶體10存儲的資料包括常用資料和非常用資料。常用資料為讀取頻率較高的資料。不常用資料為讀取頻率較低的資料,例如,記錄用戶操作過程的資料。第二記憶體20為易失性記憶體,其可以為同步動態隨機記憶體(SDRAM)。一般地,易失性記憶體比非易失性記憶體的容量設計要求高,即第二記憶體20的容量通常難以達到第一記憶體10的容量要求。記憶體資料處理系統100啟動時,第一記憶體10和第二記憶體20進行初始化。處理器30用於對第一記憶體10和第二記憶體20進行讀寫操作,且對第一記憶體10的讀寫速度要比對第二記憶體20的讀寫速度快。
控制器40用於檢測第一記憶體10和第二記憶體20初始化是否結束,並第一記憶體10和第二記憶體20初始化結束時,控制處理器30將第一記憶體10中的資料寫入第二記憶體20中。其中,處理器30可以將第一記憶體10中的全部或者常用資料寫入第二記憶體20中。
下面分別以第一記憶體10和第二記憶體20初始化後,處理器30將第一記憶體10中的全部和常用資料寫入第二記憶體20中,記憶體資料處理系統100的各個功能模組進行描述。
當第一記憶體10和第二記憶體20初始化後,處理器30將第一記憶體10中的全部寫入第二記憶體20中時:控制器40在第一記憶體10和第二記憶體20初始化結束時,控制處理器30將第一記憶體10中的全部資料寫入第二記憶體20中。控制器40還用於檢測處理器30是否產生請求對第一記憶體10進行讀或寫操作的讀請求指令或寫請求指令。若控制器40檢測讀請求指令或寫請求指令時,將讀指令和寫指令發送給處理器30。處理器30還用於回應讀指令,從第二記憶體20中讀取與第一記憶體10相應的資料。處理器30還用於回應寫指令,將相應的資料寫入第二記憶體20中。控制器40在資料寫入第二記憶體20時,檢測處理器30是否有空閒,並當處理器30空閒時,產生寫指令以控制處理器30將第二記憶體20中相應的資料寫入第一記憶體10中。
當第一記憶體10和第二記憶體20初始化後,處理器30將第一記憶體10中的常用資料寫入第二記憶體20中時:控制器40還用於檢測處理器30是否產生請求對第一記憶體10進行讀或寫操作的讀請求指令和寫請求指令。若控制器40檢測到讀請求指令時,控制器40還用於判斷讀取的資料是否為非常用資料。當判斷出讀取的資料是常用資料,控制器40產生第一讀指令;當判斷出讀取的資料為非常用資料,控制器40產生第二讀指令。若控制器40檢測到讀請求指令時,控制器40還用於產生第一寫指令。處理器30還用於回應第一讀指令,從第二記憶體20中讀取與第一記憶體10相應的常用資料。處理器30還用於回應第二讀指令,從第一記憶體10中讀取相應的非常用資料。處理器30還用於回應寫指令,將相應的資料寫入第二記憶體20中。控制器40還用於在資料寫入第二記憶體20時,檢測處理器30是否有空閒,並當處理器30空閒時,產生第二寫指令以控制處理器30將第二記憶體20中相應的資料寫入第一記憶體10中。
請參看圖2,其為第一實施方式的記憶體資料處理方法流程圖。該記憶體資料處理方法應用於記憶體資料處理系統中。該記憶體資料處理系統包括第一記憶體、第二記憶體以及處理器。該第一記憶體為非易失性記憶體。第一記憶體存儲的資料包括常用資料和非常用資料。常用資料為讀取頻率較高的資料。不常用資料為讀取頻率較低的資料,例如,記錄用戶操作過程的資料。該第二記憶體為易失性記憶體。記憶體資料處理系統啟動時,第一記憶體和第二記憶體進行初始化。該處理器用於對第一記憶體和第二記憶體進行讀寫操作,且對第一記憶體的讀寫速度比對第二記憶體的讀寫速度慢。該記憶體資料處理方法包括如下步驟:
步驟S201,檢測第一記憶體和第二記憶體初始化是否結束。
步驟S202,若第一記憶體和第二記憶體初始化結束時,處理器將第一記憶體內的資料寫至第二記憶體中。
步驟S203,檢測處理器是否產生對第一記憶體進行讀或寫操作的讀請求指令或寫請求指令。
步驟S204,若產生讀請求指令,處理器從第二記憶體讀取相應的資料。
步驟S205,若產生寫請求指令,處理器將相應的資料寫入記憶體中。
步驟S206,檢測處理器是否空閒。
步驟S207,若處理器空閒,處理器將相應的資料從第二記憶體寫入第一記憶體中。
請參看圖3,其為第二實施方式的記憶體資料處理方法流程圖。
步驟S301,檢測第一記憶體和第二記憶體初始化是否結束。
步驟S302,若第一記憶體和第二記憶體初始化結束時,控制處理器將第一記憶體內常用資料寫入於第二記憶體中。
步驟S303,檢測處理器是否產生請求對第一記憶體進行讀或寫操作的讀請求指令或寫請求指令,並當產生讀請求指令執行步驟S204,並當產生讀請求指令執行步驟S207。
步驟S304,判斷讀取的資料為常用資料還是非常用資料。
步驟S305,若讀取的資料為常用資料,控制處理器從第二記憶體中讀取相應的常用資料。
步驟S306,若讀取的資料為非常用資料,處理器從第一記憶體中讀取相應的非常用資料。
步驟S307,處理器將相應的資料寫入第二記憶體中。
步驟S308,檢測處理器是否空閒。
步驟S309,若處理器空閒,處理器將相應的資料從第二記憶體寫入第一記憶體中。
上述實施方式中,處理器能夠在初始化時將第一記憶體中的資料都寫入第二記憶體中。當讀取第一記憶體中的資料時,直接從第二記憶體中讀取,由於第二記憶體的讀寫速度要比第一記憶體的讀寫速度快,因此,既可以使資料不易丟失又可以快速讀取資料。另外,當向第一記憶體中寫入資料時,先將資料寫入第二記憶體中,等到處理器空閒的時再寫入第一記憶體中,如此可以合理地利用處理器的處理時間,不會影響處理器的處理能力,導致記憶體資料處理系統卡頓等異常現象。此外,處理器可以只將第一記憶體中的常用資料寫入第二記憶體中,如此,不僅能夠降低第二記憶體的容量要求易於實現。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,本發明之範圍並不以上述實施方式為限,舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
100...記憶體資料處理系統
10...第一記憶體
20...第二記憶體
30...處理器
40...控制器
S201-S207S301-S309...記憶體的資料處理方法
圖1為記憶體資料處理系統的功能模組圖。
圖2為第一較佳實施方式的記憶體資料處理方法流程圖。
圖3為第二較佳實施方式記憶體資料處理方法流程圖。
S201-S207...記憶體的資料處理方法

Claims (10)

  1. 一種記憶體資料處理系統,其包括第一記憶體、第二記憶體、處理器以及控制器;該第一記憶體為非易失性記憶體;該第二記憶體為易失性記憶體;該記憶體資料處理系統啟動時,該第一記憶體和該第二記憶體進行初始化;該處理器用於對第一記憶體和第二記憶體進行讀寫操作,且該處理器對該第一記憶體的讀寫速度要比對該第二記憶體的讀寫速度慢;其改良在於:該控制器用於檢測第一記憶體和第二記憶體初始化是否結束,並當第一記憶體和第二記憶體初始化結束時,控制該處理器將該第一記憶體中的資料寫入該第二記憶體中;該控制器還用於檢測該處理器是否產生請求對該第一記憶體進行讀取操作的讀請求指令,該控制器還用於當檢測到讀請求指令時,控制該資料處理器從該第二記憶體中讀取相應的資料。
  2. 如申請專利範圍第1項所述之記憶體資料處理系統,其中,當第一記憶體和第二記憶體初始化結束時,控制該處理器將該第一記憶體中的全部資料寫入該第二記憶體中。
  3. 如申請專利範圍第1項所述之記憶體資料處理系統,其中,該第一記憶體中的資料包括常用資料和非常用資料,當第一記憶體和第二記憶體初始化結束時,該控制器控制該處理器將該第一記憶體中的常用資料寫入該第二記憶體中;當該檢測到讀請求指令時,該控制器還用於判斷讀取的資料是否為常用資料;當讀取的資料為常用資料該控制器控制該處理器從第二記憶體中讀取相應的資料。
  4. 如申請專利範圍第1項所述之記憶體資料處理系統,其中,該控制器還用於檢測處理器是否產生對第一記憶體進行寫操作的寫請求指令,並當檢測到寫指令時,控制該處理器將相應的資料寫入該第二記憶體;該控制器還用於在該相應的資料寫入第二記憶體時,檢測該處理器是否空閒,並當該處理器空閒時,控制該處理器將寫入該第二記憶體的資料寫入該第一記憶體。
  5. 如申請專利範圍第1項所述之記憶體資料處理系統,其中,該第一記憶體為EEPORM,該第二記憶體為SDRAM。
  6. 一種記憶體資料處理方法,其應用於記憶體資料處理系統中,該記憶體資料處理系統包括第一記憶體、第二記憶體和處理器;該第一記憶體為非易失性記憶體,該第二記憶體易失性記憶體,記憶體資料處理系統啟動時該第一記憶體、第二記憶體初始化;該處理器用於對該第一記憶體和第二記憶體進行讀寫操作,且該處理器對該第一記憶體的讀寫速度比對第二記憶體進行讀寫速度快,其改良在於:該記憶體的資料處理方法包括如下步驟:
    檢測該第一記憶體和該第二記憶體初始化是否結束;
    若該第一記憶體和該第二記憶體初始化結束,處理器將第一記憶體內的資料寫至第二記憶體中;
    檢測是否產生對第一記憶體進行讀操作的讀請求指令;
    若產生讀請求指令,處理器從第二記憶體讀取相應的資料。
  7. 如申請專利範圍第6項所述之記憶體資料處理方法,其中,若該第一記憶體和該第二記憶體初始化結束,處理器將第一記憶體內的全部資料寫至第二記憶體中。
  8. 如申請專利範圍第6項所述之記憶體資料處理方法,其中,該第一記憶體中的資料包括常用資料和非常用資料,若該第一記憶體和該第二記憶體初始化結束,處理器將第一記憶體內的常用資料寫入該第二記憶體中。
  9. 申請專利範圍第6項所述之記憶體資料處理方法,其中,該資料處理方法還包括如下步驟:
    檢測是否產生請求對第一記憶體進行寫操作的寫請求指令;
    若產生寫請求指令,處理器將相應的第資料寫入第二記憶體中;
    檢測處理器是否空閒;
    若處理器空閒,處理器將寫入該第二記憶體的資料寫入第一記憶體中。
  10. 如申請專利範圍第6項所述之記憶體資料處理方法,其中,執行處理器從第二記憶體讀取相應的資料的步驟之前,還包括下面步驟:
    判斷讀取的資料是否為常用資料;
    若讀取的資料為常用資料,處理器從第二記憶體中讀取相應的常用資料。
TW101131301A 2012-08-27 2012-08-29 記憶體資料處理系統及方法 TW201409468A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210306695.7A CN103631737A (zh) 2012-08-27 2012-08-27 存储器数据处理系统及方法

Publications (1)

Publication Number Publication Date
TW201409468A true TW201409468A (zh) 2014-03-01

Family

ID=50149069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131301A TW201409468A (zh) 2012-08-27 2012-08-29 記憶體資料處理系統及方法

Country Status (3)

Country Link
US (1) US20140059272A1 (zh)
CN (1) CN103631737A (zh)
TW (1) TW201409468A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6616655B2 (ja) * 2015-10-22 2019-12-04 キヤノン株式会社 情報処理装置及びその制御方法とプログラム
WO2017210868A1 (zh) * 2016-06-07 2017-12-14 深圳市大疆创新科技有限公司 数据处理方法、装置及系统
CN107346291A (zh) * 2017-07-04 2017-11-14 合肥市乐腾科技咨询有限公司 一种高效的存储器数据处理系统及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI240864B (en) * 2001-06-13 2005-10-01 Hitachi Ltd Memory device
US7036004B2 (en) * 2001-07-25 2006-04-25 Micron Technology, Inc. Power up initialization for memory
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
US7216222B2 (en) * 2003-10-30 2007-05-08 Texas Memory Systems, Inc. System and method for writing data from a storage means to a memory module in a solid state disk system
WO2005082037A2 (en) * 2004-02-24 2005-09-09 Paul Kaler Intelligent solid state disk with hot-swappable components
TWI368224B (en) * 2007-03-19 2012-07-11 A Data Technology Co Ltd Wear-leveling management and file distribution management of hybrid density memory
US20090006835A1 (en) * 2007-06-29 2009-01-01 Samsung Electronics Co., Ltd Electronic device and control method thereof
US20100088459A1 (en) * 2008-10-06 2010-04-08 Siamak Arya Improved Hybrid Drive
CN101827163B (zh) * 2009-03-04 2013-07-03 深圳富泰宏精密工业有限公司 手机资源数据动态加载系统及方法
JP5553309B2 (ja) * 2010-08-11 2014-07-16 国立大学法人 東京大学 データ処理装置
US8977803B2 (en) * 2011-11-21 2015-03-10 Western Digital Technologies, Inc. Disk drive data caching using a multi-tiered memory

Also Published As

Publication number Publication date
CN103631737A (zh) 2014-03-12
US20140059272A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
JP4829365B1 (ja) データ記憶装置及びデータ書き込み方法
US20160232103A1 (en) Block storage apertures to persistent memory
CN104239229B (zh) 数据储存装置及用于快闪存储器的数据读取方法
US10585822B2 (en) Operation method of host system including storage device and operation method of storage device controller
US20130097358A1 (en) Method for sharing memory of virtual machine and computer system using the same
CN106601284B (zh) 存储器件和包括其的系统
TW201327392A (zh) 能設定開機參數的電子裝置及設定方法
US9189426B2 (en) Protected access to virtual memory
CN104303159B (zh) 基于页面来源的休眠
TW201500923A (zh) 資料儲存裝置及用於快閃記憶體之資料讀取方法
TW201409468A (zh) 記憶體資料處理系統及方法
US20170123881A1 (en) Test method of volatile memory device embedded in electronic device
TWI530785B (zh) 電腦系統及非揮發性記憶體的控制方法
JP2006172206A5 (zh)
TW201706852A (zh) 儲存裝置、加快啟動程序的方法與儲存控制器
JP2016167215A (ja) メモリ装置
CN101667133A (zh) 固件更新方法和使用该方法更新固件的芯片
CN105612505A (zh) Cpu调度的方法和装置
CN111124035B (zh) 基于实时时钟管理空闲页面的存储器系统及其操作方法
KR20160017583A (ko) 인증 프로그램을 갖는 메모리 카드, 그것을 포함하는 스토리지 시스템, 및 그것의 동작 방법
KR101521995B1 (ko) 불휘발성 메모리 시스템 및 불휘발성 메모리 장치의 액세스방법
JP2009258925A (ja) 計算機システムおよび計算機システムのメモリ管理方法
KR20150102329A (ko) 데이터 저장 장치
KR20190066918A (ko) 반도체 장치
KR20240019429A (ko) 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법