[go: up one dir, main page]

TW201409232A - 映射管理的方法 - Google Patents

映射管理的方法 Download PDF

Info

Publication number
TW201409232A
TW201409232A TW101135686A TW101135686A TW201409232A TW 201409232 A TW201409232 A TW 201409232A TW 101135686 A TW101135686 A TW 101135686A TW 101135686 A TW101135686 A TW 101135686A TW 201409232 A TW201409232 A TW 201409232A
Authority
TW
Taiwan
Prior art keywords
logical
mapping table
entity
mapping
storage device
Prior art date
Application number
TW101135686A
Other languages
English (en)
Other versions
TWI470430B (zh
Inventor
Chih-Nan Yen
Original Assignee
Storart Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Storart Technology Co Ltd filed Critical Storart Technology Co Ltd
Publication of TW201409232A publication Critical patent/TW201409232A/zh
Application granted granted Critical
Publication of TWI470430B publication Critical patent/TWI470430B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

本發明揭示了一種映射管理的方法，其步驟包括從主機發送資料；將主機資料程式化到非揮發性儲存裝置；將映射位址更新到儲存在SRAM中的PE2L映射表；對儲存在SRAM中的PE狀態表進行更新；確認PE2L映射表是否已滿；若否，則回到將主機資料程式化到非揮發性儲存裝置的步驟；若是，則移除在PE2L映射表中的若干無效進入點及更新PE狀態表，之後執行下一步驟；將部份的PE2L映射表傳輸至儲存在非揮發性儲存裝置中的L2P映射表；以及將L2P映射表程式化到非揮發性儲存裝置並回到移除在PE2L映射表中的若干無效進入點及更新PE狀態表的步驟。

Description

映射管理的方法
本發明與映射管理的方法有關，特別是關於一管理在資料頁映射演算法的映射。
在資料頁映射演算法中，如何管理資料映射(data mapping)是重要的。一個大容量靜態隨機存取存儲器(SRAM)係需要獲得較佳的性能。假若要降低靜態隨機存取存儲器(SRAM)之尺寸以降低成本的話，則需要每次將資料映射儲存到一非揮發性儲存裝置且其性能係會因此降低。
基於上述問題，發明人提出了一種映射管理的方法，以克服現有技術的缺陷。
本發明目的在於提供一種映射管理的方法，其係可移除在靜態隨機存取存儲器(SRAM)開啟時間(ON-time)中的一無效資料(invalid data)，以對有效資料進行空間的釋放，且使用一控制器的某些靜態隨機存取存儲器(SRAM)以降低已儲存資料之映射頻率，之後，即改善其性能(performance)。
為達上述目的，本發明係提供一種映射管理的方法，其步驟係包括：從一主機發送資料；將一主機資料程式化到一非揮發性儲存裝置；將一映射位址更新到儲存在一靜態隨機存取存儲器 (SRAM)中的一實體進入到邏輯映射表(Physical Entry to Logical(PE2L)mapping table)；對儲存在該靜態隨機存取存儲器(SRAM)中的一實體進入點(Physical Entry，PE)狀態表進行更新；確認該實體進入到邏輯映射表是否已滿；若否，則回到將一主機資料程式化到一非揮發性儲存裝置的步驟；若是，則移除在該實體進入到邏輯映射表中的若干無效進入點(invalid entries)及更新該實體進入點狀態表，之後則執行下一步驟；將部份的該實體進入到邏輯映射表傳輸至儲存在該非揮發性儲存裝置中的一邏輯到實體映射表(Logical to Physical(L2P)mapping table)；以及將該邏輯到實體映射表程式化到該非揮發性儲存裝置並回到移除在該實體進入到邏輯映射表中的若干無效進入點及更新該實體進入點狀態表的該步驟。
雖然本發明使用了幾個較佳實施例進行解釋，但是下列圖式及具體實施方式僅僅是本發明的較佳實施例；應說明的是，下面所揭示的具體實施方式僅僅是本發明的例子，並不表示本發明限於下列圖式及具體實施方式。
請參閱圖1，係表示本發明映射管理的方法之流程圖。
本發明映射管理的方法之步驟係包括：步驟S01：從一主機發送資料；步驟S02：將一主機資料程式化到一非揮發性儲存裝置； 步驟S03：將一映射位址更新到儲存在一靜態隨機存取存儲器(SRAM)中的一實體進入到邏輯映射表(Physical Entry to Logical(PE2L)mapping table)；步驟S04：對儲存在靜態隨機存取存儲器(SRAM)中的一實體進入點(Physical Entry，PE)狀態表進行更新；步驟S05：確認實體進入到邏輯映射表是否已滿；若否，則回到步驟S02；若是，則移除在實體進入到邏輯映射表中的若干無效進入點(invalid entries)及更新實體進入點狀態表(步驟S08)，之後則執行下一步驟；步驟S06：將部份的實體進入到邏輯映射表傳輸至儲存在非揮發性儲存裝置中的一邏輯到實體映射表(Logical to Physical(L2P)mapping table)；以及步驟S07：將邏輯到實體映射表程式化到非揮發性儲存裝置並回到步驟S08。
其中，非揮發性儲存裝置係可為一快閃記憶體(flash memory)，但並不以此為限。
其係有兩種映射表，包括實體進入到邏輯映射表(Physical Entry to Logical(PE2L)mapping table)及實體進入點(Physical Entry，PE)狀態表。實體進入到邏輯(PE2L)映射表係可記錄對有效實體進入點的邏輯位址，其進入點映射(entry mapping)並未儲存在非揮發性儲存裝置。而且，實體進入點(PE)狀態表係可記錄儲存在實體進入到邏輯(PE2L)映射表(儲存在SRAM)或者是收集到邏輯到實體(Logical to Physical，L2P)映射表(儲存在非揮發性儲存裝 置)的映射資訊(mapping information)。每一實體進入點係具有二位元，其係代表進入點狀態(entry status)。
請參閱圖2，係表示本發明於開始資料映射的一實施例。
圖2係揭示當控制器從主機接收的第一資料時，其係將資料程式化到非揮發性儲存裝置的PE0並同時更新實體進入到邏輯(PE2L)映射表。之後，其係從主機繼續接收第二資料並重複上述相同步驟。
實體進入到邏輯(PE2L)映射表係僅記錄有效實體進入點的邏輯位址。在實體進入點(PE)狀態表中，每個2位元係表示1實體進入點。位元”0”係意味映射資訊是在實體進入到邏輯(PE2L)映射表中或者是在邏輯到實體(L2P)映射表中。位元”1”係意味實體位址是有效或無效。其係在此表中具有三種狀態，說明如下：
(1).00：實體進入點是無效的；其係可被忽略。
(2).10：實體進入點是有效的，且映射資訊是在實體進入到邏輯(PE2L)映射表中。
(3).11：實體進入點是有效的，且映射資訊是在邏輯到實體(L2P)映射表中。
在圖2中，當控制器將主機資料程式化到非揮發性儲存裝置時，其係可將位址更新到實體進入到邏輯(PE2L)映射表，並將”10”填入到實體進入點(PE)狀態表中。
請參閱圖3，係表示本發明於主機重複將資料程式化到相同邏輯位址的一實施例。
當主機重複將資料程式化到相同邏輯位址時，則先前在非揮 發性儲存裝置的已程式化的資料是無效的。此無效進入點(invald entry)係將佔用在實體進入到邏輯(PE2L)映射表中的一空間。無效映射係可被移除的話，其係在控制器將有更多空間以管理資料。如圖3所示的概念，假若主機將在PE3之邏輯位址”0”的新資料程式化的話，則在PE0之先前的已程式化資料將會無效。控制器係將PE0的狀態設定成”00”，其係意味無效實體進入點資料(invalid physical entry data)，並從實體進入到邏輯(PE2L)映射表將其移除。之後，其係將PE3的狀態設定為有效資料，並將邏輯位址”0”更新到實體進入到邏輯(PE2L)映射表。假若主機繼續對在PE4中的邏輯位址”1”進行程式化的話，則在PE1中先前已程式化的資料將會無效。控制器係將清除PE2的映射資訊，並且將其更新到PE4。從實體進入到邏輯(PE2L)映射表移除無效進入點係可更加地改善SRAM容量的功效。
從實體進入到邏輯(PE2L)映射表並不能同時儲存整個裝置的進入點映射，引此需要一個機制以清除實體進入到邏輯(PE2L)映射表。當實體進入到邏輯(PE2L)映射表已滿的話，控制器係將收集鄰近邏輯進入點的資訊，並將資訊一起移動到非揮發性儲存裝置。其係將同時釋放在SRAM中的空間以供未來資料的使用。
請參閱圖4，係表示本發明當釋放實體進入到邏輯(PE2L)映射表並更新相對應狀態時的一實施例。
在圖4中，其係揭示釋放實體進入到邏輯(PE2L)映射表並更新相對應狀態的步驟。控制器係發現在相鄰近邏輯位址之PE0、PE1、PE2中的邏輯位址。這三個進入點係同時傳輸到邏輯到實體 (L2P)映射表。在將映射資訊移動到邏輯到實體(L2P)映射表之後，這三個實體進入點的狀態係改變到”11”，其係意味是有效實體進入點，且資料映射係在邏輯到實體(L2P)映射表。而且，映射資訊係亦從實體進入到邏輯(PE2L)映射表被移除了。
因此，映射表係依據有效實體進入點，以替代全部實體進入點位置。當實體進入點變成無效時，有效實體進入點之剩餘邏輯映射(remained logical mapping)係位移到覆蓋在實體進入到邏輯(PE2L)映射表中無效實體進入點的邏輯映射。藉由此方法，映射表係可被有效地使用。控制器係可降低映射表開關時間，並可使SRAM的尺寸變得更小，且之後，可改善寫資料的效能(write data performance)。
雖然本發明以相關的較佳實施例進行解釋，但是這並不構成對本發明的限制。應說明的是，本領域的技術人員根據本發明的思想能夠構造出很多其他類似實施例，這些均在本發明的保護範圍之中。
[本發明]
步驟S01~S08‧‧‧依據本發明之方法的步驟
圖1 係表示本發明映射管理的方法之流程圖。
圖2 係表示本發明於開始資料映射的一實施例。
圖3 係表示本發明於主機重複將資料程式化到相同邏輯位址的一實施例。
圖4 係表示本發明當釋放實體進入到邏輯(PE2L)映射表並更新相對應狀態時的一實施例。
步驟S01~S08‧‧‧依據本發明之方法的步驟

Claims (2)

  1. 一種映射管理的方法，其步驟包括：從一主機發送資料；將一主機資料程式化到一非揮發性儲存裝置；將一映射位址更新到儲存在一靜態隨機存取存儲器(SRAM)中的一實體進入到邏輯映射表(Physical Entry to Logical(PE2L)mapping table)；對儲存在該靜態隨機存取存儲器(SRAM)中的一實體進入點(Physical Entry，PE)狀態表進行更新；確認該實體進入到邏輯映射表是否已滿；若否，則回到將一主機資料程式化到一非揮發性儲存裝置的步驟；若是，則移除在該實體進入到邏輯映射表中的若干無效進入點(invalid entries)及更新該實體進入點狀態表，之後則執行下一步驟；將部份的該實體進入到邏輯映射表傳輸至儲存在該非揮發性儲存裝置中的一邏輯到實體映射表(Logical to Physical(L2P)mapping table)；以及將該邏輯到實體映射表程式化到該非揮發性儲存裝置並回到移除在該實體進入到邏輯映射表中的若干無效進入點及更新該實體進入點狀態表的該步驟。
  2. 依據申請專利範圍第1項所述的方法，其中，該非揮發性儲存裝置係為一快閃記憶體。
TW101135686A 2012-08-18 2012-09-28 映射管理的方法 TWI470430B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/589,119 US9146857B2 (en) 2012-08-18 2012-08-18 Method for mapping management

Publications (2)

Publication Number Publication Date
TW201409232A true TW201409232A (zh) 2014-03-01
TWI470430B TWI470430B (zh) 2015-01-21

Family

ID=50100904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135686A TWI470430B (zh) 2012-08-18 2012-09-28 映射管理的方法

Country Status (2)

Country Link
US (1) US9146857B2 (zh)
TW (1) TWI470430B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709042B (zh) * 2018-11-08 2020-11-01 慧榮科技股份有限公司 用來進行關於容錯式磁碟陣列的映射資訊管理之方法與裝置以及儲存系統
TWI768476B (zh) * 2018-11-08 2022-06-21 慧榮科技股份有限公司 用來進行關於容錯式磁碟陣列的映射資訊管理之方法與裝置以及儲存系統

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9208074B2 (en) * 2013-08-30 2015-12-08 Silicon Motion, Inc. Updating address mapping in sub-intervals in a flash memory data storage device
US9542278B2 (en) * 2013-12-26 2017-01-10 Silicon Motion, Inc. Data storage device and flash memory control method
TWI609323B (zh) * 2016-01-29 2017-12-21 捷鼎國際股份有限公司 資料儲存方法及其系統
KR101805828B1 (ko) * 2016-03-21 2017-12-07 주식회사 디에이아이오 스토리지 시스템의 주소 변환 방법 및 스토리지 시스템의 메모리 장치 컨트롤러
US10067881B2 (en) 2016-06-15 2018-09-04 Western Digital Technologies, Inc. Compression and caching for logical-to-physical storage address mapping tables
TWI648629B (zh) * 2017-11-09 2019-01-21 合肥兆芯電子有限公司 映射表更新方法、記憶體控制電路單元與記憶體儲存裝置
CN110033799B (zh) 2018-01-12 2025-07-11 三星电子株式会社 基于屏障命令按顺序存储数据的存储设备
TWI679538B (zh) * 2018-03-31 2019-12-11 慧榮科技股份有限公司 資料儲存系統之控制單元以及邏輯至物理映射表更新方法
US11422942B2 (en) 2019-04-02 2022-08-23 SK Hynix Inc. Memory system for utilizing a memory included in an external device
KR102807315B1 (ko) * 2019-04-22 2025-05-15 에스케이하이닉스 주식회사 메모리 시스템에서 맵 정보를 전송하는 장치
KR102782783B1 (ko) 2019-06-04 2025-03-18 에스케이하이닉스 주식회사 컨트롤러의 동작 방법 및 메모리 시스템
KR102825022B1 (ko) 2019-05-29 2025-06-26 에스케이하이닉스 주식회사 메모리 시스템에서 맵정보를 전송하는 장치
KR102666123B1 (ko) 2019-07-05 2024-05-16 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11663139B2 (en) * 2019-04-22 2023-05-30 SK Hynix Inc. Apparatus for transmitting map information in memory system
US11379367B2 (en) * 2020-11-19 2022-07-05 Micron Technology, Inc. Enhancement for activation and deactivation of memory address regions
CN114615196B (zh) * 2022-03-24 2024-11-22 北京左江科技股份有限公司 一种高速精确匹配查找方法
US11947818B2 (en) * 2022-04-20 2024-04-02 Silicon Motion, Inc. Method for accessing flash memory module and associated flash memory controller and electronic device
US11960397B2 (en) 2022-06-16 2024-04-16 Western Digital Technologies, Inc. Data mapping comparison for improved synchronization in data storage devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20031126A1 (it) * 2003-06-05 2004-12-06 St Microelectronics Srl Dispositivo di memoria di massa basato su una memoria
US7401201B2 (en) * 2006-04-28 2008-07-15 Freescale Semiconductor, Inc. Processor and method for altering address translation
US20100115182A1 (en) * 2008-11-06 2010-05-06 Sony Corporation Flash memory operation
US8266481B2 (en) * 2009-07-29 2012-09-11 Stec, Inc. System and method of wear-leveling in flash storage
US8688894B2 (en) * 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
US8335907B2 (en) * 2009-12-30 2012-12-18 Sandisk Technologies Inc. Micro-update architecture for address tables
US8310880B2 (en) * 2010-03-05 2012-11-13 248 Solid State, Inc. Virtual channel support in a nonvolatile memory controller
US9026716B2 (en) * 2010-05-12 2015-05-05 Western Digital Technologies, Inc. System and method for managing garbage collection in solid-state memory
US8756361B1 (en) * 2010-10-01 2014-06-17 Western Digital Technologies, Inc. Disk drive modifying metadata cached in a circular buffer when a write operation is aborted
WO2012051600A2 (en) * 2010-10-15 2012-04-19 Kyquang Son File system-aware solid-state storage management system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709042B (zh) * 2018-11-08 2020-11-01 慧榮科技股份有限公司 用來進行關於容錯式磁碟陣列的映射資訊管理之方法與裝置以及儲存系統
US11221773B2 (en) 2018-11-08 2022-01-11 Silicon Motion, Inc. Method and apparatus for performing mapping information management regarding redundant array of independent disks
TWI768476B (zh) * 2018-11-08 2022-06-21 慧榮科技股份有限公司 用來進行關於容錯式磁碟陣列的映射資訊管理之方法與裝置以及儲存系統

Also Published As

Publication number Publication date
US9146857B2 (en) 2015-09-29
US20140052898A1 (en) 2014-02-20
TWI470430B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
TWI470430B (zh) 映射管理的方法
CN103885728B (zh) 一种基于固态盘的磁盘缓存系统
US20150120988A1 (en) Method of Accessing Data in Multi-Layer Cell Memory and Multi-Layer Cell Storage Device Using the Same
JP2008507756A5 (zh)
TWI521518B (zh) 快閃記憶體設備中數據儲存之方法及裝置
EP3352071B1 (en) Data check method and storage system
US20210019265A1 (en) Method and system of reducing ftl address mapping space
CN103942159A (zh) 一种基于混合存储设备的数据读写方法与装置
US20140328127A1 (en) Method of Managing Non-Volatile Memory and Non-Volatile Storage Device Using the Same
CN104317739A (zh) 一种混合内存页面调度方法及装置
JP2017188094A5 (ja) メモリモジュールの重複メモリ除去方法、及びそのためのｄｒａｍメモリモジュール
CN105051708B (zh) 用于包含存储器节点的分布式存储器系统的设备及方法
WO2015041151A1 (ja) キャッシュメモリシステムおよびプロセッサシステム
CN103294607A (zh) 一种存储管理方法
TWI570559B (zh) 快閃記憶體及其存取方法
JP7160792B2 (ja) キャッシュエントリ転送のためにキャッシュ位置情報を記憶するシステム及び方法
CN103970678A (zh) 目录设计方法及装置
CN106547477B (zh) 用于在线地减少缓存设备的方法和装置
CN110275678B (zh) 一种基于stt-mram的固态存储器件随机访问性能提升方法
JP4966418B1 (ja) 情報処理装置及び書き込み制御方法
TW201908980A (zh) 混合式高速快取記憶體及用於縮短其延遲之方法
CN110147332B (zh) 目录数据的管理方法与存储器装置
CN109739688A (zh) 快照资源空间管理方法、装置、电子设备
CN103970683A (zh) 一种加速u盘启动的方法
CN105824575A (zh) 具有编程状态的存储器系统与存储器控制方法