[go: up one dir, main page]

TW201406058A - 可變衰減器 - Google Patents

可變衰減器 Download PDF

Info

Publication number
TW201406058A
TW201406058A TW102118620A TW102118620A TW201406058A TW 201406058 A TW201406058 A TW 201406058A TW 102118620 A TW102118620 A TW 102118620A TW 102118620 A TW102118620 A TW 102118620A TW 201406058 A TW201406058 A TW 201406058A
Authority
TW
Taiwan
Prior art keywords
resistor
series
adjustable
variable attenuator
resistance
Prior art date
Application number
TW102118620A
Other languages
English (en)
Other versions
TWI514757B (zh
Inventor
Giovanni Bianchi
Original Assignee
Advantest Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Singapore Pte Ltd filed Critical Advantest Singapore Pte Ltd
Publication of TW201406058A publication Critical patent/TW201406058A/zh
Application granted granted Critical
Publication of TWI514757B publication Critical patent/TWI514757B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/32—Layered products comprising a layer of synthetic resin comprising polyolefins
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Networks Using Active Elements (AREA)

Abstract

一可變衰減器包括一串聯電阻以及一可調整分流電阻，其中該可調整分流電阻包括一固定電阻器以及一具有可調整電阻之半導體元件之一串聯電路。

Description

可變衰減器 發明領域
本發明實施例係關於一可變衰減器以及一電阻式衰減器結構。本發明的進一步實施例係關於具有一降低衰減範圍之一可變衰減器。
發明背景
衰減器是被使用以降低輸入信號振幅之雙埠裝置，理想上無反射。此衰減器可以被固定或可變並且取決於所採用技術而彼此實質上不同。
於John Wiley & Sons出版社，2010出版，Roberto Sorrentino，Giovanni Bianchi所著，微波及RF工程，第190-192頁，被動寬頻帶衰減器之結構以及操作原理被說明。
於John Wiley & Sons出版社，2010出版，Roberto Sorrentino，Giovanni Bianchi所著，微波及RF工程，第389-400頁，其進一步地展示如何藉由以半導體裝置，例如場效電晶體(FET)或PIN二極體，取代固定衰減器之電阻器而可能設計可變(電壓或電流控制)寬頻帶衰減器。此可變衰減器呈現一可變衰減，其取決於一些控制變數。理論上，一連續可變衰減器只是一固定衰減器(例如，T型或Π型組態) 其中受控制可變電阻器取代固定者。下面，一習見的連續-可變衰減器之一FET實作範例將被說明。
圖3展示依照先前技術之電阻式衰減器結構300分解圖。習見的電阻式衰減器結構300包括一電源310、一負載320以及一T型組態電阻式衰減器330。該T型組態電阻式衰減器330同時也被稱為電阻式T型衰減器。該電阻式衰減器結構300之電源310可包括產生一電源電壓(例如，VIN=2V)之電壓產生器312以及一電源電阻314(例如，RS=50Ω)。如於圖3之展示，該電源310可以被組態以在一第一埠301(輸入埠)提供一RF輸入電壓(V1)。此外，該電阻式衰減器結構300之負載320可被耦合至一第二埠302(輸出埠)。該負載320可包括一負載電阻322(例如RL=50Ω)。在該輸出埠302，將有一RF輸出電壓(V3)。參看圖3之分解圖，該電阻式T型衰減器330連接在該第一埠301或輸入埠以及該第二埠302或輸出埠之間。該電阻式T型衰減器330可包括一第一串聯電阻332-1，R1、一第二串聯電阻332-2，R3、以及一分流電阻334，R2。該第一埠301或輸入埠連接到該第一串聯電阻332-1，而該第二埠302或輸出埠連接到該第二串聯電阻332-2。此外，該第一以及該第二串聯電阻332-1、332-2串聯連接在該第一以及該第二埠301、302之間。如於圖3之展示，該分流電阻334連接在該第一以及該第二串聯電阻332-1、332-2之間。該分流電阻334耦合至一中間節點303(電壓V2)。
圖3之習見的電阻式衰減器結構300由下面的綜合公式描述特徵：
此處，R0以及AdB分別地表示工作或參考阻抗(多數情況是50Ω)以及電阻式T型衰減器之預定衰減(dB)。
下面，在不同節點(節點303以及輸出埠302)之電壓V2、V3是對於一範例單位RF輸入電壓所給予。這意謂著圖3中，在輸入埠301之V1=1。那些的電壓V2、V3給予一粗略估計。注意到，如果衰減器是阻抗匹配，則2V之電壓電源振幅得到V1=1，如果其成分數值是利用綜合公式所給予(參看上面方程式)。該等對應的方程式得到：
圖4展示當輸入RF電壓振幅是一單位(V1=1)時，對於圖3電路，跨越衰減器之電阻器(402、404、406)之範例電壓依賴於衰減(ATT_dBk)(dB)之圖形400。於圖4之圖形400中，y-軸(座標)指示電壓420(V)，而x-軸(座標)指示衰減 410(dB)。注意到，跨越過R1(圖3中電阻式衰減器330之第一串聯電阻332-1)以及R2(圖3中電阻式衰減器330之分流電阻334)之最大電壓是一單位，而跨越過R3(圖3中電阻式衰減器330之第二串聯電阻332-2)之最大振幅是0.173，其是更小。因此，自這觀點，吾人將專注於電阻R1、R2。更精確地，峰值408(其對應至對於越過電阻R3之電壓的曲線406之最大值)在20log10(1+0.50.5)=7.656dB之衰減處得到且等於(1+0.50.5)-2=0.173。下面，衰減對於成分數值之敏感性將被導出。
線性單位衰減(α或V3/V1)與其相對於各電阻之導數由下面的方程式所給予：
依序地，該連續-可變衰減器FET實作例參考圖5及6被說明。圖5展示在FET實作例500之內習見的連續-可變FET衰減器530之分解圖。在圖5之FET實作例500中，包括一電壓產生器512以及一電源電阻514之一電源510，包括一負載電阻522之一負載520以及可變FET衰減器530被展示。此處，如於圖5之FET實作例500展示之具有電路元件512、514之電源510以及具有負載電阻522之負載520實際上對應至如於圖3之電阻式衰減器結構300展示之具有電路元件312，314之電源310以及具有負載電阻322之負載320。對應地，該電源510被組態以提供在第一埠501之一RF輸入電壓V1，而負載520耦合至一第二埠502。該可變FET衰減器530連接在該第一及該第二埠501、502之間。
圖5之可變FET衰減器530包括一第一串聯電阻532-1，一第二串聯電阻532-2以及一可調整分流電阻534。如於圖5之展示，該第一和該第二串聯電阻532-1、532-2可被組態為可調整。第一及第二可調整串聯電阻532-1、532-2以及可調整分流電阻534可以使用可控制場效應電晶體(FET)被實作。該FET可調整電阻之控制可藉由提供一偏壓網路535而達成。圖5之FET實作例500實質上代表一受限定最大衰減結構。
此處，圖5中該可變FET衰減器530之第一及該第二串聯電阻532-1、532-2以及可調整分流電阻534實際上對應至圖3中電阻式T型衰減器330之第一及第二串聯電阻332-1，R1、332-2，R3、以及分流電阻334，R2。但是，圖5 之第一及第二串聯電阻532-1、532-2以及該分流電阻534代表可調整電阻，而圖3之第一及第二串聯電阻332-1、332-2以及分流電阻334代表固定電阻。
參看圖5之實作例，可變FET衰減器530之第一及第二串聯電阻532-1、532-2之各者包括固定電阻器536-1，R1B；536-2，R3B，以及一FET元件538-1，Q1；538-2，Q3之並聯電路。
在下面的考慮中，FETQ1、Q3(Q2：關聯於可調整分流電阻534之FET元件)之汲極-源極電阻將表示為R1A=Rds(Q1)，R3A=Rds(Q3)[R2=Rds(Q2)]。因此，R1=R1A//R1B並且R3=R3A//R3B。
電阻R1B=R3B假設R1=R3數值對應至最大衰減(於最大衰減狀態，Q1和Q3完全地截止)。亦即，如果最大衰減(dB)是1、2、3、5、6、10、20、30、或40dB，所產生之電阻(於R0=50Ω情況中)R1B=R3B分別地成為2.875、5.731、8.55、14.006、16.614、25.975、40.909、46.935、或49.01。
上表提供對於不同的最大衰減數值之最大串聯電阻(亦即，R1B=R3B)(二組數量相對地漸增)。該方程式右 側端，第一行說明最大衰減(dB)，而第二行說明R1B=R3B。
參看至圖5之實作例，重要注意到固定電阻器536-1、536-2，R1B=R3B在串聯電晶體538-1、538-2(Q1、Q3)之汲極-源極之間分流。其降低廣域串聯電阻532-1、532-2(R1、R3)對於電晶體之汲極-源極電阻(R1A、R3A)之敏感性。
實際上，令α為線性單位中之傳輸係數振幅，則其對於串聯輸入電阻之導數是
所形成之串聯電阻是R1=R1A//R1B。
α相對於Q1之汲極-源極電阻(R1A)之導數能藉由應用複合函數之導數法則被發現，其得到
下面的說明係關於傳輸係數振幅相對於Q1之汲極-源極電阻(R1A)之導數的數值計算，其為設定衰減之函數以及對於被設定及最大衰減的不同數值。這數值計算得到：
在上面方程式右側，第一行說明最大衰減(dB)，而第二行說明固定串聯電阻R1B、R3B。此外，圖6展示傳輸係數振幅(α)相對於Q1之汲極-源極電阻(R1A)之導數620的圖形600，其為設定衰減610(ATT_dBk)之函數，以及對於被設定及最大衰減的不同數值(611、612、613、614、615)。於圖6之圖形600，利用“No R1B”被指示之虛線605指示無固定串聯電阻R1B之情況。
注意，如所預期，固定串聯電阻R1B之存在在零衰減不具有影響，因為該狀態中R1A=0。
但是，圖5中型式的任何實際衰減器具有一非零最小衰減(插入-損失)，其一般落在1和2dB之間。在最小插入-損失，對於R1A之傳輸係數敏感性減少範圍是自30%至80%，如果最大衰減是5dB並且如果最小範圍在1和3dB之間，如下面的計算所展示：
上面方程式給予對於輸入FET汲極-源極電阻之線性衰減的敏感性減少(改進)因數。尤其是，方程式右側端，第一行指示最大衰減(dB)，而第二，第三以及第四行分別地展示對於1、2及3dB最小衰減之數值。
但是，已發現依照圖5連續-可變衰減器的包含FET實作例之習見可變衰減器呈現一些問題。
首先，已發現被使用的半導體裝置呈現在RF之電阻是不僅為被施加控制數量(用於FET電壓或PIN二極體電流)之函數。反而，此電阻同時也取決於被施加至裝置本身之RF電壓。結果，該衰減對於被施加之RF電力不是固定。此外，該習知的非線性(不需要)效應影響可變衰減器。這些是電力壓縮、諧波(單調激勵)以及中間調變(複數調激勵)失真。
其次，已發現衰減數值精確性取決於被施加控制數量之精確性。於一些情況中及/或衰減數值區域，後者對於控制數量數值敏感性可能相當高。一典型的情況是，當FET操作接近它們的截止區域時(雖然不完全截止)，FET裝置在中間(在最小和最大之間)衰減數值。
第三，已發現當突然改變被施加於控制數量時，半導體裝置有時呈現長期穩定時間效應。因此，產生之RF等效電阻達到在短時間(奈秒級數)之內接近最後一者之數值，但是殘留的改變需要長時間(高至秒計)以穩定。結果，RF衰減可能非常緩慢地反應於該控制數量，尤其是，如果準確及精確的衰減數值是所需的話。
更進一步地，必須注意到，於最大衰減限制衰減器中，例如於圖5的習見連續-可變FET衰減器，該串聯電阻具有比工作電阻(R0)較小的最大數值。於先前的說明中，已展示這有助於維持衰減變化對於FET通道電阻較不敏感，其是固有地非線性並且取決於被施加輸入電力。但是，同時也已發現，於最大衰減限制衰減器之情況中，有時不易避 免上述問題，尤其對於實際情況的良好實作。
因此，本發明目的是提供一可變衰減器概念，其允許在真正的實作例中有較佳的衰減特性。
這目的可利用依照申請專利範圍第1項之一種可變衰減器或依照申請專利範圍第12項之一種電阻式衰減器結構被達成。
本發明的基本觀念是上述可變衰減器概念可被達成，如果一串聯電阻以及一可調整分流電阻被提供，其中該可調整分流電阻包括一固定電阻器以及具有一可調整電阻之半導體元件串聯電路。這允許在可變衰減器真正的實作例脈絡中得到較佳的衰減特性。
依據本發明一實施例，一可變衰減器包括一串聯電阻、以及一可調整分流電阻。該可調整分流電阻包括一串聯電路，該串聯電路包含一固定電阻器以及具有一可調整電阻之一半導體元件。
依照本發明的進一步實施例，該可調整分流電阻之串聯電路的半導體元件是一場效電晶體(FET)。該場效電晶體被組態以至於，對於1至3dB範圍之最小衰減數值，對於1至3dB範圍中之一最小衰減數值，被施加在該場效電晶體之一汲極以及一源極之間的一電壓，當單獨地比較至被施加在該場效電晶體之汲極以及源極之間的電壓時，被降低的電壓減少數值在10至60%範圍。利用此一電壓減少，一些不需要的場效電晶體的非線性效應可有效地降低。因 此，具有可變衰減器之被改進衰減品質可被達成。
依照本發明的進一步實施例，一種電阻式衰減器結構包括一電源，一負載以及一本發明可變衰減器。該電源被組態以在一第一埠提供一RF輸入電壓。該負載耦合至一第二埠。本發明可變衰減器連接在該第一埠以及該第二埠之間。
100、300‧‧‧電阻式衰減器結構
101、301、501‧‧‧第一埠
102、302、502‧‧‧第二埠
103、303、503‧‧‧中間節點
104‧‧‧串聯電路中電壓
110、310、510‧‧‧電源
112、312、512‧‧‧電壓產生器
114、314、514‧‧‧電源電阻
120、320、520‧‧‧負載
130‧‧‧可變衰減器
132-1、132-2、332-1‧‧‧串聯電阻
134‧‧‧可調整分流電阻
135‧‧‧場效電晶體源極
136、140-1、140-2‧‧‧固定電阻器
137‧‧‧場效電晶體汲極
138‧‧‧場效電晶體
142-1、142-2‧‧‧半導體元件
145、147‧‧‧偏壓組態
200‧‧‧電壓減少圖形
210、410、610‧‧‧衰減
211、212、213、214、215、216‧‧‧電壓減少曲線
220‧‧‧二電壓之商
322、522‧‧‧負載電阻
330‧‧‧T型組態電阻式衰減器
332-2‧‧‧第二串聯電阻
334‧‧‧分流電阻
400‧‧‧跨越電阻器之電壓圖形
402、404、406‧‧‧越過電阻之電壓曲線
408‧‧‧峰值
420‧‧‧電壓
500‧‧‧FET實作例
530‧‧‧FET衰減器
532-1‧‧‧第一串聯電阻
532-2‧‧‧第二串聯電阻
534‧‧‧分流電阻
535‧‧‧偏壓網路
536-1、536-2‧‧‧電阻器
538-1、538-2‧‧‧串聯電晶體
600‧‧‧傳輸係數振幅(α)相對於Q1之汲極-源極電阻之導數的圖形
605‧‧‧無固定串聯電阻之情況
611、612、613、614、615‧‧‧最大衰減的不同數值
620‧‧‧導數
依照本發明之實施例將依序地參考所附圖形被說明，於其中：圖1展示依據本發明一實施例具有一可調整分流電阻之可變衰減器分解圖；圖2展示越過依據圖1之可變衰減器實施例的可調整分流電阻之串聯電路之一可變FET的電壓減少之範例圖形；圖3展示依據先前技術之電阻式T型衰減器實作例分解圖；圖4展示當輸入RF電壓振幅是一單位時越過圖3之電阻式T型衰減器之電阻器電壓關於衰減(dB)之圖形範例；圖5展示習見的連續-可變FET衰減器之FET實作例分解圖；以及圖6展示傳輸係數振幅導數對於在圖5FET實作例之內可調整串聯電阻之並聯電路之FET汲極-源極電阻範例圖形，如設定衰減之函數(dB)。
較佳實施例之詳細說明
圖1展示依據本發明實施例包括可調整分流電阻134之可變衰減器130分解圖。如於圖1之展示，該可變衰減器130實施例可以被包含在一電阻式衰減器結構100之內。參看圖1實施例，該可變衰減器130包括一串聯電阻132-1，R1、以及一可調整分流電阻134，R2。該可調整分流電阻134包括一固定電阻器136，R2B以及具有可調整電阻R2A之半導體元件138，Q2的串聯電路。藉由控制該可調整電阻R2A，可能控制地調整傳輸經由可變衰減器130之RF信號衰減。明確地說，圖1實施例之可變衰減器130可代表具有降低衰減範圍或受限制最大衰減電路之可變衰減器。
於實施例中，該串聯電阻132-1以及該可變衰減器130之可調整分流電阻134可被組態以提供可變衰減器130之一預定衰減範圍，其中該預定衰減範圍可包括1至30dB或5至10dB之衰減數值範圍。因此，該衰減範圍比較於一般FET衰減器的衰減範圍，其是大約30dB，實際上被降低。
依據圖1之實施例，該可變衰減器130進一步地包括一進一步的串聯電阻132-2，R3。如於圖1之展示，一第一埠101(輸入埠)連接到該串聯電阻132-1，而一第二埠102(輸出埠)連接到該進一步的串聯電阻132-2。此外，該串聯電阻132-1以及該進一步的串聯電阻132-2串聯連接在該第一埠101以及該第二埠102之間。其進一步地被展示於圖1，該可調整分流電阻134連接在該串聯電阻132-1以及該進一步的串聯電阻132-2之間。該可調整分流電阻134耦合至 一中間節點103(電壓V2)。這可變衰減器130特定組態如於圖1之展示，實際上對應至一T組態可變衰減器。
於進一步的實施例，該可變衰減器也可以被實作於Π(或P)組態(未被展示)。於此一Π組態，可變衰減器130之串聯電阻132-1可連接在一第一埠(輸入埠)及一第二埠(輸出埠)之間。此外，該可變衰減器130之可調整分流電阻134可連接在該第一埠及該串聯電阻132-1之間。此一Π組態之可變衰減器代表一不同於如於圖1展示之T組態可變衰減器130。
於依據圖1的進一步實施例，該串聯電阻132-1可以被組態而可調整。此處，該可調整串聯電阻132-1包括固定電阻器140-1，R1B、及具有可調整電阻R1A之半導體元件142-1，Q1的並聯電路。
另外地，該進一步的串聯電阻132-2也可以被組態而可調整。此處，該可調整的進一步串聯電阻132-2包括進一步的固定電阻器140-2，R3B、及具有可調整電阻R3A的進一步半導體元件142-2，Q3的並聯電路。
於串聯電阻132-1是可調整之情況，該可調整分流電阻134之串聯電路的半導體元件138，Q2，及該可調整串聯電阻132-1之並聯電路之半導體元件142-1，Q1，可以是可控制PIN二極體或可控制場效電晶體(FET)。
另外地，於進一步的串聯電阻132-2是可調整之情況中，該可調整的進一步串聯電阻132-2之並聯電路之半導體元件142-2，Q3，也可以是可控制PIN二極體或可控制 FET。
可控制PIN二極體或可控制場效電晶體可被使用以藉由施加控制信號而控制地調整關聯於該可調整分流電阻134之可調整電阻R2A，關聯於該串聯電阻132-1之可調整電阻R1A以及關聯於該進一步的串聯電阻132-2之可調整電阻R3A。於驅動該可控制PIN二極體之情況，對應的驅動電流可被使用，而於驅動FET之情況，對應的驅動電壓可被使用。
於進一步的實施例，可變衰減器130之可調整分流電阻134之串聯電路可以被組態以至於比較至單獨可調整分流電阻134之串聯電路之半導體元件138，Q2之電阻調整範圍，可調整分流器電阻134之電阻調整範圍將被降低。
例如，該可調整分流電阻134之串聯電路可以被組態以至於該可調整分流電阻134之一電阻調整範圍將被得到，其中該電阻調整範圍包括從無限大至一最小電阻數值之電阻數值範圍。例如，如果關聯於該可調整分流電阻134之可調整電阻R2A被調整於無限大至零範圍，關聯於該可調整分流電阻134之最小電阻數值將對應至固定電阻器136，R2B，其對於一可調整電阻R2A=0被得到。
依據進一步的實施例，可調整分流電阻134之串聯電路之固定電阻器136，R2B，可以被組態以提供該最小電阻數值(R2B)，其中該最小電阻數值(R2B)將依據可變衰減器130之一預定最大衰減(max(ATTdB))被決定。
尤其是，固定電阻器136，R2B，可以被選擇以至於R2B=R2[max(ATTdB)]。這意謂著該最小電阻數值(R2B)實 際上對應至在該預定最大衰減(dB)(max(ATTdB))評估之可調整分流電阻134(R2)。
因此，該可調整分流電阻134之電阻調整範圍基本上由R2 R2B...∞所給予。
同樣地，可調整串聯電阻132-1，R1，之並聯電路之電阻調整範圍可包括從零至一最大電阻數值之電阻數值(R1B)。這關聯於該可調整串聯電阻132-1，R1，之最大電阻數值實際上利用固定電阻器140-1，R1B而決定。因此，關聯於該可調整串聯電阻132-1之電阻調整範圍基本上由R1 0...R1B所給予。
參看至圖1之實施例，可調整分流電阻134之串聯電路之半導體元件138，Q2，可以是場效電晶體(FET)。此處，場效電晶體138可以被組態以至於，對於1至3dB範圍之一最小衰減數值，比較至單獨被施加在場效電晶體的汲極和源極之間電壓，被施加在場效電晶體138之汲極137和源極135之間之一電壓將被降低10至60%範圍之電壓減少數值。藉由此一電壓減少，可能有效地降低一些源自場效電晶體138的不需要的非線性效應。因此，可發現具有可變衰減器130之衰減改進品質可被達成。
於進一步的實施例中，可變衰減器130可以進一步地包括一控制器(未被展示)及一偏壓組態145，其中該偏壓組態145是關聯於該可調整分流電阻134。此外，該控制器可以被組態以使用一控制信號(驅動電流或電壓v2)而控制該可調整分流電阻134之半導體元件138，Q2，之可調整 電阻R2A。於半導體元件138，Q2，是一FET之情況，關聯於該可調整分流電阻134之偏壓組態145可包括含一控制路線電阻r2之一控制路線而用以供應控制信號(亦即電壓v2)給FET之閘極。
另外地，該可變衰減器130可以進一步地包括利用控制器所控制之一進一步的偏壓組態147，其中該進一步的偏壓組態147是關聯於該可調整串聯電阻132-1。此處，該控制器可以被組態以使用一進一步的控制信號(驅動電流或電壓v1)而控制可調整串聯電阻132-1之半導體元件142-1，Q1，之可調整電阻R1A。於半導體元件142-1，Q1，是一FET之情況，關聯於該可調整串聯電阻132-1之進一步的偏壓組態147可包括含一控制路線電阻r1之一進一步的控制路線而用以供應控制信號(亦即電壓v1)給FET之閘極。
如上述說明，該可變衰減器130是被包含進入圖1之電阻式衰減器結構100。如於圖1之展示，該電阻式衰減器結構100包括一電源110，一負載120及可變衰減器130。此處，該電源110被組態以提供在一第一埠101之RF輸入電壓V1。該電源110可包括一電壓產生器112(例如VIN=2V)及一電源電阻114(例如RS=50Ω)。此處，應注意到電壓被定義為一般相對於共用參考電位(接地)被量測之在二點(節點)之間電位差。負載120耦合至一第二埠102。該負載120具特徵於一負載電阻(例如RL=50Ω)。此外，圖1實施例之可變衰減器130連接在該第一埠101及該第二埠102之間。圖1之電阻式衰減器結構100實際上代表具有一降低衰減範圍之可 變衰減器結構的對稱實作例。
於本發明說明中，時常涉及50歐姆負載(RL=50Ω)及電源阻抗(RS=50Ω)。該被簡化表示及標誌，不失其一般性。如果不同於50歐姆之一參考阻抗被使用，該衰減器電阻必須於該新數值重新標準化。但是，關於本發明之改進的考慮維持不變(亦即，定性地及定量地)。但是，50歐姆之範例阻抗數值是更常被使用的一值。其例外很少。
進一步地參看至圖1、3、5，及一些計算，2V之輸入RF電源電壓振幅(VIN)之範例被使用。這僅簡化計算它們本身，其中給予單位RF電壓輸入振幅(V1)，因為衰減器是-藉由定義-匹配至參考阻抗。此一假設之後沒有失其一般性(自定性或定量觀點而言皆無)，因為討論是依據線性元件及電壓比率。
為概述圖1實施例，給予在最大衰減被計算的介紹部份綜合公式，已發現可調整分流電阻最好是從無限大(開路)至一最小數值之範圍。其提供機會以實現可調整分流電阻(R2)作為固定電阻器R2B=R2[max(ATTdB)]與關聯於可調整分流電阻R2之半導體元件Q2的汲極-源極電阻(R2A)，Rds(Q2)=R2A被組合串聯。此一解決辦法已被說明於圖1實施例之本文脈絡。圖1實施例實質上代表具有部份分流電阻的一可變衰減器。
此處指示出本發明可變衰減器或參考圖1被說明之配置不緩和傳輸係數振幅對於關聯可調整分流電阻之半導體元件Q2之通道電阻的導數，因其由複合函數導數法則 直接地得到：
另一方面，經由利用添加電阻器R2B操作之電壓分割，已發現本發明圖1之配置降低被施加在分流FET之汲極和源極之間的RF電壓。
此分割因數在零衰減(在該狀態，Q2是開路)是一單位，但是當設定衰減接近最大可能值時增加其之影響。這可說明如下：
其中
圖2展示依據圖1越過可變衰減器130實施例之可調整分流電阻之串聯電路的可變FET(Q2)之範例電壓減少211、212、213、214、215、216的圖形200。y-軸(座標)實際上代表圖1實施例中可調整分流電阻134之串聯電路中電壓104，V2x、及電壓103，V2之商220。圖形200之x-軸(座標)實際上代表衰減210(dB)。於圖2之圖形200中，不同的曲線211、212、213、214、215、216對應至不同的最大衰減(dB)數值。
相似於參考圖5被說明的習見FET實作例，在零衰減處沒有改進(但是，其在實際情況是不適用的)。如果最 小插入-損失範圍在1dB及3dB之間其被指示出改進因數範圍自20%至60%，如下面的計算：
上面方程式是關於越過Q2之汲極-源極之電壓減少(改進)。方程式右側端，第一行指示最大衰減(dB)，而第二，第三，及第四行分別地展示對於1、2、及3dB之最小衰減的對應數值。
上述實施例僅圖解說明本發明原理。可了解此處說明之配置及細節之修改及變化對於熟習本技術者將是明顯的。因此，本發明將僅受限制於待決申請專利範圍之範疇而不是受限制於藉由此處實施例之說明及表述所呈現之特定細節。
本發明可變衰減器或衰減電路減緩當需要一限制衰減範圍時上述說明之先前技術不便利性(例如由於一些不需要的非線性效應之衰減品質減少)。為提供一些數據，一般操作於DC-20GHz範圍的FET衰減器之衰減範圍是30dB，而本發明解決辦法較佳地工作於5-10dB級數之最大-最小衰減範圍。
比較於先前習知技術的可用標準解決辦法，達成上述線性、精確性、及穩定時間改進之代價是降低衰減之變化範圍。
本發明解決辦法已對於使用FET實現T型衰減器之情況更詳細地被說明。但是，相同考慮適用於受控制可變電阻，例如PIN二極體，的任何其他可能實作。非常相似之考慮同時也適用於衰減器。
總之，上面說明一限制性最大衰減電路如何減緩在最小衰減之有關FET的非線性電阻衰減依賴性。一般，連續可變衰減器呈現它們的最差非線性的性能(亦即，低的P1dB)在中間衰減集，其更被改進如展示之10%。
本發明實施例提供之優點為對於FET之汲極-源極電阻Rds之降低衰減敏感性將不僅改進壓縮性能，同時也改進所謂的閘極-腳效應(亦即，在閘極控制電壓上一步階變化之後長期殘留的穩定時間。例如，Rds在幾奈秒之內達到其之最後數值之90%，而其餘10%需要許多毫秒以得到穩定)。
100‧‧‧電阻式衰減器結構
101‧‧‧第一埠
102‧‧‧第二埠
103‧‧‧中間節點
110‧‧‧電源
112‧‧‧電壓產生器
114‧‧‧電源電阻
120‧‧‧負載
130‧‧‧可變衰減器
132-1‧‧‧串聯電阻
132-2‧‧‧串聯電阻
134‧‧‧可調整分流電阻
135‧‧‧場效電晶體源極
136‧‧‧固定電阻器
137‧‧‧場效電晶體汲極
138‧‧‧場效電晶體
140-1‧‧‧固定電阻器
142-1‧‧‧半導體元件
142-2‧‧‧半導體元件
145、147‧‧‧偏壓組態

Claims (12)

  1. 一種可變衰減器，其包括：一串聯電阻，以及一可調整分流電阻，其中該可調整分流電阻包括一串聯電路，該串聯電路包含一固定電阻器以及具有一可調整電阻(R2A)之一半導體元件。
  2. 依據申請專利範圍第1項之可變衰減器，進一步地包括一進一步的串聯電阻，其中一第一埠被連接到該串聯電阻，並且其中一第二埠被連接到該進一步的串聯電阻，其中該串聯電阻以及該進一步的串聯電阻被串聯連接在該第一埠以及該第二埠之間，並且其中該可調整分流電阻被連接在該串聯電阻以及該進一步的串聯電阻之間。
  3. 依據申請專利範圍第1項之可變衰減器，其中該串聯電阻被連接在一第一埠以及一第二埠之間，並且其中該可調整分流電阻被連接在該第一埠以及該串聯電阻之間。
  4. 依據申請專利範圍第1至3項之任一項的可變衰減器，其中該串聯電阻被組態而可調整，並且其中該可調整的串聯電阻包括一並聯電路，該並聯電路包含一固定電阻器以及具有一可調整電阻(R1A)之一半導體元件。
  5. 依據申請專利範圍第4項之可變衰減器，其中該可調整分流電阻之串聯電路的半導體元件以及該可調整串聯電阻之並聯電路的半導體元件是可控制的PIN二極體或 可控制的場效電晶體(FET)。
  6. 依據申請專利範圍第1至5項之任一項的可變衰減器，其中該可調整分流電阻之串聯電路被組態，以至於當單獨地比較至該可調整分流電阻之串聯電路的半導體元件之一電阻調整範圍時，該可調整分流電阻之一電阻調整範圍被降低。
  7. 依據申請專利範圍第1至6項之任一項的可變衰減器，其中該可調整分流電阻之串聯電路被組態，以至於該可調整分流電阻之一電阻調整範圍被得到，其中該電阻調整範圍包括自無限大至一最小電阻數值(R2B)之電阻數值範圍。
  8. 依據申請專利範圍第7項之可變衰減器，其中該可調整分流電阻之串聯電路的固定電阻器被組態以提供該最小電阻數值(R2B)，其中該最小電阻數值(R2B)依照該可變衰減器之一預定最大衰減而被決定。
  9. 依據申請專利範圍第1至8項之任一項的可變衰減器，其中該串聯電阻以及該可調整分流電阻被組態以提供該可變衰減器之一預定衰減範圍，其中該預定衰減範圍包括1至30dB或5至10dB之一範圍中的衰減數值。
  10. 依據申請專利範圍第1至9項之任一項的可變衰減器，其中該可調整分流電阻之串聯電路的半導體元件是一場效電晶體(FET)並且其中該場效電晶體被組態以至於，對於1至3dB範圍中之一最小衰減數值，被施加在該場效電晶體之一汲極以及一源極之間的一電壓，當單獨地比 較至被施加在該場效電晶體之汲極以及源極之間的電壓時，被降低的電壓減少數值在10至60%範圍。
  11. 依據申請專利範圍第1至10項之任一項的可變衰減器，進一步包括一控制器以及一偏壓組態，其中該偏壓組態是關聯於該可調整分流電阻，並且其中該控制器被組態以藉由使用一控制信號而控制該可調整分流電阻之半導體元件之可調整電阻(R2A)。
  12. 一種電阻式衰減器結構，其包括：一用以在一第一埠提供一RF輸入電壓之電源；一耦合至一第二埠之負載；以及一種依據申請專利範圍第1至11項之任一項的可變衰減器，其連接在該第一埠以及該第二埠之間。
TW102118620A 2012-05-31 2013-05-27 可變衰減器 TWI514757B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2012/060263 WO2013178271A1 (en) 2012-05-31 2012-05-31 Variable attenuator

Publications (2)

Publication Number Publication Date
TW201406058A true TW201406058A (zh) 2014-02-01
TWI514757B TWI514757B (zh) 2015-12-21

Family

ID=46178555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118620A TWI514757B (zh) 2012-05-31 2013-05-27 可變衰減器

Country Status (3)

Country Link
US (1) US9369112B2 (zh)
TW (1) TWI514757B (zh)
WO (1) WO2013178271A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801349B (zh) * 2016-08-30 2023-05-11 美商天工方案公司 具有補償電路之二進制加權衰減器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144576B (zh) * 2013-03-04 2019-06-11 爱德万测试公司 可切换的信号路由电路、方法及非暂态存储介质
CN104518754A (zh) * 2014-12-15 2015-04-15 北京爱洁隆技术有限公司 用于射频芯片第一级的数控衰减器
JP6509037B2 (ja) * 2015-05-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた半導体システム及び半導体装置の制御方法
US20240007083A1 (en) * 2022-06-30 2024-01-04 Intel Corporation Multi-gain-step digital step attenuator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837530A (en) * 1987-12-11 1989-06-06 Hewlett-Packard Company Wideband (DC-50 GHz) MMIC FET variable matched attenuator
US5309048A (en) * 1992-09-24 1994-05-03 Itt Corporation Distributed digital attenuator
JPH0946176A (ja) * 1995-07-27 1997-02-14 Mitsubishi Electric Corp 減衰器
JP2000101381A (ja) * 1998-09-25 2000-04-07 Mitsubishi Electric Corp 減衰器
JP2000357927A (ja) * 1999-06-17 2000-12-26 Nec Corp リニアライザ
JP2002252550A (ja) * 2001-02-22 2002-09-06 Toshiba Corp 半導体集積回路およびこれを用いたシステム
JP4187428B2 (ja) * 2001-08-08 2008-11-26 株式会社日立国際電気 可変減衰器
US6737933B2 (en) * 2002-01-15 2004-05-18 Nokia Corporation Circuit topology for attenuator and switch circuits
JP3839421B2 (ja) * 2003-07-03 2006-11-01 松下電器産業株式会社 高周波増幅回路およびそれを用いた移動体通信端末
JP4439905B2 (ja) * 2003-12-25 2010-03-24 パナソニック株式会社 可変アッテネータ回路
TWI281314B (en) * 2004-11-10 2007-05-11 Wistron Neweb Corp Auto-gain-control circuit and auto-attenuate circuit and variable attenuator thereof
US7505748B2 (en) * 2005-09-28 2009-03-17 Freescale Semicondductor, Inc. Linear voltage controlled variable attenuator with linear DB/V gain slope
US7679417B2 (en) * 2008-07-10 2010-03-16 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Attenuator with bias control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801349B (zh) * 2016-08-30 2023-05-11 美商天工方案公司 具有補償電路之二進制加權衰減器

Also Published As

Publication number Publication date
TWI514757B (zh) 2015-12-21
US9369112B2 (en) 2016-06-14
US20150084681A1 (en) 2015-03-26
WO2013178271A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
TWI514757B (zh) 可變衰減器
US8305158B2 (en) Attenuator
US20080180175A1 (en) Variable gain amplifier and control method thereof
JP2004274108A (ja) 利得可変型増幅器
JP3090105B2 (ja) ステップアテネータ
JP5488171B2 (ja) バイアス回路、電力増幅器及びカレントミラー回路
KR950009809B1 (ko) 이득제어회로 및 반도체 장치
JP3574546B2 (ja) 高周波可変利得増幅器
JP6188539B2 (ja) 温度補償回路及び減衰器
US20040189375A1 (en) Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA
US7646231B2 (en) System and method for controlling attenuator
JP7540555B2 (ja) ドライバ回路
US4806876A (en) High frequency amplifier circuit
US6188284B1 (en) Distributed gain line driver amplifier including improved linearity
JPH04120906A (ja) 利得制御広帯域増幅装置
JP2000357927A (ja) リニアライザ
EP2372911A1 (en) Constant impedance variable attenuator
JPH0779132A (ja) 可変減衰器
EP1693958A1 (de) Verfahren zum Betrieb eines Hochfrequenzverstärkers
US11817831B2 (en) Selectively switchable wideband RF summer
CN101116241A (zh) 电子电路
US9614528B2 (en) Reference buffer circuits including a non-linear feedback factor
JP4181828B2 (ja) Ｐｉｎダイオード減衰器駆動回路
SU1575289A1 (ru) Смеситель
JP3176793B2 (ja) 増幅回路