[go: up one dir, main page]

TW201405831A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201405831A
TW201405831A TW102120409A TW102120409A TW201405831A TW 201405831 A TW201405831 A TW 201405831A TW 102120409 A TW102120409 A TW 102120409A TW 102120409 A TW102120409 A TW 102120409A TW 201405831 A TW201405831 A TW 201405831A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
transparent electrode
oxide
oxide semiconductor
Prior art date
Application number
TW102120409A
Other languages
English (en)
Inventor
Yutaka Takamaru
Tadayoshi Miyamoto
Kazuatsu ITO
Shigeyasu Mori
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201405831A publication Critical patent/TW201405831A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

半導體裝置(100A)包括：源極電極(3s)、汲極電極(3d)及第1透明電極(7)，其等形成於基板(2)上；氧化物層，其係與源極電極及汲極電極電性連接之氧化物層(5)，且包含半導體區域(5s)；絕緣層(8)，其形成於氧化物層及第1透明電極上；閘極電極(9a)，其形成於絕緣層上；以及第2透明電極(13)，其以隔著絕緣層而與第1透明電極之至少一部分重疊之方式形成。氧化物層及第1透明電極係由同一氧化物膜形成。

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體而形成之半導體裝置及其製造方法，特別是關於一種液晶顯示裝置或有機EL(Electro Luminescence，電致發光)顯示裝置之主動矩陣基板及其製造方法。此處，半導體裝置包含主動矩陣基板及具有其之顯示裝置。
用於液晶顯示裝置等之主動矩陣基板針對每一像素而具有薄膜電晶體(Thin Film Transistor；以下，記為「TFT」)等開關元件。具有TFT作為開關元件之主動矩陣基板被稱為TFT基板。
作為TFT，自先前開始廣泛使用以非晶矽膜為活性層之TFT(以下，記為「非晶矽TFT」)、或以多晶矽膜為活性層之TFT(以下，記為「多晶矽TFT」)。
近年來，揭示有使用氧化物半導體取代非晶矽及多晶矽作為TFT之活性層之材料。將此種TFT稱為「氧化物半導體TFT」。氧化物半導體具有較非晶矽高之移動度。因此，氧化物半導體TFT可較非晶矽TFT更高速地動作。又，氧化物半導體膜可以較多晶矽膜更簡便之製程形成。
於專利文獻1中，揭示有可一面維持良好之電氣特性，一面實現氧化物半導體TFT之微細化之半導體裝置之製造方法。
另一方面，近年來，隨著液晶顯示裝置等向高精細化方向發展，出現了像素開口率降低之問題。再者，所謂像素開口率，係指像素於顯示區域中(例如，於透過式液晶顯示裝置中，透過有助於顯示之光之區域)所占之面積比率，以下僅稱為「開口率」。
特別是，行動用途之中小型透過式液晶顯示裝置，由於顯示區域之面積較小，因此各個像素之面積當然亦較小，由高精細化所引起之開口率之降低變得顯著。又，若行動用途之液晶顯示裝置之開口率降低，則為了獲得所需之亮度而需要增加背光源之亮度，從而亦會引起導致消耗電力增加之問題。
為了獲得高開口率，只要使針對每一像素而設置之TFT或輔助電容等由不透明材料形成之元件所占之面積變小即可，當然，TFT或輔助電容具有用於實現其功能所需之最低限度之尺寸。若使用氧化物半導體TFT作為TFT，則可獲得相較於使用非晶矽TFT之情形，能使TFT小型化之優點。再者，輔助電容係為保持施加於像素之液晶層(對電性方面而言，稱為「液晶電容」)之電壓而相對於液晶電容電性並聯地設置之電容，一般而言，輔助電容之至少一部分以與像素重疊之方式形成。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2011-192974號公報
然而，對高開口率化之要求強烈，若僅使用氧化物半導體TFT則並不能滿足該要求。又，顯示裝置亦正向低價格化發展，亦要求開發可低價地製造高精細化、高開口率之顯示裝置之技術。
因此，本發明之目的在於提供一種半導體裝置及其製造方法， 該半導體裝置可以簡便之製程製造，且可實現較先前更高精細且更高開口率之顯示裝置。
本發明之實施形態之半導體裝置包括：基板；源極電極、汲極電極及第1透明電極，其等形成於上述基板上；氧化物層，其係與上述源極電極及上述汲極電極電性連接者，且包含半導體區域；絕緣層，其形成於上述氧化物層及上述第1透明電極上；閘極電極，其形成於上述絕緣層上；以及第2透明電極，其以隔著上述絕緣層而與上述第1透明電極之至少一部分重疊之方式形成；且上述氧化物層及上述第1透明電極係由同一氧化物膜形成。
於一實施形態中，上述第2透明電極與上述汲極電極電性連接。
於一實施形態中，上述氧化物層包含導體區域，上述第2透明電極經由上述導體區域而與上述汲極電極電性連接。
於一實施形態中，上述第1透明電極與上述汲極電極電性連接。
於一實施形態中，上述第1透明電極包含較上述半導體區域高之濃度之雜質，且上述絕緣層中位於上述第1透明電極上之部分包含較其他部分高之濃度之雜質。
於一實施形態中，上述之半導體裝置進而包括形成於上述基板上之遮光層，且於上述遮光層上形成有上述半導體區域。
於一實施形態中，上述氧化物膜包含In、Ga及Zn。
本發明之實施形態之半導體裝置之製造方法包括：準備基板之步驟(a)；於上述基板上形成源極電極及汲極電極之步驟(b)；於上述源極電極及上述汲極電極上，形成氧化物半導體層之步驟(c)；於上述氧化物半導體層上形成絕緣層之步驟(d)；於上述絕緣層上，以自上述基板之法線方向觀察時，與上述氧化物半導體層之一部分重疊之方式形成閘極電極之步驟(e)；藉由以上述閘極電極為遮罩，於上述 氧化物半導體層之一部分中摻入雜質而形成第1透明電極之步驟(f)；以及形成隔著上述絕緣層而與上述第1透明電極之至少一部分重疊之第2透明電極之步驟(g)。
一實施形態中，於上述步驟(c)中，上述氧化物半導體層包含：第1氧化物半導體層，其形成於上述源極電極及上述汲極電極上；及第2氧化物半導體層，其不與上述第1氧化物半導體層接觸；且上述步驟(f)包含藉由於上述第2氧化物半導體層之至少一部分中摻入雜質而形成上述第1透明電極之步驟(f1)。
於一實施形態中，上述步驟(f)包含於上述第1氧化物半導體層之一部分中摻入雜質之步驟(f2)。
於一實施形態中，上述半導體裝置之製造方法於上述步驟(a)與上述步驟(b)之間，進而包含於上述基板上形成遮光層之步驟(h)，於上述步驟(b)中，上述氧化物半導體層之一部分形成於上述遮光層上。
根據本發明之實施形態，提供一種可在不增加製造成本之情況下製造較先前更高精細、更高開口率之顯示裝置之半導體裝置及其製造方法。
2‧‧‧基板
3‧‧‧源極配線
3a‧‧‧源極連接層
3d‧‧‧汲極電極
3s‧‧‧源極電極
5‧‧‧氧化物層(氧化物半導體層)
5'‧‧‧氧化物層(氧化物半導體層)
5c‧‧‧導體區域
5s‧‧‧半導體區域
5u‧‧‧開口區域
7、13‧‧‧透明電極
8‧‧‧絕緣層
9‧‧‧閘極配線
9a‧‧‧閘極電極
9b‧‧‧閘極連接層
10A‧‧‧氧化物半導體TFT
11‧‧‧保護層
13a‧‧‧透明連接層
13b‧‧‧透明連接層
21‧‧‧遮光層
23‧‧‧緩衝層
51‧‧‧源極端子部
52‧‧‧閘極端子部
100A、100B、100C‧‧‧TFT基板
CH1‧‧‧接觸孔
CH2‧‧‧接觸孔
CH3‧‧‧接觸孔
圖1(a)係本發明之實施形態中之TFT基板100A之模式性之俯視圖，(b)係沿(a)之A-A'線之TFT基板100A之模式性之剖面圖。
圖2(a)係沿圖1(a)之B-B'線之TFT基板100A之模式性之剖面圖，(b)係沿圖1(a)之C-C'線之TFT基板100A之模式性之剖面圖。
圖3(a1)~(d1)、(a2)~(d2)及(a3)~(d3)分別係用以說明TFT基板100A之製造方法之模式性之剖面圖。
圖4(a1)~(d1)、(a2)~(d2)及(a3)~(d3)分別係用以說明TFT基板 100A之製造方法之模式性之剖面圖。
圖5(a)係本發明之另一實施形態中之TFT基板100B之模式性之俯視圖，(b)係沿(a)之A-A'線之TFT基板100B之模式性之剖面圖。
圖6(a)~(f)分別係用以說明TFT基板100B之製造方法之模式性的剖面圖。
圖7(a)係本發明之又一實施形態中之TFT基板100C之模式性之俯視圖，(b)係沿(a)之A-A'線之TFT基板100C之模式性之剖面圖。
以下，一面參照圖式，一面對本發明之實施形態之半導體裝置(TFT基板)進行說明。本實施形態之半導體裝置包含薄膜電晶體(氧化物半導體TFT)，該薄膜電晶體具有包含氧化物半導體之活性層。再者，本實施形態之半導體裝置只要包含氧化物半導體TFT即可，可廣泛包含主動矩陣基板、各種顯示裝置、電子機器等。
此處，以用於液晶顯示裝置之氧化物半導體TFT為例，對本發明之實施形態之半導體裝置進行說明。再者，由於以下所說明之TFT基板與國際申請案PCT/JP2013/051422、國際申請案PCT/JP2013/051415、國際申請案PCT/JP2013/051417中所揭示之TFT基板存在共通之部分，因此為了作參考，而將國際申請案PCT/JP2013/051422、國際申請案PCT/JP2013/051415、國際申請案PCT/JP2013/051417所揭示之內容全部援引至本申請案之說明書中。
圖1(a)係本實施形態之TFT基板100A之模式性的俯視圖，圖1(b)係沿圖1(a)之A-A'線之TFT基板100A之模式性之俯視圖。再者，圖1(a)所示之透明電極13實際上係以自基板2之法線方向觀察時，與源極配線3及閘極配線9重疊之方式形成，但於本申請案中，為便於觀察圖，簡略地畫出透明電極13。圖2(a)係沿圖1(a)之B-B'線之TFT基板100A之模式性之剖面圖，圖2(b)係沿圖1(a)之C-C'線之TFT基板100A 之模式性之剖面圖。
如圖1(a)及圖1(b)所示，TFT基板100A包括：基板2；以及源極電極3s、汲極電極3d及透明電極7，其等形成於基板2上。TFT基板100A進而包括：氧化物層5，其係與源極電極3s及汲極電極3d電性連接者(有時亦稱為氧化物半導體層)5，且包含半導體區域5s；以及絕緣層8，其形成於氧化物層5及透明電極7上。TFT基板100A進而包括：閘極電極9a，其形成於絕緣層8上；以及透明電極13，其以隔著絕緣層8而與透明電極7之至少一部分重疊之方式形成。氧化物層5及透明電極7係由同一氧化物膜形成。
於下文進行詳細說明，但TFT基板100A係可以下述之簡便之製造方法製造，進而可實現較先前更高精細、且更高開口率之顯示裝置之TFT基板。
於TFT基板100A中，氧化物層5包含半導體區域5s、導體區域5c及透明電極7。導體區域5c及透明電極7之電阻較半導體區域5s小(例如表面電阻率(薄片電阻)為100kΩ/sq以下、較理想為10kΩ/sq以下)。雖亦取決於用以實現低電阻化之處理方法，但例如導體區域5c及透明電極7亦可包含較半導體區域5s高之濃度之雜質(例如硼)。半導體區域5s以經由絕緣層8而與閘極電極9a重疊之方式配置，並作為TFT之活性層發揮功能。導體區域5c及透明電極7以與半導體區域5s接觸之方式配置，透明電極7例如可作為像素電極發揮功能。
於下文進行詳細說明，但半導體區域5s係自行對準於閘極電極9a而形成。因此，半導體區域5s之端部與閘極電極9a之端部大致對準。
如圖1(b)所示，源極電極3s及汲極電極3d係以與氧化物層5之下表面接觸之方式而設置。源極電極3s與源極配線3電性連接。
於氧化物層5上形成有絕緣層8，且於絕緣層8上以與氧化物層5之半導體區域5s重疊之方式形成有閘極電極9a。閘極電極9a與閘極配 線電性連接。絕緣層8作為閘極絕緣層發揮功能。
於閘極電極9a上形成有保護層11，且於保護層11上形成有透明電極13。透明電極13之至少一部分係以自基板2之法線方向觀察時，隔著保護層11及絕緣層8而與透明電極7重疊之方式形成。藉此，於兩個透明電極7及13重疊之部分形成有輔助電容。由於該輔助電容透明(透過可見光)，因此不會使開口率降低。由此，TFT基板100A較之如先前般包含具有不透明電極之輔助電容之TFT基板而可具有更高開口率。又，由於不會因輔助電容而導致開口率降低，因此可獲得能視需要而增大輔助電容之電容值(輔助電容之面積)之優點。
如圖1(a)及圖1(b)所示，透明電極13較佳為以自基板2之法線方向觀察時，與氧化物半導體TFT10A不重疊之方式形成。如此可防止來自透明電極13之電場影響到氧化物半導體TFT10A。
於下文進行詳細說明，由於在TFT基板100A中，可使氧化物層5部分性地低電阻化而形成例如成為像素電極之透明電極7，且由作為半導體而殘留之部分形成成為TFT之活性層之半導體區域5s，因此可使製造製程變得簡便。
於TFT基板100A中，透明電極7與汲極電極3d電性連接，且作為像素電極發揮功能。透明電極7之一部分較佳為位於汲極電極3d上。若採用此種構造，則可將像素電極形成至汲極電極3d之大致端部為止，因此TFT基板100A可具有高開口率。
TFT基板100A進而包括源極端子部51及閘極端子部52。
如圖1(a)及圖2(a)所示，源極端子部51包括：源極連接層3a，其與源極配線3電性連接；以及透明連接層13a，其與源極連接層3a電性連接。透明連接層13a不與透明電極13電性連接。
源極連接層3a形成於基板2上，於源極連接層3a上形成有絕緣層8，且於絕緣層8上形成有保護層11。於保護層11上形成有透明連接層 13a，且透明連接層13a經由形成於絕緣層8及保護層11上之接觸孔CH1，而與源極連接層3a電性連接。
如圖1(a)及圖2(b)所示，閘極端子部52包括：閘極連接層9b，其與閘極配線9電性連接；以及透明連接層13b，其與閘極連接層9b電性連接。透明連接層13b不與透明電極13及透明連接層13a電性連接。
閘極連接層9b形成於絕緣層8上，且於閘極連接層9b上形成有保護層11。於保護層11上形成有透明連接層13b，且透明連接層13b經由形成於保護層11上之接觸孔CH2而與閘極連接層9b電性連接。
其次，對TFT基板100A之各構成要素進行詳細說明。
基板2係典型之透明基板，例如係玻璃基板。除玻璃基板以外，亦可使用塑膠基板。塑膠基板係由熱硬化性樹脂或熱塑性樹脂形成之基板，進而包含該等樹脂與無機纖維(例如玻璃纖維、玻璃纖維之不織布)之複合基板。作為具有耐熱性之樹脂材料，可例示聚對苯二甲酸乙二酯(PET，polyethylene terephthalate)、聚萘二甲酸乙二酯(PEN，polyethylenenaphthelate)、聚醚碸(PES，polyethersulphone)、丙烯酸系樹脂、聚醯亞胺樹脂。又，於用於反射式液晶顯示裝置之情形時，亦可使用矽基板作為基板2。
源極電極3s、汲極電極3d、源極連接層3a及源極配線3具有由例如Ti/Al/Ti所形成之積層構造。或者，源極電極3s、汲極電極3d、源極連接層3a及源極配線3亦可具有由Mo/Al/Mo所形成之積層構造，亦可具有單層構造、2層構造或4層以上之積層構造。進而，亦可由選自Al、Cr、Ta、Ti、Mo及W中之元素、或者以該等元素為成分之合金或金屬氮化物等形成。源極電極3s、汲極電極3d、源極連接層3a及源極配線3之厚度分別為例如50nm以上且600nm以下(於本實施形態中為約350nm)。再者，源極連接層3a與源極配線3電性連接。
氧化物層5係以1：1：1之比例包含In(銦)、Ga(鎵)及Zn(鋅)之In- Ga-Zn-O系膜。In、G及Zn之比例可適當地選擇。亦可使用其他氧化物膜，例如Zn-O系(ZnO)膜、In-Zn-O系(IZO(註冊商標))膜、Zn-Ti-O系(ZTO)膜、Cd-Ge-O系膜、Cd-Pb-O系膜、CdO(氧化鎘)、Mg-Zn-O系膜等，代替In-Ga-Zn-O系膜。進而，可使用添加有1族元素、13族元素、14族元素、15族元素及17族元素等中之一種或者複數種雜質元素之ZnO之非晶質(非晶)狀態、多晶狀態或非晶質狀態與多結晶狀態混合之微晶狀態者，或未添加任何雜質元素者，作為氧化物層5。較佳為使用非晶質氧化物膜作為氧化物層5。其原因在於，可於低溫下製造，且可實現高移動度。氧化物層5之厚度例如為約30nm以上且100nm以下(例如為約50nm)。
本實施形態之氧化物層5包括：高電阻部分，其作為半導體發揮功能；以及低電阻部分，其電阻較高電阻部分低。於圖1(b)所示之例中，高電阻部分包含半導體區域5s，低電阻部分包含導體區域5c及透明電極7。此種氧化物層5可藉由使氧化物半導體膜之一部分低電阻化而形成。雖亦取決於低電阻化之方法，但存在低電阻部分包含較高電阻部分之濃度高之p型雜質(例如B(硼))或n型雜質(例如P(磷))之情形。低電阻部分之表面電阻率例如為100kΩ/sq以下，較理想為10kΩ/sq以下。
作為絕緣層8，可使用由例如SiO2(氧化矽)、SiNx(氮化矽)、SiOxNy(氮氧化矽，x>y)、SiNxOy(氮氧化矽，x>y)、Al2O3(氧化鋁)或氧化鉭(Ta2O5)所形成之單層或積層。絕緣層8之厚度例如為約50nm以上且600nm以下。為了於低溫下形成閘極漏電流較少之緻密之絕緣層8，可一面使用Ar(氬氣)等稀有氣體一面形成絕緣層8。於本實施形態中，由SiO2形成絕緣層8之下層，由SiNx形成絕緣層8之上層。下層之厚度例如為約50nm，上層之厚度例如為約325nm。
閘極電極9a及閘極連接層9b與閘極配線9電性連接。閘極電極 9a、閘極連接層9b及閘極配線9具有例如上層為W(鎢)層、下層為TaN(氮化鉭)層之積層構造。上層之厚度例如為約370nm，下層之厚度例如為約50nm。此外，閘極電極9a及閘極配線9可具有由Mo(鉬)/Al(鋁)/Mo所形成之積層構造，亦可具有單層構造、2層構造或4層以上之積層構造。進而，閘極電極9a亦可由選自Cu(銅)、Al、Cr(鉻)、Ta(鉭)、Ti(鈦)、Mo及W中之元素、或者以該等元素為成分之合金或金屬氮化物等形成。閘極電極9a、閘極連接層9b及閘極配線9之厚度分別例如為約50nm以上且600nm以下(於本實施形態中為約420nm)。
氧化物半導體TFT10A包括源極電極3s及汲極電極3d、包含半導體區域5s之氧化物層5之一部分、絕緣層8之一部分、以及閘極電極9a。氧化物半導體TFT10A係所謂之頂閘極型TFT。
作為保護層11，可使用由例如SiO2(氧化矽)、SiNx(氮化矽)、SiOxNy(氮氧化矽，x>y)、SiNxOy(氮氧化矽，x>y)、Al2O3(氧化鋁)或氧化鉭(Ta2O5)所形成之單層或積層。保護層11之厚度例如為約50nm以上且600nm以下。保護層11由例如SiO2形成，保護層11之厚度例如為約200nm。
透明電極13由例如ITO(Indium Tin Oxide，氧化銦錫)或IZO(Indium Zinc Oxide，氧化銦鋅)等透明導電膜形成。透明電極13之厚度為例如50nm以上且600nm以下(於本實施形態中為約100nm)。
TFT基板100A可包括：遮光層21，其形成於下述之基板2上；以及緩衝層23，其形成於遮光層21與源極電極3s及汲極電極3d之間。
TFT基板100A可用於例如FFS(Fringe Field Switching，邊緣電場切換)模式等液晶顯示裝置。
其次，對TFT基板100A之製造方法進行說明。
本發明之實施形態之TFT基板100A之製造方法包括：準備基板之步驟(a)；於上述基板2上形成源極電極3s及汲極電極3d之步驟(b)；於源極電極3s及汲極電極3d上形成氧化物半導體層5之步驟(c)；於氧化物半導體層5上形成絕緣層8之步驟(d)；於絕緣層8上，以自基板2之法線方向觀察時，與氧化物半導體層5之一部分重疊之方式形成閘極電極9a之步驟(e)；藉由將閘極電極9a作為遮罩，於氧化物半導體層5之一部分中摻入雜質而形成透明電極7之步驟(f)；以及形成隔著絕緣層8而與透明電極7之至少一部分重疊之透明電極13之步驟(g)。
TFT基板100A之製造方法於步驟(a)與步驟(b)之間，進而包含於基板2上形成遮光層21之步驟(h)，於步驟(b)中，氧化物半導體層5之一部分亦可形成於遮光層21上。
藉由此種製造方法，可一面抑制TFT10A之電氣特性之變動，一面在不增加製造步驟數之情況下以簡便之方法製造TFT基板100A。
其次，一面參照圖3及圖4，一面對TFT基板100A之製造方法之一例進行詳細說明。
圖3(a1)~(d1)、(a2)~(d2)及(a3)~(d3)，以及圖4(a1)~(d1)、(a2)~(d2)及(a3)~(d3)分別係用以說明TFT基板100A之製造方法之一例之模式性之剖面圖。圖3(a1)~(d1)及圖4(a1)~(d1)分別係與圖1(b)相對應之模式性之剖面圖。圖3(a2)~圖3(d2)及圖4(a2)~圖4(d2)分別係與圖2(a)相對應之模式性之剖面圖。圖3(a3)~圖3(d3)及圖4(a3)~圖4(d3)分別係與圖2(b)相對應之模式性之剖面圖。再者，圖3及圖4中，對具有遮光層21與緩衝層23之TFT基板100A之製造方法之一例進行說明。
首先，如圖3(a1)所示，於基板2上形成遮光層21。遮光層21例如係以周知之方法由黑色樹脂形成。遮光層21之厚度例如為約50nm以上且500nm以下。遮光層21以與成為下述之氧化物層5之半導體區域 5s之區域重疊之方式形成。因此，遮光層21未形成於圖3(a2)及圖3(a3)所示之區域中。
若如上所述般形成遮光層21，則可使光到達不了氧化物層5之半導體區域5s，因此可防止由氧化物半導體TFT之光所引起之漏電流。
其次，如圖3(a1)所示，緩衝層23藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法而形成於遮光層21上。緩衝層23可使用由例如SiO2、SiNx、SiOxNy(氮氧化矽，x>y)、SiNxOy(氮氧化矽，x>y)、Al2O3(氧化鋁)或氧化鉭(Ta2O5)所形成之單層或積層。緩衝層23之厚度例如為約50nm以上且600nm以下。緩衝層23包括：上層，其由例如SiO2形成；以及下層，其由例如SiNx形成。上層及下層之厚度分別例如為約100nm。
於圖3(a2)及圖3(a3)所示之區域中，緩衝層23形成於基板2上。
繼而，如圖3(b1)所示，源極電極3s及汲極電極3d形成於緩衝層23上。又，於圖3(b2)所示之區域中，於緩衝層23上形成有源極連接層3a。於圖3(b3)所示之區域中，緩衝層23直接露出。源極電極3s、汲極電極3d及源極連接層3a分別可藉由如下方法而獲得，即以濺鍍法形成導電膜(未圖示)，並以周知之方法使該導電膜圖案化。此處，形成源極電極3s、汲極電極3d及源極連接層3a之導電膜具有例如Ti/Al/Ti等之積層構造。下層之Ti層之厚度例如為約50nm，Al層之厚度例如為約200nm，而上層之Ti層之厚度例如為約100nm。
其次，如圖3(c1)所示，以濺鍍法使未圖示之氧化物半導體膜成膜之後，以周知之方法使該氧化物半導體膜圖案化，從而形成氧化物半導體層(氧化物層)5。氧化物半導體層5之一部分形成於源極電極3s及汲極電極3d上，且以隔著緩衝層23而與遮光層21重疊之方式形成。於圖3(c2)及圖3(c3)所示之區域中未形成氧化物半導體層5。氧化物半導體層5之厚度例如為約50nm。
其次，如圖3(d1)所示，絕緣層8以CVD法等形成於氧化物半導體層5上。絕緣層8可由例如SiO2、SiNx、SiOxNy(氮氧化矽，x>y)、SiNxOy(氮氧化矽，x>y)、Al2O3或Ta2O5形成。絕緣層8由例如SiO2形成，其厚度例如為約400nm。又，如圖3(d2)所示，絕緣層8以覆蓋源極連接層3a之方式形成。進而，如圖3(d3)所示，絕緣層8形成於緩衝層23上。
其次，如圖4(a1)所示，閘極電極9a以濺鍍法等形成於絕緣層8上。閘極電極9a以隔著絕緣層8而與成為氧化物半導體層5之半導體區域5s之區域重疊之方式形成。又，於圖4(a3)所示之區域中，於絕緣層8上以濺鍍法等形成有閘極連接層9b。於圖4(a2)所示之區域中，絕緣層8直接露出。
閘極電極9a及閘極連接層9b分別具有例如包含Mo(鉬)/Al(鋁)/Mo之積層構造。閘極電極9a及閘極連接層9b之厚度分別例如為約420nm。
其次，如圖4(b1)所示，藉由以下方法形成透明電極7及導體區域5c：以閘極電極9a為遮罩，將雜質(例如硼(B))越過絕緣層8而摻入於氧化物半導體層5之一部分中，藉由被摻入之雜質而使氧化物半導體層5之一部分還原。導體區域5c形成於源極電極3s上。透明電極7之一部分形成於汲極電極3d上。氧化物半導體層5中未摻入雜質之區域作為半導體區域5s而保留。雜質之摻入係相對於閘極電極9a而自行對準地進行。
例如若將藉由光罩等形成之抗蝕劑膜作為遮罩進行雜質之摻入，則由於對準偏移等而導致抗蝕劑膜與氧化物半導體層5之重疊產生偏移，從而產生半導體區域5s之通道長度之不均，其結果，產生氧化物半導體TFT之閾值電壓之不均。於本實施形態中，由於係相對於閘極電極9a而自行對準地進行雜質之摻入，因此例如可抑制半導體區 域5s之通道長度不均，藉此可抑制氧化物半導體TFT之閾值電壓不均。又，由於可在不使用光罩之情況下摻入雜質，因此可削減製造成本。進而，由於可由一個氧化物半導體層5形成氧化物半導體TFT之活性層(半導體區域5s)、及可作為電極發揮功能之透明電極7，因此可使製造製程簡化，從而可削減製造成本。
如上所述，由於透明電極7及導體區域5c係藉由摻入雜質而形成，因此透明電極7及導體區域5c包含較半導體區域5s高之濃度之雜質。進而，由於係越過絕緣層8進行雜質之摻入，因此絕緣層8中位於透明電極7上之部分包含較其他部分高之濃度之雜質。
其次，如圖4(c1)所示，藉由CVD法等以覆蓋閘極電極9a之方式形成保護層11。如圖4(c2)所示，保護層11形成於絕緣層8上。進而，如圖4(c3)所示，保護層11以覆蓋閘極連接層9b之方式形成。保護層11例如由SiO2形成，其厚度例如為約200nm。
其次，如圖4(c2)及圖4(c3)所示，以周知之方法形成使源極連接層3a及閘極連接層9b之一部分露出之接觸孔CH1及CH2。如圖4(c2)所示，接觸孔CH1形成於絕緣層8及保護層11上。如圖4(c3)所示，接觸孔CH2形成於保護層11上。
其次，如圖4(d1)所示，以濺鍍法於保護層11上形成透明電極13。透明電極13係以自基板2之法線方向觀察時，透明電極13之至少一部分與透明電極7重疊之方式形成。又，如圖4(d2)所示，亦形成有經由接觸孔CH1而與源極連接層3a電性連接之透明連接層13a。進而，如圖4(d3)所示，亦形成有經由接觸孔CH2而與閘極連接層9b電性連接之透明連接層13b。再者，透明連接層13a及13b與透明電極13未相互電性連接。
透明電極13、透明連接層13a及13b分別由例如ITO形成，其厚度例如為約100nm。
藉由上述方法，可一面抑制TFT特性之變動，一面在不增加製造步驟數及遮罩數量之情況下製造TFT基板100A。
其次，一面參照圖5，一面對本發明之另一實施形態之TFT基板100B進行說明。圖5(a)係TFT基板100B之模式性之俯視圖，圖5(b)係沿圖5(a)之A-A'線之TFT基板100B之模式性之剖面圖。再者，TFT基板100B亦具有源極端子部51及閘極端子部52，但於圖5中省略。又，對與TFT基板100A共通之構成要素附上相同之參照符號，且避免重複說明。
TFT基板100B與TFT基板100A之主要不同點在於以下方面：透明電極7不與汲極電極3d電性連接，而透明電極13與汲極電極3d電性連接。
具體而言，TFT基板100B包括：氧化物層5，其形成於源極電極3s及汲極電極3d上；以及透明電極7，其不與源極電極3s及汲極電極3d電性連接。氧化物層5包括兩個導體區域5c、及位於兩個導體區域5c之間之半導體區域5s。兩個導體區域5c中之一個形成於源極電極3s上，另一個形成於汲極電極3d上。氧化物層5及透明電極7係由相同之氧化物膜(例如In-Ga-Zn-O系膜)形成，但氧化物層5與透明電極7不相互接觸。
透明電極13經由形成於絕緣層8及保護層11上之接觸孔CH3而與汲極電極3d電性連接。進而，透明電極13與氧化物層5中形成於汲極電極3d上之導體區域5c接觸，且不與汲極電極3d接觸。透明電極13經由形成於汲極電極3d上之導體區域5c而與汲極電極3d電性連接。
於TFT基板100B中，透明電極13作為例如像素電極發揮功能，透明電極7作為例如共通電極發揮功能。具有此種構成之TFT基板100B，與像素電極位於較共通電極更靠基板2側之TFT基板100A相比，可應用於更多液晶顯示模式(例如TN(Twisted Nematic，扭轉向 列)及VA(Vertical Alignment，垂直配向)模式等)。透明電極13之佈局係根據液晶顯示裝置之模式而適當地決定。
其次，一面參照圖6，一面對本發明之另一實施形態之TFT基板100B之製造方法進行說明。再者，圖6中對具有遮光層21及緩衝層23之TFT基板100B之製造方法進行說明，而源極端子部51及閘極端子部52之形成方法由於與TFT基板100A共通，因此進行省略。
圖6(a)~圖6(f)係用以說明TFT基板100B之製造方法之一例之模式性之剖面圖。
以上述方法，於基板2上形成遮光層21、緩衝層23、源極電極3s及汲極電極3d(參照圖3(a1)及圖3(b1))。
其次，如圖6(a)所示形成：氧化物半導體層5，其藉由利用濺鍍法等於源極電極3s及汲極電極3d上成膜未圖示之氧化物半導體膜，並以周知之方法圖案化而形成於源極電極3s及汲極電極3d上；以及氧化物半導體層5'，其不與氧化物半導體層5接觸。自基板2之法線方向觀察時，氧化物半導體層5之一部分與遮光層21重疊。氧化物半導體層5'不與源極電極3s及汲極電極3d以及氧化物半導體層5電性連接。於氧化物半導體層5與氧化物半導體層5'之間形成有開口區域5u。
其次，如圖6(b)所示，以上述方法於氧化物半導體層5及5'上形成絕緣層8。藉由絕緣層8而覆蓋開口區域5u。
其次，如圖6(c)所示，以上述方法於絕緣層8上形成閘極電極9a。自基板2之法線方向觀察時，閘極電極9a與成為氧化物半導體層5之通道區域之區域重疊。
其次，如圖6(d)所示，利用上述方法，以閘極電極9a為遮罩，將雜質(例如硼(B))摻入於氧化物半導體層5'之至少一部分及氧化物半導體層5之一部分中，從而自氧化物半導體層5'形成透明電極7，並於氧化物半導體層5之一部分形成導體區域5c。氧化物半導體層5中未摻入 雜質之區域作為半導體區域5s而保留。導體區域5c形成於例如汲極電極3d上或/及源極電極3s上。半導體區域5s係可包含通道區域之區域。
其次，如圖6(e)所示，以上述方法於閘極電極9a上形成保護層11。其後，以周知之方法，於保護層11及絕緣層8形成使位於汲極電極3d上之導體區域5c之一部分露出之接觸孔CH3。
其次，如圖6(f)所示，以上述方法於保護層11上形成透明電極13。透明電極13於接觸孔CH3內與導體區域5c接觸，且與汲極電極3d電性連接。即，透明電極13經由導體區域5c而與汲極電極3d電性連接。
如以上所述，製造TFT基板100B。
其次，一面參照圖7，一面對本發明之又一實施形態之TFT基板100C進行說明。對與TFT基板100A共通之構成要素附上相同之參照符號，並避免重複說明。
圖7(a)係TFT基板100C之模式性之俯視圖，圖7(b)係沿圖7(a)之A-A'線之TFT基板100C之模式性之剖面圖。再者，TFT基板100C亦具有源極端子部51及閘極端子部52，但於圖7中省略。
TFT基板100C於以下方面與TFT基板100B不同，即透明電極13於接觸孔CH3內與汲極電極3d接觸，而使透明電極13與汲極電極3d電性連接。藉此，透明電極13與汲極電極3d之電性連接之可靠性得到提高。TFT基板100C亦可具有上述之遮光層21及緩衝層23。
TFT基板100C之製造方法由於與TFT基板100B共通，因此省略說明。
以上，根據本發明之實施形態，可提供一種能在不增加製造成本之情況下製造較先前更高精細且更高開口率之顯示裝置之半導體裝置及其製造方法。又，可提供一種TFT之電氣特性之變動較小之半導體裝置及其製造方法。
產業上之可利用性
本發明之實施形態可廣泛應用於主動矩陣基板等電路基板、及液晶顯示裝置、有機電致發光(EL)顯示裝置及無機電致發光顯示裝置等顯示裝置、影像感測器裝置等攝像裝置、圖像輸入裝置或指紋讀取裝置等電子裝置等之具有薄膜電晶體之裝置。
2‧‧‧基板
3‧‧‧源極配線
3a‧‧‧源極連接層
3d‧‧‧汲極電極
3s‧‧‧源極電極
5‧‧‧氧化物層(氧化物半導體層)
5c‧‧‧導體區域
5s‧‧‧半導體區域
7、13‧‧‧透明電極
8‧‧‧絕緣層
9‧‧‧閘極配線
9a‧‧‧閘極電極
9b‧‧‧閘極連接層
10A‧‧‧氧化物半導體TFT
11‧‧‧保護層
13a‧‧‧透明連接層
13b‧‧‧透明連接層
51‧‧‧源極端子部
52‧‧‧閘極端子部
100A‧‧‧TFT基板
CH1‧‧‧接觸孔
CH2‧‧‧接觸孔

Claims (11)

  1. 一種半導體裝置，其包括：基板；源極電極、汲極電極及第1透明電極，其等形成於上述基板上；氧化物層，其係與上述源極電極及上述汲極電極電性連接者，且包含半導體區域；絕緣層，其形成於上述氧化物層及上述第1透明電極上；閘極電極，其形成於上述絕緣層上；以及第2透明電極，其以隔著上述絕緣層而與上述第1透明電極之至少一部分重疊之方式形成；且上述氧化物層及上述第1透明電極係由同一氧化物膜形成。
  2. 如請求項1之半導體裝置，其中上述第2透明電極與上述汲極電極電性連接。
  3. 如請求項2之半導體裝置，其中上述氧化物層包含導體區域，且上述第2透明電極經由上述導體區域而與上述汲極電極電性連接。
  4. 如請求項1之半導體裝置，其中上述第1透明電極與上述汲極電極電性連接。
  5. 如請求項1至4中任一項之半導體裝置，其中上述第1透明電極包含較上述半導體區域高之濃度之雜質，且上述絕緣層中位於上述第1透明電極上之部分包含較其他部分高之濃度之雜質。
  6. 如請求項1至5中任一項之半導體裝置，其進而包括形成於上述基板上之遮光層，且 於上述遮光層上形成有上述半導體區域。
  7. 如請求項1至6中任一項之半導體裝置，其中上述氧化物膜包含In、Ga及Zn。
  8. 一種半導體裝置之製造方法，其包括：準備基板之步驟(a)；於上述基板上形成源極電極及汲極電極之步驟(b)；於上述源極電極及上述汲極電極上，形成氧化物半導體層之步驟(c)；於上述氧化物半導體層上形成絕緣層之步驟(d)；於上述絕緣層上，以自上述基板之法線方向觀察時，與上述氧化物半導體層之一部分重疊之方式形成閘極電極之步驟(e)；藉由以上述閘極電極為遮罩，於上述氧化物半導體層之一部分中摻入雜質而形成第1透明電極之步驟(f)；以及形成隔著上述絕緣層而與上述第1透明電極之至少一部分重疊之第2透明電極之步驟(g)。
  9. 如請求項8之半導體裝置之製造方法，其中於上述步驟(c)中，上述氧化物半導體層包括：第1氧化物半導體層，其形成於上述源極電極及上述汲極電極上；以及第2氧化物半導體層，其不與上述第1氧化物半導體層接觸；且上述步驟(f)包含藉由於上述第2氧化物半導體層之至少一部分中摻入雜質而形成上述第1透明電極之步驟(f1)。
  10. 如請求項9之半導體裝置之製造方法，其中上述步驟(f)包含於上述第1氧化物半導體層之一部分中摻入雜質之步驟(f2)。
  11. 如請求項8至10中任一項之半導體裝置之製造方法，其中於上述步驟(a)與上述步驟(b)之間，進而包含於上述基板上形成遮光層之步驟(h)，且 於上述步驟(b)中，上述氧化物半導體層之一部分形成於上述遮光層上。
TW102120409A 2012-06-08 2013-06-07 半導體裝置及其製造方法 TW201405831A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012130738 2012-06-08

Publications (1)

Publication Number Publication Date
TW201405831A true TW201405831A (zh) 2014-02-01

Family

ID=49711888

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120409A TW201405831A (zh) 2012-06-08 2013-06-07 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US9305939B2 (zh)
TW (1) TW201405831A (zh)
WO (1) WO2013183495A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
CN103715147B (zh) 2013-12-27 2016-08-17 京东方科技集团股份有限公司 互补型薄膜晶体管驱动背板及其制作方法、显示面板
US10096629B2 (en) 2015-06-08 2018-10-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
JP2682997B2 (ja) * 1987-11-14 1997-11-26 株式会社日立製作所 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JP3063266B2 (ja) * 1991-08-30 2000-07-12 セイコーエプソン株式会社 液晶パネル及びその製造方法
JPH08213626A (ja) * 1995-01-31 1996-08-20 Sony Corp 薄膜半導体装置及びその製造方法
JPH1096956A (ja) 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置及びその製造方法
JP3980167B2 (ja) 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板
JP4723800B2 (ja) * 2003-08-18 2011-07-13 東芝モバイルディスプレイ株式会社 アレイ基板の製造方法
US20050218407A1 (en) 2003-08-18 2005-10-06 Yuki Matsuura Array substrate, liquid crystal display device and method of manufacturing array substrate
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5090708B2 (ja) 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
KR100810640B1 (ko) * 2007-03-07 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치
JP2010177223A (ja) * 2009-01-27 2010-08-12 Videocon Global Ltd 液晶表示装置及びその製造方法
KR101113370B1 (ko) * 2009-11-11 2012-02-29 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 구비한 유기전계 발광 표시장치
CN105826363B (zh) 2010-02-19 2020-01-14 株式会社半导体能源研究所 半导体装置及其制造方法
CN103500712B (zh) * 2010-12-03 2016-05-25 株式会社半导体能源研究所 半导体装置
KR101223487B1 (ko) * 2010-12-30 2013-01-17 삼성디스플레이 주식회사 투명 전극, 상기 투명 전극을 포함하는 유기 발광 장치 및 그 제조 방법
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104094386B (zh) 2012-01-31 2017-06-23 夏普株式会社 半导体装置及其制造方法
MY167301A (en) 2012-01-31 2018-08-16 Sharp Kk Semiconductor device and method for producing same
WO2013115051A1 (ja) 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2013183495A1 (ja) 2013-12-12
US20150129867A1 (en) 2015-05-14
US9305939B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
CN104081507B (zh) 半导体装置及其制造方法
TWI550877B (zh) 半導體裝置之製造方法
TWI538210B (zh) 半導體裝置及其製造方法
CN104285286A (zh) 半导体装置及其制造方法
CN104094409B (zh) 半导体装置及其制造方法
TW201405831A (zh) 半導體裝置及其製造方法
CN104247031B (zh) 半导体装置及其制造方法
TWI559554B (zh) 半導體裝置及其製造方法
CN104205310B (zh) 半导体装置及其制造方法
TWI532188B (zh) 半導體裝置及其製造方法