[go: up one dir, main page]

TW201405573A - 處理在多埠記憶體存取間的衝突 - Google Patents

處理在多埠記憶體存取間的衝突 Download PDF

Info

Publication number
TW201405573A
TW201405573A TW102120153A TW102120153A TW201405573A TW 201405573 A TW201405573 A TW 201405573A TW 102120153 A TW102120153 A TW 102120153A TW 102120153 A TW102120153 A TW 102120153A TW 201405573 A TW201405573 A TW 201405573A
Authority
TW
Taiwan
Prior art keywords
data
access
data access
access control
lines
Prior art date
Application number
TW102120153A
Other languages
English (en)
Other versions
TWI600025B (zh
Inventor
Vivek Dhogale
Original Assignee
Advanced Risc Mach Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Mach Ltd filed Critical Advanced Risc Mach Ltd
Publication of TW201405573A publication Critical patent/TW201405573A/zh
Application granted granted Critical
Publication of TWI600025B publication Critical patent/TWI600025B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0853—Cache with multiport tag or data arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一種多埠記憶體，該多埠記憶體具有：一儲存單元陣列以用於儲存資料，每個儲存單元包含資料儲存電路系統及複數個存取控制裝置，該等存取控制裝置用於將儲存電路系統與資料線路隔離或將儲存電路系統連接至資料線路，該記憶體包含複數組存取控制線路及對應資料線路，每組存取控制線路控制複數個存取控制裝置中之一者以用於儲存單元中之每個單元，該等資料線路各自耦接至一行儲存單元且該等存取控制線路各自耦接至一列儲存單元；複數個資料存取埠；及存取控制電路系統，該存取控制電路系統經配置以將每個資料存取埠指派至多組存取控制線路及對應資料線路中之一組。存取控制電路系統具有衝突偵測電路系統，該衝突偵測電路系統經配置以偵測在第二資料存取埠處接收到的衝突資料存取請求，該衝突資料存取請求請求存取當前正由在第一資料存取埠處接收之資料存取請求進行存取的一列儲存單元。存取控制電路系統回應於偵測到的衝突以將當前已指派至第一資料存取埠的該組存取控制線路及對應資料線路指派至第二資料存取埠，並在第一資料存取埠處接收到的資料存取請求完成之後，隨即將第一資料存取埠指派至先前已指派至第二存取埠之該組存取控制線路及對應資料線路。

Description

處理在多埠記憶體存取間的衝突
本技術領域係關於多埠記憶體之領域。更詳言之，本發明之實施例係關於用於減輕與在不同記憶體埠之同時資料存取之間發生之衝突相關聯之潛在問題的機制。
用於儲存資料以便由處理器存取之記憶體係已知的。可由多個處理器存取之記憶體係一種儲存資料及在處理器之間傳遞資料的便利方法。為使不同處理器能夠同時存取同一記憶體，已設計出具有雙埠之記憶體。該等記憶體之每個位元單元具有兩對位元線及兩個字線，每個埠分別控制一字線及一對位元線。由此，記憶體在一埠處之存取將啟動兩個字線中之一者，且此舉將使該列上之位元單元連接至與彼埠關聯之該對位元線。記憶體對另一埠之存取將啟動另一字線，此舉會將另一對位元線連接至該列上之位元單元。以此同時存取不同列之方式，可經由各別位元線來存取來自同一行上之位元單元的資料。
在不同處理器存取同一記憶體之情況下，該等處理 器之時脈可不相互對齊，且由此，對不同埠之資料存取可非同步發生。雖然多埠(例如，雙埠)記憶體之使用在諸多情況下可能係有利的，但該等記憶體確實引起了某些困難。
記憶體存取衝突可在自兩個埠同時存取同一列之情況下發生。一般而言，處理器邏輯在存取之一者為寫入之情況下將不允許同時存取相同單元，但是，可存取同一列中之不同單元，且由於存取係受字線控制，因此連接至該列之兩個字線可同時開啟，此舉將使兩組位元線皆連接至該列之位元單元。此意謂在例如資料存取之一者為寫入之情況下，與彼埠關聯之位元線上所驅動之值將需要轉換(flip)亦連接至另一組經初始充電之位元線之位元單元，且從而將需要克服該等位元線之寄生電容。此情況可導致寫入失敗。
US20009/012194號專利已讓渡給英國劍橋安謀國際科技股份有限公司(ARM Limited)，該專利之全部內容以引用之方式併入本文中，揭示一種多埠記憶體，該記憶體提供控制電路系統及置換電路系統(override circuitry)以識別讀取衝突或寫入衝突，並回應於衝突偵測而利用欲寫入之值來主動驅動兩組位元線，借此降低因回應於衝突而發生寫入失敗之機率。
第一態樣提供一種多埠記憶體，該多埠記憶體包含：一儲存單元陣列，用於儲存資料，每個儲存單元包含資料儲存電路系統及複數個存取控制裝置，該等存取控制裝置用於將該儲存電路系統與資料線路隔離或將該儲存電路系統連接 至資料線路，該記憶體包含複數組存取控制線路及對應之資料線路，每組存取控制線路控制該等複數個存取控制裝置之一者以用於該等儲存單元中之每個單元，該等資料線路各自耦接至一行儲存單元，且該等存取控制線路各自耦接至一列儲存單元；複數個資料存取埠；存取控制電路系統，該存取控制電路系統經配置以將每個資料存取埠指派至該等存取控制線路及對應資料線路組中之一組；該存取控制電路系統包含衝突偵測電路系統，該衝突偵測電路系統經配置以偵測在第二資料存取埠處接收的衝突資料存取請求，該衝突資料存取請求請求存取當前正由在第一資料存取埠處接收之資料存取請求進行存取的一列儲存單元；該存取控制電路系統回應於所偵測到的該衝突，以將當前已指派至該第一資料存取埠之該組存取控制線路及對應資料線路指派至該第二資料存取埠，並在該第一資料存取埠處接收到的該資料存取請求完成之後，隨即將該第一資料存取埠指派至先前已指派至該第二存取埠之該組存取控制線路及對應資料線路。
本文所述之本技術認為，衝突資料存取之問題可藉由使用動態埠映射解決，而無需將多個資料線路連接至儲存單元。當偵測到衝突存取之時，該存取及與其衝突之存取同樣經路由至同一存取控制線路及資料線路。因此，來自不同埠之兩個資料存取請求可共用一存取控制線路，此舉在下列 情況下適用：儘管存取同一列，但處理器中之其他電路系統將確保該兩個存取請求將存取該列上之不同儲存單元，及/或該兩個存取請求皆為讀取請求，因此一請求所存取之資料不受另一請求之干擾。由於將會先接收到存取請求中之一者，為了不延遲彼埠處之後續存取請求，將存取請求中之一者指派至與其衝突之更後續之存取請求之存取控制線路及資料線路以用於後續資料存取請求，由此，使用先前指派至此埠之資料線路及存取控制線路，該後續請求不會因該更後續之衝突請求而延遲。
儘管US2009/012194號專利已藉由驅動兩個位元線之方法解決了與兩個資料存取存取同一列相關聯之寫入失敗問題，但此方法之缺陷在於與單元相關聯之電容增高，電容增高降低了存取速度並增加了所需功率。而且，將兩個位元線連接至一儲存單元將增大新增至該單元的雜訊，從而增大存取干擾之機率。本發明對此問題提供替代性解決方案，該替代性解決方案之優點在於無需將兩個位元線連接至單元，且因此不會產生與該連接相關聯且針對速度、效能及存取干擾邊限的不良作用。此舉可進而允許在儲存單元中使用較小裝置，並因此佔用更少之記憶體區域。
在一些實施例中，該存取控制電路系統經配置以在資料存取週期之開始時將該等資料存取埠指派至該等存取控制線路及對應資料線路組中之一組。
儘管在資料存取發生之前，資料存取埠可隨時指派至適合之存取控制線路及對應資料線路組，但當資料存取週 期開始之時在第二資料存取的情況下執行該指派係尤其方便的，因為以此方式該指派可恰好按需發生，並可在適合之時間選擇資料線路及存取控制線路。當第一資料存取已完成時，可為下一第一資料存取重新指派埠。
在一些實施例中，該存取控制電路系統進一步包含指示符儲存電路系統，該指示符儲存電路系統用於儲存每個資料存取埠之指示符值，該指示符值指示當前該等資料線路及對應存取控制線路組中之何組指派至該資料存取埠。
指示及控制哪一資料存取埠應使用哪些資料線路及存取控制線路之一便捷方法係使用指示符值。該等值可在指派改變之時得以更新，並提供關於當前哪一存取埠指派至哪組線路之資訊及對該指派之控制。
在一些實施例中，該存取控制電路系統經配置以回應於在該等資料存取埠之一者處接收到的資料存取請求，在該衝突偵測電路系統指示該資料存取請求為衝突資料存取請求之時更新該資料存取埠之該指示符值。
控制資料存取埠之指派之一便捷方法係回應於對衝突資料存取請求之偵測而更新指示符值。以此方式，接收衝突資料存取請求之資料存取埠可將該埠之指示符值更新為正處理與該請求衝突之請求的資料存取埠之指示符值。當彼請求完成之時，該請求之指示符值可利用先前針對此資料存取埠所保持之指示符值而得以更新。
在一些實施例中，該記憶體為雙埠記憶體，且該記憶體包含： 第一資料存取埠與第二資料存取埠，及第一組存取控制線路及資料線路與第二組存取控制線路及資料線路；其中，該指示符儲存電路系統進一步包含：全域指示符位元，該全域指示符位元經配置以回應於該衝突偵測電路系統偵測到衝突資料存取請求而轉換，該全域指示符位元之第一值指示該第一資料存取埠及該第二資料存取埠將分別指派至該第一組存取控制線路及對應資料線路與該第二組存取控制線路及對應資料線路，及該全域指示符位元之第二值指示該第一資料存取埠及該第二資料存取埠將分別指派至該第二組存取控制線路及對應資料線路與該第一組存取控制線路及對應資料線路；其中，該存取控制電路系統經配置以回應於在該等資料存取埠之一者處接收到的資料存取請求，以該全域指示符位元之當前值設定該資料存取埠之指示符值，並鎖存該值，使得該資料存取埠之映射在該資料存取請求完成之前不改變。
在記憶體為雙埠記憶體之情況下，可使用全域指示符位元，該全域指示符位元在偵測出衝突之時轉換。全域指示符位元之值指示哪一埠應指派至哪組存取控制線路及資料線路。在資料存取請求開始之時，存取請求之資料存取埠的指示符值可設定為全域指示符位元之當前值且隨後可鎖存此值，使得資料存取埠之映射在該資料存取請求完成之前不改變。以此方式，可以有效之方式控制存取控制線路及資料線路至各別埠的指派，該方式避免衝突且同時允許存取請求處理而無過度延遲及無需過多電路系統。
在一些實施例中，該存取控制電路系統進一步包含與每個埠關聯的第一鎖存電路系統及第二鎖存電路系統，該第一鎖存電路系統及該第二鎖存電路系統經配置以回應於指示該埠處之資料存取開始的訊號而鎖存指示符值，該指示符值指示該等存取控制線路及對應位元線中何者將指派至該埠，該第一鎖存電路系統及該第二鎖存電路系統經配置以輸出來自不同輸出埠之儲存鎖存器值，使得該第一鎖存電路系統及該第二鎖存電路系統中之一者輸出儲存值，而該第一鎖存電路系統及該第二鎖存電路系統中之另一者則輸出反置的儲存值。
存取控制電路系統可具有兩個鎖存電路，兩個鎖存電路中之一者輸出儲存值而另一者則輸出反置的儲存值。該兩個鎖存電路係利用指示將用於一埠之存取控制線路及資料線路之指示符值而得以更新，並回應於指示彼埠處之資料存取開始之訊號而經鎖存。藉由具有輸出指示符之儲存值或反置儲存值的兩個鎖存電路，在已知指示符值將針對存取而轉換之情況下，通常使用之指示符值之反置值可用作控制值，且以此方式，該電路便無需等候轉換值達到鎖存值且經鎖存。此方法可改善存取時間。
在一些實施例中，多埠記憶體進一步包含置換電路系統，該置換電路系統用於偵測在該等資料存取埠中之二者處接收到的衝突資料存取請求及何者之資料存取週期在彼此之預定時間內開始；該資料存取電路系統回應於該衝突偵測電路系統偵測到衝突存取及該置換電路系統未偵測到同步資 料存取，以回應於儲存在該第一鎖存電路系統中之該指示符值來選擇該等存取控制線路，及回應於該衝突偵測電路系統未偵測到衝突存取，以回應於儲存在該第二鎖存電路系統中之該指示符值來選擇該等存取控制線路。
在有衝突資料存取請求未在彼此之特定時段內經同步接收之情況下，與第二鎖存電路系統相比輸出反置值之第一鎖存電路系統則可在已知全域位元將從此埠處之上次存取開始轉換之時，用以選擇資料存取控制線路。此舉允許存取立即開始，而無需等候已轉換的指示符位元經鎖存。
在一些實施例中，該多埠記憶體進一步包含置換電路系統，該置換電路系統用於偵測在兩個資料存取埠處接收到的衝突資料存取請求及何者之資料存取週期在彼此之預定時間內開始；該置換電路系統經配置以將該兩個資料存取埠皆指派至預定的存取控制線路及對應資料線路。
在接收到衝突資料存取請求且該等衝突資料存取請求在彼此之預定時間內開始之情況下，置換電路系統則可置換指示符值，並在不考慮指示符值儲存器中所儲存之值的情況下，將接收衝突資料存取請求之兩個資料存取埠皆指派至同一預定存取控制線路及對應資料線路。此舉使指派能夠迅速執行而無需等候全域指示符值達到其用於彼週期之值。
在一些實施例中，該多埠記憶體進一步包含置換電路系統，該置換電路系統用於偵測在兩個資料存取埠處接收到的衝突資料存取請求及何者之資料存取週期在彼此之預定時間內開始，該置換電路系統經配置以回應於對該等同步衝 突資料存取之偵測，而禁止該全域指示符位元轉換。除了選擇預定存取控制線路及忽略指示符值之外，在接收到同步資料存取請求之時亦可禁止該全域指示符轉換。由於預定存取控制線路及資料線路用於衝突存取，全域指示符具有何值並不重要，且因此無需轉換該值。
第二態樣提供一種在多埠記憶體內存取資料之方法，該多埠記憶體具有：一儲存單元陣列，用於儲存資料，每個儲存單元包含資料儲存電路系統及複數個存取控制裝置，該等存取控制裝置用於將該儲存電路系統與資料線路隔離或將該儲存電路系統連接至資料線路；該記憶體包含複數組存取控制線路及對應資料線路，每組存取控制線路控制該等複數個存取控制裝置中之一者以用於該等儲存單元中之每個單元，該等資料線路各自耦接至一行該等儲存單元，而該等存取控制線路各自耦接至一列該等儲存單元；及複數個資料存取埠；該方法包含以下步驟：將每個資料存取埠指派至該等存取控制線路及對應資料線路組中之一組；偵測在第二資料存取埠處接收到的衝突資料存取請求，該衝突資料存取請求請求存取當前正由在第一資料存取埠接收到的資料存取請求進行存取之一列儲存單元；回應於該偵測到之衝突資料存取請求，將當前已指派至該第一資料存取埠之該組存取控制線路及對應資料線路指派至該第二資料存取埠，並在該第一資料存取埠處接收到之該資料 存取請求完成之後，隨即將該第一資料存取埠指派至先前已指派至該第二存取埠之該組存取控制線路及對應資料線路。
第三態樣提供一種多埠記憶體，該多埠記憶體包含：一儲存構件陣列(an array of storage means)，用於儲存資料，每個儲存構件包含資料儲存電路系統及複數個存取控制構件，該等存取控制構件用於將該儲存電路系統與資料線路隔離或將該儲存電路系統連接至資料線路；該記憶體包含複數組存取控制線路及對應資料線路，每組存取控制線路控制該等複數個存取控制裝置中之一者以用於該等儲存單元中之每個單元；該等資料線路各自耦接至一行該等儲存單元，且該等存取控制線路各自耦接至一列該等儲存單元；複數個資料存取埠；存取控制構件，用於將每個資料存取埠指派至該等存取控制線路及對應資料線路組中之一組；該等存取控制構件包含衝突偵測構件，該等衝突偵測構件用於偵測在第二資料存取埠處接收到的衝突資料存取請求，該衝突資料存取請求請求存取當前正由在第一資料存取埠處接收到的資料存取請求進行存取之一列儲存構件；該等存取控制構件回應於所偵測到的該衝突資料存取請求，以將當前已指派至該第一資料存取埠之該組存取控制線路及對應資料線路指派至該第二資料存取埠，並在該第一資料存取埠處接收到的該資料存取請求完成之後，隨即將該第一資料存取埠指派至先前已指派至該第二存取埠之該組存取控制線路及對應資料線路。
上述內容及本發明之其他目標、特徵及優點將藉由結合附圖之方式閱讀下文中說明性實施例之詳細描述而顯而易見。
5‧‧‧位元單元
10‧‧‧存取控制裝置或通道閘
12‧‧‧存取控制裝置或通道閘
14‧‧‧存取控制裝置
16‧‧‧存取控制裝置
20‧‧‧記憶體
21‧‧‧陣列
25‧‧‧存取控制電路系統
28‧‧‧衝突偵測電路系統
29‧‧‧指示符儲存器
30‧‧‧處理器
32‧‧‧處理器
40‧‧‧多埠記憶體
41‧‧‧指示符儲存器
42‧‧‧存取控制電路系統
50‧‧‧位元單元陣列
52‧‧‧字線驅動器
54‧‧‧控制電路系統
56‧‧‧控制電路系統/衝突偵測器
58‧‧‧指示符值產生器
59‧‧‧輸入/輸出電路系統
62‧‧‧延遲電路系統
71‧‧‧位址比較器
72‧‧‧鎖存器
73‧‧‧鎖存器
74‧‧‧鎖存器
75‧‧‧鎖存器
82‧‧‧鎖存器
84‧‧‧鎖存器
第1圖圖示八電晶體位元單元，該八電晶體位元單元具有兩個字線及兩組位元線；第2圖圖示資料處理設備，該資料處理設備具有根據本發明之一實施例之雙埠記憶體；第3圖圖示資料處理設備，該資料處理設備具有根據本發明之一實施例之多埠記憶體；第4圖示意性地圖示動態雙埠映射；第5圖圖示時序圖，該時序圖圖示雙埠記憶體中之存取請求之時序；第6圖示意性地圖示根據本發明之一實施例之雙埠記憶體；第7圖圖示第6圖之衝突偵測器；第8圖圖示第6圖之雙埠記憶體之埠映射產生器；第9圖圖示用於第6圖之記憶體埠A之控制區塊；第10圖圖示用於第6圖之記憶體埠B之控制區塊；第11a圖及第11b圖圖示流程圖，該流程圖圖示一種用於將存取控制線路及資料線路指派至第6圖之埠A之方法中之步驟；第12a圖及第12b圖圖示流程圖，該流程圖圖示一種用於將存取控制線路及資料線路指派至第6圖之埠B之方 法中之步驟；及第13a圖至第13c圖圖示由第6圖之雙埠記憶體所執行之存取請求的時序圖。
第1圖圖示用於雙埠記憶體之八電晶體位元單元5。位元單元5具有由第一字線WLA控制之兩個存取控制裝置或通道閘10、12，及由第二字線WLB控制之兩個存取控制裝置14、16。存取控制裝置10、12將位元單元5連接至第一對位元線BLA、NBLA，且存取控制裝置14、16則將位元單元5連接至第二對位元線BLB、NBLB。需要存取位元單元5之記憶體之第一埠將回應於字線WLA上之訊號經由位元線BLA、NBLA傳送資料至該單元及傳送來自該單元之資料，而第二埠將回應於字線WLB上之訊號經由位元線BLB、NBLB傳送資料至位元單元5及傳送來自位元單元5之資料。
第2圖示意性地圖示由諸如第1圖中所示之位元單元的位元單元之陣列21構成之記憶體20。此記憶體具有兩個埠，圖示為A及B，經由該等埠，兩個處理器30、32與記憶體通訊。存取控制電路系統25將在兩個埠A及B處接收到的存取請求指派至允許對陣列21內之位元單元進行存取之兩組字線及位元線中之一組。此指派由儲存在指示符儲存器29之值A或值B中的值決定。
衝突偵測電路系統28偵測對陣列21中同一列之同時存取，並在指示符儲存器29內設定指示符值以用於埠，以便將該等值指派至適合之字線及位元線組。就此而言，當埠A 處之請求與埠B處接收之請求衝突之時，埠A之指示符值得以更新，使得該值經映射至埠B當前映射至的相同位元線及字線上。以此方式，相同字線及資料線路用於執行兩個存取。一旦在埠B處接收到的資料存取結束，則埠B之指示符值更新為埠A先前所具有之值，以使得可執行下一存取，且無需等候埠B處之存取完成。
因此，若在初始時，埠A經映射至字線WLA及位元線BLA，且埠B經映射至字線WLB及位元線BLB，則當埠A處接收到衝突存取之時，埠A連接至字線WLB及位元線BLB以服務該衝突存取；而當與其衝突之存取已完成，且埠B處接收到後續存取請求之時，埠B連接至WLA及BLA，且使用該等線路服務後續存取請求。
第3圖圖示另一多埠記憶體40，該多埠記憶體40具有三個埠A、B、C，該等三個埠與三個不同處理器通訊。在此情況下，存取控制電路系統42決定三個埠A、B、C中任何兩個埠之間是否存在衝突，且回應於衝突偵測而更新在指示符儲存器41中所儲存之該埠的指示符，該等指示符指示組1WLA、BLA、組2WLB、BLB或組3WLC、BLC中哪組字線及位元線接收衝突資料存取，使得該存取及與其衝突之請求同樣經路由至同一組字線及位元線。接收衝突請求中之第一請求之埠在接收到新的資料存取請求之時指派至先前更後續之衝突請求之埠所指派至之該組字線及位元線。由此，此先前指派之某一指示將需要儲存在指示符儲存器41內。
可瞭解，儘管已給出兩埠記憶體及三埠記憶體之實 例，但可根據本發明之實施例配置具有任意數量之埠的記憶體，以使用此動態記憶體埠映射系統來處理資料衝突，方法為：將接收衝突資料存取請求之埠映射至相同資料線路及存取控制線路組，及然後將先行接收到的衝突資料存取請求重新指派至一組資料線路及存取控制線路，該組資料線路及存取控制線路因將衝突存取請求所在之埠映射至同一組線路而變得可用。
第4圖示意性地圖示使用指示符值以將存取埠映射至雙埠記憶體之字線及位元線組。由此，在此情況下，有兩個埠(埠A及埠B)及兩個指示符值(portAmap及portBmap)。在portAmap或portBmap較高之情況下，此埠則映射至可被視作屬於此埠之字線及位元線，因此埠A映射至WLA及BLA，而埠B映射至WLB及BLB。在該等指示符中任一者較低之情況下，此埠則映射至另一埠之字線及位元線。因此，當portAmap較低時，埠A映射至WLB及BLB，而當portBmap較低時，埠B映射至WLB及BLB。
該等值portAmap及portBmap係在資料存取請求週期開始之時經設定為由全域指示符位元所保持之值，且該等值隨後在該資料存取週期中鎖存為此值。全域指示符位元回應於衝突偵測器偵測到衝突資料存取請求而轉換值。因此，最初，全域指示符位元係設定為較高的，且在存取週期開始之時，向portAmap及portBmap指派全域指示符位元之值，且該兩個值由此皆設定為較高的，且因此向該兩個值指派其自身的字線及位元線。回應於衝突資料存取之偵測，全域指 示符位元隨後將轉換至較低值，且在下一資料存取週期(亦即衝突存取請求中之第二存取請求)開始之時，該埠之埠映射值將利用全域指示符值更新並因此將設定為較低的，且此情況將指示應向該值指派另一埠之字線及位元線。由此，若埠B接收存取之線路與埠A已存取之線路相同的存取請求，則衝突偵測器將轉換全域指示符位元，該全域指示符位元會將portBmap設定為較低的，且此舉將使埠B為了此請求而使用WLA及BLA。一旦埠A完成埠A之資料存取請求並開始下一請求，埠A之指示符值portAmap將以較低之全域指示符位元值更新，且由此，埠A將為了下一存取請求而經映射至WLB及BLB。
在每個存取請求中，指示符值portmap將利用全域指示符位元而得以更新，且由此將繼續映射至彼此之字線及位元線，直至全域指示符位元回應於另一衝突資料存取而再次轉換。此轉換將導致第二衝突存取請求利用較高之全域指示符位元更新其指示符值，且由此該請求會將其埠映射至該埠自身的字線及位元線，該等字線及位元線當前由另一埠所使用，且該另一埠正為與該請求相衝突之資料存取請求提供服務。當此存取請求完成且後續請求被接收時，此埠之portmap值亦將以轉換後的全域指示符值而得以更新，且兩個埠皆將再次使用其自身之位元線及字線。藉此，用以解決衝突資料存取之字線及位元線之映射可藉由為每個埠使用一可轉換之位元及一指示符值來控制。無需儲存埠之先前映射歷史，因為轉換位元會自動將請求路由至適合之埠。
第5圖圖示時序圖，該時序圖指示該等存取之時序如何起作用。在此實施例中，在一埠處之存取週期經由時脈定時至彼埠，且所需列之字線藉由該列之位址解碼電路系統綁定至該時脈。
當不存在衝突時，存取使用其自身的位元線及字線彼此獨立地發生。然而，當存在衝突時，則兩個存取經路由至同一字線(在此實例中為字線WLA)，且因此該字線在接收CLKA及隨後接收CLKB之時的開啟時段延長，因為該字線控制來自埠A及埠B兩者之存取。
在埠A處接收到下一存取時，埠A映射至WLB及BLB，且由此，埠A之存取可使用標準時序來執行，因為埠A之存取無需等待埠B處之存取請求完成，此是由於埠B處之存取請求將使用不同的字線及位元線進行資源存取。
第6圖示意性地圖示根據本發明之一實施例具有動態埠映射之雙埠記憶體。該記憶體有一位元單元陣列50，該位元單元陣列50包含8T位元單元(例如第1圖中所示)之陣列。該記憶體有一字線驅動器52，該字線驅動器52驅動WLA及WLB兩者；且該記憶體有兩個資料埠，亦即埠A及埠B，該兩個埠由各別控制電路系統(亦即埠A控制電路系統(portA cntrl)54及埠B控制電路系統(portB cntrl)56)控制。該記憶體亦有兩組位元線，亦即BLA及BLB，且該記憶體亦有以感測放大器形式存在之輸入/輸出電路系統59，以用於讀取位元線及寫入驅動器上之值，以回應於寫入請求而將值驅動至位元線上，從而自該等位元線輸出資料。
該記憶體亦有衝突偵測器及指示符值產生器58，該衝突偵測器及指示符值產生器58偵測對同一列之衝突資料存取並從兩組字線及位元線WLA、BLA及WLB、BLB中指派字線及位元線至埠。
在操作中，將在埠A處接收存取請求，並將可能於一不同時間在埠B處接收一個存取請求。每個存取請求之存取週期將分別由時脈訊號CLKA及CLKB啟動。隨後，列解碼將決定哪一列由不同埠存取，且在該等埠同時存取同一列之情況下，衝突偵測器56將偵測此情況並將產生衝突指示，該衝突指示將由埠控制電路系統54及56接收，且該等埠之指示符值將得以相應地更新。在此實例中，記憶體為雙埠記憶體，該記憶體之操作方式如關於第4圖所示。由此，存在全域指示符位元globalportMap，該全域指示符位元回應於衝突偵測而轉換。在埠控制電路系統54及56內，每個埠之指示符值以每個週期開始時之全域指示符值globalportMap更新，且然後在存取週期中經鎖存為此值。
第7圖圖示第6圖之衝突偵測器及埠映射產生器58。位址比較器71決定何時存取同一列位址及因此出現衝突。此訊號發送至輸出鎖存匹配訊號的鎖存器72及73。
又一鎖存器74接收gtpa訊號，該訊號指示在埠A處之資料存取的開始，而又一鎖存器75接收gtpb訊號，該訊號指示在埠B處之資料存取的開始。該兩個鎖存器藉由開始指示符訊號gtpb或gtpa中之另一者分別定時。由此，gtpb在gtpa之上升緣上鎖存為gtpb_lata，而gtpa則在gtpb之上升緣 上鎖存為gtpa_latb。
對其他鎖存器74及75定時之開始指示符訊號gtpa或gtpb亦在由延遲電路系統62決定之延遲之後用於重設該等鎖存器。此延遲應使得所延遲之gtpb或gtpa將僅在衝突週期結束之時，亦即在停用coll訊號之時，重設鎖存器。
若同時接收到指示資料存取週期之開始的兩個訊號gtpa及gtpb，則產生置換訊號collAB。此置換訊號用以將兩個埠設定為使用字線與位元線中之一個預定者，在此情況下該等字線與位元線為WLA及BLA、NBLA(參看第9圖)。該置換訊號亦用於禁止globalportMap值轉換(參看第8圖)。
延遲電路系統62之延遲亦允許globalportMap在鎖存器74、75清零之前轉換並傳播至埠A控制電路系統54及埠B控制電路系統56。清零鎖存器74、75將進而在collA或collB有效之情況下將其停用。若該等鎖存器未清零，則在存在兩個連續非同步之衝突週期的情況下，電路可能會觸發collAB，從而置換portMap訊號且可能導致存取失敗。
第8圖圖示電路系統，在該電路系統中，collA及collB用以轉換globalportMap值，而collAB禁止該值轉換。該電路系統經設計以便在時脈非同步到達時使globalportMap轉換其狀態，但在collAB較高之情況下在時脈同步到達時不使globalportMap轉換其狀態。在時脈同步到達時，埠A及埠B兩者將WLA及BLA用於位元單元存取。在上電之情況下，globalportMap可高可低。
第9圖更詳細地圖示第6圖之埠A控制區塊54。在 此控制區塊中，有兩個鎖存器portAmap 82及portAmapHold 84，該兩個鎖存器皆儲存已鎖存之指示符值，該等指示符值指示將用於資料存取之一組字線及位元線。在不存在衝突且collA無效之情況下，鎖存器portAmap藉由指示資料存取gtpa之開始的訊號而得以定時，並由此在資料存取週期開始之時保持全域指示符位元globalportMap之值，在沒有衝突之情況下，collA及collAB皆較低且WLA、BLA或WLB、BLB依據鎖存器portAmap中之鎖存埠映射狀態而用以存取位元單元。
當存在衝突且CLKA先行到達之情況下，則collA及collAB皆較低且WLA、BLA或WLB、BLB可依據鎖存器portAmap中之鎖存埠映射狀態而用以存取位元單元。
當CLKA及CLKB同時到達之情況下，collAB經由衝突偵測器啟動，且在不考慮埠映射狀態而collAB有效之情況下，rowclk_a2a及colclk_a2a經啟動且該等兩者進而將WLA及BLA用於位元單元存取。
當存在衝突且CLKB先行到達之情況下，當CLKA後到達時，衝突偵測器啟動collA，且記憶體存取開始使用在鎖存器portAmapHold中獲取之反置portMap。使用輸出反置值的鎖存器portAmapHold使得有可能在無需等待從第8圖之埠映射產生器接收已轉換之全域portMap位元之情況下開始存取。全域埠映射係用以在任何存取週期開始之時同步埠A及埠B。當埠A於埠B之後在衝突週期中開始操作，則埠B之存取可結束並停用其時脈，並因此在埠A之存取結束之前 停用collA。當在鎖存器portAmap中鎖存已轉換之全域portMap值時，埠A可不受該鎖存之影響而繼續操作。
第10圖圖示第6圖之對應埠B控制區塊56。除了此區塊在多工輸入時使用的已鎖存之portmap及portmaphold的極性之外，此區塊之作用方式與第9圖之區塊54之作用方式相同。亦即，globalportMap之反置值在portAmaplatch處輸出，其中該值之實際值在portBmaplatch處輸出，而保持鎖存器在埠A處輸出portmap之值，且在埠B處輸出反置值。
第11a圖及第11b圖圖示流程圖，該等流程圖圖圖示針對在埠A處接收之資料存取請求所執行之步驟。由此，最初，在埠A處接收確定位址之存取請求。隨後，為埠定時之時脈CLKA升高，且內部全域時序時脈gtpa在之後針對埠而設定為較高值，且globalportMap訊號經本地鎖存在portAmaphold處。
隨後，決定是否存在衝突。若不存在衝突，則globalportMap中之值鎖存至portAmap中，而該值的補數係用以驅動portselA訊號。若此值較高(參看第11b圖)，則啟動WLB及BLB用於埠A，而當此值較低，則啟動WLA及BLA。隨後，執行存取，且該埠藉由將鎖存器portAmap及portAmaphold設定為globalportMap值而將該等鎖存器清零而得以重設，且預充電當前相關聯之位元線。
若存在衝突，則決定CLKA及CLKB是否同時到達。
若CLKA及CLKB並非同時到達，則產生時脈訊號以轉換全域埠映射。鎖存器portAmap維持打開，直至已轉換 之全域埠映射變得可用，且一旦該映射可用，便將其鎖存至鎖存器portAmap中。同時，藉由將portselA設定為與鎖存器portAmaphold中之值相等來執行存取位元單元之其他步驟。此舉防止由於等候全域埠映射轉換而造成的過度延遲。
若CLKA及CLKB同時到達，則WLA及BLA用於該操作。此舉由置換訊號collAB控制。
第12圖圖示埠B之對應流程圖。最初，在埠B處接收確定位址之存取請求，且時脈CLKB升高。此舉將內部全域時序時脈gtpb設定為較高值以用於埠B，且portMap訊號經本地鎖存在portBmaphold鎖存器中。
然後，決定是否存在衝突。若不存在衝突，則全域埠映射鎖存在鎖存器portBmap，且該映射用於驅動選擇埠之portselB訊號。就此而言，如第12b圖中所示，若該映射為較高值，則WLB及BLB用於埠B，而若該映射為較低值，則WLA及BLA用於埠B。一旦存取結束，則該埠藉由清零鎖存器portBmap及portBmaphold且將該兩個鎖存器設定為全域埠映射之值而得以重設。而且，預充電當前相關聯之位元線。若存在衝突，則決定CLKA及CLKB是否同時到達。若CLKA及CLKB並非同時到達，則產生時脈以轉換全域埠映射，且鎖存器portBmap維持打開，直至已轉換之全域埠映射變得可用，及隨後便將此映射鎖存至鎖存器portBmap中。同時，藉由將portselB設定為與鎖存器portAmaphold中之反置值相等來執行存取位元單元之其他步驟。此舉防止由於等候全域埠映射轉換而造成的過度延遲。
若CLKA及CLKB同時到達，則WLA及BLA用於該操作。此舉由置換訊號collAB控制。
第13圖圖示在對第6圖之雙埠記憶體的不同存取期間之一些時序圖。
第13a圖圖示在兩個埠處發生且針對不同字線上之位址的兩個存取之時序，其中該兩個存取係前後相繼發生。在此情況下，埠B處有寫入而埠A處有讀取且寫入與讀取不同列，因此不存在衝突且全域埠映射值不轉換，且由此，portAmap及portBmap亦不改變。因此，如圖所示，啟動各別字線，且在正常時序週期內讀取及寫入值。
在第13b圖中存在資料存取衝突，且由此，全域埠映射之值針對最後到達之時脈改變其狀態，在此情況下，為CLKB，且因此埠B處之存取經路由至同樣用於埠A之同一字線。由此，在此情況下，僅有一個字線WLA用於兩個資料存取。
第13c圖圖示兩個衝突存取週期，其中兩個時脈係同步到達。在此情況下，啟動collAB，並置換埠選擇，以便選擇WLA及BLA以用於兩個存取。
雖然說明性實施例已以參考附圖之方式在本文詳細描述，然應瞭解，本文之專利申請範圍並非限定於彼等確切之實施例，且任何熟習此技藝者，在不脫離本文所附之專利申請範圍之精神和範疇之情形下，當可作各種之更動與潤飾。例如，下文之附屬請求項之各種特徵組合可由獨立請求項之特徵構成。
50‧‧‧位元單元陣列
52‧‧‧字線驅動器
54‧‧‧控制電路系統
56‧‧‧控制電路系統/衝突偵測器
58‧‧‧指示符值產生器
59‧‧‧輸入/輸出電路系統

Claims (18)

  1. 一種多埠記憶體，該多埠記憶體包含：一儲存單元陣列，用於儲存資料，每個儲存單元包含資料儲存電路系統及複數個存取控制裝置，該等存取控制裝置用於將該儲存電路系統與一資料線路隔離或將該儲存電路系統連接至該資料線路，該記憶體包含複數組存取控制線路及對應之資料線路，每組存取控制線路控制該等複數個存取控制裝置之一者以用於該等儲存單元中之每個單元，該等資料線路各自耦接至一行該等儲存單元，且該等存取控制線路各自耦接至一列該等儲存單元；複數個資料存取埠；存取控制電路系統，該存取控制電路系統經配置以將每個資料存取埠指派至該等存取控制線路及對應資料線路組中之一組；該存取控制電路系統包含衝突偵測電路系統，該衝突偵測電路系統經配置以偵測在一第二資料存取埠處接收到的一衝突資料存取請求，該衝突資料存取請求請求存取當前正由在一第一資料存取埠處接收之一資料存取請求進行存取之一列儲存單元；該存取控制電路系統經配置以回應於所偵測到的該衝突，將當前已指派至該第一資料存取埠之該組存取控制線路及對應資料線路指派至該第二資料存取埠，並在該第一資料存取埠處接收到的該資料存取請求完成之後，隨即將該第一資料存取埠指派至先前已指派至該第二存取埠之該組存取控 制線路及對應資料線路。
  2. 如請求項1所述之多埠記憶體，其中該存取控制電路系統經配置以在一資料存取週期開始時，將該等資料存取埠指派至該等存取控制線路及對應資料線路組中之一組。
  3. 如請求項1所述之多埠記憶體，其中該存取控制電路系統進一步包含指示符儲存電路系統，該指示符儲存電路系統用於儲存每個資料存取埠之一指示符值，該指示符值指示該等資料線路及對應存取控制線路組中何組當前已經指派至該資料存取埠。
  4. 如請求項3所述之多埠記憶體，其中該存取控制電路系統經配置以回應於在該等資料存取埠之一者處接收到的一資料存取請求，在該衝突偵測電路系統指示該資料存取請求為一衝突資料存取請求之時更新該資料存取埠之該指示符值。
  5. 如請求項3所述之多埠記憶體，其中該記憶體為一雙埠記憶體，且該記憶體包含：第一資料存取埠與第二資料存取埠及第一組存取控制線路及資料線路與第二組存取控制線路及資料線路；其中該指示符儲存電路系統進一步包含一全域指示符位元，該全域指示符位元經配置以回應於該衝突偵測電路系統偵測出一衝突資料存取請求而轉換；該全域指示符位元之一 第一值指示該第一資料存取埠及該第二資料存取埠將分別指派至該第一組存取控制線路及對應資料線路與該第二組存取控制線路及對應資料線路；及該全域指示符位元之一第二值指示該第一資料存取埠及該第二資料存取埠將分別指派至該第二組存取控制線路及對應資料線路與該第一組存取控制線路及對應資料線路；其中，該存取控制電路系統經配置以回應於在該等資料存取埠之一者處接收到的一資料存取請求，以該全域指示符位元之一當前值設定該資料存取埠之該指示符值，並鎖存該值，使得該值在該資料存取請求完成之前不再次更新。
  6. 如請求項5所述之多埠記憶體，該多埠記憶體進一步包含與每個埠關聯之第一鎖存電路系統及第二鎖存電路系統，該第一鎖存電路系統及該第二鎖存電路經配置以回應於指示該埠處之一資料存取之開始的一訊號而鎖存一指示符值，該指示符值指示該等存取控制線路及對應位元線中之何者將指派至該埠；該第一鎖存電路系統及該第二鎖存電路系統經配置以輸出來自不同輸出埠之一儲存鎖存器值，使得該第一鎖存電路系統及該第二鎖存電路系統中之一者輸出一儲存值，而該第一鎖存電路系統及該第二鎖存電路系統中之另一者則輸出一反置儲存值。
  7. 如請求項6所述之多埠記憶體，該多埠記憶體進一步包含置換電路系統，該置換電路系統經配置以偵測在該等資料 存取埠中之二者處接收到的衝突資料存取請求及何者之資料存取週期在彼此之一預定時間內開始；該資料存取電路系統回應於該衝突偵測電路系統偵測到一衝突存取及該置換電路系統未偵測到同步資料存取，以回應於儲存在該第一鎖存電路系統中之該指示符值來選擇該等存取控制線路，及回應於該衝突偵測電路系統未偵測到一衝突存取，以回應於儲存在該第二鎖存電路系統中之該指示符值來選擇該等存取控制線路。
  8. 如請求項1所述之多埠記憶體，該多埠記憶體進一步包含置換電路系統，該置換電路系統經配置以偵測在兩個資料存取埠處接收到的衝突資料存取請求，及偵測何者之資料存取週期在彼此之一預定時間內開始；該置換電路系統經配置以將該等兩個資料存取埠皆指派至一預定存取控制線路及對應資料線路。
  9. 如請求項5所述之多埠記憶體，該多埠記憶體進一步包含置換電路系統，該置換電路系統經配置以偵測在兩個資料存取埠處接收到的衝突資料存取請求，及偵測何者之資料存取週期在彼此之一預定時間內開始；該置換電路系統經配置以回應於該等同步衝突資料存取之偵測以禁止該全域指示符位元轉換。
  10. 一種在一多埠記憶體內存取資料之方法，該多埠記憶體 具有：一儲存單元陣列，用於儲存資料，每個儲存單元包含資料儲存電路系統及複數個存取控制裝置，該等存取控制裝置用於將該儲存電路系統與一資料線路隔離或將該儲存電路系統連接至該資料線路，該記憶體包含複數組存取控制線路及對應資料線路，每組存取控制線路控制該等複數個存取控制裝置中之一者以用於該等儲存單元中之每個單元，該等資料線路各自耦接至一行該等儲存單元，且該等存取控制線路各自耦接至一列該等儲存單元；及複數個資料存取埠；該方法包含以下步驟：將每個資料存取埠指派至該等存取控制線路及對應資料線路組中之一組；偵測在一第二資料存取埠處接收到的一衝突資料存取請求，該衝突資料存取請求請求存取當前正由在一第一資料存取埠處接收到的一資料存取請求進行存取之一列儲存單元；回應於該偵測到的衝突資料存取請求，將當前已指派至該第一資料存取埠的該組存取控制線路及對應資料線路指派至該第二資料存取埠，並在該第一資料存取埠處接收到的該資料存取請求完成之後，隨即將該第一資料存取埠指派至先前已指派至該第二存取埠之該組存取控制線路及對應資料線路。
  11. 如請求項10所述之方法，其中將該等資料存取埠指派至該等存取控制線路及對應資料線路組中之一組之該步驟係在 一資料存取週期開始之時執行。
  12. 如請求項11所述之方法，該方法包含一步驟：儲存每個資料存取埠之一指示符值，該指示符值指示該等資料線路及對應存取控制線路組中之何組當前已經指派至該資料存取埠。
  13. 如請求項12所述之方法，該方法包含又一步驟：回應於在該等資料存取埠之一者處接收到的一資料存取請求，在該衝突偵測電路系統指示該資料存取請求為一衝突資料存取請求之時更新該資料存取埠之該指示符值。
  14. 如請求項13所述之方法，其中該記憶體為一雙埠記憶體且該記憶體包含：第一資料存取埠與第二資料存取埠及第一組存取控制線路及資料線路與第二組存取控制線路及資料線路；該方法包含以下步驟：轉換一全域指示符位元，該全域指示符位元經配置以回應於該衝突資料存取請求之偵測而轉換，該全域指示符位元之一第一值指示該第一資料存取埠及該第二資料存取埠將分別指派至該第一組存取控制線路及對應資料線路與該第二組存取控制線路及對應資料線路，及該全域指示符位元之一第二值指示該第一資料存取埠及該第二資料存取埠將分別指派至該第二組存取控制線路及對應資料線路與該第一組存取控制線路及對應資料線路；及 回應於在該等資料存取埠之一者處接收到的一資料存取請求而以該全域指示符位元之一當前值更新該資料存取埠之該指示符值，並鎖存該值，使得該值在該資料存取請求完成之前不再次更新。
  15. 如請求項10所述之方法，該方法進一步包含以下步驟：回應於偵測到該資料存取為一衝突資料存取，依據在第一鎖存電路系統中所儲存之一指示符值而選擇一存取控制線路及對應資料線路，該衝突資料存取係在與其衝突之該資料存取之後一預定時間接收；及回應於偵測到該資料存取並非一衝突資料存取，依據在第一鎖存電路系統中儲存之該指示符值之一反置值選擇一存取控制線路及對應資料線路。
  16. 如請求項10所述之方法，該方法進一步包含以下一步驟：偵測在兩個資料存取埠處接收到的衝突資料存取請求，及偵測何者之資料存取週期在彼此之一預定時間內開始，並將該等兩個資料存取埠皆指派至一預定存取控制線路及對應資料線路。
  17. 如請求項14所述之方法，該方法進一步包含以下一步驟：偵測在兩個資料存取埠處接收到的衝突資料存取請求，及偵測何者之資料存取週期在彼此之一預定時間內開始，並禁止該全域指示符位元轉換。
  18. 一種多埠記憶體，該多埠記憶體包含：一儲存構件(means)陣列，用於儲存資料，每個儲存構件包含資料儲存電路系統及複數個存取控制構件，該等存取控制構件用於將該儲存電路系統與一資料線路隔離或將該儲存電路系統連接至該資料線路，該記憶體包含複數組存取控制線路及對應資料線路，每組存取控制線路控制該等複數個存取控制裝置中之一者以用於該等儲存單元中之每個單元，該等資料線路各自耦接至一行該等儲存單元，且該等存取控制線路各自耦接至一列該等儲存單元；複數個資料存取埠；存取控制構件，該等存取控制構件用於將每個資料存取埠指派至該等存取控制線路及對應資料線路組中之一組；該等存取控制構件包含衝突偵測構件，該等衝突偵測構件用於偵測在一第二資料存取埠處接收到的一衝突資料存取請求，該衝突資料存取請求請求存取當前正由在一第一資料存取埠處接收之一資料存取請求進行存取之一列儲存構件；該等存取控制構件回應於所偵測到的該衝突資料存取請求，以將當前已指派至該第一資料存取埠之該組存取控制線路及對應資料線路指派至該第二資料存取埠，並在該第一資料存取埠處接收到的該資料存取請求完成之後，隨即將該第一資料存取埠指派至先前已指派至該第二存取埠之該組存取控制線路及對應資料線路。
TW102120153A 2012-07-19 2013-06-06 處理在多埠記憶體存取間的衝突 TWI600025B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/553,156 US9171594B2 (en) 2012-07-19 2012-07-19 Handling collisions between accesses in multiport memories

Publications (2)

Publication Number Publication Date
TW201405573A true TW201405573A (zh) 2014-02-01
TWI600025B TWI600025B (zh) 2017-09-21

Family

ID=49947555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120153A TWI600025B (zh) 2012-07-19 2013-06-06 處理在多埠記憶體存取間的衝突

Country Status (3)

Country Link
US (1) US9171594B2 (zh)
KR (1) KR102117856B1 (zh)
TW (1) TWI600025B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9760481B2 (en) * 2014-06-13 2017-09-12 Sandisk Technologies Llc Multiport memory
US10855551B2 (en) * 2014-12-31 2020-12-01 Dell Products L.P. Multi-port selection and configuration
US10049709B2 (en) 2015-12-31 2018-08-14 Arm Limited Port modes for use with memory
US10521383B1 (en) 2018-12-17 2019-12-31 Micron Technology, Inc. Handling operation collisions in a non-volatile memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960004735B1 (ko) * 1991-03-19 1996-04-12 후지쓰 가부시끼가이샤 멀티포트 메모리(Multiport Memory)
KR19990071554A (ko) * 1996-09-25 1999-09-27 요트.게.아. 롤페즈 어드레스충돌검출기능을갖는멀티포트캐시메모리
EP1132820A3 (en) * 2000-02-04 2003-01-22 Microchip Technology Incorporated Collision detection for dual port RAM operations on a microcontroller
WO2003090231A2 (en) * 2002-04-22 2003-10-30 Koninklijke Philips Electronics N.V. Method of performing access to a single-port memory device, memory access device, integrated circuit device and method of use of an integrated circuit device
US7363436B1 (en) * 2004-02-26 2008-04-22 Integrated Device Technology, Inc. Collision detection in a multi-port memory system
KR100780621B1 (ko) * 2005-09-29 2007-11-29 주식회사 하이닉스반도체 멀티 포트 메모리 소자
JP2009004042A (ja) * 2007-06-22 2009-01-08 Nec Electronics Corp 半導体メモリ装置
US7606108B2 (en) * 2007-11-16 2009-10-20 Arm Limited Access collision within a multiport memory
JP5348157B2 (ja) * 2011-03-03 2013-11-20 日本電気株式会社 情報処理装置、メモリアクセス制御装置及びそのアドレス生成方法
US9208856B2 (en) * 2013-03-12 2015-12-08 Freescale Semiconductor, Inc. Multiport memory with matching address control

Also Published As

Publication number Publication date
TWI600025B (zh) 2017-09-21
US9171594B2 (en) 2015-10-27
KR102117856B1 (ko) 2020-06-02
US20140025902A1 (en) 2014-01-23
KR20140011929A (ko) 2014-01-29

Similar Documents

Publication Publication Date Title
EP3467832B1 (en) Memory controller and method for interleaving dram and mram accesses
US20120239874A1 (en) Method and system for resolving interoperability of multiple types of dual in-line memory modules
US20080005492A1 (en) Dual-Port SRAM Memory Using Single-Port Memory Cell
US5978311A (en) Memory with combined synchronous burst and bus efficient functionality
JP6088200B2 (ja) 時間分割多重化された多重ポートメモリ
JP2007525766A (ja) マルチポートメモリシステムにおける衝突検出
TWI600025B (zh) 處理在多埠記憶體存取間的衝突
JPH0784863A (ja) 情報処理装置およびそれに適した半導体記憶装置
US9368175B2 (en) Semiconductor memory device receiving multiple commands simultaneously and memory system including the same
US10714161B2 (en) Semiconductor device
US9798492B2 (en) Semiconductor device including a plurality of function blocks
US6360307B1 (en) Circuit architecture and method of writing data to a memory
CN101271434B (zh) 用于执行多周期仲裁的数据处理装置和方法
CN1707694B (zh) 用于多线程流水线总线系统的存储控制器
KR20190112020A (ko) 데이터 처리
US20170024146A1 (en) Memory controller, information processing device, and control method
JP2016115391A (ja) 隠されたｅｄｒａｍメモリのリフレッシュ
JPH09306162A (ja) Ｄｒａｍの制御システム
US20150124538A1 (en) Semiconductor memory device
US20230111351A1 (en) Topology of accelerators
JP3186657B2 (ja) 半導体記憶装置
KR100640722B1 (ko) 반도체 제어장치, 반도체 장치, 및 이들을 구비하는 시스템
US6762973B2 (en) Data coherent logic for an SRAM device
US8971145B2 (en) Synchronous multiple port memory with asynchronous ports
CN114996180A (zh) 一种访问控制方法、系统、芯片、板卡和电子设备