[go: up one dir, main page]

TW201404909A - 氧化鋅系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體、以及製造薄膜電晶體之方法 - Google Patents

氧化鋅系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體、以及製造薄膜電晶體之方法 Download PDF

Info

Publication number
TW201404909A
TW201404909A TW102122557A TW102122557A TW201404909A TW 201404909 A TW201404909 A TW 201404909A TW 102122557 A TW102122557 A TW 102122557A TW 102122557 A TW102122557 A TW 102122557A TW 201404909 A TW201404909 A TW 201404909A
Authority
TW
Taiwan
Prior art keywords
zinc oxide
sputtering target
barrier layer
based sputtering
oxide
Prior art date
Application number
TW102122557A
Other languages
English (en)
Inventor
朴在佑
金東朝
金度賢
全祐奭
朴柱玉
孫仁成
尹相元
李建孝
李鎔晋
李倫圭
Original Assignee
三星康寧精密素材股份有限公司
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星康寧精密素材股份有限公司, 三星顯示器有限公司 filed Critical 三星康寧精密素材股份有限公司
Publication of TW201404909A publication Critical patent/TW201404909A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H10P14/22—
    • H10P14/3426—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明揭露一種氧化鋅(ZnO)系濺鍍靶、其製造方法、具有使用其所沉積之阻絕層之薄膜電晶體(TFT)、以及製造薄膜電晶體之方法。氧化鋅系濺鍍靶包含含有摻雜有氧化鎵之氧化鋅之燒結物，氧化鎵之含量介於燒結物之10至50重量百分比；以及接合至燒結物之背表面以支持燒結物之背板。氧化鋅系濺鍍靶可經直流(DC)濺鍍，且改善使用其沉積之阻絕層之接觸及蝕刻特性。

Description

氧化鋅系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體、以及製造薄膜電晶體之方法
相關申請案之交互參照
本申請案主張於2012年6月26日及2012年12月28日所申請之韓國專利申請號10-2012-0068354 及10-2012-0155995之優先權，其整體內容係於此納入於所有目的上作為參考。
本發明關於一種氧化鋅(ZnO)系濺鍍靶、其製造方法、具有使用其所沉積之阻絕層之薄膜電晶體、以及製造此薄膜電晶體之方法，且更具體來說，係為一種可經直流(DC)濺鍍且改善使用其所沉積之阻絕層之接觸及蝕刻特性之氧化鋅系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體、以及製造薄膜電晶體之方法。
液晶顯示器(LCD)或電致發光顯示器(EL)具有較為優異之顯示性能且消耗較少功率。因此，液晶顯示器或電致發光顯示器廣泛用於行動電話、個人電腦(PC)、文字處理器、電視等之顯示裝置。此些顯示器使用電晶體亦即由精細圖樣所形成之薄膜電晶體(TFT)來操作。薄膜電晶體之精細圖樣藉著使用各種沉積方法接續蝕刻而由不同材料形成薄膜而獲得。此些精細圖樣分隔成閘極電極、源極電極、及汲極電極。當Al、Mo等用於作為電極材料時，需要具有較高電性傳導性之材料來作為具有較高解析度之顯示器以實現較高之影像品質。作為手段，在金屬材料中具有高電性傳導性且便宜之Cu作為電極材料而備受矚目。使用Cu作為電極材料之研究藉著研究組織及公司而執行。
由於Cu電極具有較為優異之電性傳導性，其可在比其他電極薄時實現均勻特性。因此其可減少處理之節拍時間(tact time)，從而減少製造成本。此外，Cu電極適用於需要高電性傳導性之高規格產品。
然而，Cu電極之Cu可能會擴散到由其他材料所製成之上層或下層中，或由於其具有良好反應性而與此些其他材料反應。此時常劣化了薄膜電晶體之性能而為有問題的。特別是，在沉積被認為是源極電極及汲極電極上之鈍化層(passivation)之保護層期間，Cu可能會氧化，從而劣化了介於Cu與保護層之間之接觸。所以保護層可能會剝離或薄膜電晶體之性能可能會劣化而為有問題的。
因此，便使得在圖樣化Cu以形成Cu電極之蝕刻製程中毋需增加額外製程下可被蝕刻且減少Cu擴散進入或與其他層反應之阻絕層之引進就更為重要。
揭露於本發明之背景章節之資訊僅提供用於更容易了解本發明之背景，且不應作為任何應許(acknowledgment)或任何形式建議說此資訊形成為所屬技術領域具有通常知識者所習知之先前技術。
相關領域文檔
專利文檔1：韓國專利申請案號2010-0107571 (2010年10月6日)
本發明之各種態樣提供一種可經直流(DC)濺鍍且改善使用其所沉積之阻絕層之接觸及蝕刻特性之氧化鋅(ZnO)系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體、以及製造薄膜電晶體之方法。
在本發明之一態樣中，提出一種氧化鋅系濺鍍靶包含：包含摻雜有氧化鎵之氧化鋅之燒結物，氧化鎵之含量介於燒結物之10至50重量百分比；以及接合至燒結物之背表面以支持燒結物之背板。
根據本發明之實施例，氧化鋅系濺鍍靶之電阻可為100 Ω·㎝或少於100 Ω·㎝。
氧化鋅系濺鍍靶可為可經直流(DC)濺鍍之標靶。
在DC濺鍍期間所施加之功率強度可介於0.1至8 W/cm2。
氧化鋅系濺鍍靶之密度可為5.3 g/cm3或大於5.3 g/cm3。
氧化鎵之集合體在燒結物中可以1 µm或小於1 µm之大小分佈。
燒結物可包含選自第III族元素及第IV族元素之至少之一。
在本發明之另一態樣中，提出一種製造包含電極及氧化半導體層之薄膜電晶體之方法。方法包含使用上述氧化鋅系濺鍍靶來沉積阻絕層於電極與氧化半導體層之間之步驟。
根據本發明之實施例，阻絕層可具有結晶大小介於10至5000 Å。
阻絕層可沉積為介於30至50nm之厚度。
阻絕層之電阻可介於100至1X10-4 Ω·cm。
電極可由Cu製成。
在本發明之更一態樣中，提出一種製造氧化鋅系濺鍍靶之方法。此方法包含下列步驟：藉著加入氧化鎵至氧化鋅來製備漿料，氧化鎵之含量介於漿料之10至50重量百分比；藉著乾燥漿料來形成粒狀粉末；將粒狀粉末塑形為團塊；以及燒結團塊為燒結物。
根據本發明之實施例，製備漿料之步驟可包含混合氧化鎵與蒸餾水及第一分散劑之混合溶液接著濕磨的第一分散步驟；以及藉著混合由第一分散步驟所生成之懸浮液與第二分散劑及氧化鋅接著濕磨來形成漿料之第二分散步驟。
第一分散步驟可執行濕磨以使得氧化鎵之平均粒子尺寸介於0.2至0.6µm。
第一分散步驟可以介於氧化鎵之0.1至2重量百分比之含量加入第一分散劑。
第二分散步驟可以介於氧化鋅之0.3至2.5重量百分比之含量加入第二分散劑。
可控制第二分散步驟以使得漿料之平均粒子尺寸介於0.1至0.5µm。
製備漿料之步驟可更包含加入黏結劑至漿料。
燒結團塊之步驟可包含在介於1400至1600°C之溫度下於空氣或氧氣環境中燒結團塊。
在本發明之再一態樣中，提出一種包含電極、阻絕層及氧化半導體層之薄膜電晶體。阻絕層設置於電極與氧化半導體層之間，且包含摻雜有氧化鎵之氧化鋅，氧化鎵之含量介於阻絕層之5至40重量百分比。
根據本發明之實施例，可藉著將氧化鋅摻雜氧化鎵來製造可穩靠地經DC濺鍍之高密度氧化鋅系濺鍍靶。
此外，在製造薄膜電晶體期間，當以SiOx為基礎之氧化保護層使用濺鍍靶沉積於可由Cu所製成之閘極電極、源極電極及汲極電極時，其可藉著形成阻絕層而避免CuOx形成，從而改善介於Cu電極與保護層之間之接觸特性。應用於顯示器但具有高穿透率之阻絕層可沉積於Cu電極上，亦即形成於Cu電極與氧化保護層之間。
更進一步，其可使用氧化鋅系濺鍍靶來沉積阻絕層。阻絕層可與Cu電極同步地蝕刻，且蝕刻速度可輕易地調整，使得底切或偏角皆不會形成。阻絕層不會產生由侵蝕Cu電極等所造成之問題。因此，阻絕層可有助於薄膜電晶體製造製程之方便性及簡單性。換句話說，使用根據本發明之氧化鋅系濺鍍靶所沉積之阻絕層毋需額外之圖樣化製程，且可在圖樣化Cu電極之製程中與Cu電極一起圖樣化。
本發明之實施例具有將由併入此處之附圖中而明瞭或更詳細地闡述之其他特徵及優勢，且在本發明之下列詳細說明中一同作用以解釋本發明之部份原則。
無
第1圖為繪示根據本發明之實施例藉著製造氧化鋅系濺鍍靶之方法所製造之燒結物之電子微探儀(electron probe micro-analyzer, EPMA)影像；
第2A圖及第2B圖為繪示依據使用根據本發明之實施例之氧化鋅系濺鍍靶所沉積之阻絕層存在與否在Cu趨勢上之次級離子質譜儀(secondary ion mass spectrometer, SIMS)分析結果之示意圖；
第3A圖及第3B圖為用以依據阻絕層之成份來比較蝕刻特性而截取之穿透式電子顯微鏡(transmission electron microscopy, TEM)圖像；
第4A圖及第4B圖為用來觀察使用根據本發明之實施例之氧化鋅系濺鍍靶所沉積之阻絕層對於Cu氧化之影響而使用電子顯微鏡所截取之圖像；以及
第5A圖及第5B圖為用來觀察使用比較例亦即由Cu-Mn合金所製成之濺鍍靶所沉積之阻絕層對於Cu氧化之影響而使用電子顯微鏡所截取之圖像。
現將對根據本發明之氧化鋅(ZnO)系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體(TFT)、以及製造薄膜電晶體之方法作更詳細的參照，其實施例繪示於附圖中且於下文中說明，以使得本發明所屬技術領域具有通常知識者可輕易地實行本發明。
整份文件中，應參照圖式，其中相同之參考符號及標誌係在整份說明書之不同圖式中用於代表相同或相似之構件。在本發明之下列敘述中，於此併入之習知功能及構件之詳細描述在其使本發明之標的不明確時將予於省略。
根據本發明實施例之氧化鋅系濺鍍靶為其中於製造薄膜電晶體之製程中沉積氧化鋅系阻絕層之標靶，此薄膜電晶體形成應用Cu電極之平板顯示器之構件。例如，氧化鋅系阻絕層可防止用於閘極電極、源極電極及汲極電極以及金屬線路之Cu擴散至作用為保護層之上覆氧化層或與氧化層反應。同時，氧化鋅系阻絕層由於高穿透性而在既存之蝕刻條件下可與Cu同步地蝕刻。此外，其可輕易地調整蝕刻速度，使得底切(undercut)或偏角(tip)皆不會形成。
氧化鋅系靶包含燒結物及背板。
燒結物包含摻雜有氧化鎵之氧化鋅，氧化鎵之含量介於氧化鋅之5至40重量百分比。當加入少於5重量百分比之氧化鎵時，使用氧化鋅系濺鍍靶所沉積之氧化鋅系阻絕層具有低電阻且因而適用於透明傳導薄膜。然而，在製造薄膜電晶體期間蝕刻速度太快，且蝕刻由於底切造成侵蝕(corrosion)及偏角。相對地，當加入多於40重量百分比之氧化鎵時，其可實現可經直流濺鍍(DC)之標靶。更佳地，氧化鎵以介於15至30重量百分比來加入。
根據本發明之實施例，氧化鎵均勻地分佈於氧化鋅中，且在燒結物中氧化鎵集合體以1µm以下之大小分佈。因此，由於燒結物具有10%或小於10%之局部電阻均勻性且組成物均勻性介於-10%至+10%，相同特徵可藉著使用標靶所沉積之阻絕層來實現。此外，根據本發明之實施例，燒結物可包含選自數個第III族元素，像是In及Al，以及數個第IV族元素，像是Zr、Si及Sn之至少之一。
背板為作用以支持燒結物之構件，且可由Cu，較佳地，具有較優異之電性傳導性及熱傳導性之無氧(oxygen-free)Cu、Ti或不鏽鋼來製成。背板使用由例如In所製成之接合材料而接合於燒結物之背面，從而形成氧化鋅系濺鍍靶。
包含燒結物及背板之氧化鋅系濺鍍靶具有100Ω·cm或小於100Ω·cm之電阻。此外，根據本發明之實施例之氧化鋅系濺鍍靶具有5.3 g/cm3之高密度。因此，氧化鋅系濺鍍靶特徵在於當施加高功率強度時在DC濺鍍期間放電可穩定地進行而無異常放電，例如，當施加功率強度於0.1至8W/cm2之間時。此外，由於根據本發明之實施例之氧化鋅系濺鍍靶具有較少共同濺鍍靶常有之黑化(blackening)，在濺鍍沉積製程中粒子會生成最小缺陷。具有此些特徵之氧化鋅系濺鍍靶可藉著控制製造製程而實現，其將會下文中相對於製造氧化鋅系濺鍍靶之方法而更詳細地描述。
如上所述，根據本發明之實施例之氧化鋅系濺鍍靶係用於沉積薄膜電晶體之氧化鋅系阻絕層。薄膜電晶體包含形成閘極電極、源極電極及汲極電極以及線路之Cu層、以及沉積於Cu層上之氧化層或保護層。當由例如SiOx所製成之氧化層沉積於Cu層時，Cu層中的Cu與氧氣反應形成CuOx。當在Cu反應形成CuOx時，Cu層變色(discolors)且Cu層接觸氧化層之能力劣化，使得氧化層剝離或薄膜電晶體之特性劣化。因此，在製造薄膜電晶體期間，當氧化鋅系阻絕層使用根據本發明之實施例之氧化鋅系濺鍍靶而沉積在Cu層上時，其可減少Cu層與氧化層之間之反應。此時，使用根據本發明之實施例之氧化鋅系濺鍍靶沉積之阻絕層具有結晶大小介於10至5000 Å。此外，阻絕層可沉積至介於30至50nm之厚度。在此例中，阻絕層之電阻介於100至1X10-4Ω·cm。為了實現此些阻絕層之特性，其較佳為阻絕層使用根據本發明之實施例之氧化鋅系濺鍍靶來沉積，且在濺鍍期間Ar氣體及氧氣以預定比率混合。
雖然根據本發明之實施例之氧化鋅系濺鍍靶依據製造條件可形成單相阻絕層或多相阻絕層，基本上可形成由六角層化合物(hexagonal layered compound)構成之阻絕層。使用氧化鋅系濺鍍靶所沉積之阻絕層係輕易地使用弱酸來蝕刻，由於在氧化鋅系結晶結構中結晶沿著c軸定向。因此其可輕易地藉著調整蝕刻溶劑濃度及/或調整標靶之組成物來控制蝕刻速度。因此，在使用用於蝕刻Cu之溶液之既存蝕刻溶液之批次處理(batch process)中，阻絕層可毋需增加另外製程而連同Cu層一併蝕刻。此可促成薄膜電晶體製造製程之方便性及簡單性。此處，為了改善阻絕層之蝕刻特性，沉積阻絕層可以在介於200至400°C之溫度下熱處理10至120分鐘。
於下文中將說明根據本發明之實施例製造氧化鋅系濺鍍靶之方法。
為了實現使用根據本發明之實施例之上述氧化鋅系濺鍍靶所沉積而形成之阻絕層之所有特性，用於氧化鋅系濺鍍靶之製造條件必須高度控制。為此，根據本發明之實施例之製造氧化鋅系濺鍍靶之方法包含漿料製備步驟(slurry preparation step)、乾燥步驟(drying step)、塑形步驟(molding step)、及燒結步驟(sintering step)。
漿料製備步驟為藉著增加氧化鎵至氧化鋅而產生漿料之步驟，氧化鎵之重量百分比介於漿料之10至50重量百分比。漿料製備步驟可分為第一分散步驟及第二分散步驟。
首先，在第一分散步驟中，氧化鎵混合於其中蒸餾水及分散劑混合之混合溶液中，執行濕磨(wet milling)使得分散粒子之平均尺寸(大小)介於0.1至0.8µm。所添加之分散劑之含量可介於氧化鎵之0.1至2重量百分比。此時，在藉著濕磨所生成之懸浮液中之分散劑必須具有可輕易地吸附於氧化鎵之表面以及要在接續製程中加入之氧化鋅之表面之結構。為此目的，有機酸像是檸檬酸(citric acid)、聚羧酸(polycarboxylic acid)等可用於作為分散劑。分散劑需要維持懸浮液之pH以實現氧化鋅粒子及氧化鎵粒子之高分散特性。為此，分散劑像是聚羧酸鹽，舉例來說，可使用聚羧酸氨鹽(polyacrylic acid ammonium salt)、聚羧酸胺鹽(polycarboxylic acid amine salt)等。在這種方式中，第一分散步驟分散氧化鎵。
之後，在第二分散步驟中，氧化鋅加入其中分散有氧化鎵之懸浮液中，使得氧化鎵之重量百分比介於5至40重量百分比，較佳為15至30重量百分比，且分散劑加入所得之混合物中，使得分散劑之含量介於氧化鋅之0.3至2.5重量百分比，從而生成漿料。此漿料係濕磨以使得粒子之平均尺寸介於0.1至0.5 µm。要加入之分散劑之含量係與漿料之平均粒子尺寸密切相關。特別是，當分散條件及粒子尺寸比率未滿足時，未具有電性特性之氧化鋅及氧化鎵傾向附著於藉著接續製程生成之燒結物內，從而顯著地增加燒結物之局部電阻。結果可能妨礙氧化鋅系濺鍍靶之可靠DC濺鍍或最終產物，且對藉此沉積之薄膜電晶體之組成物之均勻性具有嚴重之副作用。此外，在本發明之此實施例中，調整氧化鎵之分散粒子尺寸及漿料係與燒結溫度密切相關。當分散粒子尺寸未控制於上述範圍內時，在熱燒結期間氧化鋅可能造成異常之揮發。
當第二分散步驟結束後，黏結劑(binder)加入所生成之漿料中。在乾燥漿料為粉末後之成型漿料之處理中加入黏結劑以維持團塊(compact)之強度。黏結劑可以聚乙烯醇( polyvinyl alcohol )、聚乙二醇( poly ethylene glycol )等實行。黏結劑可以0.01至5重量百分比之含量加入，且較佳為漿料中各氧化鎵及氧化鋅粉末之0.5至3重量百分比。加入之黏結劑之含量對燒結物之燒結密度具有很大的影響。當所加入之黏結劑之含量超出於此範圍時，在塑形粒狀粉末(granular powder)之製程中塑形密度降低，導致燒結密度之降低。降低之燒結密度表示會造成局部高電阻之孔洞(pore)會形成於燒結物中。此亦作用為製造可經DC濺鍍之氧化鋅系濺鍍靶之黏結因子。
本發明之實施例中以漸進方式執行濕磨之理由如下。由於乾燥之原料粉末(raw powders)具有不同之平均粒子尺寸以及不同層級之硬度及內聚性(cohesion)，在乾燥原料粉末之此些物料一起混合且粗略地濕磨時，難以控制各原料材料粉末具預期之粒子尺寸。接著，在製造燒結物之期間，氧化鎵不會均勻地分佈於氧化鋅基質中且局部聚團(localized clustering)產生，從而劣化了標靶之電性特性及機械特性。因此，為了克服此問題，藉著依序地引入雜質進入水系統(water system)以漸進方式執行此漿料製備步驟，以依期望粒子尺寸均勻地分佈，接著最後加入氧化鋅於所生成之混合物中，使得氧化鋅可分佈且氧化鎵可均勻地與氧化鋅混合。亦即，漿料製備步驟分為第一分散步驟及第二分散步驟。
接續之乾燥步驟為藉著乾燥漿料而形成粒狀粉末(granular powder)之步驟。在此步驟中，其可藉由以噴霧乾燥法(spray drying method)來乾燥漿料而生成粒狀粉末。
接著，塑形步驟為將粒狀粉末塑形成團塊之步驟。此步驟使用冷壓(cold press)(液壓(hydraulic press))以及藉著冷均壓(cold isostatic pressing, CIP)使粒狀粉末成為團塊。
接下來的燒結步驟為燒結團塊為燒結物之步驟。燒結步驟在1400至1600°C之溫度下於空氣或氧氣環境中燒結團塊。如上所述之燒結溫度表示其中標靶之電阻控制於介於1X10-3至50Ω之溫度，其中DC濺鍍可用於製造氧化鎵摻雜之氧化鋅系濺鍍靶之製程中。燒結步驟等可執行以產生高密度及低電阻。
最後，當以此方法所生成之燒結物接合於背板時，根據本發明之實施例之氧化鋅系濺鍍靶製備完成。根據本發明之實施例所製造之氧化鋅系濺鍍靶之電阻為100Ω·cm或少於100Ω·cm，使得阻絕層可在藉著DC濺鍍而製造薄膜電晶體時可靠地形成於Cu層上。在形成阻絕層時引進之DC濺鍍之功率強度可自由地調整於0.1至8W/cm2之間。儘管輝光發電(glow discharge)可能超出此範圍，有高度可能性像是異常發電之缺陷可能會產生且非常高度之可能性裂紋可能會形成於標靶中。因此，超出此範圍並不適用於此產業。
下文中，使用根據本發明之實施例之氧化鋅系濺鍍靶、以及製造薄膜電晶體之方法所沉積之具有阻絕層之薄膜電晶體將會予於詳述。
本發明揭露包含電極、阻絕層及氧化半導體層之薄膜電晶體。其中阻絕層設置於電極與氧化半導體層之間。當薄膜，亦即阻絕層使用根據本發明之實施例所製造之氧化鋅系濺鍍靶來藉著DC濺鍍沉積時，阻絕層之電阻依據組成物在30nm之厚度時可介於100至1X10-4Ω·cm。當阻絕層使用氧化鋅系濺鍍靶來沉積時，腔室之真空之基本程度必須控制於1X10-7至1X10-5torrs之間。儘管高品質薄膜可在真空之基本程度很高時生成，在工業設施中維持超高真空層級造成了增加之成本。因此，當真空度維持於上述層級時，可使用根據本發明之實施例所製造之氧化鋅系濺鍍靶來生成高品質阻絕層。此外，反應氣體像是氧氣可與Ar氣體一起提供，以在沉積期間控制阻絕層之結晶度和電阻。在如上所述沉積後，阻絕層可在介於200至400°C之溫度下熱處理。
在如上所述使用根據本發明之實施例所製造之氧化鋅系濺鍍靶所沉積或熱處理之阻絕層中，在薄膜電晶體處理期間，在使用用於蝕刻Cu層之化學蝕刻劑而蝕刻時，底切或偏角都不會形成於下層及上薄膜層。當蝕刻速度太慢時，量產率降低。相對地，當蝕刻速度太快時，難以控制製程。在阻絕層使用根據本發明之實施例之氧化鋅系濺鍍靶而形成後要蝕刻時，蝕刻可以適當速度控制。此可因而防止由非均勻蝕刻所造成之問題。
根據實施例製造薄膜電晶體之方法，以及根據實施例及比較例之薄膜電晶體之間之比較係下列範例中說明。
範例1
具有平均粒子尺寸4µm之氧化鎵係以氧化鋅系濺鍍靶之20重量百分比之含量加入至蒸餾水中，其中分散劑以氧化鎵之1.0重量百分比之含量加入。所生成之混合物藉著濕磨而磨碎/分散，使得分散粒子之平均尺寸變成0.3µm。此後，具有平均粒子尺寸0.5 µm之氧化鋅及具有氧化鋅之0.5重量百分比之含量之分散劑係加入，且所生成之混合物係被濕磨，以使得分散粒子之最後尺寸變成0.2µm。此處所用之分散劑為聚丙烯酸胺鹽(polyacrylic acid amine salt)。在最後氧化鋅系漿料混合物生成後，1.0重量百分比的聚乙酸乙烯(polyvinyl acetate, PVA)及0.5重量百分比的聚乙二醇(polyethylene glycol, PEG)係作為黏結劑而加入。再一次執行研磨(milling)，從而生成均勻之漿料。此後，漿料藉著噴霧乾燥法成為粒狀粉末，且粒狀粉末使用軸壓(axial press)接著冷均壓(cold isostatic pressing)來壓實(compressed)。
依序地，所生成之團塊在1550°C下於空氣或氧氣環境下燒結15小時。在燒結結束後，燒結物之電阻為5.0X10-3Ω∙cm，且燒結密度為5.67 g/cm3。分散在所製造之燒結物之氧化鋅中之氧化鎵集合體係藉由電子微探儀(electron probe micro-analyzer, EPMA)分析來檢測，且結果呈現於第1圖中。參照第1圖，其可了解的是分散於氧化鋅基質中之所有氧化鎵粒子會均勻地以1 µm或小於1 µm來分佈。
範例2
根據範例1所製造之燒結物係接合於由Cu所製成之背板上，且使用所生成之結構來執行濺鍍。控制濺鍍條件使得腔室之基本壓力為1X10-6torr，且工作壓力為0.5 Pa。藉著在100°C純Ar環境下生成電漿放電(plasma discharge)來啟始沉積。此處，標靶尺寸為565mmX690mm，且引發之功率為DC 10 kW。所生成之鎵摻雜之氧化鋅薄膜係沉積為30 nm厚度於基板上。其上沉積有薄膜之基板為事先包含一片非鹼性玻璃(non-alkaline glass)以及形成於玻璃上之氧化銦鎵鋅(IGZO)層之玻璃基板。樣本(a)藉著沉積Cu或電極材料於沉積位於IGZO層上成30nm厚度之摻雜鎵之氧化鋅(gallium-doped zinc oxide, GZO)薄膜上來製備，其中樣本(b)在並未沉積GZO薄膜下藉著沉積Cu於IGZO層上來製備。進行次級離子質譜儀(secondary ion mass spectrometer, SIMS)分析是否Cu擴散進入IGZO層中，且結果呈現於第2A圖及第2B圖中。參照第2A圖，其可發現Cu擴散受到摻雜鎵之氧化鋅(GZO)薄膜抑制。相對的，參照第2B圖，其可發現Cu成份在Cu沉積於純IGZO層上時擴散入IGZO層。
此外，關於薄膜電晶體結構，為了要檢測使用根據本發明之氧化鋅系濺鍍靶所沉積之阻絕層是否在SiOx層沉積於源極電極及汲極電極上時作用為對Cu之保護塗層，使用包含一片非鹼性玻璃及沉積於玻璃上之Cu層之基板來製備樣本(c)及樣本(d)。使用根據本發明之氧化鋅系濺鍍靶藉著沉積摻雜氧化鎵之氧化鋅(GZO)薄膜在基板上來製備樣本(c)，且接著藉著化學汽相沉積(chemical vapor deposition, CVD)來沉積SiOx薄膜，而樣本(d)係藉著沉積摻雜氧化銦之氧化鋅(IZO)薄膜於基板上且接著藉著CVD來沉積SiOx薄膜而製備。使用Cu蝕刻溶液來蝕刻樣本(c)及樣本(d)。進行穿透式電子顯微鏡(transmission electron microscopy, TEM))分析是否有殘留殘質，且其結果呈現於第3A圖及第3B圖中。參照第3A圖及第3B圖，其可發現殘質係僅殘留於第3B圖之比較例中。
第4A圖、第4B圖、第5A圖、及第5B圖為繪示當Cu電極上之阻絕層之材料改變時觀察是否有CuOx形成之結果之示意圖，其中第4A圖及第4B圖繪示在使用根據本發明之氧化鋅系濺鍍靶沉積阻絕層於Cu電極上後將SiOx薄膜沉積於阻絕層上前後之狀態，且第5A圖及第5B圖繪示在使用Cu-Mn標靶沉積阻絕層於Cu電極上後沉積SiOx薄膜於阻絕層上前後之狀態。相較於第4A圖及第4B圖，沉積SiOx薄膜前後並沒有變化。相對地，相較於第5A圖及第5B圖，其可了解裝置在沉積SiOx薄膜前後具變化。換句話說，當氧化鎵摻雜之氧化鋅系阻絕層係使用根據本發明之氧化鋅系濺鍍靶而形成於Cu電極上，即便形成SiOx薄膜，介於Cu電極與SiOx薄膜之間的反應藉著阻絕層而降低。相對地，當Cu-Mn阻絕層形成於Cu電極上時，此阻絕層不會有助於減少介於Cu電極與SiOx薄膜之間之反應，使得CuOx會由於Cu及SiOx之間之反應而形成。此接著劣化了介於Cu電極與SiOx薄膜之間之接觸特性，且因此亦劣化了薄膜電晶體特性。
本發明之特定例示性實施例之上述說明係相對於圖式而呈現。其非旨在詳盡或限制本發明於所揭露之精確形式，且對所屬技術領域具有通常知識者來說顯然鑑於上述教示許多修改及變化係為可能的。
因此其意旨本發明之範疇不會受限於所述實施例而是由所附之申請專利範圍及其等效物來定義。
無

Claims (21)

  1. 一種氧化鋅系濺鍍靶，其包含：
    一燒結物，包含摻雜有氧化鎵之氧化鋅，氧化鎵之含量介於該燒結物之10至50重量百分比；以及一背板，接合至該燒結物之一背表面以支持該燒結物。
  2. 如申請專利範圍第1項所述之氧化鋅系濺鍍靶，其中該氧化鋅系濺鍍靶之電阻為100 ·cm或更少。
  3. 如申請專利範圍第2項所述之氧化鋅系濺鍍靶，其中該氧化鋅系濺鍍靶適用於一直流濺鍍。
  4. 如申請專利範圍第3項所述之氧化鋅系濺鍍靶，其中在該直流濺鍍期間所施加之功率強度係介於0.1至8 W/cm2。
  5. 如申請專利範圍第1項所述之氧化鋅系濺鍍靶，其中該氧化鋅系濺鍍靶之密度為5.3 g/cm3或更大。
  6. 如申請專利範圍第1項所述之氧化鋅系濺鍍靶，其中氧化鎵之一集合體在該燒結物中以1 µm或小於1 µm之大小分佈。
  7. 如申請專利範圍第1項所述之氧化鋅系濺鍍靶，其中該燒結物包含選自第III族元素及第IV族元素之至少之一。
  8. 一種製造包含電極及氧化半導體層之薄膜電晶體之方法，該方法包含使用如申請專利範圍第1項所述之氧化鋅系濺鍍靶來沉積一阻絕層於該電極與該氧化半導體層之間。
  9. 如申請專利範圍第8項所述之方法，其中該阻絕層具有結晶大小介於10至5000 Å。
  10. 如申請專利範圍第8項所述之方法，其中該阻絕層沉積為介於30至50nm之厚度。
  11. 如申請專利範圍第10項所述之方法，其中該阻絕層之電阻介於100至1X10-4 Ω·cm。
  12. 如申請專利範圍第8項所述之方法，其中該電極包含Cu。
  13. 一種製造氧化鋅系濺鍍靶之方法，其包含：
    藉著加入氧化鎵至氧化鋅來製備一漿料，氧化鎵之含量介於該漿料之10至50重量百分比；
    藉著乾燥該漿料來形成一粒狀粉末；
    將該粒狀粉末塑形為一團塊；以及燒結該團塊為一燒結物。
  14. 如申請專利範圍第13項所述之方法，其中製備該漿料包含：
    一第一分散步驟，混合氧化鎵與蒸餾水及一第一分散劑之一混合溶液，接著濕磨；以及一第二分散步驟，藉著混合由該第一分散步驟所生成之一懸浮液與一第二分散劑及氧化鋅，接著濕磨而形成該漿料。
  15. 如申請專利範圍第14項所述之方法，其中該第一分散步驟包含執行濕磨以使得氧化鎵之平均粒子尺寸介於0.2至0.6µm。
  16. 如申請專利範圍第14項所述之方法，其中該第一分散步驟包含以介於氧化鎵之0.1至2重量百分比之含量加入該第一分散劑。
  17. 如申請專利範圍第14項所述之方法，其中該第二分散步驟包含以介於氧化鋅之0.3至2.5重量百分比之含量加入該第二分散劑。
  18. 如申請專利範圍第14項所述之方法，其中控制該第二分散步驟以使該漿料之平均粒子尺寸介於0.1至0.5µm。
  19. 如申請專利範圍第14項所述之方法，其中製備該漿料更包含加入一黏結劑至該漿料。
  20. 如申請專利範圍第13項所述之方法，其中燒結該團塊包含在介於1400至1600°C之溫度下於空氣或氧氣環境中燒結該團塊。
  21. 一種包含電極、阻絕層及氧化半導體層之薄膜電晶體，其中該阻絕層設置於該電極與該氧化半導體層之間，且包含摻雜有氧化鎵之氧化鋅，氧化鎵之含量介於該阻絕層之5至40重量百分比。
TW102122557A 2012-06-26 2013-06-25 氧化鋅系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體、以及製造薄膜電晶體之方法 TW201404909A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120068354 2012-06-26
KR1020120155995A KR20140006700A (ko) 2012-06-26 2012-12-28 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터

Publications (1)

Publication Number Publication Date
TW201404909A true TW201404909A (zh) 2014-02-01

Family

ID=50141576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102122557A TW201404909A (zh) 2012-06-26 2013-06-25 氧化鋅系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體、以及製造薄膜電晶體之方法

Country Status (2)

Country Link
KR (1) KR20140006700A (zh)
TW (1) TW201404909A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616424B (zh) * 2015-02-27 2018-03-01 Jx Nippon Mining & Metals Corp Oxide sintered body, oxide sputtering target, and oxide film
US9960281B2 (en) 2015-02-09 2018-05-01 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with source and drain regions doped at room temperature

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102245730B1 (ko) 2014-11-19 2021-04-29 삼성디스플레이 주식회사 박막트랜지스터 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960281B2 (en) 2015-02-09 2018-05-01 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with source and drain regions doped at room temperature
TWI616424B (zh) * 2015-02-27 2018-03-01 Jx Nippon Mining & Metals Corp Oxide sintered body, oxide sputtering target, and oxide film

Also Published As

Publication number Publication date
KR20140006700A (ko) 2014-01-16

Similar Documents

Publication Publication Date Title
US9035297B2 (en) Thin-film transistor and zinc oxide-based sputtering target for the same
US20130341181A1 (en) Zinc oxide-based sputtering target, method of manufacturing the same, and thin-film transistor having barrier layer deposited using the same
JP6006202B2 (ja) Ｉｎ２Ｏ３−ＳｎＯ２−ＺｎＯ系スパッタリングターゲット
CN105393360B (zh) 氧化物半导体薄膜和薄膜晶体管
CN102918004B (zh) 溅射靶
WO2012153522A1 (ja) Ｉｎ２Ｏ３－ＺｎＯ系スパッタリングターゲット
TWI401234B (zh) Oxide materials, and sputtering targets
US10128108B2 (en) Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target
CN106435490B (zh) 溅射靶及氧化物半导体膜以及其制备方法
WO2017188299A1 (ja) 酸化物焼結体、スパッタリングターゲット及び酸化物半導体膜
TW201404909A (zh) 氧化鋅系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體、以及製造薄膜電晶體之方法
KR101512819B1 (ko) 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터
JP2019038735A (ja) 酸化物焼結体、酸化物焼結体の製造方法、スパッタリング用ターゲット、及び非晶質の酸化物半導体薄膜
JP4917725B2 (ja) 透明導電膜およびその製造方法並びにその用途
TW201638013A (zh) 氧化物燒結體、濺鍍用靶、及使用其而得之氧化物半導體薄膜
JP2007084842A (ja) スパッタリングターゲット及び透明導電膜
TW202100487A (zh) 濺鍍靶以及濺鍍靶的製造方法
TW201339332A (zh) Ｉｎ－Ｇａ－Ｚｎ－Ｏ系氧化物燒結體與其製造方法及濺鍍靶與氧化物半導體膜