TW201345153A - 最小負載電流適配電路及主板 - Google Patents

Abstract

一種最小負載電流適配電路，電性連接至一電源模組及一中央處理器，所述最小負載電流適配電路包括控制單元及多個負載電流適配單元，每一個所述負載電流適配單元電性連接至電源模組輸出的一路對應的電源的輸出端，用於增加對應的所述電源的輸出電流以使所述輸出電流大於對應的所述電源的最小負載電流；所述控制單元用於在所述電源模組開始啟動時控制每一個所述負載電流適配單元開始工作，並在所述中央處理器受電正常工作後，控制所述負載電流適配單元停止工作。本發明還涉及一種具有所述最小負載電流適配電路的主板。

Description

最小負載電流適配電路及主板

本發明涉及一種主板電路，尤其涉及一種最小負載電流適配電路及具有該最小負載電流適配電路的主板。

目前大多數用於主板系統的電源模組（Power Supply Unit，PSU）都設置有對應主板系統的最小負載電流。當主板的開機鍵被按下後，若PSU所連接的負載達不到最小負載電流的要求，即負載電流低於該最小負載電流時，PSU則會關閉其各路輸出電源，導致主板無法開機。

為了滿足PSU對最小負載電流的要求，目前一般是在主板上加入電阻作為假負載接入PSU的電源輸出端，用以增大總的負載電流。然而，上述方法容易使得主板系統的效率降低，並且還會浪費電能。

有鑒於此，有必要提供一種不影響主板系統工作效率並且節約電能的最小負載電流適配電路。

另，還有必要提供一種具有所述最小負載電流適配電路的主板。

一種最小負載電流適配電路，電性連接至一電源模組及一中央處理器，所述電源模組輸出多路電源，所述最小負載電流適配電路包括控制單元及與多路電源數量相同的多個負載電流適配單元，每一個所述負載電流適配單元電性連接至其中一路對應的電源的輸出端，用於增加對應的所述電源的輸出電流以使所述輸出電流大於對應的所述電源的最小負載電流；所述控制單元用於在所述電源模組開始啟動時控制每一個所述負載電流適配單元開始工作，並在所述中央處理器受電正常工作後，控制所述負載電流適配單元停止工作。

一種主板，包括電源模組、中央處理器以及電性連接至所述電源模組及中央處理器的電源介面，所述電源模組用於輸出多路電源，所述電源介面用於發送一電源啟動訊號至所述電源模組以控制所述電源模組輸出多路所述電源，所述中央處理器用於在受電正常工作後輸出一電源正常訊號，所述主板還包括電性連接至所述電源介面及中央處理器的最小負載適配電路，所述最小負載電流適配電路包括控制單元及與多路電源數量相同的多個負載電流適配單元，每一個所述負載電流適配單元電性連接至其中一路對應的電源的輸出端，用於增加對應的所述電源的輸出電流以使所述輸出電流大於對應的所述電源的最小負載電流；所述控制單元用於在所述電源模組開始啟動時控制每一個所述負載電流適配單元開始工作，並在所述中央處理器受電正常工作後，控制所述負載電流適配單元停止工作。

所述的最小負載電流適配電路藉由負載電流適配單元連接至電源模組輸出的其中一路電源的輸出端以增大該路電源的負載電流，以滿足電源模組對最小負載電流的要求。其控制單元在中央處理器正常工作後，可以控制所述負載電流適配單元停止工作，節約了電能。

請參閱圖1，本發明較佳實施方式的主板應用於一電腦（圖未示）內。所述主板包括PSU 10、電源介面20、中央處理器30以及電性連接至電源介面20及中央處理器30的最小負載電流適配電路50。

請一併參閱圖2，PSU 10用於輸出多路電源，如+5V電源、+3.3V電源、+12V電源以及+5V備用電源+5VSB。電源介面20電性連接至PSU 10，用於將PSU 10輸出的各路電源輸出至主板上的各電子元件。電源介面20還電性連接至所述電腦的開機鍵（圖未示），當所述開機鍵被按下時，所述電源介面20發送一電源啟動訊號Power on至PSU 20，PSU 20接收到該電源啟動訊號Power on後，則開始輸出各路電源給主板上各電子元件供電。當中央處理器30正常工作後，中央處理器30則發出一電源正常訊號PG，以表示中央處理器30正常工作。

電源介面20包括+5V電源引腳P5V、+3.3V電源引腳P3V3、+12V電源引腳P12V、+5V備用電源引腳P5VSB以及電源啟動引腳PS-ON。+5V電源引腳P5V、+3.3V電源引腳P3V3、+12V電源引腳P12V、+5V備用電源引腳P5VSB分別用於輸出從PSU 10接收的+5V電源、+3.3V電源、+12V電源以及+5V備用電源。所述電源啟動引腳PS-ON電性連接至PSU 10以及所述開機鍵，當所述開機鍵被按下需要開機時，電源啟動引腳PS-ON則發送所述電源啟動訊號Power on至PSU 20。

最小負載電流適配電路50包括控制單元51以及多個負載電流適配單元53。控制單元51用於在PSU 10開始啟動時，控制負載電流適配單元53開始工作，並在中央處理器100受電正常工作後，控制負載電流適配單元53停止工作。在本實施方式中，最小負載電流適配電路50的數量為三個；三個負載電流適配單元53分別與PSU 10輸出的+5V電源、+3.3V電源以及+12V電源所帶的負載相並聯，每一路負載電流適配單元53用於增加與其相連的電源的輸出電流，即負載電流，以使所述輸出電流大於PSU 10的該路電源的最小負載電流以滿足PSU 10的該路電源對其最小負載電流的要求。

請一併參閱圖3，控制單元51包括第一NPN型三極管Q1、第二NPN型三極管Q2、第三NPN型三極管Q3、P溝道金屬氧化物半導體場效應電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）Q4、第一分壓電路511、第二分壓電路513、第一至第三限流電阻R1-R3以及濾波電容C1。第一NPN型三極管Q1的基極b1電性連接至電源介面20的電源啟動引腳PS-ON以接收所述電源啟動訊號Power on；集極c1藉由第一限流電阻R1電性連接至電源介面20的+5V備用電源引腳P5VSB以接收所述備用電源+5VSB；射極e1接地。第二NPN型三極管Q2的基極b2電性連接至第一NPN型三極管Q1的集極c1與第一限流電阻R1之間的節點；射極e2接地；集極c2藉由第二限流電阻R2電性連接至P溝道MOSFET Q4的閘極g1。第三NPN型三極管Q3的基極b3電性連接至中央處理器30以接收所述電源正常訊號PG；射極e3接地；集極c3藉由第三限流電阻R3電性連接至第一NPN型三極管Q1的集極c1與第一限流電阻R1之間的節點。P溝道MOSFET Q4的源極s1電性連接至電源介面20的+5V備用電源引腳P5VSB以接收所述+5V備用電源+5VSB，汲極d1電性連接至多個負載電流適配單元53。

當電腦開機時，開機鍵被按下，電源介面20的電源啟動引腳PS-ON輸出呈低電平（邏輯0）的電源啟動訊號Power on，此時第一NPN型三極管Q1截止，第二NPN型三極管Q2的基極b2呈高電平而導通，使得P溝道MOSFET Q4的閘極g1為低電平而導通，P溝道MOSFET Q4的汲極d1輸出所述+5V備用電源+5VSB至所述負載電流適配單元53，以控制負載電流適配單元53開始工作。而當中央處理器30正常工作後，中央處理器發送呈高電平（邏輯1）的電源正常訊號PG至第三NPN型三極管Q3導通，此時第二NPN型三極管Q2的基極b2呈低電平而截止，使得P溝道MOSFET Q4的閘極g1為高電平而截止，P溝道MOSFET Q4的汲極d1停止輸出所述+5V備用電源+5VSB至多個負載電流適配單元53，以控制多個負載電流適配單元53停止工作。

第一分壓電路511設置於中央處理器30與第三NPN型三極管Q3之間，用於對中央處理器30輸出的電源正常訊號PG的電壓進行分壓以使第三NPN型三極管Q3能正常導通與截止。第一分壓電路511包括串聯至中央處理器30與地之間的第一分壓電阻R4以及第二分壓電阻R5。第三NPN型三極管Q3的基極b3電性連接至第一分壓電阻R4及第二分壓電阻R5之間的節點。例如，第三NPN型三極管Q3的集極c3電壓為+5V，當所述中央處理器30輸出的高電平的電源正常訊號為+5V時，第一分壓電路511對該+5V的高電平訊號進行分壓，使得第三NPN型三極管Q3的基極b3上的電壓小於集極c3上的電壓，例如，使得基極b3上的電壓為+3V，即可使第三NPN型三極管Q3正常導通。

第二分壓電路513設置於電源介面20與第一NPN型三極管Q1之間，用於對電源介面20的電源啟動引腳PS-ON上的電壓進行分壓以使第一NPN型三極管Q1能正常導通與截止。第二分壓電路513包括相互串聯至電源介面20的電源啟動引腳PS-ON與地之間的第三分壓電阻R6及第四分壓電阻R7。第一NPN型三極管Q1的基極b1電性連接至第三分壓電阻R6及第四分壓電阻R7之間的節點。

濾波電容C1串聯至電源介面20的+5V備用電源引腳P5VSB與地之間，用於對+5V備用電源引腳P5VSB輸出的+5V備用電源進行濾波。

請參閱圖4，在本實施方式中，以與+12V電源相連接的負載電流適配單元53為例對本發明進行說明。負載電流適配單元53包括基準電壓源531、第一運算放大器U1、第二運算放大器U2、N溝道MOSFET Q5、限流電阻R50、多個可選電阻R51-R53、多個跳帽J1-J3、第三分壓電路533以及多個濾波電容C2-C4。

基準電壓源531電性連接至控制單元51的輸出端，即P溝道MOSFET Q4的汲極d1，以及第二運算放大器U2的同相輸入端4。第二運算放大器U2的反向輸入端5及輸出端6相互短接；輸出端6還電性連接至第一運算放大器U1的同相輸入端1。第一運算放大器U1的反向輸入端2電性連接至N溝道MOSFET Q5的源極s2；輸出端3藉由電性連接至N溝道MOSFET Q5的閘極g2。N溝道MOSFET Q5的汲極d2電性連接至電源介面20的+5V電源引腳P5V、+3.3V電源引腳P3V3、+12V電源引腳P12V的其中一個引腳，在本實施方式中，汲極d2電性連接至+12V電源引腳P12V。限流電阻R50電性連接至第一運算放大器U1的反向輸入端2與N溝道MOSFET Q5的源極s2之間的節點與地之間。可選電阻R51-R53的一端電性連接至第一運算放大器U1的反向輸入端2與N溝道MOSFET Q5的源極s2之間的節點，另一端分別藉由跳帽J1-J3接地。第三分壓電路533包括相互串聯至第二運算放大器U2的輸出端6與地之間的第五分壓電阻R54與第六分壓電阻R55。第一運算放大器U1的同相輸入端1電性連接至第五分壓電阻R54與第六分壓電阻R55之間的節點。第一運算放大器U1的同相輸入端1、反向輸入端2以及N溝道MOSFET Q5的汲極d2分別藉由濾波電容C2-C4接地。

基準電壓源531用於將控制單元51的輸出端輸出的+5V備用電源電壓穩定於一基準電壓V1，即將第二運算放大器U2的同相輸入端4的電壓穩定至所述基準電壓V1，相應地將第一運算放大器U1的同相輸入端1的電壓穩定至一參考電壓Vref。基準電壓源531可等效為一穩壓二極體，當該穩壓二極體被反向擊穿後，其上的電壓則穩定不變。在本實施方式中，所述基準電壓源531的型號為TL431，由德州儀器公司生產。

第二運算放大器U2用於對所述基準電壓V1進行低通濾波後輸出至所述第三分壓電路533。所述基準電壓V1經由所述第三分壓電路533分壓後輸出所述參考電壓Vref至所述第一運算放大器U1的同相輸入端1。

多個跳帽J1-J3分別用於選通對應的可選電阻R51-R53。每一跳帽均包括連接至對應的可選電阻的引腳7以及接地的引腳8。當該跳帽的引腳7及引腳8短接於一起時，則將對應的可選電阻並聯至限流電阻R50兩端。

當電腦開機鍵被按下時，所述控制單元51輸出所述+5V備用電源後，第一運算放大器U1的輸出端3驅動N溝道MOSFET Q5導通，N溝道MOSFET Q5、限流電阻R50以及被選通可選電阻上則形成電流，如此即可增加PSU 20輸出的+12V電源的輸出電流，滿足+12V電源對其最小負載電流的要求。同理，其他兩路負載電流適配單元53也相應地分別增加PSU 20輸出的+5V電源以及+3.3V電源的輸出電流。三路負載電流適配單元53藉由分別選通不同的限流電阻，即可控制N溝道MOSFET Q5上的電流大小，從而滿足不同的電源對最小負載電流的要求。並且，根據運算放大器的虛短特性，第一運算放大器U1的同相輸入端1及反相輸入端3上電壓可看成相等。因此，藉由所述參考電壓的大小以及限流電阻R50、被選通的可選電阻的阻值，即可求出N溝道MOSFET Q5上流過的電流。

而中央處理器30工作正常後，所述控制單元51停止輸出所述+5V備用電源，第一運算放大器U1則停止驅動N溝道MOSFET Q5使N溝道MOSFET Q5截止。如此，整個最小負載電流適配電路50則停止工作，節約了電能。

可以理解，所述第一運算放大器U1及第二運算放大器U2也可由一雙運算放大器，如由意法半導體（STMicroelectronics）公司生產的雙運算放大器LM358代替。

所述的最小負載電流適配電路50藉由負載電流適配單元53連接至PSU 20輸出的其中一路電源的輸出端以增大該路電源的負載電流，以滿足PSU 10對最小負載電流的要求。其控制單元51在中央處理器10正常工作後，可以控制所述負載電流適配單元53停止工作，節約了電能。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之實施方式，本發明之範圍並不以上述實施方式為限，舉凡熟悉本案技藝之人士，於援依本案發明精神所作之等效修飾或變化，皆應包含於以下之申請專利範圍內。

10．．．PSU

20．．．電源介面

30．．．中央處理器

50．．．最小負載電流適配電路

51．．．控制單元

511．．．第一分壓電路

513．．．第二分壓電路

53．．．負載電流適配單元

531．．．基準電壓源

533．．．第三分壓電路

P5V．．．+5V電源引腳

P3V3．．．+3.3V電源引腳

P12V．．．+12V電源引腳

P5VSB．．．+5V備用電源引腳

PS-ON．．．電源啟動引腳

Q1．．．第一NPN型三極管

Q2．．．第二NPN型三極管

Q3．．．第三NPN型三極管

Q4．．．P溝道MOSFET

Q5．．．N溝道MOSFET

U1．．．第一運算放大器

U2．．．第二運算放大器

J1-J3．．．跳帽

R1-R3．．．第一至第三限流電阻

R4-R7．．．第一至第四分壓電阻

R50．．．限流電阻

R51-R53．．．可選電阻

R54．．．第五分壓電阻

R55．．．第六分壓電阻

C1-C4．．．濾波電容

1、4．．．同相輸入端

2、5．．．反相輸入端

3、6．．．輸出端

g1、g2．．．閘極

s1、s2．．．源極

d1、d2．．．汲極

e1、e2、e3．．．射極

c1、c2、c3．．．集極

b1、b2、b3．．．基極

7、8．．．引腳

Power on．．．電源啟動訊號

PG．．．電源正常訊號

V1．．．基準電壓

Vref．．．參考電壓

圖1為本發明較佳實施方式的具有本發明最小負載電流適配電路的主板的功能模組圖。

圖2為圖1所示主板的電源介面的引腳圖。

圖3為圖1所示最小負載電流適配電路的控制單元的電路圖。

圖4為圖1所示最小負載電流適配電路的負載電流適配單元的電路圖。

10．．．PSU

20．．．電源介面

30．．．中央處理器

50．．．最小負載電流適配電路

51．．．控制單元

53．．．負載電流適配單元

Claims (8)

1. 一種最小負載電流適配電路，電性連接至一電源模組及一中央處理器，所述電源模組輸出多路電源，其改良在於：所述最小負載電流適配電路包括控制單元及與多路電源數量相同的多個負載電流適配單元，每一個所述負載電流適配單元電性連接至其中一路對應的電源的輸出端，用於增加對應的所述電源的輸出電流以使所述輸出電流大於對應的所述電源的最小負載電流；所述控制單元用於在所述電源模組開始啟動時控制每一個所述負載電流適配單元開始工作，並在所述中央處理器受電正常工作後，控制所述負載電流適配單元停止工作。
2. 如申請專利範圍第1項所述之最小負載電流適配電路，其中所述控制單元包括第一NPN型三極管、第二NPN型三極管、第三NPN型三極管以及P溝道金屬氧化物半導體場效應電晶體，所述第一NPN型三極管的集極藉由電性連接至所述電源模組的備用電源，射極接地；所述第二NPN型三極管的基極電性連接至第一NPN型三極管的集極，射極接地，集極電性連接至所述P溝道金屬氧化物半導體場效應電晶體的閘極；所述第三NPN型三極管的基極電性連接至所述中央處理器，射極接地，集極電性連接至第一NPN型三極管的集極；所述P溝道金屬氧化物半導體場效應電晶體的源極電性連接至所述電源模組的備用電源，汲極電性連接至負載電流適配單元；當所述電源啟動時，所述第一第一NPN型三極管的基極接收一低電平訊號，所述P溝道金屬氧化物半導體場效應電晶體導通，所述備用電源給所述負載電流適配單元供電；當所述中央處理器正常工作時，所述中央處理器輸出一高電平訊號至所述第三NPN型三極管的基極，所述P溝道金屬氧化物半導體場效應電晶體截止，所述備用電源停止給每一個所述負載電流適配單元供電。
3. 如申請專利範圍第2項所述之最小負載電流適配電路，其中所述控制單元還包括第一分壓電路，所述第一分壓電路包括相互串聯至所述中央處理器與地之間的第一分壓電阻以及第二分壓電阻，所述第三NPN型三極管的基極電性連接至第一分壓電阻及第二分壓電阻之間的節點；所述第一分壓電路用於對中央處理器輸出的高電平訊號的電壓進行分壓以使第三NPN型三極管能正常導通。
4. 如申請專利範圍第2項所述之最小負載電流適配電路，其中每一個所述負載電流適配單元包括第一運算放大器、N溝道MOSFET以及限流電阻，所述第一運算放大器的同相輸入端電性連接至所述P溝道MOSFET的汲極，反向輸入端電性連接N溝道MOSFET的源極，輸出端電性連接至所述N溝道MOSFET的閘極；所述N溝道MOSFET的汲極電性連接至其中一個所述電源，所述限流電阻電性連接至所述第一運算放大器的反向輸入端與所述N溝道MOSFET的源極之間的節點與地之間；當所述P溝道MOSFET導通時所述備用電源提供一參考電壓至所述第一運算放大器的同相輸入端時，所述第一運算放大器的輸出端驅動所述N溝道MOSFET導通，所述N溝道MOSFET及限流電阻上則由電流流過，從而增加了所述電源的輸出電流。
5. 如申請專利範圍第4項所述之最小負載電流適配電路，其中所述負載電流適配單元還包括基準電壓源，所述基準電壓源電性連接至所述P溝道MOSFET的汲極與所述第一運算放大器的同相輸入端之間，所述基準電壓源用於將所述第一運算放大器的同相輸入端的電壓穩定在所述參考電壓。
6. 如申請專利範圍第5項所述之最小負載電流適配電路，其中所述負載電流適配單元還包括第二運算放大器，所述第二運算放大器的同相輸入端電性連接至所述基準電壓源，所述第二運算放大器的反相輸入端與輸出端相互短接，且所述第二運算放大器的輸出端還電性連接至所述第一運算放大器的同相輸入端，所述第二運算放大器用於對所述基準電壓源輸出的電壓進行低通濾波。
7. 如申請專利範圍第4項所述之最小負載電流適配電路，其中所述負載適配單元還包括多個可選電阻及與多個可選電阻數量相同的多個跳帽，每一可選電阻的一端電性連接至第一運算放大器的反相輸入端與所述N溝道MOSFET的源極之間，另一端藉由對應的所述跳帽接地，每一跳帽用於選通對應的可選電阻以將對應的可選電阻並聯至所述限流電阻兩端。
8. 一種主板，包括電源模組、中央處理器以及電性連接至所述電源模組及中央處理器的電源介面，所述電源模組用於輸出多路電源以及備用電源，所述電源介面用於發送一電源啟動訊號至所述電源模組以控制所述電源模組輸出多路所述電源，所述中央處理器用於在受電正常工作後輸出一電源正常訊號，其改良在於：所述主板還包括如申請專利範圍第1-7任一項所述的最小負載電流適配電路。