TW201332112A - 於三維電晶體中基於應變隔離材料之應變工程 - Google Patents

Abstract

在三維電晶體組態中，至少在汲極及源極區中提供一應變誘發隔離材料，藉此誘發一應變，特別是在三維電晶體的PN接面處或其附近。在此情形下，可實現優異的電晶體效能，然而在一些示範具體實施例中，甚至相同類型的內部受應力隔離材料可導致P型通道電晶體與N型通道電晶體有優異的電晶體效能。

Description

於三維電晶體中基於應變隔離材料之應變工程

本揭示內容大體有關於包含有非平面型通道架構的電晶體元件的高度精密積體電路的製造。

先進積體電路(例如，CPU、儲存裝置、ASIC(特殊應用積體電路)及其類似者)的製造要求根據指定的電路佈局在給定的晶片區上形成大量的電路元件，其中場效電晶體為一種重要的電路元件，其係實質決定積體電路的效能。一般而言，目前實施的製程技術有多種，其中對於含有場效電晶體的多種複雜電路，MOS技術是目前最有前途的方法之一，因為由操作速度及/或耗電量及/或成本效率看來，它具有優越的特性。在使用MOS技術製造複雜的積體電路期間，會在包含結晶半導體層的基板上形成數百萬個電晶體，例如，N型通道電晶體與P型通道電晶體。不論是考慮N型通道電晶體還是P型通道電晶體，場效電晶體通常包含所謂的PN接面，其係由被稱作汲極及源極區域的重度摻雜區域與輕度摻雜或無摻雜區域(例 如，經配置成與重度摻雜區域毗鄰的通道區域)的介面形成。在場效電晶體中，形成於該通道區域附近以及藉由細薄絕緣層而與該通道區隔開的閘極電極可用來控制通道區域的導電率，亦即，導電通道的驅動電流能力。在因施加適當的控制電壓至閘極電極而形成導電通道後，除了別的以外，該通道區域的導電率取決於摻雜物濃度、電荷載子的遷移率(mobility)、以及對平面型電晶體架構而言，取決於源極區域與汲極區域的距離，此一距離也被稱作通道長度。

由於有實質無限的可用性、已熟悉矽及相關材料和製程的特性、以及過去50年來累積的經驗，目前極大多數的積體電路都基於矽來形成。因此，矽可能仍為可供選擇用於經設計成可量產的未來電路世代的材料。矽在製造半導體裝置上很重要的理由之一是矽/二氧化矽介面的優越特性允許不同的區域有可靠的電氣絕緣。矽/二氧化矽介面在高溫很穩定，從而允許後續高溫製程的效能，例如像退火迴圈(anneal cycle)所要求的，可啟動摻雜物及糾正晶體損傷而不犧牲介面的電氣特性。

基於以上所提出的理由，二氧化矽在場效電晶體中最好用來作為隔開閘極電極(常由多晶矽或其他含金屬材料構成)與矽通道區域的閘極絕緣層的基材。在穩定地改善場效電晶體的裝置效能下，已持續減少通道區域的長度以改善切換速度及驅動電流能力。由於電晶體效能除了別的以外還受控於施加至閘極電極的電壓，該電壓可 使通道區域的表面反轉成有夠高的電荷密度用以對於給定的供給電壓可提供想要的驅動電流，必須維持有一定程度的電容耦合(capacitive coupling)，其係由閘極電極、通道區域及配置於其間的二氧化矽所形成的電容器提供。結果，減少用於平面型電晶體組態的通道長度要求增加電容耦合以避免在電晶體操作期間有所謂的短通道行為。該短通道行為可能導致泄露電流增加以及導致臨界電壓有顯著的變異。積極縮小以具有相對低的供給電壓從而減少臨界電壓的平面型電晶體裝置可能受苦於泄露電流的指數增加，因為需要增強閘極電極與通道區域的電容耦合。因此，必須對應地減少二氧化矽層的厚度以在閘極與通道區域之間提供必要的電容。例如，約0.08微米的通道長度可需要由二氧化矽製成厚約1.2奈米的閘極介電層。

對於這些理由，已開發出多種替代方案企圖進一步增強平面型電晶體的效能同時避免上述問題。例如，考慮換掉作為閘極絕緣層材料的二氧化矽，特別是極薄的二氧化矽閘極層。例如，可使用介電常數大幅提高的介電材料，例如氧化鉿及其類似者。因此，已開發出精密的方法以便基於優異閘極介電材料(所謂高介電常數介電材料)來形成閘極電極結構。除了優異高介電常數介電材料以外，也使用含金屬電極材料以便實現提高閘極電極結構的整體導電率以及提供用於適當地調整各種電晶體的功函數的有效機構。例如，在早期製造階段可提供高介電常數介電材料，亦即，在圖案化閘極電極結構時，或藉由應用 所謂取代閘極法(replacement gate approach)可在極先進製造階段與高度導電電極金屬一起提供。雖然提供精密閘極電極結構的這些方法有助於顯著增強電晶體的效能特性，然而在進一步縮放電晶體的整體尺寸時仍有顯著的問題。

根據其他的策略，藉由修改矽基半導體材料的晶格結構可有效地提高平面型電晶體的效能。衆所周知，拉伸或壓縮應變可顯著改變矽基半導體材料的電荷載子遷移率，從而使得大幅增強平面型電晶體的效能成為有可能。例如，以矽基材料的標準晶向而言，沿著平面型電晶體的通道區域的電流流動方向產生拉伸應變分量可顯著增加電子的遷移率，因而，可增加電晶體的切換速度及驅動電流能力。另一方面，以相同的標準結晶組態而言，通道區域中的單軸壓縮應變可增強電洞的遷移率，從而提供提高P型通道電晶體的效能的可能性。藉由提供可形成電晶體的對應主動區域於其中的含全域應變半導體材料(globally strained semiconductor material)，可得到對應應變分量。在其他公認有效的製程技術中，藉由實作各種應變誘發機構，可在電晶體的通道區域中局部產生應變，例如在N型通道電晶體及/或P型通道電晶體的汲極及源極區域中加入應變誘發半導體材料。例如，矽/鍺合金加入汲極及源極區域，由於矽基材料與矽/鍺合金的晶格失配，可產生應變組態，從而誘發實質單軸壓縮應變分量，因而這可提高P型通道電晶體的效能。此外，可用極靠近電晶體的高度受應力材料(highly stressed material)的形式應用其他公 認有效的應變誘發機構，從而也誘發所欲應變分量。為此目的，在電晶體元件的接觸層級加入層間介電材料可用來誘發所欲應變類型。

第1a圖的透視圖示意圖示包含平面型電晶體150的精密半導體裝置100，其用於複雜的邏輯電器，例如CPU及其類似者，以便得到高切換速度以及必要的驅動電流，這在精密應用是必要的。如圖示，習知裝置100可包含基板101，例如矽基板及其類似者，有可能結合埋藏絕緣層102，藉此提供絕緣層上覆矽(SOI)架構，就切換速度及其類似者而言，這大體可提供某些優點。此外，形成矽基半導體層103於埋藏絕緣層102上以及可包含側向用隔離結構(例如，淺溝槽隔離及其類似者)刻畫的多個“主動”區域103a。應瞭解，主動區域應視為其中形成或將會形成適當PN接面供用於至少一電晶體元件的半導體區域。在圖示實施例中，主動區域103a包含源極區域152s與汲極區域153d，它們可為高度摻雜半導體區域以便提供中高導電率以及與位於源極區域152s、汲極區域153d之間的通道區域154形成PN接面。在P通道富集電晶體(P channel enrichment transistor)的情形下，汲極及源極區域153d、152s可受P型摻雜，而通道區域154可受輕度N型摻雜。因此，在P型通道電晶體的情形下，為了實現電晶體150的高驅動電流，通道區域154必須富含作為電荷載子的電洞以致能由源極區域152s至汲極區域153d的P型傳導路徑。至於N型通道電晶體，必須提供反向摻雜的汲 極及源極區域和通道區域。此外，電晶體150包含閘極電極結構151，它可包含形成於閘極介電材料151b上的電極材料151a，從而使電極材料151a與通道區域154分離。此外，經常可能在電極材料151a的側壁上形成間隔體結構151c，其中，為了便於說明，以透明方式圖示間隔體151c以免不必要地混淆電晶體150的圖解說明。

通道區域154與閘極介電材料151b的介面可實質決定電晶體150的電氣特性，其中此介面設在單一平面內使得電晶體150可視為平面型電晶體裝置。如先前所述，電晶體150的一個重要參數是閘極電極結構151的長度，它可視為電極材料151a的水平延伸。例如，在精密的應用中，閘極長度約有50奈米及更小，因而可能需要電極材料151a經由閘極介電材料151b至通道區域154的高電容耦合。結果，必須適當地選擇閘極介電材料151b的厚度及/或材料組合物以便提供所欲電容耦合。此外，電晶體150的整體驅動電流也取決於電晶體寬度，因為該寬度決定可用於電荷載子傳輸的總面積。

由於為了實現與高切換速度結合的必要高驅動電流能力而限制閘極介電材料的泄露電流以及圖案化閘極電極結構及主動區域有其複雜性，已有人實作額外的機構以便在通道區域154中建立所欲應變類型156。例如，應變誘發半導體合金155可加入可能有應變狀態(strained state)的汲極及源極區域152s、153d，因而可誘發應變156。除應變誘發材料155以外或替換地，可提供間隔體結構 151c作為高度受應力介電材料(highly stressed dielectric material)及/或另一材料可形成處於高度受應力狀態的汲極及源極區域152s、153d上，藉此也在通道區域154中誘發一定程度的應變。雖然這些機構對於給定幾何組態的電晶體150可顯著增強電晶體效能，在進一步縮放裝置時，亦即，在進一步減少閘極電極結構151的長度時，該等機構的效率可能大幅降低，從而導致效能增益比較不明顯。

對於這些理由，已有人提出替代電晶體架構，例如“三維”架構，其中可以整體橫向尺寸減少的方式得到所欲通道寬度從而電晶體寬度，同時對於通過通道區域的電流流動可實現優異的可控制性。為此目的，已有人提出所謂的FinFET，其中在半導體材料的薄層中可形成薄銀或矽鰭片，其中至少在鰭片的兩邊側壁，以及可能在上表面上，可提供閘極介電材料及閘極電極材料，藉此實現通道區域完全空乏的雙閘極或三閘極電晶體。在精密的應用中，通常矽鰭片的寬度約有10至20奈米以及高度約有30至40奈米。

因此，FinFET電晶體架構可提供以下優點：增加閘極電極與各種通道區域的有效耦合而不需要對應地減少閘極介電材料的厚度。此外，藉由提供此一非平面型電晶體架構，也可增加有效通道寬度，使得對於電晶體的給定整體橫向尺寸，可得到增強的電流驅動。

第1b圖的透視圖示意圖示包含FinFET電晶體120的半導體裝置100，它是要代表任何三維或“垂直” 電晶體架構。如圖示，該裝置包含基板101與“埋藏”絕緣層102，有多個半導體鰭片110形成於其上因而可為半導體層103(第1a圖)的一部份的“殘留物”。此外，可形成閘極電極結構130於半導體鰭片110的中央部附近以便在其中定義對應的通道區域。應瞭解，閘極電極結構130可包含形成於半導體鰭片110的側壁110a、110b上以及通常也形成於鰭片110的上表面110s上的閘極介電材料。在此情形下，側壁110a、110b與上表面110s可為用於控制通過半導體鰭片110的電流流動的實際控制區使得有時此一電晶體結構被稱作三閘極組態。結果，鰭片110中的每一者可包含源極區域122與汲極區域123，兩者各自可為鰭片110的末端部份因而可能有適當的摻雜物濃度以便與被閘極電極結構130覆蓋的通道區域形成對應PN接面。結果，半導體鰭片110可致能沿著長度方向110l的受控電流流動，其中該電流流動可用閘極電極結構130控制。為此目的，可適當地選擇鰭片110的高度110h及寬度110w以及閘極電極結構130的特性以便得到電流流動的可靠控制。如前述，對於給定橫向尺寸的電晶體120，可得到顯著增加的整體驅動電流，同時閘極電極結構130的圖案化可能較不重要，例如相對於閘極介電材料的厚度。

通常可基於適當圖案化技術來形成包含三維電晶體120的半導體裝置100，其中可基於精密微影及蝕刻技術來形成半導體鰭片110以便蝕刻穿過初始半導體層103(第1a圖)，同時用埋藏絕緣層102作為蝕刻終止材 料，在半導體材料中形成有所欲深度的凹處，如果考慮塊體架構的話。之後，形成閘極電極結構，例如，這可藉由添加所欲閘極介電材料，例如基於氧化矽的材料，這可藉由氧化及/或沈積，接著沈積電極材料(例如，多晶矽及其類似者)來實現。在提供閘極層堆疊後，可應用適當的微影及蝕刻技術以便形成有所欲“閘極長度”(用130l表示)的閘極電極結構130。因此，可得到想要的短閘極長度，然而，其中可得到優異的可控制性，因為與第1a圖的平面型電晶體150相反，可由兩邊側壁110a、110b及上表面110s來施加閘極控制電壓。可基於根據任何適當製程策略的離子植入製程及其類似者來形成汲極及源極區域122、123。

為了進一步增強電晶體120的效能，已有人提出也應用應變誘發機構，其與在說明第1a圖的平面型電晶體150時提及的類似。不過，考慮到進一步的裝置縮放，這些應變誘發機構中有許多被認為效率不足，例如受應力間隔體與受應力上覆層。關於使用關鍵尺寸在30奈米以下的電晶體的裝置世代，特別是加入應變誘發半導體材料(例如，矽/鍺合金)於汲極及源極區被認為最有前途，因為可實現三維電晶體架構的效能增益。對於三維電晶體被視為潛在候選者的其他應變誘發機構係提供金屬閘極電極結構，其中可提供有高內部應力位准的金屬材料，同時，在其他情形下，含全域應變基底半導體材料被視為是有前述的應變誘發機構。不過，應變誘發機構的後來候選者，亦即，含全域應變半導體層及金屬閘極電極結構，目前尚未 完全瞭解它們對於實際電晶體架構的影響。另一方面，基於矽/鍺的應變誘發機構，在平面型電晶體是公認有效的，被認為只對於P型通道電晶體可提供優異的效能，因而只部份有助於CMOS裝置的電晶體效能。大體而言，由於應變誘發機構被認為是進一步增強複雜電晶體架構的整體效能的有前途方法，有可能結合加入精密高介電常數金屬閘極電極結構，因此本揭示內容係有關於可增強電晶體效能的製造技術及半導體裝置，其係基於在包含三維電晶體架構(有可能結合平面型電晶體)的半導體裝置之中的應變誘發機構，同時避免或至少降低上述問題中之一或更多的影響。

為供基本理解本發明的一些方面，提出以下簡化的總結。此總結並非本發明的窮舉式總覽。它不是想要確認本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細之說明的前言。

大體上，本揭示內容提供製造技術及半導體裝置，其中有效應變誘發機構可實作成至少部份將會被視為三維架構的電晶體組態。在此方面，已認識到，特別是，可提供電晶體的汲極及源極區當作多個三維半導體本體以便提供可用來接受由適當隔離材料(例如，高度受應力介電材料)施加的應變力的側壁表面區。在揭示於本文的一些示範方面中，可提供形式為三維組態的整個電晶體架 構，其中可提供一或更多個長形半導體本體當作一連續半導體材料，藉此提供FinFET組態或三閘極架構，如上述，其中在一應變誘發隔離材料中，可側向嵌入該等長形半導體本體(至少在汲極及源極區之中的)，藉此提供優異的應變條件(strain condition)，其中已認識到，特別是，與長形半導體本體的長度方向垂直以及在汲極及源極區的對應PN接面附近的應變分量可大幅促進優異的電晶體特性。

揭示於本文的一示範方法包括：在電晶體的半導體區域的汲極區及源極區中形成或更多個半導體鰭片，其中該汲極區及該源極區用通道區側向隔開。此外，該等半導體鰭片在長度方向呈長形以及有側壁及上表面。該方法更包括：形成側向毗鄰該一或更多個半導體鰭片的側壁的至少一部份的應變誘發隔離材料，其中該隔離材料在汲極及源極區之中的半導體鰭片中誘發與該長度方向垂直的應變。該方法另外包括：在該通道區上形成閘極電極結構。

揭示於本文的另一示範方法係有關於形成半導體裝置。該方法包括：在基板上方形成長形半導體本體，其中該長形半導體本體有側壁及上表面。此外，該方法包括：在該長形半導體本體的第一部份中，形成電晶體的汲極區域。此外，在該長形半導體本體的第二部份中，形成該電晶體的源極區域。該方法另外包括：在該長形半導體本體的第三部份附近，形成該電晶體的閘極電極結構，其中該閘極電極結構經配置成可控制在該第三部份中 沿著該長度方向的電流流動。此外，該方法包括：形成側向毗鄰該第一及該第二部份的側壁的應變誘發隔離材料以便在該汲極及源極區域中誘發應變。

揭示於本文的一示範半導體裝置包含第一多個長形半導體本體，該等第一多個長形半導體本體中的每一者為電晶體的汲極區域的一部份以及有側壁及上表面。該半導體裝置更包含第二多個長形半導體本體，該等第二多個長形半導體本體中的每一者為該電晶體的源極區域的一部份以及有側壁及上表面。該半導體裝置更包含位於該汲極區域與該源極區域之間的通道區域。此外，形成閘極電極結構於該通道區域附近以及將它配置成可控制通過該通道區域的電流流動。此外，該半導體裝置包含側向形成於該等第一及該等第二多個長形半導體本體之間的應變誘發隔離材料。

100、200、300、400‧‧‧半導體裝置、裝置

101、201、301‧‧‧基板

102‧‧‧埋藏絕緣層

103、203、303‧‧‧半導體層

103a、203a‧‧‧主動區域

110、310、410‧‧‧半導體鰭片

110a、110b‧‧‧側壁

110h‧‧‧高度

110l‧‧‧長度方向

110s、210s、310s、410s‧‧‧上表面

110w‧‧‧寬度

122、152s‧‧‧源極區域

123、153d‧‧‧汲極區域

130、151、230、230a、230b、330‧‧‧閘極電極結構

130l‧‧‧閘極長度

150、220、320、420‧‧‧電晶體

151a、232‧‧‧電極材料

151b、233、433‧‧‧閘極介電材料

151c‧‧‧間隔體結構

154‧‧‧通道區域

155‧‧‧應變誘發材料、應變誘發半導體合金

156‧‧‧應變類型、應變

203v、204r、304r‧‧‧凹處

204s、304s、404s‧‧‧隔離材料、材料

210‧‧‧半導體鰭片、半導體區域

210a、210b、310a、310b‧‧‧側壁表面區

220a‧‧‧第一電晶體、電晶體

220b‧‧‧第二電晶體、電晶體

222、322‧‧‧汲極區域

223、323、423‧‧‧源極區域

231、240‧‧‧遮罩

240a‧‧‧第一遮罩材料

240b‧‧‧第二遮罩材料

254、354、454‧‧‧通道區域

254a‧‧‧通道區

256c‧‧‧壓縮應力、應力

256t‧‧‧拉伸應變分量、應變分量、應變

311‧‧‧遮罩層

330o‧‧‧閘極開口

332‧‧‧占位材料、材料

333‧‧‧介電材料、材料

334、434‧‧‧側壁間隔體結構

335‧‧‧導電電極金屬、材料

336‧‧‧含金屬材料、材料

337‧‧‧閘極介電材料、材料

360、460‧‧‧接觸層級

361‧‧‧表面層、材料

362‧‧‧介電材料、介電層、材料

365‧‧‧接觸結構

365k‧‧‧拉伸應變分量

423p‧‧‧PN接面

437‧‧‧高介電常數介電材料

456t‧‧‧應變分量

參考以下結合附圖的說明可明白本揭示內容，其中類似的元件係以相同的元件符號表示。

第1a圖的透視圖示意圖示包含應變誘發機構的平面型電晶體；第1b圖的透視圖示意圖示習知三維電晶體架構的三維電晶體(例如，三閘極電晶體)，其包含多個半導體鰭片或長形半導體本體；第2a圖的上視圖根據示範具體實施例示意圖示半導 體裝置，其包含至少在汲極及源極區中有三維裝置架構的電晶體以及作用於該三維裝置架構的應變誘發隔離材料；第2b及2c圖的透視圖根據其他示範具體實施例示意圖示三維電晶體，其形式為有側向嵌入應變誘發隔離材料的半導體鰭片的三閘極電晶體；第2d至2i圖的上視圖及橫截面圖也各自根據其他示範具體實施例示意圖示在各種製造階段期間的半導體裝置，此時基於應變誘發機構用應變誘發隔離材料來形成有三維架構的電晶體；第2j至2l圖的上視圖及橫截面圖又各自根據其他示範具體實施例示意圖示在各種製造階段期間的半導體裝置，其中可基於相同的應變誘發隔離材料來提供不同的電晶體；第3a至3f圖的上視圖及橫截面圖更各自根據其他示範具體實施例示意圖示在各種製造階段期間的半導體裝置，此時基於取代閘極法與設於半導體鰭片之間的應變誘發隔離材料來形成三維電晶體架構；第4圖的透視圖根據示範具體實施例示意圖示三維電晶體，其中可基於作用於半導體鰭片的側壁上的應變誘發隔離材料來得到圖中所示的應變條件；以及第5及6圖根據示範具體實施例示意圖示用於評估N型通道電晶體(第5圖)及P型通道電晶體(第6圖)在接受相同類型的應變誘發隔離材料時的靜電效能類比資料。

儘管本發明容易做成各種修改及替代形 式，本文仍以附圖為例圖示幾個本發明的特定具體實施例且詳述其中的細節。不過，應瞭解本文所描述的特定具體實施例不是想要把本發明限定成本文所揭示的特定形式，反而是，本發明是要涵蓋落入依照申請專利範圍界定的本發明精神及範疇內的所有修改、等價及替代性陳述。

以下描述本發明的各種示範具體實施例。為了清楚說明，本專利說明書沒有描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與係統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發即複雜又花時間，決不是本技藝一般技術人員在閱讀本揭示內容後即可實作的例行工作。

此時以參照附圖來描述本發明。示意圖示於附圖的各種結構、係統及裝置係僅供解釋以及避免熟諳此藝者所習知的細節混淆本發明。儘管如此，仍納入附圖用來描述及解釋本揭示內容的示範實施例。應使用與相關技藝技術人員所熟悉的意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的術語或片語(亦即，與熟諳此藝者所理解的普通慣用意思不同的定義)是想要用術語或片語的一致用法來暗示。在這個意義上，希望術語或片語具有特定的意思時(亦即，不同於熟諳此藝者所理解的意思)，則會在本專利說明書中以直接明白地提供特定 定義的方式清楚地陳述用於該術語或片語的特定定義。

本揭示內容大體提供數種非平面型電晶體架構，其中藉由提供與至少設於電晶體的汲極及源極區的一部份毗鄰的長形半導體本體或半導體鰭片的應變誘發隔離材料，可得到優異的應變條件。以此方式，特別是，長形半導體本體的暴露側壁區部份可用來與高度受應力隔離材料相互作用，其中已認識到，在與半導體鰭片的長度方向實質垂直的方向所得到的應變分量可促進優異的電晶體特性。在一些示範具體實施例中，電晶體的三維架構可選擇性地裝設於汲極及源極區中，同時側向位於汲極區及源極區之間的通道區不一定具有三維架構。此外，在此情形下，汲極及源極區中與高度受應力隔離材料相互作用有關的增加的表面區仍可提供優異的應變條件，因為，特別是可在對應PN接面處及其附近產生效能增強應變分量。在其他的示範具體實施例中，大體可提供三維電晶體架構，其中可提供通道區域以及汲極及源極區的至少一部份作為一或更多個長形半導體本體或半導體鰭片，其中，此外，在此情形下，汲極及源極區之中的應變誘發隔離材料可提供優異的應變條件。

結果，藉由提供側向毗鄰半導體鰭片(至少在汲極及源極區之中的)的側壁的應變誘發隔離材料，已標明與用於形成三維電晶體的任何製程技術高度相容的適當應變誘發機構。此外，取決於整體裝置及設計要求，基於受應力隔離材料的應變誘發機構也可實作成必須同時提供 平面型電晶體及三維電晶體的任何製造計畫(manufacturing regime)。

請參考第2a至2l圖、第3a至3f圖以及第4至6圖，此時會更詳細地描述其他的示範具體實施例，其中必要時可參考第1a及1b圖。

第2a圖示意圖示可包含電晶體220的半導體裝置200的上視圖，電晶體220可包含用通道區254a側向隔開的汲極區222及源極區223。應瞭解，電晶體220將會被視為三維電晶體，因為在電晶體220的主動區域203a內至少提供形式為半導體區域210的部份汲極及源極區222、223而各自具有與隔離材料204s接觸或毗鄰的中間或內部側壁表面區210a、210b，隔離材料204s可當作高度受應力材料以便經由側壁表面區210a、210b來與半導體區域210相互作用，以及在汲極及源極區222、223內的半導體區域210中誘發適當的應變條件從而也影響通道區域254(其係設於通道區254a內)中的電流流動行為。

在其他的示範具體實施例中，該三維架構也設於通道區254a中，其中通道區域254可具有對應側壁表面區及上表面用以控制在汲極及源極區222、223間的通道區254a內的電流流動，也如以上在說明第1b圖半導體裝置100時所述。例如，可將半導體區域210理解為長形半導體本體或半導體鰭片，它可由汲極區222延伸進入源極區223作為連續半導體鰭片，藉此裝設於通道區254a中。在其他情形下，半導體本體210可各自裝設於汲極及 源極區222、223中而在通道區254a中沒有“鰭片幾何”，使得通道區域254可作為單一表面區，如以上在說明第1a圖的平面型電晶體時所述。

此外，電晶體220可包含至少可形成於通道區254a上(從而於通道區域254上)的閘極電極結構230，其中應瞭解，閘極電極結構230可實際延伸超過實際通道區254a，例如因提供任何側壁間隔體結構(未圖示)及其類似者所致。此外，應瞭解，實際通道區域254基本上取決於在閘極電極結構230下面延伸的汲極及源極區222、223的摻質分佈，如第1a圖所示。

第2b圖示意圖示半導體裝置200的透視圖，其中三維電晶體220a經圖示成可包含形式為連續半導體鰭片的多個長形半導體區域210，也如上述，其中閘極電極結構230係形成於半導體鰭片210的中央部上方，藉此可覆蓋部份的上表面210s與部份的側壁表面區210a、210b。在此情形下，三閘極架構係基於半導體鰭片210及閘極電極結構230來提供，也如在以上說明第1b圖的半導體裝置100時所述。此外，在汲極區及源極區222、223中，可提供應變誘發隔離材料204s以便側向圍封半導體鰭片210從而作用於不被閘極電極結構230覆蓋的部份側壁區210a、210b。應瞭解，為了以3D圖解說明，在源極223側，將隔離材料204s圖示成“透明”材料。

在圖示於第2b圖的具體實施例中，提供隔離材料204s以便在半導體鰭片210中誘發拉伸應變分量 256t，其中拉伸應變的必要分量在實質垂直於半導體鰭片210的長度方向(以L圖示)的方向可起作用。如以下所詳述的，應變分量256t可產生優異的電晶體特性，即使通道區域254可能與應變誘發隔離材料204s不直接相互作用。可提供形式為受應力介電材料的材料204s，例如二氧化矽、氮化矽、氮氧化矽、含氮碳化矽，這取決於用以提供有所欲高內部應力的材料204s的沈積計畫及材料資源的可利用性，儘管如此，在形成材料204s於在汲極及源極區222、223之中的半導體鰭片210之間時，可實現所欲填充行為。應瞭解，在形成公認有效的介電材料(例如，氮化矽，二氧化矽及其類似者)時可實現中高應力位准。此外，在一些示範具體實施例(未圖示)中，可使用其他應變誘發材料(例如形式為氮化鈦及其類似者的含金屬材料，已知這允許沈積有高內部應力位准的材料，其中可建立適當的組態以便遵守汲極及源極區222、223的導電率要求。

第2c圖根據其他示範具體實施例示意圖示半導體裝置200，其中可提供第二電晶體220b，其組態也可與以上在說明電晶體220(第2a圖)及電晶體220a(第2b圖)時所述的相同，其中可提供隔離材料204s以便有不同數量或類型的內部應力位准，例如壓縮應力256c的形式，如果認為應力256c適合用來增強電晶體220b的效能的話。應瞭解，裝置200中可同時提供如第2b及2c圖所示的電晶體220a、220b以便允許基於有不同應力特性的材料204s來個別調整電晶體特性。

基本上，基於任何適當製造策略可形成如第2a至2c圖所示的電晶體220、220a、220b，例如基於如以上在說明第1b圖時所述的製程技術，不過，其中，在任何適當製程階段，可提供有所欲內部應力位准的隔離材料204s。如果隔離材料204s需要不同的應力特性，如以上在說明裝置220a、220b時所述，可應用適當的遮罩及沈積計畫以便提供局部有不同應力特性的材料204s。

請參考第2d至2l圖，此時描述一些示範製造策略以便結合應變誘發隔離材料，至少在汲極及源極區提供三維電晶體架構。

第2d圖的上視圖示意圖示處於早期製造階段的半導體裝置200，其中標明半導體鰭片或長形半導體本體210的側向尺寸及位置以及將會在早期製造階段實作。在圖示具體實施例中，半導體鰭片210可為連續半導體鰭片，其中彼之中央部可用作通道區以及其上可接受如上述的閘極電極結構。

第2e圖示意圖示半導體裝置200沿著第2d圖的截面Iie繪出的橫截面圖。如圖示，在半導體層203中可形成半導體鰭片210，接著可裝設於基板201上方，例如半導體基板及其類似者。應瞭解，在其他的示範具體實施例(未圖示)中，層203實際上可為介電材料，例如在考慮SOI架構時為二氧化矽材料及其類似者，如以上在說明第1b圖的裝置100時所述。在此情形下，半導體鰭片210可為形成於埋藏絕緣材料上的半導體層的其餘部份。 應瞭解，揭示於本文的原理可輕易地應用於SOI架構及塊體架構，其中在進一步描述期間，它被稱作在半導體層203的上半部中提供半導體鰭片210的塊體架構。換言之，半導體鰭片210的定義可基於形成於半導體層203中以及有適當深度及寬度的凹處203v，以便適當地定義半導體鰭片210的側向及垂直尺寸。此外，在此製程階段，可提供遮罩240，例如包含第一遮罩材料240a及第二遮罩材料240b者，以及可用來圖案化半導體層203。

基於包括精密沈積及微影技術的製程策略，可形成如第2e圖所示的半導體裝置200以提供及圖案化遮罩材料240以便得到有適當橫向尺寸的遮罩特徵藉此定義凹處203v從而半導體鰭片210。之後，基於公認有效的蝕刻技術，可基於遮罩240來形成凹處203v，例如用在形成淺溝槽隔離時也適用的蝕刻技術，這在本技藝是公認有效的。之後，凹處203v可填滿介電材料，其中可以高度受應力材料的形式提供至少彼之一部份以便在半導體鰭片210中誘發所欲應變類型。為此目的，可應用任何公認有效的沈積處方，其中如上述，可利用許多製程技術，其中在沈積時及/或在沈積態材料(material as deposited)的後續處理期間，可得到高應力位准。例如，基於電漿增強沈積處方，可沈積有高內部應力位准的氮化矽，其中在選擇適當沈積參數時，可輕易地調整拉伸或壓縮應變位准。同樣，基於製程參數，可沈積有高內部壓縮應力的二氧化矽，然而在其他情形下，藉由後處理(post-treat)二氧化矽材料可 得到高拉伸應力，例如移除在沈積氧化矽材料期間可有意地加入的水分及其類似者。

第2f圖示意圖示下一個製造階段的半導體裝置200。如圖示，可提供應變誘發隔離材料204s以便連接至半導體鰭片210的側壁表面區210a、210b，從而在此製程階段在半導體鰭片210中誘發所欲應變類型。在圖示具體實施例中，可提供有適合使用拉伸應變分量256t於半導體鰭片210的內部應力位准的隔離材料204s。在其他情形下(未圖示)，可提供材料204s以便誘發壓縮應變分量。在圖示具體實施例中，隔離材料204s沿著半導體鰭片210的整個高度延伸，然而在其他情形下，在提供閘極電極結構之前或之後，可實作有任何其他適當高度位准的材料204s或在較晚期的製程階段例如可局部或全域調整它的高度位准。

可基於上述製程順序來形成如第2f圖所示的裝置200，其中，在提供隔離材料204s後，可移除任何多餘部份，例如藉由蝕刻、化學機械研磨法(CMP)及其類似者，其中，例如，遮罩材料240b(第2e圖)可用作終止材料。在此製程階段，可調整材料204s的所欲高度位准，例如，藉由基於蝕刻製程來選擇性地移除它的材料，同時也用該遮罩材料作為蝕刻遮罩。接下來，可移除遮罩層240(第2e圖)以便得到如第2f圖所示的組態。應瞭解，藉由沈積該材料的另一部份可補償任何表面不均勻度，例如隔離材料204s的凹陷轉角區(它有可能在先前的加工期間產生)以 及用平坦化技術移除任何多餘部份，以便得到想要的平坦表面拓樸。

第2g圖示意圖示處於以下製程階段的裝置200：通道區254a可應用隔離材料204s的局部凹陷，例如，這可藉由提供形式為任何適當硬遮罩材料及其類似者的適當遮罩231來實現。結果，遮罩231基本上可定義待形成於通道區254a上或中的閘極電極結構的側向位置及尺寸。為此目的，由於在較晚期的製程階段可形成任何側壁間隔體結構，例如，可沈積及圖案化任何適當材料或數種材料以便提供有對應至閘極電極結構(或至少彼之一部份)的側向位置及尺寸的開口的遮罩231。應瞭解，遮罩開口231的側向尺寸最終可取決於與各向異性蝕刻製程結合的沈積製程，藉此可擴充目前可用微影技術的性能。

第2h圖示意圖示裝置200沿著第2g圖的截面Iib繪出的橫截面圖。如圖示，基於蝕刻遮罩231，可執行蝕刻製程以便移除至少一部份的隔離材料204s，這可藉由應用高度選擇性蝕刻處方來達成。例如，基於多個公認有效的濕化學及及電漿輔助蝕刻處方，對於矽材料，可選擇性地移除二氧化矽材料。同樣，基於公認有效的電漿輔助或濕化學蝕刻處方，對於矽，可選擇性地有效移除氮化矽材料。在此情形下，基於允許選擇性地移除材料204s的一部份的任何適當材料，也可提供遮罩231。在圖示具體實施例中，藉由適當地控制對應蝕刻製程，可重新調整凹處204r的深度從而半導體鰭片210在通道區中的電氣有 效高度，然而在其他情形下，可實質完全移除材料204s中與半導體鰭片210側向毗鄰的暴露部份，如果認為對於半導體裝置200的整體組態適當的話。基於圖示裝置組態，在一些示範具體實施例中，可沈積適當的閘極材料，其中遮罩231也可用作有效的沈積遮罩。亦即，可沈積適當的介電材料，例如二氧化矽、氮氧化矽及其類似者，或可基於任何適當製程策略來形成，例如用氧化及/或任何其他表面處理，接著沈積一或更多個電極材料，例如矽、矽/鍺及其類似者。應瞭解，在一些示範具體實施例中，閘極材料的沈積也包括沈積精密介電材料，例如高介電常數介電材料，如上述，有可能結合習知介電材料，這取決於整體裝置要求。在此情形下，也可提供適當帽蓋材料，例如形式為氮化鈦及其類似者的含金屬材料，當在此製程階段需要調整閘極電極結構的整體電氣特性時，有可能結合功函數金屬物種。

第2i圖的橫截面圖示意圖示基於先前已予調整的凹處204r而有閘極電極結構230形成於半導體鰭片210的中央部上方的裝置200。閘極電極結構230因而可包含閘極介電材料233與至少一電極材料232。此外，閘極電極結構230的高度及橫向尺寸實質可由基於任何適當選擇性蝕刻處方可移除的遮罩231(第2h圖)決定。結果，閘極電極結構230可形成具有半導體鰭片210的中央部的三閘極架構，因為經由側壁表面區210a、210b及上表面210s可控制半導體鰭片210內的電流流動在對應至通道區域的 部份中的控制。應瞭解，凹陷204r的程度可影響半導體鰭片210在通道區域254中的電氣有效高度以及在汲極及源極區域內的半導體區域210中仍可提供摻質分佈。此外，隔離材料204s在半導體鰭片210可提供所欲應變，至少在通道區域254外，然而，藉此也可有效地促進優異的電晶體特性，這隨後會加以描述。

第2j圖的上視圖示意圖示根據示範具體實施例的半導體裝置200，其中可提供第一電晶體220a及第二電晶體220b以便有不同的導電型，同時對於這兩個電晶體可應用相同類型的隔離材料204s。如圖示，第一電晶體220a可包含有任何適當數目的半導體鰭片210以便調整整體電流驅動性能，其中組態可能與以上在說明閘極電極結構230(第2i圖)時所述相同的對應閘極電極結構230a提供按照要求的電流流動控制。此外，至少側向在閘極電極結構230a外，可提供應變誘發隔離材料204s以及可誘發某一類型的應變256t，在一示範具體實施例中，可為拉伸應變。同樣，第二電晶體220b可包含有適當橫向尺寸及數目的半導體鰭片210以遵守要求的電流驅動性能。此外，可提供基本上組態與閘極電極結構230(第2i圖)相同的閘極電極結構230b以便提供電晶體220b所要求的電流流動特性。應瞭解，閘極電極結構230a、230b的特性可不同，例如功函數金屬物種及其類似者，如果是要實作精密高介電常數金屬閘極電極結構的話，隔離材料204s因而在半導體鰭片210中也可誘發相同類型及大小實質相同的應變，如 256t所示。因此，在此具體實施例中，與長度方向L垂直地起實質作用的類型相同應變256t產生電晶體220a及電晶體220b的優異效能，然而這些電晶體有不同的導電型。例如，電晶體220a可為N型通道電晶體，而電晶體220b可為P型通道電晶體，儘管如此，基於相同的應變分量256t仍可得到優異的效能特性，如以下在說明第4至6圖時所述。

第2k圖示意圖示裝置200沿著第2j圖的剖面線Iik繪出的橫截面圖。如圖示，閘極電極結構230a可形成於電晶體220a中的半導體鰭片210上因而經由被閘極電極結構230a覆蓋的表面210s可作用於通道區域254上。同樣，閘極電極結構230b可形成於半導體鰭片210的中央部上方因而通過表面210s也可控制通道區域254內的電流流動，同時由半導體鰭片210的側壁表面區也可得到通道區域254的有效電流控制，如虛線所示，也如上述。

第21圖示意圖示半導體裝置200沿著第2j圖的剖面線Iil繪出的橫截面圖。結果，在此剖面中，閘極電極結構230a、230b係形成於應變誘發隔離材料204s中，其中，在圖示具體實施例中，閘極電極結構230a、230b可實質延伸穿過整個材料204s，然而在其他情形下，如前述，可保留材料204s在閘極電極結構230a、230b下面的部份，如果認為適當的話。例如，第2i圖圖示對應組態。因此，在此組態中，用材料204s可在與第2l圖的圖面垂直的方向誘發有效的應變分量，從而有助於不同導電型的電晶體 220a、220b的優異效能特性。

應瞭解，基於如第21圖所示的裝置組態，可用公認有效的製程策略繼續進一步的加工，例如加入汲極及源極摻雜物物種，形成側壁間隔體結構於閘極電極結構230a、230b上，執行退火製程及其類似者，如在說明習知平面型電晶體組態時所述。結果，描述於本文的製程技術對於習知製程技術可提供高度的相容性，以及也使得必需實作平面型電晶體及三維電晶體於同一半導體裝置的混合配置成為有可能。

此外，在上述製程技術中，在早期製造階段可提供閘極電極結構以便實質具有最終電氣特性，藉此在有實質最終組態的閘極電極結構存在下，可施加進一步加工，亦即，提供汲極及源極區域，有可能結合加入應變誘發半導體合金，例如矽/鍺材料及其類似者。

在其他的示範具體實施例中，如在說明第3a至3f圖時所述，可提供形式為初級結構的閘極電極結構，以及在較晚期的製程階段基於所謂取代閘極法，可調整其最終特性。

第3a圖的上視圖示意圖示包含有三維組態的電晶體320的半導體裝置300。可圖示處於極先進製造階段的裝置300，其中有非最終組態的閘極電極結構330可形成於可實作汲極區域322及源極區域323於其中的一或更多個長形半導體本體或半導體鰭片310上方。此外，可提供至少側向毗鄰汲極及源極區域322、323的應變誘發 隔離材料304s以便誘發特定類型的應變，如上述。

第3b圖示意圖示半導體裝置300沿著第3a圖的剖面線IIIb繪出的橫截面圖。如圖示，裝置300可包含基板301與半導體層303，其中係形成半導體鰭片310以便有適當的橫向尺寸及適當的高度，也如以上在說明半導體裝置200時所述。關於層303及基板301，由於是SOI架構、塊體架構及其類似者，可應用如先前在說明裝置200時所述的相同準則。此外，半導體鰭片310皆側向嵌入應變誘發隔離材料304s而至少作用於半導體鰭片310的側壁區的一部份，也如以上在說明半導體裝置200時所述。此外，可提供閘極電極結構330於半導體鰭片310的一部份上方以及可包含介電材料333，例如二氧化矽材料及其類似者，接著是材料332，其中至少將材料332視為將在較晚期製程階段要移除的占位材料(placeholder material)。由以上說明可明白，在一些示範具體實施例中，也移除材料333因而被視為占位材料的一部份。此外，可提供側壁間隔體結構334於閘極電極結構330的側壁上。為此目的，可使用任何公認有效的介電材料。此外，基於一或更多個介電材料362，至少部份地可提供接觸層級360而側向圍封閘極電極結構330以及也使其他裝置區鈍化，例如汲極及源極區域322、323(第3a圖)。在一些示範具體實施例中，可提供形式為對於進一步加工有適當蝕刻終止性能的材料的介電材料362，然而在其他情形下，至少可提供表面層361以便允許在下一個製造階段選擇性地移除材料304s。 例如，可提供形式為基於二氧化矽的材料的表面層361，在提供形式為二氧化矽材料的隔離材料304s時，考慮到移除二氧化矽材料，其中已加入氮物種以便增強抗蝕性(etch resistivity)。

此外，可形成遮罩層311(例如，氮化矽材料及其類似者)於半導體鰭片310上，因而在較晚期的製程階段，可賦予鰭片310在使材料304s凹陷時的優異抗蝕性。

形成如第3a及3b圖所示的半導體裝置可基於任何適當製程策略，也如以上在說明半導體裝置200時所述，以便形成半導體鰭片310及閘極電極結構330。不過，應瞭解，在圖案化半導體鰭片310時已使用遮罩層311，如先前在解釋遮罩材料240(第2e圖)時所述，然而在其他情形下，可提供專用的遮罩材料。此外，在形成閘極電極結構330後，可應用任何額外製程步驟以便形成汲極及源極區域322、323(第3a圖)，這可包括適當植入製程、選擇性磊晶成長技術及其類似者，有可能結合適當退火技術，其中，如有必要，汲極及源極區可加入金屬矽化物。之後，例如用任何適當沈積技術可形成介電層362，其中例如用CMP及其類似者可有效移除任何多餘材料。如有必要，例如藉由表面處理(例如，熱或電漿輔助氮化製程及其類似者)可形成表面層361。應瞭解，在移除接觸層級360的任何多餘材料時，也可能暴露占位材料332的表面，其中可應用任何適當製程策略。

第3c圖示意圖示下一個製造階段的半導體 裝置300。如圖示，藉由移除占位材料332(第3b圖)可形成閘極開口330o，有可能結合介電材料333。為此目的，可應用公認有效的電漿輔助或濕化學蝕刻處方以便移除第3b圖的材料332，其中材料333可用作蝕刻終止層。之後，應用任何公認有效的濕化學蝕刻處方可移除材料333，同時遮罩層311可保留半導體鰭片310的完整性。之後，可應用另一蝕刻製程，例如電漿輔助蝕刻處方，以便使隔離材料304s的暴露部份凹陷以便在半導體鰭片310的暴露部份得到三維組態，同時用層311作為有效的蝕刻遮罩。此外，材料361可保留材料362的完整性，如果此材料對於用以移除材料304s的蝕刻處方不提供高度抗蝕性的話，如上述。

第3d圖示意圖示有凹處304r形成於隔離材料304s(可用任何公認有效的蝕刻技術實現)的裝置300。之後，可移除遮罩層311，這也可用濕化學蝕刻處方及其類似者實現。因此，半導體鰭片310因而可具有暴露上表面310s與暴露側壁表面區310a、310b，從而在半導體鰭片310中可定義通道區域354的三維組態。應瞭解，基於用以移除部份材料304s的蝕刻製程的製程參數，可輕易決定有所欲程度的凹陷304r。例如，若需要，可沿著半導體鰭片310的整個高度移除材料304s的暴露部份，如果認為適當的話。

第3e圖示意圖示下一個製造階段的裝置300。如圖示，此時可提供形式為包含閘極介電材料337的 高介電常數金屬閘極電極結構的閘極電極結構330，有可能結合用於調整功函數的含金屬材料336，接著是例如形式為鋁、鋁合金及其類似者的高度導電電極金屬335。材料337、336及335的提供，對於材料337及/或336，可基於任何適當沈積技術(例如，化學氣相沈積(CVD)、原子層沈積(ALD)及其類似者)，而材料335通常可用CVD、電化學沈積技術及其類似者提供。之後，該加工可繼續以下步驟：移除彼等的多餘部份，這可用CMP及其類似者實現。

第3f圖示意圖示半導體裝置300沿著第3a圖的剖面線IIIf繪出的橫截面圖。如圖示，半導體鰭片310(亦即，對應至汲極及源極區域322、323的部份)皆側向嵌入應變誘發隔離材料304s，藉此在其中誘發所欲應變類型，在圖示具體實施例中，用拉伸應變分量365k表示。不過，應瞭解，在其他情形下，壓縮應變分量的誘發可藉由適當地提供隔離材料304s。應瞭解，對應至汲極及源極區域322、323的半導體鰭片310已加入有所欲摻質分佈的適當摻雜物物種以便與裝置300的整體電晶體特性相容。為了便於說明，第3f圖未圖示任何此類摻雜物物種。此外，也如以上所示，汲極及源極區域322、323可包含應變誘發半導體合金，如先前在說明第1a圖的半導體裝置100時所述。在一些示範具體實施例中，如第3f圖所示，用將會在進一步加工期間形成於接觸層級360的接觸結構365，可使半導體鰭片中分別對應至汲極區域322及源極區域323的個別部份電氣連接。在其他情形下，半導體鰭片 310的末端部份可藉由半導體材料(未圖示)連接。

結果，提供應變誘發隔離材料304s也可與取代閘極法相容，其中，也如以上在說明裝置200時所述，相同類型的應變誘發隔離材料可用於不同導電型的電晶體，然而在其他情形下，取決於整體裝置要求與基底半導體材料的基本結晶組態，對於不同的電晶體，可提供有不同應變特性的隔離材料304s。

第4圖的透視圖示意圖示包含三維電晶體420的半導體裝置400，它的組態可與以上在說明半導體裝置200及300時提及的電晶體實質相同。如圖示，電晶體420可包含多個半導體鰭片410或長形半導體本體，其中，為了便於說明，第4圖只圖示半導體鰭片中之一個。此外，閘極電極結構430可形成於半導體鰭片410的中央部處方及四周以便允許控制電流流動通過在源極區域423、汲極區域(未圖示)之間的通道區域454，也如上述。為了便於說明，第4圖不圖示閘極電極結構430的對應電極材料。此外，閘極電極結構430可包含側壁間隔體結構434與閘極介電材料433，例如以習知介電材料的形式，然而在其他情形下，可提供高介電常數介電材料437，也如上述。此外，該閘極電極結構可側向嵌入接觸層級460，如以上在說明半導體裝置300時所述。此外，可提供應變誘發隔離材料404s以便至少側向作用於汲極及源極區域中的半導體鰭片410上，也如以上所解釋的。應瞭解，為了便於說明，附圖省略半導體鰭片410中對應至源極區域423及部 份通道區域454的部份以便展示半導體鰭片410中基於應變誘發隔離材料404s得到的應變條件。如圖示，第4圖定量圖示方向與長度方向L垂直的應變分量。亦即，認為應變分量是沿著寬度方向W延伸，它汲極及源極區中實質存在，同時在PN接面423p處及其附近也可觀察到顯著程度的應變。例如，如圖示，應變分量456t因此也可出現於半導體鰭片410的表面層410s以及可伸入通道區域454，藉此在通道區域454處及其附近提供優異的應變條件，特別是在上表面410s處。結果，雖然應變分量456t不一定在通道區域454處及其附近沿著深度方向D深深地延伸，然而仍可實現優異的電晶體效能。如上述，在一些示範具體實施例中，相同類型的受應力隔離材料可應用於不同導電型的電晶體(亦即，有三維組態的P型通道電晶體及N型通道電晶體)，同時這兩種電晶體仍可得到優異的效能。例如，在一些示範具體實施例中，可選擇半導體材料的基本結晶組態，使得，結合電晶體裝置的取向，對應至長度方向或電流流動方向的晶軸不與對應至半導體鰭片410的上表面410s的晶向不同。例如，在一示範具體實施例中，電流流動方向可對應至晶軸(110)或物理等效取向，同時上表面410s可為對應至與其垂直的晶軸(其係(100)軸或物理等效軸)的(100)晶面。例如，在此情形下，該晶向可為沿著深度方向D的(100)取向。

不過，應瞭解，電晶體420的幾何可使用任何其他結晶組態，例如藉由提供不同類型的應變誘發隔離 材料或選擇任何適當其他結晶組態，其中P型通道電晶體與N型通道電晶體可同時得到效能增強。

第5圖示意圖示三維電晶體(例如，第4圖的電晶體420)的靜電行為的結果，其中曲線A表示N型通道電晶體的關閉電流(off current)與飽和電流，其中提供有約1 Gpa的壓縮應力的應變誘發隔離材料。曲線B表示有實質應力中性隔離材料的相同電晶體，同時曲線C顯示受拉伸應力隔離材料的電晶體特性。如圖示，可得到與有中性應力條件(neutral stress conditions)的隔離材料有關的顯著改善。

第6圖示意圖示P型通道電晶體的結果，其中在對應至第5圖的電晶體中提供相同的應變誘發隔離材料。如圖示，相較於中性應力條件的隔離材料(用曲線B表示)，隔離材料中對應至曲線A的壓縮應力可能造成電晶體特性劣化。另一方面，基於受拉伸應力隔離材料，可得到電晶體特性的顯著改善。應瞭解，以上所得結果係針對對應至電晶體420(第4圖所示)的電晶體的結晶組態及幾何取向。因此，基於有高內部拉伸應力位准的隔離材料所提供的單一應變誘發機構可能造成N型通道電晶體及P型通道電晶體的電晶體特性顯著改善。

結果，本揭示內容提供可實作三維電晶體架構於其中的製造技術及半導體裝置，其中多個長形半導體本體可具有可與受應力隔離材料接觸的暴露側壁表面區。以此方式，可誘發與半導體本體的長度方向垂直的顯 著應變分量，然而，這對整體電晶體特性有顯著影響。在一些示範具體實施例中，相同的內部受應力隔離材料可增強P型通道電晶體及N型通道電晶體的電晶體效能。

以上所揭示的特定具體實施例均僅供圖解說明，因為熟諳此藝者在受益於本文的教導後顯然可以不同但等價的方式來修改及實施本發明。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非在以下權利要求有提及，不希望本發明受限於本文所示之構造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。因此，本文提出以下的申請專利範圍尋求保護。

200‧‧‧半導體裝置、裝置

203a‧‧‧主動區域

230‧‧‧閘極電極結構

220‧‧‧電晶體

204s‧‧‧隔離材料、材料

210‧‧‧半導體鰭片、半導體區域

210a、210b‧‧‧側壁表面區

222‧‧‧汲極區域

223‧‧‧源極區域

254‧‧‧通道區域

254a‧‧‧通道區

Claims (20)

1. 一種方法，係包含：在電晶體的半導體區域的汲極區及源極區中形成一個或多個半導體鰭片，利用通道區側向隔開該汲極區與該源極區，該等半導體鰭片在長度方向呈長形並具有側壁及上表面；形成與該一個或多個半導體鰭片的側壁的至少一部份側向毗鄰的應變誘發隔離材料，該隔離材料在該汲極及源極區之中的該等半導體鰭片中誘發與該長度方向垂直的應變；以及在該通道區上形成閘極電極結構。
2. 如申請專利範圍第1項所述之方法，其中，形成該一個或多個半導體鰭片包括形成該等半導體鰭片，以便延伸穿過該通道區。
3. 如申請專利範圍第1項所述之方法，其中，形成該閘極電極結構包括形成該隔離材料，以便延伸穿過該通道區側向圍封該一個或多個半導體鰭片，以及使該應變誘發隔離材料的一部份凹陷，以便暴露該一個或多個半導體鰭片的通道區域的數個表面區。
4. 如申請專利範圍第3項所述之方法，其中，形成該閘極電極結構更包括：在該凹陷部中形成介電材料及閘極電極材料。
5. 如申請專利範圍第1項所述之方法，其中，形成該閘極電極結構包括：在該閘極電極結構中提供占位材 料，以及至少用高度導電電極材料取代該占位材料。
6. 如申請專利範圍第5項所述之方法，其中，取代該占位材料包括：在形成該高度導電電極材料之前，在該通道區中形成凹處。
7. 如申請專利範圍第6項所述之方法，其中，形成該凹處包括：移除該應變誘發隔離材料的一部份。
8. 如申請專利範圍第6項所述之方法，其中，形成該凹處包括移除半導體材料，以便在該通道區中形成通道鰭片。
9. 一種形成半導體裝置的方法，該方法包括：形成長形半導體本體於基板上方，該長形半導體本體具有側壁及上表面；在該長形半導體本體的第一部份中形成電晶體的汲極區域；在該長形半導體本體的第二部份中形成該電晶體的源極區域；形成該電晶體中與該長形半導體本體的第三部份毗鄰的閘極電極結構，該閘極電極結構經配置成控制在該第三部份中沿著該長度方向的電流流動；以及形成與該第一及該第二部份的該等側壁側向毗鄰的應變誘發隔離材料，以便在該汲極及源極區域中誘發應變。
10. 如申請專利範圍第9項所述之方法，復包含：形成第二電晶體，以便包含第二長形半導體本體，以及提供 與該第二電晶體的第二汲極及源極區域側向毗鄰的該應變誘發隔離材料，其中，該電晶體與該第二電晶體具有不同的導電型。
11. 如申請專利範圍第9項所述之方法，復包含：形成第二電晶體，以便包含第二長形半導體本體，以及提供與該第二電晶體的第二汲極及源極區域側向毗鄰的第二應變誘發隔離材料，其中，該應變誘發隔離材料誘發與該第二應變誘發隔離材料不同類型及不同數量的應變的至少一者。
12. 如申請專利範圍第9項所述之方法，其中，形成該閘極電極結構包括：在形成該閘極電極結構的電極材料之前，使該應變誘發隔離材料凹陷。
13. 如申請專利範圍第12項所述之方法，其中，使該應變誘發隔離材料凹陷包括：在對於該閘極電極結構的自對準圖案化製程中，移除該應變誘發隔離材料的一部份。
14. 如申請專利範圍第12項所述之方法，其中，形成該電極材料包括移除占位材料。
15. 一種半導體裝置，係包括：第一複數個長形半導體本體，該等第一複數個長形半導體本體中的每一者為電晶體的汲極區域的一部份，該等第一複數個長形半導體本體中的每一者具有側壁與上表面；第二複數個長形半導體本體，該等第二複數個長 形半導體本體中的每一者為該電晶體的源極區域的一部份，該等第二複數個長形半導體本體中的每一者具有側壁與上表面；位於該汲極區域與該源極區域之間的通道區域；閘極電極結構，係形成於該通道區域附近，以及經配置成控制通過該通道區域的電流流動；以及側向形成於該等第一及該等第二複數個長形半導體本體之間的應變誘發隔離材料。
16. 如申請專利範圍第15項所述之半導體裝置，其中，該等第一複數個長形半導體本體中的每一者利用具有側壁與該閘極電極結構接觸的中間半導體本體而各自連接至該等第二複數個長形半導體本體中的一個。
17. 如申請專利範圍第15項所述之半導體裝置，復包括含有形式為複數個長形半導體本體的第二汲極及源極區域的第二電晶體，其中，該等複數個長形半導體本體被第二應變誘發半導體材料側向圍封，該第二應變誘發半導體材料誘發與該電晶體的該應變誘發隔離材料不同類型及不同數量的應變的至少一者。
18. 如申請專利範圍第15項所述之半導體裝置，復包括含有形式為複數個長形半導體本體的第二汲極及源極區域的第二電晶體，其中，該等複數個長形半導體本體被該應變誘發半導體材料側向圍封，以及其中，該電晶體與該第二電晶體具有不同的導電型。
19. 如申請專利範圍第18項所述之半導體裝置，其中，沿 著該等第一複數個及該等第二複數個長形半導體本體的長度方向的晶向與該上表面之法線的晶向不同。
20. 如申請專利範圍第15項所述之半導體裝置，其中，該閘極電極結構包括高介電常數介電材料與電極金屬。