TW201321876A - 畫素結構、主動陣列基板及液晶顯示面板 - Google Patents

Abstract

本發明揭露一種畫素結構、主動陣列基板及顯示面板，其中主動陣列基板包括基板、多條資料線、多條第一閘極線與多條第二閘極線、多個第一畫素電極、多個第二畫素電極以及多條遮蔽電極。每一第一畫素電極電性連接資料線與第二閘極線。每一第二畫素電極電性連接資料線與第一閘極線。每一遮蔽電極具有連接線段以及多個分支線段，每一遮蔽電極位於相鄰的兩條資料線之間，且每一連接線段位於第一畫素電極與第二畫素電極之間，每一分支線段位於第一畫素電極與第一閘極線之間或位於第二畫素電極與第二閘極線之間。

Description

畫素結構、主動陣列基板及液晶顯示面板

本揭示內容是有關於一種顯示面板，且特別是有關於一種顯示面板的主動陣列基板及其畫素結構。

隨著顯示製程技術的發展，目前各種數位顯示面板大多具備輕薄、低成本、高效能等優點，其中數位顯示面板的各種元件(如驅動電路、基板、連接線路)大多透過各種先進製程進行高度整合，以便在最小體積與最低成本下，達到最佳的顯示效果。

為了達到上述目的，開發出了許多顯示裝置的製造技術，傳統的顯示面板需設置有大量的源極驅動電路(source driver)與閘極驅動電路(gate driver)，以進行垂直與水平方向上的畫素驅動。半源極驅動(Half source driver,HSD)設計是將閘極線的數目加倍，使單一資料線(源極線)可同時對應兩行相鄰的畫素，藉此節省半數的源極驅動晶片。若進一步搭配主動陣列基板(Gate on array,GOA)設計，將可省下源極驅動晶片的成本且不需要增加閘極驅動晶片成本。

請參閱第1圖，其繪示習知技術中一種採用半源極驅動設計的主動陣列基板100的俯視示意圖。如第1圖所示，在半源極驅動設計的空間安排下，上下兩條的閘極線G1,G2分別負責操作資料線D1兩側的畫素電極P11和畫素電極P12。在目前的畫素設計中，在畫素電極與周圍的導電線段之間將形成寄生電容，舉例來說，如畫素電極P11與閘極線G2之間的畫素閘極寄生電容Cpg1、畫素電極P12與閘極線G1之間的畫素閘極寄生電容Cpg2及畫素電極P12與畫素電極P21之間的畫素側向寄生電容Cpp，且寄生電容可能使畫素電極的電壓準位失真。

舉例來說，若實際電路採用預充電(pre-charge)驅動方式驅動兩閘極線G1,G2時，畫素電極P12的閘極線G2關閉時，將透過畫素閘極寄生電容Cpg1的耦合效果連帶影響畫素電極P11，使畫素電極P11將會受到額外的閘極線關閉電壓拉扯，便會造成在同一共同電壓下，畫素電極P11與畫素電極P12兩處的電壓準位不同，導致垂直方向的亮暗線。

另一實際例子中，因畫素電極P12與畫素電極P21之間未設置資料線處將具有畫素側向寄生電容Cpp。其中，畫素電極P12與畫素電極P21充電先後不同，若畫素電極P12先充電完成，畫素電極P21隨後充電時，將透過畫素側向寄生電容Cpp的耦合效果連帶影響畫素電極P12的電壓準位，而產生失真、混色畫面或垂直亮暗線。

為解決上述問題，本發明揭露一種顯示面板的主動陣列基板及其畫素結構。其中，主動陣列基板上設置有多個遮蔽電極，遮蔽電極具有連接線段以及分支線段，連接線段位於兩個畫素電極之間，用以消除其間的畫素側向寄生電容，分支線段位於畫素電極與閘極線之間，用以消除其間的畫素閘極寄生電容。主動陣列基板可進一步採用半源極驅動設計，透過上述遮蔽電極的設置，可降低相臨的畫素電極彼此干擾，並避免失真、混色畫面或垂直亮暗線等問題發生。

本揭示內容之一態樣是在提供一種畫素結構，其設置在一基板上，畫素結構包括第一資料線、第二資料線、第一閘極線、第二閘極線、第一畫素電極、第二畫素電極以及遮蔽電極。第一資料線與第二資料線平行設置在該基板上。第一閘極線與第二閘極線平行設置在該基板上，跟第一資料線與該第二資料線相交，定義出一第一畫素區與一第二畫素區，位於該第一資料線與該第二資料線之間，且該第一閘極線與該第二閘極線之間。第一畫素電極設置在該第一畫素區的該基板上，該第一畫素電極電性連接該第一資料線與該第二閘極線。第二畫素電極設置在該第二畫素區的該基板上，該第二畫素電極電性連接該第二資料線與該第一閘極線。遮蔽電極設置在該基板上，該遮蔽電極具有一連接線段、一第一分支線段與一第二分支線段，該連接線段位於該第一畫素電極與該第二畫素電極之間，該第一分支線段位於該第一畫素電極與該第一閘極線之間，該第二分支線段位於該第二畫素電極與該第二閘極線之間。

根據本揭示內容之一實施例，其中該第一畫素區鄰近該第一資料線，且該第二畫素區鄰近該第二資料線。

根據本揭示內容之一實施例，畫素結構更包括一第一主動元件，該第一主動元件具有一第一閘極、一第一源極與一第一汲極，該第一閘極電性連接該第二閘極線，該第一源極電性連接該第一資料線，該第一汲極電性連接該第一畫素電極。於此實施例中，畫素結構更包括第一延伸電極，該第一延伸電極電性連接該第一汲極，且與該第二閘極線的一第二突出部重疊。

根據本揭示內容之一實施例，畫素結構更包括一第二主動元件，該第二主動元件具有一第二閘極、一第二源極與一第二汲極，該第二閘極電性連接該第一閘極線，該第二源極電性連接該第二資料線，該第二汲極電性連接該第二畫素電極。於此實施例中，畫素結構更包括一第二延伸電極，該第二延伸電極電性連接該第二汲極，且與該第一閘極線的一第一突出部重疊。

根據本揭示內容之一實施例，畫素結構更包括一共同電極，設置在該基板上，跟該第一畫素電極與該第二畫素電極的邊緣部份重疊。

根據本揭示內容之一實施例，其中該共同電極跟該第一閘極線與該第二閘極線由同一層材料層所構成。

根據本揭示內容之一實施例，其中該遮蔽電極跟該第一資料線與該第二資料線由同一層材料層所構成。

根據本揭示內容之一實施例，其中該遮蔽電極的該第一分支線段遮蔽部份該第一閘極線對該第一畫素電極的電場，且該遮蔽電極的該第二分支線段遮蔽部份該第二閘極線對該第二畫素電極的電場。

根據本揭示內容之一實施例，其中分別對該第一閘極線與該第二閘極線傳輸一第一脈衝訊號與一第二脈衝訊號，其中該第一脈衝訊號與該第二脈衝訊號部分時脈重疊。

本揭示內容之另一態樣是在提供一種主動陣列基板，其包括第一基板、多條資料線、多條第一閘極線與多條第二閘極線、多個第一畫素電極、多個第二畫素電極以及多條遮蔽電極。多條資料線平行設置在該第一基板上。多條第一閘極線與多條第二閘極線交替排列平行設置在該第一基板上，跟該些資料線相交，定義出多個第一畫素區與多個第二畫素區，位於位於相鄰的兩條該資料線之間，且相鄰的該第一閘極線與該第二閘極線之間。每一第一畫素電極分別設置在該第一畫素區的該第一基板上，且每一該第一畫素電極對應地電性連接該資料線與該第二閘極線。每一第二畫素電極分別設置在該第二畫素區的該第一基板上，且每一該第二畫素電極對應地電性連接該資料線與該第一閘極線。多條遮蔽電極設置在該第一基板上，每一該遮蔽電極具有一連接線段、多個第一分支線段與多個第二分支線段，每一遮蔽電極位於相鄰的兩條資料線之間，且位於該些第一畫素電極與該些第二畫素電極之間，每一該第一分支線段對應地位於該第一畫素電極與該第一閘極線之間，每一該第二分支線段對應地位於該第二畫素電極與該第二閘極線之間。

本揭示內容之另一態樣是在提供一種液晶顯示面板，其包括第一基板、多條資料線、多條第一閘極線與多條第二閘極線、多個第一畫素電極、多個第二畫素電極、多條遮蔽電極、第二基板以及液晶層。多條資料線平行設置在該第一基板上。多條第一閘極線與多條第二閘極線交替排列平行設置在該第一基板上，跟該些資料線相交，定義出多個第一畫素區與多個第二畫素區，位於位於相鄰的兩條該資料線之間，且相鄰的該第一閘極線與該第二閘極線之間。每一第一畫素電極分別設置在該第一畫素區的該第一基板上，且每一該第一畫素電極對應地電性連接該資料線與該第二閘極線。每一第二畫素電極分別設置在該第二畫素區的該第一基板上，且每一該第二畫素電極對應地電性連接該資料線與該第一閘極線。多條遮蔽電極設置在該第一基板上，每一該遮蔽電極具有一連接線段、多個第一分支線段與多個第二分支線段，每一遮蔽電極位於相鄰的兩條資料線之間，且位於該些第一畫素電極與該些第二畫素電極之間，每一該第一分支線段對應地位於該第一畫素電極與該第一閘極線之間，每一該第二分支線段對應地位於該第二畫素電極與該第二閘極線之間。第二基板跟該第一基板相對設置。液晶層設置在該第一基板與該第二基板之間。

請參閱第2圖，其繪示根據本發明之一實施例中一種主動陣列基板300之俯視示意圖。主動陣列基板300包含基板302、多條資料線、多條第一閘極線與多條第二閘極線、多個畫素電極以及多條遮蔽電極。第2圖中所繪示的主動陣列基板300的局部實施例示意圖，以說明主動陣列基板300的畫素與驅動線路佈局，其中例示性地繪示了三條資料線D1,D2,D3、三條第一閘極線G1,G3,G5、三條第二閘極線G2,G4,G6、十八組畫素電極(以3*6陣列方式排列)以及兩條遮蔽電極S1,S2，但本發明並不以此為限，該領域通常知識者可依照需求適當變化設計，於此不再贅述。

本發明亦提供一種主動陣列基板300所對應的顯示解析度將設置不同數目的畫素電極，並且配合相對應數目的驅動線路(資料線與閘極線)與遮蔽電極，其設置的相對關係與第2圖相似，可由第2圖的配置重覆設置類推而得，亦屬於本發明的實施範圍。

於第2圖中，多條資料線D1,D2,D3等平行設置在基板302上。多條第一閘極線G1,G3,G5等與多條第二閘極線G2,G4,G6等交替排列平行設置在基板302上，跟該些資料線D1,D2,D3相交。

如第2圖所示，本實施例的主動陣列基板300採用半源極驅動(Half source driver,HSD)設計，相對一般傳統的顯示驅動架構，主動陣列基板300將資料線的數目減半，例如對同一行的畫素電極P11,P12,P21,P22,P31,P32而言其上下兩側設置有第一閘極線G1與第二閘極線G2，每一行的畫素電極都有兩條閘極線與其對應。使單一資料線(源極線)可同時對應兩行相鄰的畫素，藉此節省半數的源極驅動晶片。例如，上下兩條的第一與第二閘極線G1,G2分別負責操作資料線D1兩側的畫素電極P11和畫素電極P12。因此，對主動陣列基板300整體而言，資料線的數量可大致為畫素電極列數的一半，藉此，將可省下源極驅動晶片的電力與成本。

然而，當半源極驅動設計下資料線的數目變為一半，每一畫素電極所對應的開關電路其閘極導通的時間變為一半，進而使畫素電極的充電時間減半，在高解析度的面板上，為確保主動陣列基板300能有足夠充電時間將畫素電極提升至正確的電壓準位，因此於本實施例中，在閘極線可進一步使用預充電(pre-charge)的驅動方式。舉例來說，請一併參閱第3圖，其繪示根據本發明之一實施例中相鄰之兩閘極線的脈衝訊號關係示意圖，如第2圖所示，第一與第二閘極線G1,G2分別傳輸的第一脈衝訊號Sp1與第二脈衝訊號Sp2以操作資料線D1兩側的畫素電極P11和畫素電極P12，其中，第一閘極線G1傳輸的第一脈衝訊號Sp1與第二閘極線G2傳輸的第二脈衝訊號Sp2其導通區間的部分時脈重疊(如第3圖所示)，也就是當第一閘極線G1仍在高準位狀態時，第二閘極線G2已開始進行充電並切換進入高準位狀態。

如第2圖所示，由於採用半源極驅動設計，資料線D1,D2,D3等係間隔設置，即每兩列的畫素電極設置一條資料線。然而，畫素電極與周圍的導電線段之間將形成寄生電容，舉例來說，如畫素電極P11與閘極線G2之間的畫素閘極寄生電容(Cpg1)、畫素電極P12與閘極線G1之間的畫素閘極寄生電容(Cpg2)及畫素電極P12與畫素電極P21之間的畫素側向電容(Cpp)(請參考第1圖)，且上述寄生電容可能使畫素電極的電壓準位失真，尤其是採用預充電的驅動方式時，將使相鄰的畫素電極互相干擾更加嚴重。

於此實施例中，於每兩條資料線之間設有兩個畫素電極，本實施例在上述兩個畫素電極間設置有遮蔽電極，如遮蔽電極S1,S2等，其中遮蔽電極S1,S2的主要設置方向與資料線大致上相同，且數目大致與資料線接近。例如，資料線D1,D2之間設有兩個畫素電極P12,P21，而遮蔽電極S1進一步設置於畫素電極P12,P21之間。本實施例中的遮蔽電極可用以消除前述的寄生電容。

以下利用主動陣列基板300上局部的畫素結構304來說明本實施例中主動陣列基板300其內部具體的詳細結構。請參閱第4圖，其繪示根據本發明之一實施例中畫素結構304的局部放大示意圖。

如第4圖所示，畫素結構304例如係設置於基板302上且位於資料線D1、資料線D2、第一閘極線G1與第二閘極線G2之間。由平行設置的資料線D1、資料線D2與平行的第一閘極線G1、第二閘極線G2定義出第一畫素區304a與第二畫素區304b，其中，第一畫素區304a可位於左側鄰近資料線D1，且第二畫素區304b可位於右側鄰近資料線D2。第一畫素區304a與右側的第二畫素區304b的水平位置較佳位於資料線D1、資料線D2之間，第一畫素區304a與右側的第二畫素區304b的垂直位置較佳位於第一閘極線G1、第二閘極線G2之間。

畫素電極P12可設置於第一畫素區304a的基板302上，畫素電極P21可設置於第二畫素區304b的基板302上。畫素結構304更包括第一主動元件320a與第二主動元件320b。

畫素電極P12可透過第一主動元件320a電性連接至資料線D1與第二閘極線G2，畫素電極P21可透過第二主動元件320b電性連接至資料線D2與第一閘極線G1。

於此實施例中，畫素結構304更包括共同電極360，共同電極360設置在基板302上，共同電極360跟畫素電極P12與畫素電極P21的邊緣部份重疊，藉此形成儲存電容。

請一併參閱第5圖、第6圖以及第7圖，其中第5圖繪示第4圖中畫素結構304沿剖面線A-A的剖面示意圖，第6圖繪示第4圖中畫素結構304沿剖面線B-B的剖面示意圖，第7圖繪示第4圖中畫素結構304沿剖面線C-C的剖面示意圖。

如第4圖與第5圖所示，本實施例中的第一主動元件320a具有第一閘極324a、第一源極322a與第一汲極326a，分別依序設置於基板302上，第一閘極324a電性連接第二閘極線G2，第一源極322a電性連接資料線D1，第一汲極326a電性連接畫素電極P12。於此實施例中，第一汲極326a上係可開設有貫孔328a(或稱為接觸窗)，用以使第一汲極326a與畫素電極P12透過貫孔328a電性連接。

此外，如第4圖所示，畫素結構304中第一汲極326a的右側更延伸出第一延伸電極330a，第一延伸電極330a電性連接第一汲極326a，且第一延伸電極330a與第二閘極線G2的突出部332a重疊。藉此設計可以使第一汲極326a與第二閘極線G2之間的寄生電容(Cgd)維持恆定，避免因為製程偏移造成寄生電容改變而使畫素閃爍。

如第4圖所示，本實施例中的第二主動元件320b具有第二閘極324b、第二源極322b與第二汲極326b，第二閘極324b電性連接第一閘極線G1，第二源極322b可電性連接資料線D2，第二汲極326b可電性連接畫素電極P21。於此實施例中，第二汲極326b上係可開設有貫孔328b，用以使第二汲極326b與畫素電極P21透過貫孔328b電性連接。其中第二主動元件320b的剖面結構大致與第一主動元件320a為對稱結構，可參考第5圖之剖面示意關係。

此外，如第4圖所示，畫素結構304中第二汲極326a的左側更延伸出第二延伸電極330a，第二延伸電極330a電性連接第二汲極326a，且第二延伸電極330a與第一閘極線G1的突出部332b重疊。

遮蔽電極S1設置在基板302上，遮蔽電極S1具有連接線段340、第一分支線段342與第二分支線段344，連接線段340大致上沿垂直方向延伸並可位於畫素電極P12與畫素電極P21之間，第一分支線段342位於畫素電極P12與第一閘極線G1之間，第二分支線段344位於畫素電極P21與第二閘極線G2之間。遮蔽電極S1與資料線D1、D2、D3等可為同一層或是不同層，且較佳是由同一層所，且由相同的材質與製程所構成，藉此減少製造成本。

第6圖中繪示位於畫素電極P12與第一閘極線G1之間的第一分支線段342其剖面位置示意圖。如第4圖與第6圖所示，遮蔽電極S1的第一分支線段342其水平位置與垂直位置皆位於畫素電極P12與第一閘極線G1之間。遮蔽電極S1較佳可由具導電性之金屬材料製成，例如是銅、鋁、銀、金、鉬、鈦、鉻、鎢等材質，或其合金與疊層等。在變化實施例中，遮蔽電極S1亦可由透明導電性材質所製成，例如是銦錫氧化物等。藉此，第一分支線段342遮蔽絕大部份第一閘極線G1對畫素電極P12的電場。也就是說，第一分支線段342可作為第一閘極線G1與畫素電極P12間的導電屏蔽，降低兩者間的畫素閘極寄生電容。

同理，第二分支線段344位於畫素電極P21與第二閘極線G2之間亦具有相對應之類似剖面結構，且遮蔽電極S1的第二分支線段344遮蔽部份第二閘極線G2對畫素電極P21的電場。第二分支線段344可作為第二閘極線G2與畫素電極P21間的導電屏蔽，降低兩者間的畫素閘極寄生電容。

第7圖中繪示位於畫素電極P12與畫素電極P21之間的連接線段340其剖面位置示意圖。如第4圖與第7圖所示，連接線段340的水平位置位於畫素電極P12與畫素電極P21之間，遮蔽電極S1可由具導電性之金屬材料製成，藉此，連接線段340遮蔽絕大部份畫素電極P12與畫素電極P21之間互感電場。

須補充說明的是，於上述第5圖至第7圖可知，本實施例中共同電極360跟第一閘極線G1與第二閘極線G2由同一層材料層所構成，實際應用上共同電極360跟第一閘極線G1與第二閘極線G2可為製程中的同一個金屬材料層(例如M1金屬層)。

另一方面，於此實施例中，遮蔽電極S1跟資料線D1與資料線D2可由同一層材料層所構成，實際應用上遮蔽電極S1跟資料線D1與資料線D2可為製程中的同一個金屬材料層(例如M2金屬層)。

於第4圖中，畫素結構304以資料線D1、資料線D2、第一閘極線G1、第二閘極線G2、畫素電極P12以及畫素電極P21的範圍作說明，然而，第2圖中主動陣列基板300上其他位置之畫素結構304的內部設置可與第4圖相似，可由第4圖的配置重覆設置類推而得，亦屬於本發明的實施範圍。於另一實施例中，第4圖所揭示的畫素結構304亦可應用於各種主動陣列基板或顯示裝置中，並不僅限於第2圖所繪之實施例。

請參閱第8圖，其繪示根據本發明之另一實施例中一種液晶顯示面板500之剖面示意圖。如第8圖所示，本發明亦提供一種液晶顯示面板500包含第一基板502、第二基板506以及液晶層508。第一基板502例如是主動元件陣列基板，而第二基板506例如是彩色濾光基板。第一基板502與第二基板506相對設置，而液晶層508設置於第一基板502與第二基板506之間。其中，第一基板502上可設置有複數個畫素結構。其中，本實施例中的第一基板502及其上方設置的畫素結構之詳細架構，可參考先前實施例中第2圖與第4圖所繪示的主動陣列基板300的及畫素結構304，其結構與細節內容大致相似，在此不另贅述。

第一基板502可以是一種主動元件陣列基板，如第8圖所示並參考第2圖與第4圖，第一基板502上設置有多條第一閘極線G1、G3等與多條第二閘極線G2、G4等、多條資料線D1~D3等、多個第一畫素電極、多個第二畫素電極以及多條遮蔽電極S1、S2等。多條資料線D1~D3等平行設置在該第一基板502上，多條第一閘極線G1、G3與多條第二閘極線G2、G4等交替排列平行設置在該第一基板502上，跟該些資料線D1~D3等相交，定義出多個第一畫素區與多個第二畫素區，位於位於相鄰的兩條該資料線之間，且相鄰的該第一閘極線與該第二閘極線之間。每一第一畫素電極P12等分別設置在該第一畫素區的該第一基板502上，且每一該第一畫素電極P12等對應地電性連接該資料線D1等與該第二閘極線G2等。每一第二畫素電極P21等分別設置在該第二畫素區的該第一基板502上，且每一該第二畫素電極P21等對應地電性連接該資料線D2等與該第一閘極線G1等。多條遮蔽電極S1等設置在該第一基板502上，每一該遮蔽電極S1等具有一連接線段340、多個第一分支線段342與多個第二分支線段344，每一遮蔽電極位於相鄰的兩條資料線之間，且每一該連接線段340位於該些第一畫素電極P12與該些第二畫素電極P21之間，每一該第一分支線段342對應地位於該第一畫素電極P12與該第一閘極線G1之間，每一該第二分支線段344對應地位於該第二畫素電極P21與該第二閘極線G2之間。

關於第一基板502及其上畫素結構504的詳細結構大致與先前實施例中的主動陣列基板300與畫素結構304相似，可參考先前實施例與第2圖至第7圖的細節內容，在此不另贅述。

綜上所述，本發明揭露一種顯示面板的主動陣列基板及其畫素結構，其設置有多個遮蔽電極，每一遮蔽電極具有連接線段以及分支線段，連接線段位於兩個畫素電極之間，用以消除其間的畫素側向寄生電容，分支線段位於畫素電極與閘極線之間，用以消除其間的畫素閘極寄生電容。主動陣列基板可進一步採用半源極驅動設計，透過上述遮蔽電極的設置，可降低相臨的畫素電極彼此干擾，並避免失真、混色畫面或垂直亮暗線等問題發生。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100,300．．．主動陣列基板

500．．．液晶顯示面板

302,502,504．．．基板

D1,D2,D3．．．資料線

G1,G3,G5．．．第一閘極線

G2,G4,G6．．．第二閘極線

P11~P36．．．畫素電極

Cpp．．．畫素側向寄生電容

Cpg1,Cpg2．．．畫素閘極寄生電容

S1,S2．．．遮蔽電極

Sp1．．．第一脈衝訊號

Sp2．．．第二脈衝訊號

304,504．．．畫素結構

304a．．．第一畫素區

304b．．．第二畫素區

320a．．．第一主動元件

322a．．．第一源極

324a．．．第一閘極

326a．．．第一汲極

328a,328b．．．貫孔

330a．．．第一延伸電極

332a,332b．．．突出部

320b．．．第二主動元件

322b．．．第二源極

324b．．．第二閘極

326b．．．第二汲極

330b．．．第二延伸電極

340．．．連接線段

342．．．第一分支線段

344．．．第二分支線段

360．．．共同電極

508．．．液晶層

為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：

第1圖繪示習知技術中一種採用半源極驅動設計的主動陣列基板的俯視示意圖；

第2圖繪示根據本發明之一實施例中一種主動陣列基板之俯視示意圖；

第3圖繪示根據本發明之一實施例中相鄰之兩閘極線的脈衝訊號關係示意圖；

第4圖繪示根據本發明之一實施例中畫素結構的局部放大示意圖；

第5圖、第6圖與第7圖分別繪示第4圖中畫素結構沿剖面線A-A、剖面線B-B與剖面線C-C的剖面示意圖；以及

第8圖繪示根據本發明之另一實施例中一種液晶顯示面板之剖面示意圖。

302．．．基板

D1,D2．．．資料線

G1．．．第一閘極線

G2．．．第二閘極線

P12,P21．．．畫素電極

S1．．．遮蔽電極

304．．．畫素結構

304a．．．第一畫素區

304b．．．第二畫素區

320a．．．第一主動元件

322a．．．第一源極

324a．．．第一閘極

326a．．．第一汲極

328a,328b．．．貫孔

330a．．．第一延伸電極

332a,332b．．．突出部

320b．．．第二主動元件

322b．．．第二源極

324b．．．第二閘極

326b．．．第二汲極

330b．．．第二延伸電極

340．．．連接線段

342．．．第一分支線段

344．．．第二分支線段

360．．．共同電極

Claims (13)

1. 一種畫素結構，設置在一基板上，包括：一第一資料線與一第二資料線，平行設置在該基板上；一第一閘極線與一第二閘極線，平行設置在該基板上，跟第一資料線與該第二資料線相交，定義出一第一畫素區與一第二畫素區，位於該第一資料線與該第二資料線之間，且該第一閘極線與該第二閘極線之間；一第一畫素電極，設置在該第一畫素區的該基板上，該第一畫素電極電性連接該第一資料線與該第二閘極線；一第二畫素電極，設置在該第二畫素區的該基板上，該第二畫素電極電性連接該第二資料線與該第一閘極線；以及一遮蔽電極，設置在該基板上，該遮蔽電極具有一連接線段、一第一分支線段與一第二分支線段，該連接線段位於該第一畫素電極與該第二畫素電極之間，該第一分支線段位於該第一畫素電極與該第一閘極線之間，該第二分支線段位於該第二畫素電極與該第二閘極線之間。
2. 如請求項1所述之畫素結構，其中該第一畫素區鄰近該第一資料線，且該第二畫素區鄰近該第二資料線。
3. 如請求項1所述之畫素結構，更包括一第一主動元件，該第一主動元件具有一第一閘極、一第一源極與一第一汲極，該第一閘極電性連接該第二閘極線，該第一源極電性連接該第一資料線，該第一汲極電性連接該第一畫素電極。
4. 如請求項3所述之畫素結構，更包括一第一延伸電極，該第一延伸電極電性連接該第一汲極，且與該第二閘極線的一第二突出部重疊。
5. 如請求項1所述之畫素結構，更包括一第二主動元件，該第二主動元件具有一第二閘極、一第二源極與一第二汲極，該第二閘極電性連接該第一閘極線，該第二源極電性連接該第二資料線，該第二汲極電性連接該第二畫素電極。
6. 如請求項5所述之畫素結構，更包括一第二延伸電極，該第二延伸電極電性連接該第二汲極，且與該第一閘極線的一第一突出部重疊。
7. 如請求項1所述之畫素結構，更包括一共同電極，設置在該基板上，跟該第一畫素電極與該第二畫素電極的邊緣部份重疊。
8. 如請求項1所述之畫素結構，其中該共同電極跟該第一閘極線與該第二閘極線由同一層材料層所構成。
9. 如請求項1所述之畫素結構，其中該遮蔽電極跟該第一資料線與該第二資料線由同一層材料層所構成。
10. 如請求項1所述之畫素結構，其中該遮蔽電極的該第一分支線段遮蔽部份該第一閘極線對該第一畫素電極的電場，且該遮蔽電極的該第二分支線段遮蔽部份該第二閘極線對該第二畫素電極的電場。
11. 如請求項1所述之畫素結構，其中分別對該第一閘極線與該第二閘極線傳輸一第一脈衝訊號與一第二脈衝訊號，其中該第一脈衝訊號與該第二脈衝訊號部分時脈重疊。
12. 一種主動陣列基板，包括：一第一基板；多條資料線，平行設置在該第一基板上；多條第一閘極線與多條第二閘極線，交替排列平行設置在該第一基板上，跟該些資料線相交，定義出多個第一畫素區與多個第二畫素區，位於位於相鄰的兩條該資料線之間，且相鄰的該第一閘極線與該第二閘極線之間；多個第一畫素電極，每一第一畫素電極分別設置在該第一畫素區的該第一基板上，且每一該第一畫素電極對應地電性連接該資料線與該第二閘極線；多個第二畫素電極，每一第二畫素電極分別設置在該第二畫素區的該第一基板上，且每一該第二畫素電極對應地電性連接該資料線與該第一閘極線；以及多條遮蔽電極，設置在該第一基板上，每一該遮蔽電極具有一連接線段、多個第一分支線段與多個第二分支線段，每一遮蔽電極位於相鄰的兩條資料線之間，且每一該連接線段位於該些第一畫素電極與該些第二畫素電極之間，每一該第一分支線段對應地位於該第一畫素電極與該第一閘極線之間，每一該第二分支線段對應地位於該第二畫素電極與該第二閘極線之間。
13. 一種液晶顯示面板，包括：一第一基板；多條資料線，平行設置在該第一基板上；多條第一閘極線與多條第二閘極線，交替排列平行設置在該第一基板上，跟該些資料線相交，定義出多個第一畫素區與多個第二畫素區，位於位於相鄰的兩條該資料線之間，且相鄰的該第一閘極線與該第二閘極線之間；多個第一畫素電極，每一第一畫素電極分別設置在該第一畫素區的該第一基板上，且每一該第一畫素電極對應地電性連接該資料線與該第二閘極線；多個第二畫素電極，每一第二畫素電極分別設置在該第二畫素區的該第一基板上，且每一該第二畫素電極對應地電性連接該資料線與該第一閘極線；多條遮蔽電極，設置在該第一基板上，每一該遮蔽電極具有一連接線段、多個第一分支線段與多個第二分支線段，每一遮蔽電極位於相鄰的兩條資料線之間，且每一該連接線段位於該些第一畫素電極與該些第二畫素電極之間，每一該第一分支線段對應地位於該第一畫素電極與該第一閘極線之間，每一該第二分支線段對應地位於該第二畫素電極與該第二閘極線之間；一第二基板，跟該第一基板相對設置；以及一液晶層，設置在該第一基板與該第二基板之間。