TW201320281A - 記憶裝置、半導體裝置及半導體裝置之製造方法 - Google Patents

Abstract

本發明提供一種製造成本低廉之記憶裝置、半導體裝置及半導體裝置之製造方法。該半導體裝置之製造方法係製造包含如下構件之半導體裝置：第1晶片，其搭載於基板上且藉由接線而與基板連接；及第2晶片，其以積層於第1晶片上之方式搭載於基板上且大於第1晶片。於第2晶片之對應於與第1晶片之接著面之形成有接線之部分的部分塗佈絕緣層，於第2晶片之接著面上形成接著層，且貼合基板與第2晶片。

Description

記憶裝置、半導體裝置及半導體裝置之製造方法

實施形態係關於一種記憶裝置、半導體裝置及半導體裝置之製造方法。

[相關申請案]

本申請案享受以日本專利申請2011-237515號(申請日：2011年10月28日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。

已知有一種積層複數片半導體晶片而製造之半導體裝置。已知有於此種半導體裝置中，藉由設置於半導體晶片端部之接線而將各半導體晶片與基板連接之方法。

近年來，提出有於設置在下段之半導體晶片(以下稱為下段晶片)上積層大於下段晶片之半導體晶片(以下稱為上段晶片)之構成。於此種構成中，為了防止下段晶片端之接線接觸於上段晶片，而使連接上段晶片及下段晶片之接著層之厚度厚於自下段晶片表面突出之接線之高度。

本發明之實施形態之目的在於提供一種製造成本低廉之記憶裝置、半導體裝置及半導體裝置之製造方法。

實施形態之半導體裝置之製造方法之特徵在於製造包含如下構件之半導體裝置：第1晶片，其搭載於基板上且藉 由接線而與基板連接；及第2晶片，其以積層於第1晶片上之方式搭載於基板上且大於第1晶片；且該半導體裝置之製造方法係於第2晶片之對應於與第1晶片之接著面之形成接線之部分的部分塗佈絕緣層，於第2晶片之接著面形成接著層，且貼合基板與第2晶片。

[第1實施形態] [整體構成]

圖1係表示第1實施形態之半導體裝置之構成例之平面圖，圖2係該半導體裝置之側視圖。本實施形態之半導體裝置包括：基板1；第1晶片3，其藉由接線2而與基板1連接；接著層4，其覆蓋第1晶片3整體；及積層體5，其經由接著層4而與基板1連接。積層體5包含經由接著層4而接著於基板1及第1晶片3之第2晶片51、及積層於第2晶片51表面之複數個晶片52。第2晶片51及複數個晶片52係藉由積層體用接線53而連接於基板1。又，於第2晶片51之與第1晶片3之接著面中與設置於第1晶片3之接線2對向之部分形成有絕緣層6。可於第2晶片51中使用例如半導體記憶體，於第1晶片3中使用用以控制第2晶片51之記憶體控制器。若使半導體記憶體之面積大於記憶體控制器之面積，則可增大記憶容量，故適於使用本實施形態之記憶裝置。

[製造方法]

繼而，對本實施形態之半導體裝置之製造方法進行說明。圖3係表示本實施形態之半導體裝置之製造方法之流 程圖。

於本實施形態之半導體裝置之製造方法中，如圖4所示，首先於成為第2晶片51之矽晶圓51A之接著面上以例如5~10 μm之厚度塗佈成為絕緣層6之絕緣樹脂6A(步驟S1)。於本實施形態中，係使用熱固性環氧系絕緣樹脂作為絕緣樹脂6A，但亦可使用藉由熱以外之方法而硬化之絕緣體。絕緣樹脂6A係以描繪複數個相同圖案之方式塗佈於之後自矽晶圓51A切下而成為複數個第2晶片51之每個部分。作為圖案，例如可應用覆蓋第1晶片3之周圍之2~3 mm寬度之圖案等。絕緣樹脂6A之塗佈例如可使用噴墨法等方法。

繼而，如圖5所示，對塗佈有絕緣樹脂6A之矽晶圓51A進行例如90℃、1小時左右之第1加熱處理，提高絕緣樹脂6A之黏度而製成絕緣樹脂6B(步驟S2)。繼而，如圖6所示，於矽晶圓51A之接著面上黏附片狀之接著劑4A(步驟S3)，並將矽晶圓51A切分為複數個第2晶片51(步驟S4)。作為接著劑4A，可應用熱塑性接著劑，亦可使用丙烯酸系、聚醯亞胺系接著劑等。

繼而，對第2晶片51進行第2加熱處理(步驟S5)。藉由第2加熱處理，接著劑4A之黏度下降，而成為接著劑4B。第2加熱處理係藉由例如將第2晶片51載置於已預先加熱之未圖示之平板上數秒，或使用已預先加熱之下文敍述之筒夾7來移動第2晶片51，或利用自已預先加熱之基板1傳導之熱而進行。藉此可加熱接著劑4A。

如圖7所示，藉由筒夾7將第2晶片51黏附於第1晶片3上 (步驟S6)。接著劑4B於第2加熱處理中低黏度化。於黏附第1晶片3與第2晶片51時，基板1之一部分表面、接線2及第1晶片3嵌入至形成於第2晶片51之接著面之接著層4B中。又，於第2晶片51之接著面中與接線2對向之部分形成有絕緣層6B，從而防止接線2與第2晶片51之接觸。

為實現上述方法，而必需將絕緣層6B高黏度化至一定程度以上，以免接線2貫穿絕緣層6B。所需之黏度可根據接線2之直徑或絕緣層6B之厚度等而適當調整，但例如於使用有直徑30 μm以下之接線2之情形時，只要使黏度為100000 Pas左右，便可將絕緣層6B之厚度控制在15 μm以下。

繼而，如圖8所示，例如於100~150℃、1小時左右之環境下對半導體裝置進行第3加熱處理(步驟S7)。藉由第3加熱處理而硬化，從而絕緣樹脂6B之黏度進一步提昇，成為絕緣層6。同樣地，接著劑4B亦硬化而成為接著劑4。其後，於第2晶片51上積層複數個晶片52而形成積層體5，並形成接線53等各種接觸配線等，藉此製造半導體裝置。

於上述製造方法中，藉由在第2晶片51之接著面上設置絕緣層而進行第2晶片51與接線2之絕緣。因此，即便於接著層4之厚度較自第1晶片3之表面突出之接線2之高度薄之情形時，亦可使第1晶片3與第2晶片51絕緣。與至自第1晶片3之表面突出之接線2之高度為止而形成接著層之方法相比，上述方法可抑制接著層之材料成本，或對於自第1晶片3之表面突出之接線2之高度之加工偏差的容限提高，進 而可謀求半導體裝置之小型化。

又，由於並非於第2晶片51之整個接著面上設置絕緣層，而僅於與接線2對向之部分設置有絕緣層6，故可抑制絕緣層6之材料成本。進而，於藉由噴墨法而進行絕緣樹脂6A之塗佈之情形時，由於可高精度地進行絕緣樹脂6A之塗佈，故可進一步抑制絕緣層6之材料成本。

[其他實施形態]

雖已對本發明之實施形態進行了說明，但該等實施形態係作為示例而提示者，並非意欲限定發明之範圍。該等新實施形態可以其他各種形態而實施，可於不脫離發明之主旨之範圍內進行各種省略、替換及變更。該等實施形態或其變形包含於發明之範圍或主旨內，且包含於申請專利範圍所記載之發明及其均等之範圍內。

1‧‧‧基板

2‧‧‧接線

3‧‧‧第1晶片

4‧‧‧接著層

5‧‧‧積層體

6‧‧‧絕緣層

7‧‧‧筒夾

51‧‧‧第2晶片

52‧‧‧晶片

53‧‧‧積層體層之接線

圖1係表示第1實施形態之半導體裝置之構成例之平面圖。

圖2係該半導體裝置之側視圖。

圖3係表示該實施形態之半導體裝置之製造方法之流程圖。

圖4係用以說明該製造方法之第1步驟之概略圖。

圖5係用以說明該製造方法之第1加熱處理之概略圖。

圖6係用以說明該製造方法之第2步驟之概略圖。

圖7係用以說明該製造方法之第3步驟之概略圖。

圖8係用以說明藉由該製造方法之第3步驟製造而成之構 造之概略圖。

Claims (6)

1. 一種半導體裝置之製造方法，其特徵在於製造包含如下構件之半導體裝置：第1晶片，其搭載於基板上且藉由接線而與上述基板連接；及第2晶片，其以積層於上述第1晶片上之方式搭載於上述基板上且大於上述第1晶片；且該半導體裝置之製造方法係使用噴墨法於上述第2晶片之對應於與上述第1晶片之接著面之形成上述接線之部分的部分塗佈絕緣層，於上述絕緣層之塗佈後進行第1加熱處理，於上述第2晶片之上述接著面形成接著層，於上述接著層形成後進行第2加熱處理，貼合上述基板與上述第2晶片，且於貼合上述第2晶片後進行第3加熱處理。
2. 一種半導體裝置之製造方法，其特徵在於製造包含如下構件之半導體裝置：第1晶片，其搭載於基板上且藉由接線而與上述基板連接；及第2晶片，其以積層於上述第1晶片上之方式搭載於上述基板上且大於上述第1晶片；且該半導體裝置之製造方法係於上述第2晶片之對應於與上述第1晶片之接著面之形成上述接線之部分的部分塗佈絕緣層， 於上述第2晶片之上述接著面形成接著層，且貼合上述基板與上述第2晶片。
3. 如請求項2之半導體裝置之製造方法，其中上述絕緣層係使用噴墨法而塗佈。
4. 如請求項2或3之半導體裝置之製造方法，其中於已塗佈上述絕緣層後且黏附上述接著層之前進行第1加熱處理，且於已黏附上述接著層後且貼合上述第2晶片之前進行第2加熱處理。
5. 一種半導體裝置，其包含：第1晶片，其搭載於基板上且藉由複數根接線而與上述基板連接；及第2晶片，其以積層於上述第1晶片上之方式搭載於上述基板上且大於上述第1晶片；且該半導體裝置係藉由如下步驟製造而成：於上述第2晶片之對應於與上述第1晶片之接著面之形成有上述接線之部分的部分塗佈絕緣層，於上述第2晶片之上述接著面黏附接著層，且貼合上述第1晶片與上述第2晶片。
6. 一種記憶裝置，其包含：第1晶片，其搭載於基板上且藉由複數根接線而與上述基板連接；及第2晶片，其以積層於上述第1晶片上之方式搭載於上述基板上且大於上述第1晶片；且該記憶裝置係藉由如 下步驟製造而成：於上述第1晶片中使用記憶體，於上述第2晶片中使用用以控制上述記憶體之控制器，於上述第2晶片之對應於與上述第1晶片之接著面之形成上述接線之部分的部分塗佈絕緣層，於上述第2晶片之上述接著面黏附接著層，且貼合上述第1晶片與上述第2晶片。