[go: up one dir, main page]

TW201320187A - 前處理和改善介電質覆蓋率 - Google Patents

前處理和改善介電質覆蓋率 Download PDF

Info

Publication number
TW201320187A
TW201320187A TW101134967A TW101134967A TW201320187A TW 201320187 A TW201320187 A TW 201320187A TW 101134967 A TW101134967 A TW 101134967A TW 101134967 A TW101134967 A TW 101134967A TW 201320187 A TW201320187 A TW 201320187A
Authority
TW
Taiwan
Prior art keywords
substrate
deep trench
conformal
layer
substrate processing
Prior art date
Application number
TW101134967A
Other languages
English (en)
Inventor
羅雷
凡卡塔拉曼尚卡爾
荷納迪斯曼紐Ａ
史派勒凱達
華仲強
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201320187A publication Critical patent/TW201320187A/zh

Links

Classifications

    • H10P14/6326—
    • H10P14/6334—
    • H10P14/6336—
    • H10P14/6514—
    • H10P14/6548—
    • H10P14/69215—
    • H10W20/023—
    • H10W20/0245—
    • H10W20/0265—
    • H10W20/076—
    • H10W20/2134—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

茲描述於圖案化基板上保角地沉積氧化矽層之方法。該圖案化基板係經電漿處理，使得後續沉積的氧化矽層可均勻地沉積在深處封閉的溝槽之側壁上。該技術對於貫穿基板的通孔(TSV)尤其有用，該貫穿基板的通孔特別需要深的溝槽。該等溝槽可於底部封閉，並且該等溝槽可深到能夠藉由稍後去除部分的背側基板(靠近該溝槽的封閉端)而形成貫穿基板的通孔(TSV)。在本發明的實施例中，在靠近溝槽底部的側壁上之保角氧化矽層厚度係大於或約為70%的在靠近溝槽頂部的保角氧化矽層厚度。經改善的氧化矽層均勻度使後續沉積的導電栓塞變得更厚且給予較低的電阻。

Description

前處理和改善介電質覆蓋率 相關申請案的交叉引用
本專利申請案主張於2011年9月26日提出申請、標題為「深溝槽之前處理和改善介電質覆蓋率(PRETREATMENT AND IMPROVED DIELECTRIC COVERAGE OF DEEP TRENCHES.)」的美國臨時專利申請案第61/539,336號的權益，為了所有的目的，將該申請案之全部內容以引用方式併入本文中。
本發明係關於前處理和改善介電質覆蓋率。
在半導體晶片製造和測試的領域中，貫穿基板的通孔在半導體基板的頂表面和底表面之間提供電連續性。貫通基板的通孔也可以被稱為矽穿孔，雖然不要求基板一定是矽。貫穿基板的通孔也被稱為TSV，而且是垂直的電連線，該等電連線從形成於晶圓或IC晶粒頂表面上的導電性位準中之一者(例如接觸位準或金屬內連線位準中之一者)延伸到背(底)面。使用TSV的裝置可以面向上地被連接並利用垂直的電路徑來耦接其它IC裝置。如此做時，電路徑相對於現有的連線技術會顯著地縮短，一般會造成裝置操作明顯較快。
TSV是藉由蝕刻深入半導體晶片的半導體晶圓或基板所製造的。使用化學蝕刻、雷射鑽孔，或幾個高能的方法中之一者如反應性離子蝕刻(RIE)將TSV形成為深度(例如100至200 μm)顯著小於整個晶圓厚度(例如300至800 μm)。一旦通孔形成了，通常會以介電質襯墊框住該等通孔，以提供與周圍基板的電絕緣，然後藉由以導電性填充材料(例如銅、鎢或摻雜的多晶矽)填充該等通孔而形成嵌入式TSV，來使該等通孔具有導電性。嵌入式TSV的底部通常被指稱為嵌入式TSV尖端。
由於大多數導電性填料是金屬，而金屬會降低少數載體的壽命(例如銅或鎢)，故一般會在介電質襯墊上沉積阻障層。在電鍍金屬(例如銅)製程之情況中，一般會在阻障層之後添加種晶層。然後依照傳統使用背部研磨工序藉由從晶圓底表面去除足夠的基板厚度(例如50至300 μm)來薄化晶圓至抵達嵌入式TSV尖端，而在TSV尖端的遠端曝露出導電填料。此時，完成的TSV尖端的遠端傳統上會與基板底表面齊平。然後可以從基板底部對各個TSV尖端製作金屬連線。
完成之後，裝置的性能部分上取決於在沉積金屬填充物之前形成於通孔中的介電質襯墊之均勻性。在通孔的底部和頂部之間大的介電質形成速度差異造成在TSV頂部附近產生的介電質比需要的厚得多，此縮短了金屬通孔的直徑、提高TSV的電阻並因此可能限制完成的裝置之性能。
因此，需要能夠在貫穿基板的通孔(TSV)上形成具有高均勻度的介電質襯墊。此需求和其他的需要在本發明中得到解決。
茲描述在圖案化基板上保角地沉積氧化矽層之方法。該圖案化基板係經電漿處理，使得後續沉積的氧化矽層可均勻地沉積在深處封閉的溝槽之側壁上。該技術對於貫穿基板的通孔(TSV)尤其有用，該貫穿基板的通孔特別需要深的溝槽。該等溝槽可於底部封閉，並且該等溝槽可深到能夠藉由稍後去除部分的背側基板(靠近該溝槽的封閉端)而形成貫穿基板的通孔(TSV)。在本發明的實施例中，在溝槽底部附近的側壁上之保角氧化矽層厚度係大於或約為在溝槽頂部附近的保角氧化矽層厚度之70%。經改善的氧化矽層均勻度使後續沉積的導電栓塞變得更厚且給予較低的電阻。
本發明之實施例包括用於在基板處理室的基板處理區中於圖案化基板上的深溝槽中形成氧化矽層之方法，該方法包括以下連續步驟：(1)將該圖案化基板傳送進入該基板處理區；(2)使惰性氣體流入該基板處理區，同時於該基板處理區內形成處理電漿，以處理該深溝槽之側壁；以及(3)使含矽前驅物與臭氧流入該基板處理區，以於該深溝槽上形成保角氧化矽層。在形成該保角氧化矽 層的過程中，該基板處理區係無電漿。該深溝槽具有大致上垂直的側壁，而且該深溝槽係大於10微米深。
在以下的部分描述中提出另外的實施例與特徵，而且對於本技術領域中具有通常知識者而言，在檢視本說明書之後，部分的該等實施例與特徵將變得顯而易見，或者是可藉由實施揭示的實施例而學習部分的該等實施例與特徵。藉由說明書中描述的手段、組合以及方法可實現及獲得揭示的實施例之特徵與優點。
茲描述於圖案化基板上保角地沉積氧化矽層之方法。該圖案化基板係經電漿處理，使得後續沉積的氧化矽層可均勻地沉積在深處封閉的溝槽之側壁上。該技術對於貫穿基板的通孔(TSV)尤其有用，該貫穿基板的通孔特別需要深的溝槽。該等溝槽可於底部封閉，並且該等溝槽可深到能夠藉由稍後去除部分的背側基板(靠近該溝槽的封閉端)而形成貫穿基板的通孔(TSV)。在本發明的實施例中，在溝槽底部附近的側壁上之保角氧化矽層厚度係大於或約為在溝槽頂部附近的保角氧化矽層厚度之70%。經改善的氧化矽層均勻度使後續沉積的導電栓塞變得更厚且給予較低的電阻。
TSV允許垂直的金屬內連線貫穿薄化的矽基板，其中內連線的兩端都可用於接觸。基板的每一側上曝露的端 部都可以與導電材料如微凸點或導柱接觸，該等微凸點或導柱上可向上堆疊八個協同晶片或更多的晶片。舉例來說，形成穿透記憶體晶片的TSV可以允許幾個該等晶片進行堆疊。TSV運行穿過構成完成晶片的每個個別晶粒以提供垂直的內連線路徑，然後每個晶粒以例如微凸點與該層中的下一個晶粒連接。此種封裝技術的一些好處是可以在所得到的晶片中產生更緊湊的形狀因子。減少形狀因子會縮短晶片之間的內連線長度，並增加組裝裝置的速度。
第1A圖圖示例示性的基板100之剖面圖，基板100上已經形成某些特徵。第1A圖意圖幫助瞭解，TSV與電晶體等級的特徵中使用的溝槽和縫隙相比之間的差異。第1A圖絕無意圖限制本技術之範圍。已經在基板100上實施與對於裝置製造的中通孔作法類似的製程，在該中通孔作法中通孔係於電晶體等級的處理之後形成。如圖示，可在形成電晶體特徵125與縫隙(亦稱為溝槽120)之前沉積介電層110、115。在電晶體處理的過程中形成的縫隙與溝槽120可具有約10 nm或更窄的寬度以及小於或約為100 nm的高度。在實施電晶體等級的處理之後，可於基板蝕刻出通孔130。通孔可具有上至5 μm或更寬的寬度以及上至50 μm或更深的深度，該寬度與該深度的距離分別比形成於基板上的電晶體之最小特徵尺寸大二個或更多的數量級與三個或更多的數量級。可在銅或導電金屬種晶之前沿著通孔的側壁沉積阻 障層及/或襯墊層。可將通孔填充銅或一些其他導電金屬，以提供貫穿晶圓的內連線。電晶體形成及TSV形成兩者皆可能包括許多更多的步驟，並且在裝置各處形成許多更多的溝槽與通孔。可以實施進一步的製造步驟，包括BEOL觸點形成、層間介電質沉積以及晶片接合點形成(未圖示)。可以如第1B圖中圖示的實施基板晶圓的薄化，以曝露TSV的背側，使得通孔延伸貫穿基板而提供貫穿基板的電連線觸點。
可以幾種方式製作貫穿基板的通孔(TSV)，該等方式包括先通孔(via first)、中通孔(via middle)或後通孔(via last)，該等方式指明在晶片處理中何時製作通孔。先通孔描述在前段製造過程中形成通孔，其中通孔時常是在電晶體形成之前形成的。在中通孔或內連線TSV中，可在已經完成電晶體之後加入填充金屬的TSV。對於後通孔，通孔是在後段導線(BEOL)處理之後形成於基板的裝置側上，而且為了形成通孔可將該基板接合到載體晶圓。貫穿基板的通孔(TSV)對於介電質沉積的均勻性有獨特的要求。
本發明的實施例是針對在基板的圖案化表面上之深封閉溝槽中形成氧化矽的方法。已經發現在沉積氧化矽之前的電漿處理可使深溝槽底部附近的氧化矽厚度與深溝槽頂部附近的氧化矽厚度近似。該氧化矽係於電漿處理之後藉由非電漿製程(例如次大氣壓CVD或SACVD)沉積。具體而言，該氧化矽係藉由使含矽前驅物與氧化 前驅物流入處理室而在基板上形成氧化矽所沉積的。該含矽前驅物可包括四乙氧基矽烷(TEOS)，而該氧化前驅物包括臭氧(O3)。本發明人已推測到，電漿處理可對深溝槽的側壁發生作用，而降低例示性TEOS-O3沉積製程之位置選擇性。電漿處理可以為氧化矽層產生更均勻分佈的成核位置，因而沿著深封閉溝槽在不同深度呈現均質的生長速率。
為了更好地瞭解與領會本發明，現在參照第2A圖，第2A圖為依據揭示實施例的保角氧化矽沉積製程之流程圖。該製程始於將圖案化基板傳送進入處理室(操作210)。該圖案化基板具有深的溝槽，該溝槽稍後將被填充導電材料，以形成貫穿基板的通孔(TSV)。但是首先，藉由使惰性氣體流入基板處理室的基板處理區來處理該圖案化基板(操作215)。在基板處理區內施加電漿以激發惰性氣體。在處理了該圖案化基板之後，使含矽前驅物(TEOS)和臭氧流入腔室，以沉積保角的氧化矽層(操作220)。在生長保角的氧化矽層之後，在操作230中從腔室移除基板。
在處理(操作215)該圖案化基板的過程中，施加至基板處理區的電漿功率可以在射頻(RF)範圍中振盪。可以使用單頻來激發由惰性氣體形成的電漿，而且在揭示的實施例中，該單頻可大於5兆赫或小於5兆赫。在其他的實施例中，使用二種或更多種電漿功率頻率(例如雙頻電漿)來激發電漿，其中一種為5兆赫以上而另 一種為5兆赫以下。舉例來說，可以將13.56 MHz的高頻與350 kHz的低頻組合，並在基板處理區中使用該組合來激發電漿。電漿功率本身可以介於250瓦特與約1000瓦特之間或是介於約350瓦特與約650瓦特之間。在使用多頻電漿激發的情況下，在揭示的實施例中，可以介於200瓦特與約700瓦特之間、介於約250瓦特與約500瓦特之間、或是介於約300瓦特與約400瓦特之間的功率施加高頻。同時，在本發明的實施例中，可以介於50瓦特與約250瓦特之間、介於約75瓦特與約200瓦特之間、或是介於約100瓦特與約150瓦特之間的功率施加較低的電漿頻率。
在揭示的實施例中，該處理(操作215)在深溝槽的側壁上產生極少的沉積或基本上無沉積產生，對於深溝槽的底部亦為如此。基本上無沉積產生容許微量的沉積，該微量的沉積功能性上不傷害後續沉積的保角氧化矽層或是完成的貫穿基板的通孔所提供的導電性。在本發明的實施例中，任一沉積可以小於或約為1 nm或是小於或約為0.5 nm。在揭示的實施例中，該處理(操作215)也可以造成極少的材料從深溝槽的側壁(或底部)移除或基本上無材料從深溝槽的側壁(或底部)移除。
在電漿激發之前或電漿激發過程中，使惰性氣體流入基板處理區。該惰性氣體可包括氦、氬、氮(N2)、氖、氙及類似者中之一或多者。在本發明的實施例中，該惰性氣體包含氮(N2)及氦。本文中使用的用語「惰性氣 體」係描述任何改變表面以促進氧化矽均勻沉積但不產生明顯沉積的此種氣體。在本發明的實施例中，在處理圖案化基板的過程中，基板處理區內的壓力可介於約0.5托(torr)與約10托之間、基板處理區內的壓力可介於約1托與約8托之間、基板處理區內的壓力可介於約2托與約7托之間、或是基板處理區內的壓力可介於約3托與約6托之間。
在揭示的實施例中，在形成保角氧化矽層(操作220)的過程中，在沉積保角氧化矽層期間的TEOS流動速率可介於每分鐘約0.5克與每分鐘約10克之間、TEOS流動速率可介於每分鐘約1克與每分鐘約7克之間或是TEOS流動速率可為每分鐘約2至5克。可使用本質上惰性的載體氣體(氦氣、氬氣及/或氮氣)來協助輸送TEOS進入腔室。載體氣體的流動速率大小通常是以每分鐘之標準立方公分(sccms)量給出。由載體氣體攜帶的氣體之質量流量的大小通常是以每分鐘的克數給出，並且不包括載體氣體的質量流量。本文中使用的流動速率在製程過程中不一定是固定量。不同前驅物的流動速率可以不同的順序開始和終止，而且可以改變流動速率大小。除非另有指明，否則本文中指示的質量流動速率大小是以製程過程中使用的近似尖峰流動速率給出。在保角氧化矽層的沉積過程中，臭氧的流動速率可介於約5,000 sccm至約100,000 sccm之間、臭氧的流動速率可介於約10,000 sccm至約70,000 sccm之間、或是臭氧的流動速 率可介於約20,000 sccm至約50,000 sccm之間。臭氧進入基板處理區的流動速率可以約為30,000 sccm。本文中指示的流動速率大小係用以沉積單個直徑300 mm的晶圓(面積約為700 cm2)之一側。對於多個晶圓、更大或更小的晶圓、雙面沉積或是在不同幾何形狀的基板(例如矩形基板)上沉積，有需要基於沉積面積進行適當的校正。
一般而言，含矽前驅物包括一或多個包含Si-O鍵結的前驅物。該含矽前驅物可包括四乙氧基矽烷(TEOS)、四甲氧基矽烷(TMOS)、三乙氧基矽烷(TRIES)或六甲基二矽氧烷(HMDS)。該等前驅物各包括至少一個Si-O鍵結，該Si-O鍵結使得該等前驅物儘管具有本文中提出的一些位置選擇性，但仍可在相當寬的條件變化下形成保角的氧化矽薄膜。
在本發明的實施例中，基板處理區內的壓力可為約300托或更高、基板處理區內的壓力可為約500托或更高，或是基板處理區內的壓力可為約600托或更高。更高的壓力進一步提高氧化矽層的保角性。在揭示的實施例中，在沉積過程中，基板溫度可以為低於或約為600℃、基板溫度可以為低於或約為540℃、基板溫度可以為低於或約為500℃、基板溫度可以為低於或約為400℃、基板溫度可以為低於或約為350℃，或是基板溫度可以為低於或約為300℃。在揭示的實施例中，在沉積過程中，基板溫度可高於或約為100℃、基板溫度可高於或約為 150℃、基板溫度可高於或約為200℃，或是基板溫度可高於或約為300℃。依據另外的揭示實施例，每個下限也可以與任何的基板溫度上限組合以形成另外的基板溫度範圍。取決於正在進行的通孔製程類型(例如先通孔或中通孔或後通孔)，可將處理室的溫度保持在低於某一臨界值，以防止損壞先前沉積的材料。舉例來說，在中通孔與後通孔處理中，電晶體層級的生產已被執行。結果，可將後續處理(包括通孔形成與加襯)的溫度保持在例如約400℃或低於約400℃之下，以防止損壞先前沉積的薄膜。
第2B圖為依據揭示的實施例內襯保角氧化矽的深溝槽之剖面圖。深溝槽形成於矽基板250中並內襯保角氧化矽層255。在揭示的實施例中，保角氧化矽層的厚度可以大於或約為0.1 μm、保角氧化矽層的厚度可以大於或約為0.15 μm、或是保角氧化矽層的厚度可以大於或約為0.2 μm。在揭示的實施例中，保角氧化矽層的厚度可以小於或約為1 μm、保角氧化矽層的厚度可以小於或約為0.75 μm、或是保角氧化矽層的厚度可以小於或約為0.5 μm。依據另外的揭示實施例，對於基板溫度，每個下限可以與任何的上限組合，以形成另外的基板溫度範圍。納入的處理操作使得沿著溝槽深度的保角氧化矽層255之厚度更均勻。在深溝槽的頂部附近270和深溝槽的底部附近265作了量測，並且比較該等量測以量測處理操作的有效性。
使用掃描式電子顯微鏡(SEM)進行量測以量化使用電漿處理對於保角氧化矽層的厚度之效果。將保角氧化矽層沉積在具有經過及未經先前電漿處理的深溝槽之圖案化基板上。未經電漿預處理，在深溝槽頂部附近(例如在頂部的1微米內)的氧化矽層厚度約為0.400 μm，而在深溝槽底部附近(例如在底部的1微米內)的類似量測約為0.260 μm。使用電漿預處理，在深溝槽頂部附近的氧化矽層厚度約為0.424 μm，而在深溝槽底部附近的厚度約為0.320 μm。未經電漿預處理的，在底部附近的厚度約為在頂部附近的厚度之65%。具有電漿預處理的，在底部附近的厚度改善成約為在頂部附近的厚度之75%。該等量測係於底部封閉的深溝槽上進行。溝槽約為50微米(50 μm)深、5微米寬且具有圓形剖面。本文中可以使用複數形用語「側壁」來指稱溝槽的兩側，儘管事實上，任一側剖視圖的兩個側壁可以部分是相同的側壁(例如圓形剖面的周圍附近)。在本發明的實施例中，在深溝槽底部1微米內的保角氧化矽層之厚度係至少為在深溝槽頂部附近的保角氧化矽層厚度之70%、75%或80%。
貫穿全文使用用語「溝槽」，但並非暗示蝕刻出的幾何形狀具有大的水平深寬比。從表面上方觀看，溝槽可能會呈現圓形、橢圓形、多邊形、矩形或各式各樣的其他形狀。用語「通孔」是用來指稱低水平深寬比的溝槽(從上方觀看時)，該溝槽可能會或可能不會被填充金屬來形 成垂直的電連線。如本文中所使用的，保角層係指表面上大致均勻的材料層，該材料層具有與該表面相同的形狀，亦即該層的表面與被覆蓋的表面通常是平行的。在本技術領域中具有通常知識之人士將理解到，所沉積的材料可能無法100%保角，因此，用語「通常」容許可接受的誤差。
保角氧化矽層(尤其是在通孔內的)可以是比現有技術更保角的。對於許多利用溝槽的半導體製程而言，如該等在電晶體處理過程中形成者，所形成的溝槽可以有小於約1 μm的寬度或直徑，並可能經常是小於約50 nm等或更少。另一方面，在本發明的實施例中，貫穿矽的通孔可能是大於約1 μm寬，並可能替代地具有大於約2 μm、約3 μm、約4 μm、約5 μm等的寬度。在揭示的實施例中，通孔(又稱深溝槽)可以小於或約為15 μm寬、小於或約為10 μm寬、小於或約為8 μm寬，或是小於或約為5 μm寬。此外，許多溝槽和縫隙的高度可以小於約1 μm，而且例行是約為100 nm或更小。另一方面，在揭示的實施例中，TSV的高度可以是大於約1 μm的高度，或者替代地，TSV的高度可大於約5 μm、約10 μm、約20 μm、約35 μm、約50 μm、約75 μm、100 μm等。由於通孔比現有的溝槽遠較為深，故用於襯墊的氣體必須移動較長的距離。當該等氣體沉積材料時，沉積可能會優先朝向通孔的頂部發生。因此，若基於所需的導電材料量，襯墊的厚度無法大於某種量時，則在適當的沉積 已在通孔側壁更下方的區域中發生之前，在通孔頂部附近可能已經達成該厚度。若沿著通孔沉積不足量的襯墊材料，則導電材料(如銅)可能會擴散穿過襯墊而破壞鄰近裝置的完整性。沿著通孔的整個長度可沉積大體上保角的氧化矽襯墊。襯墊在通孔的下部會變得較薄，然而，在底部和頂部的厚度之間的近似性允許較大量的導電材料來填充通孔，因此插入的栓塞會有較低的電阻。
形成的通孔可以具有高度：寬度的深寬比為大於或約為5：1，並且可替代地具有深寬比為大於或約為10：1、深寬比為大於或約為15：1、深寬比為大於或約為20：1、深寬比為大於或約為25：1等，或更多。本文中可等同地將該高度指稱為溝槽的深度。使用TSV技術，雖然溝槽的高度：寬度之技術比可與其他溝槽相符，如電晶體處理過程中形成的絕緣溝槽，但實際的高度和寬度尺寸可能更大。舉例來說，在某些縫隙填充技術中填充的溝槽可具有約為10：1的深寬比，而實際的高度和寬度係分別為100奈米和10奈米。另一方面，TSV溝槽可被蝕刻貫穿整個基板，雖然TSV溝槽可以具有10：1的深寬比，但此種比例可能是基於例如分別為約50 μm與約5 μm的實際高度與寬度值。
保角氧化矽層可能是吸濕的，因此，在保角氧化矽層曝露於大氣之前，在保角氧化矽層的頂部上沉積覆蓋層是有益的。否則，大氣中的水將會被吸濕性保角氧化矽層吸收。在此種情況下，可在本文提出的方法中包括進 一步沉積氧化矽覆蓋層，以減少吸收來自處理室外部的大氣之水氣。可以在分開的處理室或是在從基板處理區移除圖案化基板之前將氧化矽覆蓋層沉積在吸濕性保角氧化矽層上(操作225)。
藉由使TEOS(或其他包括Si-O鍵結的含矽前驅物)和分子氧(O2)流入基板處理區來沉積氧化矽覆蓋層。在揭示的實施例中，氧化矽覆蓋層的厚度可以大於或約為100 nm、氧化矽覆蓋層的厚度可以大於或約為200 nm，或是氧化矽覆蓋層的厚度可以大於或約為300 nm。使用局部電漿來激發前驅物的組合並在圖案化基板上形成覆蓋氧化矽層。基板處理區內的壓力可以大於或約為0.5托及小於或約為50托、基板處理區內的壓力可以大於或約為1托及小於或約為25托，或是基板處理區內的壓力可以大於或約為5托及小於或約為15托。在本發明的實施例中，含矽前驅物的流動速率可以大於或約為100 sccm及小於或約為5 slm、含矽前驅物的流動速率可以大於或約為200 sccm及小於或約為3 slm、或是含矽前驅物的流動速率可以大於或約500 sccm及小於或約為2 slm。除非另有指明，否則本文中給出的流動速率不包括載體氣體。在揭示的實施例中，分子氧(O2)的流動速率可以大於或約為100 sccm及小於或約為1 slm，或是分子氧的流動速率可以大於或約為200 sccm及小於或約為800 sccm。
在沉積氧化矽覆蓋層的過程中，可使用單一電漿頻率 來激發由含矽前驅物與氧氣(O2)形成的電漿，而且在揭示的實施例中，該單一頻率可大於五兆赫或小於五兆赫。在其他的實施例中，使用兩種或更多種電漿功率頻率來激發電漿，而且一種是五兆赫以上，另一種是低於五兆赫。舉例來說，可將13.56 MHz的高頻與350 kHz的低頻組合，而且可以使用該組合來於基板處理區中激發電漿。在沉積覆蓋層的過程中，電漿功率可介於250瓦特及約1200瓦特之間，或是電漿功率可介於約350瓦特及約700瓦特之間。在使用多頻電漿激發的情況中，在揭示的實施例中可以介於200瓦特及約750瓦特之間或是介於約250瓦特及約600瓦特之間的功率來施加較高頻。同時，在本發明的實施例中，可以介於50瓦特及約300瓦特之間或是介於約100瓦特及約200瓦之間的功率來施加較低的電漿頻率。
另外的製程參數係描述於描述例示性基板處理系統和腔室的過程中。
例示性基板處理系統
可實施本發明的實施例之沉積室可包括次大氣壓化學氣相沉積(SACVD)腔室，以及更概括來說地，容許在相對高壓下操作而不需施加電漿激發的沉積室。可實施本發明的實施例之CVD系統的具體實例包括CENTURA ULTIMA® SACVD腔室/系統以及PRODUCER® HARP、eHARP及SACVD腔室/系統，該等系統可向美國加州聖 大克勞市的應用材料公司(Applied Materials,Inc.of Santa Clara,Calif.)購得。
可將沉積系統之實施例整合於較大的、生產積體電路晶片的製造系統中。第3圖圖示一個該種基板處理系統300，依據揭示的實施例系統300由沉積室、烘烤室及硬化室所構成。於該圖中，一對FOUP(前開式晶圓傳輸盒)302供應基質基板(例如直徑300 mm的晶圓)，機器手臂304接收該等基質基板，並在該等基質基板被放入基板處理室308a-f其中之一者之前將該等基質基板放入低壓承載區306。可以使用第二機器手臂310來將基板晶圓從低壓承載區306傳送至基板處理室308a-f並回傳。
基板處理室308a至308f可包括一或多個用以沉積、退火、硬化及/或蝕刻基板晶圓上的介電薄膜之系統部件。在一個架構中，可使用兩對處理室(例如308c至308d與308e至309f)來將介電材料沉積在基板上，而且可使用第三對處理室(例如308a與308b)來以電漿處理沉積的介電質。在另一個架構中，可以架設相同的兩對處理室(例如308c至308d與308e至308f)皆來沉積及電漿處理基板上沉積的介電薄膜，同時可使用第三對腔室(例如308a與308b)來進行沉積薄膜之紫外線(UV)或電子束(E-beam)硬化。在仍另一個架構中，可以架設全部三對腔室(例如308a至308f)來沉積及硬化基板上的介電薄膜。在又另一個架構中，可以使用兩對處理室(例如3o8c-d與308e-f)皆來沉積及紫外線或 電子束硬化介電質，同時可使用第三對處理室(例如308a-b)來進行介電薄膜的退火。可以在與圖示於揭示實施例中的製造系統分離的腔室中進行任一個或多個描述的製程。
第4A圖圖示基板處理系統300內的例示性基板處理室之簡化表示圖。該例示性基板處理室410適合用來進行各式各樣的半導體處理步驟，包括CVD製程以及其他製程，如再流、驅入、清洗、蝕刻以及吸氣製程。也可以在單個基板上進行多步驟製程而不需從腔室移除基板。該系統之代表性主要部件包括腔室內部415(接收來自氣體輸送系統489的製程氣體及其他氣體)、幫浦系統488、遠端電漿系統(RPS)455以及系統控制器453。以下說明該等及其他部件，以便瞭解本發明。
基板處理室410包括外殼組件412，外殼組件412容納具有氣體反應區416的腔室內部415。氣體分配板420設於氣體反應區416的上方，氣體分配板420用於分散反應性氣體及其他氣體(例如淨化氣體)通過氣體分配板420中的穿孔，而到達放置於可垂直移動的加熱器425(也可被指稱為基板支撐臺座)上的基板(未圖示)。可以控制性地在較低的位置與處理位置或其他位置之間移動可垂直移動的加熱器425，在該較低的位置基板可以例如被載入或卸載，而該處理位置緊密鄰接氣體分配板420(由虛線413表示)，該等其他位置用於其他用途，如用於蝕刻或清洗製程。中心板(未圖示)包括用於提 供基板位置的資訊之感測器。
基板處理室410包括外殼組件412，外殼組件412容納具有氣體反應區416的腔室內部415。氣體分配板420設於氣體反應區416的上方，氣體分配板420用於分散反應性氣體及其他氣體(例如淨化氣體)通過氣體分配板420中的穿孔，而到達放置於可垂直移動的加熱器425(也可被指稱為基板支撐臺座)上的基板(未圖示)。可以控制性地在較低的位置與處理位置或其他位置之間移動可垂直移動的加熱器425，在該較低的位置基板可以例如被載入或卸載，而該處理位置緊密鄰接氣體分配板420(由虛線413表示)，該其他位置用於其他用途，如用於蝕刻或清洗製程。中心板(未圖示)包括用於提供基板位置的資訊之感測器。
氣體分配板420可以是在美國專利第6,793,733號中所述的種種。氣體分配板改善在基板的氣體釋放之均勻性，而且在變化氣體濃度比例的沉積製程中是特別有利的。在某些實例中，氣體分配板與可垂直移動的加熱器425(或可移動的基板支撐臺座)組合地工作，使得當該比例在一個方向上嚴重偏斜時，沉積氣體被釋放到更遠離基板之處(例如當含矽氣體的濃度與含氧化劑氣體的濃度相比為很小的時候)，並且當濃度變化時被釋放到更接近基板之處(例如當含矽氣體的濃度在該混合物中為較高時)。在其他實例中，氣體分配板的孔是設計成可提供更均勻混合的氣體。
可垂直移動的加熱器425包括電阻加熱元件(未圖示)，該電阻加熱元件被包圍在陶瓷中。陶瓷保護加熱元件免受潛在的腐蝕性腔室環境傷害，並允許加熱器達到高達約800℃的溫度。在例示性實施例中，所有在腔室內部415內曝露的可垂直移動的加熱器425之表面是由陶瓷材料製成的，該陶瓷材料如氧化鋁(Al2O3或礬土)或氮化鋁。
反應性和載體氣體係經由製程氣體供應管線443供應到氣體混合箱(也稱為氣體混合區塊)427，反應性和載體氣體較佳是在氣體混合箱427混合在一起，並輸送到氣體分配板420。氣體混合區塊427較佳是雙輸入的混合區塊，該雙輸入的混合區塊與製程氣體供應管線443及清洗/蝕刻氣體導管447耦接。閘閥428操作來接納或密閉來自氣體導管447到氣體混合區塊427的氣體或電漿。氣體導管447接收來自RPS 455的氣體，RPS 455具有輸入管線457，輸入管線457用於接收輸入氣體。在沉積處理的過程中，將供應到氣體分配板420的氣體朝向基板表面排出(如由箭頭421所指示)，在此該氣體可以均勻地輻射狀分散於整個基板表面，通常是以層流的方式。
可以經由氣體分配板420及/或貫穿外殼組件412的牆壁(較佳為底部)之進氣口或管(未圖示)將淨化氣體輸送到腔室內部415。淨化氣體從進氣口向上流動通過可垂直移動的加熱器425並抵達環形的抽氣通道440。 然後排氣系統排出的氣體(如箭頭422所指示的)進入環形抽氣通道440並經由排氣管線460抵達幫浦系統488，幫浦系統488包括一或多個真空幫浦。排出的氣體和夾帶的顆粒從環形抽氣通道440經由排氣管線460以被節流閥系統463控制的速度抽出。
可垂直移動的加熱器425和氣體分配板420配備有嵌入式導體，該嵌入式導體用於施加電漿功率至基板處理區，以在處理深溝槽側壁的過程中形成局部電漿。在沉積過程中不施加電漿以提高階梯覆蓋(使氧化矽層更保角)。在沉積過程中可以將基板處理區描述為在保角氧化矽層的生長過程中「無電漿」。「無電漿」並不一定意味著該區域缺乏電漿。舉例來說，可以藉由宇宙射線或局部的光輻射在基板處理區中產生低強度的電漿。該等及其他的較小激發並不會損害在圖案化基板上沉積保角氧化矽的能力。具有遠比用於本文所述其他步驟過程中的局部電漿強度更低的離子密度之電漿的所有產生原因並不脫離「無電漿」的範圍。
RPS 455可以產生用於選定的應用之電漿，該應用如腔室清洗或從製程基板蝕刻原生的氧化層或殘餘物。將在遠端電漿系統(RPS 455)中從前驅物(經由輸入管線457供應)產生的電漿物種經由氣體導管447發送通過氣體分配板420而分散於氣體反應區416。用於清洗應用的前驅物氣體可以包括氟、氯及其他反應性元素。藉由在RPS 455中選擇使用適當的沉積前驅物氣體，RPS 455也適用於沉積電漿增強的CVD薄膜。
系統控制器453控制沉積系統的活動及操作參數。處理器451執行系統控制軟體，如儲存在與處理器451耦接的記憶體452中的電腦程式。記憶體452通常由靜態隨機存取記憶體(快取記憶體)、動態隨機存取記憶體(DRAM)以及硬式磁碟機的組合所組成，但是當然記憶體452也可以由其它種類的記憶體組成，如固態記憶體裝置。除了該等記憶體工具之外，在較佳的實施例中半導體處理工具409包括軟式磁碟機、USB端口以及卡片機架(未圖示)。
處理器451依據系統控制軟體操作，該系統控制軟體被程式化來依據本文中揭示的方法操作裝置。舉例來說，指令集可指定時間、氣體混合物、腔室壓力、腔室溫度、電漿功率等級、基座位置以及其他特殊製程的參數。將該等指令傳送至適當的硬體，較佳是經由直接佈纜，該直接佈纜攜帶類比或數位訊號，該等訊號傳送起源於輸入-輸出I/O模組450的訊號。其他的電腦程式，如該等儲存在其他記憶體者，其他記憶體例如包括USB拇指驅動裝置、軟碟或其他插入磁碟機或其他適當的驅動裝置之電腦程式產品，也可以被用來操作處理器451，以架構半導體處理工具409用於不同的用途。
處理器451可具有卡片機架(未圖示)，該卡片機架含有單板電腦、類比與數位輸入/輸出板、介面板以及步進馬達控制板。半導體處理工具409的各種部件符合歐洲 通用膜塊(Versa Modular European,VME)的標準，VME標準定義板、卡片機架及連接器尺寸與類型。VME標準亦定義具有16位元數據匯流排與24位元定址匯流排的匯流排結構。
本文中揭示的實施例依賴直接佈纜及單處理器451。但包括多核心處理器、處於分散式控制的多個處理器以及系統控制器與控制對象之間的無線通訊之替代實施例也是可能的。
可以使用由系統控制器執行的電腦程式產品來實施在圖案化基板上沉積保角氧化矽之製程或是清洗腔室之製程。可以任何現有的電腦可讀取程式語言來撰寫電腦程式編碼：例如組合語言、C、C++、C#、Pascal、Fortran或其他者。使用現有的文字編輯器將適當的程式編碼輸入單一檔案或複數個檔案中，並儲存或體現於電腦可用媒體中，如電腦的記憶體系統。假使輸入的編碼文字屬於高階語言，則編譯編碼，之後並將產生的編譯編碼與預編譯的微軟視窗®(Microsoft Windows®)程式館常式之目標編碼聯結。為執行該經聯結、編譯的目標編碼，系統使用者喚起目標編碼、致使電腦系統載入記憶體中的編碼，然後CPU讀取並執行編碼，以進行程式中確認的任務。
使用者與控制器之間的介面係經由平板觸摸敏感式監視器。在較佳的實施例中使用二個監視器，一個組裝於潔淨室牆壁上供操作員使用，而另一個組裝於牆壁外面 供服務技師使用。該二個監視器可同時顯示相同的資訊，在任一情況中在同一時間只有一個監視器接受輸入。為了要選擇特殊的畫面或功能，操作員可觸碰觸摸敏感式監視器的指定區域。經觸碰的區域會改變其彰顯的顏色，或者會顯示出新的選單或畫面，以確認操作員與觸摸敏感式監視器之間的溝通。可以使用其他的裝置(如鍵盤、滑鼠或其他的指向或溝通裝置)來取代該觸摸敏感式監視器，或是除了該觸摸敏感式監視器之外可同時使用該等其他的裝置，以容許使用者與系統控制器溝通。
使用者與控制器之間的介面係經由平板觸摸敏感式監視器。在較佳的實施例中使用二個監視器，一個組裝於潔淨室牆壁上供操作員使用，而另一個組裝於牆壁外面供服務技師使用。該二個監視器可同時顯示相同的資訊，在任一情況中在同一時間只有一個監視器接受輸入。為了要選擇特殊的畫面或功能，操作員可觸碰觸摸敏感式監視器的指定區域。經觸碰的區域會改變其彰顯的顏色，或者會顯示出新的選單或畫面，以確認操作員與觸摸敏感式監視器之間的溝通。可以使用其他的裝置(如鍵盤、滑鼠或其他的指向或溝通裝置)來取代該觸摸敏感式監視器，或是除了該觸摸敏感式監視器之外可同時使用該等其他的裝置，以容許使用者與系統控制器溝通。
第4B圖圖示與位於潔淨室內的氣體供應控制板480 有關的基板處理室410的實施例之一般概觀圖。如以上所討論的，半導體處理工具409包括基板處理室410(具有可垂直移動的加熱器425)、氣體混合區塊427(具有來自製程氣體供應管線443與氣體導管447的輸入)以及RPS 455(具有輸入管線457)。如以上提及的，架設氣體混合區塊427用於混合及注入經由製程氣體供應管線443與輸入管線457的沉積氣體及清洗氣體或其它氣體到達腔室內部415。
RPS 455整合地位於並組裝於基板處理室410下方，且氣體導管447沿著基板處理室410的側邊往上來到位於基板處理室410上方的閘閥428與氣體混合區塊427。電漿功率產生器411和臭氧產生器459位於潔淨室的遠端。來自氣體供應控制板480的氣體供應管線483和485提供反應性氣體至製程氣體供應管線443。氣體供應控制板480包括來自氣體或液體來源490的管線，氣體或液體來源490提供製程氣體用於選擇的應用。氣體供應控制板480具有氣體混合系統493，氣體混合系統493在選擇的氣體流到氣體混合區塊427之前混合選擇的氣體。來自液體的蒸氣通常會與載體氣體結合，該載體氣體如氦氣。用於製程氣體的供應管線可以包括(i)關閉閥495，關閉閥495可用於自動或手動關閉製程氣體進入氣體供應管線485或輸入管線457的流動，以及(ii)液體流量計(LFM)401或其他類型的控制器，該等控制器量測通過供應管線的氣體或液體流動。
作為實例，可以將包括TEOS(作為矽源)的混合物與氣體混合系統493一起使用於形成氧化矽薄膜的沉積製程中。輸送到氣體混合系統493的前驅物在室溫與室壓下可以為液體，並且可以藉由現有的鍋爐類型或起泡型熱箱汽化該等前驅物。替代地，可以使用液體注入系統並對導入氣體混合系統的反應物液體量提供更大的控制。在被輸送到加熱氣體供應管線485而到達氣體混合區塊和腔室之前，該液體通常是作為細噴霧或水氣被注入載體氣體流。當然，已理解到也可以使用其他的摻雜劑、矽、氧以及附加的前驅物之來源。雖然以個別的管線圖示，氣體供應管線485實際上可以包含多條管線，該等管線分開以在前驅物流入腔室內部415之前阻止前驅物之間的反應。一個或更多的來源(如氧氣(O2)、臭氧(O3)及/或氧自由基(O))經由氣體供應管線483流至腔室，並在腔室附近或腔室中與來自加熱氣體供應管線485的反應物氣體結合。
本文中使用的「基板」可為支撐基板，該支撐基板上可有或無層形成。該支撐基板可為絕緣體或具有各種摻雜濃度與濃度曲線的半導體，而且例如該支撐基板可以是半導體基板，該半導體基板的類型與製造積體電路中所使用的半導體基板類型相同。處於「激發態」的氣體係描述其中至少某些氣體分子處於振動激發、離解及/或離子化狀態的氣體。氣體可以是兩種或更多種氣體的組合。貫穿全文使用用語溝槽，但並非暗示所蝕刻的幾何 形狀必然具有大的水平深寬比。從表面上方觀看，溝槽可能會呈現圓形、橢圓形、多邊形、矩形或其他各式各樣的形狀。
有了揭示的幾個實施例，在本技術領域中具有通常知識者將理解到，可以在不偏離揭示的實施例之精神下使用各種修飾、替代結構以及均等物。此外，並未描述數個習知的製程及元件，以避免不必要地混淆本發明。因此，不應將以上描述視為限制本發明之範圍。
當提供數值的範圍時，應瞭解到，除非內文以其他方式清楚指明，否則在該範圍的上限與下限之間、每個到下限單位的十分之一之中間值亦為具體揭示的。在陳述範圍中的任何陳述值或中間值與該陳述範圍中的任何其他陳述值或中間值之間的每個較小範圍亦被涵括。該等較小範圍的上限與下限可獨立地被包括或排除於該範圍中，而且不論是該等較小範圍包括任一限值、不包括二限值或是包括二限值，該等較小範圍中的每個範圍亦被涵括於本發明中，取決於該陳述範圍中任何經具體排除的限值。當該陳述範圍包括該等限值中之一者或二者時，排除該等包括的限值中之任一者或二者的範圍亦被包括。
除非內文以其他方式清楚指明，否則本文中與隨附申請專利範圍中使用的單數形「一」及「該」包括複數的指示對象。因此，舉例來說，提及「一製程」係包括複數個該種製程，而提及「該介電材料」係包括提及一或 多個介電材料及其為本技術領域中具有通常知識者所習知的均等物，以此類推。
同樣地，當用於本說明書中及以下申請專利範圍中時，字眼「包含」與「包括」意欲指明陳述的特徵、整數、部件或步驟之存在，但該等字眼並不排除一或多個其他的特徵、整數、部件、步驟、動作或基團的存在或加入。
100‧‧‧基板
110‧‧‧介電層
115‧‧‧介電層
120‧‧‧溝槽
125‧‧‧電晶體特徵
130‧‧‧通孔
210‧‧‧操作
215‧‧‧操作
220‧‧‧操作
225‧‧‧操作
230‧‧‧操作
250‧‧‧矽基板
255‧‧‧氧化矽層
265‧‧‧底部附近
270‧‧‧頂部附近
300‧‧‧系統
302‧‧‧FOUP
304‧‧‧機械手臂
306‧‧‧承載區
308a‧‧‧處理室
308b‧‧‧處理室
308c‧‧‧處理室
308d‧‧‧處理室
308e‧‧‧處理室
308f‧‧‧處理室
310‧‧‧第二機械手臂
401‧‧‧液體流量計
409‧‧‧半導體處理工具
410‧‧‧基板處理室
411‧‧‧電漿功率產生器
412‧‧‧外殼組件
413‧‧‧虛線
415‧‧‧腔室內部
416‧‧‧氣體反應區
420‧‧‧氣體分配板
421‧‧‧箭頭
422‧‧‧箭頭
425‧‧‧加熱器
427‧‧‧氣體混合區塊
428‧‧‧閘閥
440‧‧‧抽氣通道
443‧‧‧製程氣體供應管線
447‧‧‧氣體導管
450‧‧‧模組
451‧‧‧處理器
452‧‧‧記憶體
453‧‧‧系統控制器
455‧‧‧RPS
457‧‧‧輸入管線
459‧‧‧臭氧產生器
460‧‧‧排氣管線
463‧‧‧節流閥系統
480‧‧‧氣體供應控制板
483‧‧‧氣體供應管線
485‧‧‧氣體供應管線
488‧‧‧幫浦系統
489‧‧‧氣體輸送系統
490‧‧‧來源
493‧‧‧氣體混合系統
495‧‧‧關閉閥
藉由參照本說明書的剩餘部分及圖式可以實現對所揭示實施例的本質與優點之進一步瞭解。
第1A圖圖示例示性處理晶粒之剖面圖。
第1B圖圖示另一例示性處理晶粒之剖面圖。
第2A圖為依據所揭示實施例的保角氧化矽沉積製程之流程圖。
第2B圖為依據揭示的實施例內襯保角氧化矽的深溝槽之剖面圖。
第3圖圖示依據本發明實施例的半導體處理系統之簡化表示圖。
第4A圖圖示與多腔室系統中的處理室有關的、用於半導體處理系統的使用者介面之簡化表示圖。
第4B圖圖示與處理室有關的氣體控制板與氣體供應管線之簡化圖。
在附圖中，類似的部件及/或特徵可具有相同的參照符號。進一步地，相同類型的各種部件可藉由在參照符號後面接續破折號和第二符號來區別，該第二符號可區別該等類似的部件。若在說明書中僅使用第一參照符號，則該描述係適用於具有相同第一參照符號的該等類似部件中之任一者，不管其第二參照符號為何。
210‧‧‧操作
215‧‧‧操作
220‧‧‧操作
225‧‧‧操作
230‧‧‧操作

Claims (20)

  1. 一種在一基板處理室的一基板處理區中於一圖案化基板上的一深溝槽中形成一氧化矽層之方法，該方法包含以下連續步驟：(1)將該圖案化基板傳送進入該基板處理區；(2)使一惰性氣體流入該基板處理區，同時於該基板處理區內形成一處理電漿，以處理該深溝槽之側壁；以及(3)使一含矽前驅物與臭氧流入該基板處理區，以於該深溝槽上形成一保角氧化矽層，其中在形成該保角氧化矽層的過程中該基板處理區係無電漿，其中該深溝槽具有實質上垂直的側壁，而且該深溝槽的深度大於10微米。
  2. 如請求項1所述之方法，該方法進一步包含額外的步驟(4)：使一含矽前驅物與分子氧(O2)流入該基板處理區，以於該保角氧化矽層上形成一覆蓋氧化矽層；以及步驟(5)：從該基板處理區移除該圖案化基板。
  3. 如請求項1所述之方法，其中在該深溝槽底部1微米內的該保角氧化矽層之厚度係為在該深溝槽頂部1微米內的該保角氧化矽層之厚度的至少70%。
  4. 如請求項1所述之方法，其中在該深溝槽底部1微米內的該保角氧化矽層之厚度係為在該深溝槽頂部1微米內的該保角氧化矽層之厚度的至少75%。
  5. 如請求項1所述之方法，其中在該深溝槽底部1微米內的該保角氧化矽層之厚度係為在該深溝槽頂部1微米內的該保角氧化矽層之厚度的至少80%。
  6. 如請求項1所述之方法，其中該等側壁包含矽。
  7. 如請求項1所述之方法，其中該含矽前驅物包含四乙氧基矽烷(TEOS)、四甲氧基矽烷(TMOS)、三乙氧基矽烷(TRIES)，或六甲基二矽氧烷(HMDS)。
  8. 如請求項1所述之方法，其中在形成該氧化矽層的過程中該基板處理區之壓力係大於300托(torr)。
  9. 如請求項1所述之方法，其中在形成該氧化矽層的過程中該基板處理區之壓力係大於500托。
  10. 如請求項1所述之方法，其中在形成該氧化矽層的過程中該基板處理區之壓力係大於600托。
  11. 如請求項1所述之方法，其中該深溝槽具有一高度：寬度的深寬比，該深寬比係大於或約為5：1。
  12. 如請求項1所述之方法，其中該深溝槽係大於或約為20微米深。
  13. 如請求項1所述之方法，其中該深溝槽係大於或約為30微米深。
  14. 如請求項1所述之方法，其中該深溝槽係小於或約為15微米寬。
  15. 如請求項1所述之方法，其中該深溝槽係小於或約為8微米寬。
  16. 如請求項1所述之方法，其中該方法進一步包含：在形成該氧化矽層的過程中將該圖案化基板之溫度保持在約 600℃或更低。
  17. 如請求項16所述之方法，其中該方法進一步包含在形成該氧化矽層的過程中將該圖案化基板之溫度保持在約300℃或更低。
  18. 如請求項1所述之方法，其中該深溝槽係小於5微米寬。
  19. 如請求項1所述之方法，其中該處理電漿為一雙頻電漿。
  20. 如請求項1所述之方法，其中該含矽前驅物包含一Si-O鍵結。
TW101134967A 2011-09-26 2012-09-24 前處理和改善介電質覆蓋率 TW201320187A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161539336P 2011-09-26 2011-09-26

Publications (1)

Publication Number Publication Date
TW201320187A true TW201320187A (zh) 2013-05-16

Family

ID=47996311

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134967A TW201320187A (zh) 2011-09-26 2012-09-24 前處理和改善介電質覆蓋率

Country Status (3)

Country Link
US (1) US20130252440A1 (zh)
TW (1) TW201320187A (zh)
WO (1) WO2013048872A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716414B (zh) * 2015-06-26 2021-01-21 美商應用材料股份有限公司 氧化矽膜的選擇性沉積
US11097942B2 (en) 2016-10-26 2021-08-24 Analog Devices, Inc. Through silicon via (TSV) formation in integrated circuits

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378941B2 (en) * 2013-10-02 2016-06-28 Applied Materials, Inc. Interface treatment of semiconductor surfaces with high density low energy plasma
US10858727B2 (en) 2016-08-19 2020-12-08 Applied Materials, Inc. High density, low stress amorphous carbon film, and process and equipment for its deposition
US11791155B2 (en) * 2020-08-27 2023-10-17 Applied Materials, Inc. Diffusion barriers for germanium
CN117038573B (zh) * 2023-10-10 2023-12-15 粤芯半导体技术股份有限公司 一种深沟槽隔离方法、装置、电子设备及存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245081B1 (ko) * 1996-12-31 2000-03-02 김영환 반도체 소자의 소자분리절연막 형성방법
US6551665B1 (en) * 1997-04-17 2003-04-22 Micron Technology, Inc. Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
JPH11265933A (ja) * 1998-03-17 1999-09-28 Matsushita Electron Corp 半導体装置の製造方法および半導体装置
JP2002289680A (ja) * 2001-03-26 2002-10-04 Kawasaki Microelectronics Kk 半導体装置の素子分離構造の形成方法
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
TWI229414B (en) * 2003-10-03 2005-03-11 Promos Technologies Inc Method of fabricating deep trench capacitor
US20050136684A1 (en) * 2003-12-23 2005-06-23 Applied Materials, Inc. Gap-fill techniques
US7033945B2 (en) * 2004-06-01 2006-04-25 Applied Materials Gap filling with a composite layer
US7465680B2 (en) * 2005-09-07 2008-12-16 Applied Materials, Inc. Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
US7902080B2 (en) * 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US20080014759A1 (en) * 2006-07-12 2008-01-17 Applied Materials, Inc. Method for fabricating a gate dielectric layer utilized in a gate structure
US20090325391A1 (en) * 2008-06-30 2009-12-31 Asm International Nv Ozone and teos process for silicon oxide deposition
US8012887B2 (en) * 2008-12-18 2011-09-06 Applied Materials, Inc. Precursor addition to silicon oxide CVD for improved low temperature gapfill
US7935643B2 (en) * 2009-08-06 2011-05-03 Applied Materials, Inc. Stress management for tensile films
US8728958B2 (en) * 2009-12-09 2014-05-20 Novellus Systems, Inc. Gap fill integration
US8476142B2 (en) * 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill
US8664127B2 (en) * 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716414B (zh) * 2015-06-26 2021-01-21 美商應用材料股份有限公司 氧化矽膜的選擇性沉積
CN114121605A (zh) * 2015-06-26 2022-03-01 应用材料公司 氧化硅膜的选择性沉积
US11097942B2 (en) 2016-10-26 2021-08-24 Analog Devices, Inc. Through silicon via (TSV) formation in integrated circuits
TWI744398B (zh) * 2016-10-26 2021-11-01 美商美國亞德諾半導體公司 積體電路裝置及其形成方法

Also Published As

Publication number Publication date
WO2013048872A1 (en) 2013-04-04
US20130252440A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
TWI399453B (zh) 使用含矽前驅物和氧原子來化學氣相沈積高品質之流式二氧化矽
TWI534290B (zh) 透過自由基化成份化學氣相沉積形成的共形層
JP5225268B2 (ja) 二酸化シリコンの膜質を高める新規な堆積プラズマ硬化サイクルプロセス
US7902080B2 (en) Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
TWI535882B (zh) 使用非碳可流動ｃｖｄ製程形成氧化矽的方法
JP5844390B2 (ja) 遠隔励起式のフッ素および水蒸気エッチング
TWI507560B (zh) 不具碳自由基成分之ｃｖｄ膜的氧摻雜
TWI541890B (zh) 選擇性抑制含有矽及氧兩者之材料的乾式蝕刻速率
US7888273B1 (en) Density gradient-free gap fill
CN104641455B (zh) 自由基成分的氧化物蚀刻
CN100530554C (zh) Hdp-cvd多步间隙填充处理
US20130217239A1 (en) Flowable silicon-and-carbon-containing layers for semiconductor processing
TW201310529A (zh) 減少脫氣所用的表面處理及沉積
TW201428848A (zh) 乾蝕刻製程
JP2013533639A (ja) 流動性ｃｖｄによる間隙充填用の酸化物を多く含むライナ層
TW201308432A (zh) 降低釋氣的覆蓋層
JP2012513117A (ja) 低温ギャップフィル改善のための酸化シリコンｃｖｄへの前駆体添加
KR20120102155A (ko) 산화물 라이너를 이용하는 유동성 유전체
JP2013545290A (ja) 間隙充填を強化する誘電体ライナーのための２種類のシリコン含有前駆体
TW201411721A (zh) 用於流動性膜之經改良的緻密化作用
TW201126010A (en) Curing non-carbon flowable CVD films
JP2009539268A (ja) シリコン含有前駆物質と原子酸素を用いた高品質流動状二酸化シリコンの化学気相堆積
TW201320187A (zh) 前處理和改善介電質覆蓋率
US8476142B2 (en) Preferential dielectric gapfill
CN102105964B (zh) 用以释放应力堆积的沉积方法