[go: up one dir, main page]

TW201327817A - 雙載子電晶體元件結構及其製造方法 - Google Patents

雙載子電晶體元件結構及其製造方法 Download PDF

Info

Publication number
TW201327817A
TW201327817A TW100146908A TW100146908A TW201327817A TW 201327817 A TW201327817 A TW 201327817A TW 100146908 A TW100146908 A TW 100146908A TW 100146908 A TW100146908 A TW 100146908A TW 201327817 A TW201327817 A TW 201327817A
Authority
TW
Taiwan
Prior art keywords
layer
bipolar
bipolar transistor
drain
source
Prior art date
Application number
TW100146908A
Other languages
English (en)
Inventor
Chao-Feng Sung
Yen-Min Hsieh
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100146908A priority Critical patent/TW201327817A/zh
Priority to CN2012100899282A priority patent/CN103165595A/zh
Priority to US13/451,549 priority patent/US20130153903A1/en
Priority to JP2012191341A priority patent/JP2013128097A/ja
Publication of TW201327817A publication Critical patent/TW201327817A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種雙載子電晶體元件結構，包括基板、閘極、源極、汲極、介電層、雙極性半導體層與載子阻擋層。閘極配置於基板上。源極與汲極配置於基板上且位於閘極的兩側。介電層配置於閘極及源極與汲極之間。雙極性半導體層至少配置於源極與汲極之間。載子阻擋層配置於雙極性半導體層及源極與汲極之間。亦提出雙載子電晶體元件結構的製造方法。

Description

雙載子電晶體元件結構及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種雙載子電晶體元件結構及其製造方法。
反相器(inverter)為積體電路中一個基礎的元件。反相器可以將輸入信號的相位反轉180度，這種電路應用在模擬電路，例如音頻放大、時鐘振盪器等。在電子線路設計中，經常需要用到反相器。
一般而言，製作反相器有兩種方式。第一種是製作單極性反相器，其直接由兩個單極性的電晶體(PMOS或NMOS)組成互補邏輯。由於是單一型態PMOS或NMOS直接建構而成，所以源/汲極電極只需一種金屬，而主動層材料也只需單一型態(P型或N型)材料。故其優點是可簡化製程，但缺點是訊號容易失真，並有較高功率消耗。
第二種方式較為常見，是同時串接N型及P型有機薄膜電晶體組成互補性反相器電路，其優勢除了有低功率消耗，並具備高穩定性和較高的雜噪寬容度。然而，如何將N型及P型主動層同時製作於同一個基板上，又必須進行個別的圖案化製程，當中要避免每一層材料特性受到損壞是相當有難度的。
若選擇形成同時具備負/正載子傳輸的主動層，雖可使用單一主動層製作雙極性場效電晶體來完成CMOS反相器電路，但也因雙極性場效電晶體同時擁有電子傳輸及電洞傳輸特性，其元件開關比低，雙極性場效電晶體在低電場操作時會有明顯之電流產生，使得串接成反相器時，其增益(gain)過低，不利於其應用。
本發明提出一種雙載子電晶體元件結構，包括基板、閘極、源極、汲極、介電層、雙極性半導體層與載子阻擋層。閘極配置於基板上。源極與汲極配置於基板上且位於閘極的兩側。介電層配置於閘極及源極與汲極之間。雙極性半導體層至少配置於源極與汲極之間。載子阻擋層配置於雙極性半導體層及源極與汲極之間。
在本發明之一實施例中，上述源極與汲極位於閘極上方。
在本發明之一實施例中，上述雙極性半導體層更延伸至源極與汲極上方。
在本發明之一實施例中，上述雙極性半導體層更延伸至源極與汲極下方。
在本發明之一實施例中，上述閘極位於源極與汲極上方。
在本發明之一實施例中，上述雙極性半導體層更延伸至源極與汲極上方。
在本發明之一實施例中，上述雙極性半導體層更延伸至源極與汲極下方。
在本發明之一實施例中，上述雙極性半導體層是由N型有機半導體材料與P型有機半導體材料堆疊所組成。
在本發明之一實施例中，上述雙極性半導體層是由N型有機半導體材料與P型有機半導體材料混合所組成。
在本發明之一實施例中，上述雙極性半導體層是由具雙極特性之有機半導體材料所組成。
在本發明之一實施例中，上述雙極性半導體層是由N型無機半導體材料與P型無機半導體材料堆疊所組成。
在本發明之一實施例中，上述載子阻擋層為電子阻擋層。
在本發明之一實施例中，上述電子阻擋層是由無機材料所組成，且無機材料包括WO3、V2O5或MoO3。
在本發明之一實施例中，上述電子阻擋層是由有機材料所組成，且有機材料包括4',4"-參(N-3-甲基苯基-N-苯基氨基)三苯胺(m-MTDATA)或雙(2-甲基-8-羥基喹啉-N1,O8)-(1,1'-聯苯-4-羥基)鋁(BALq)。
在本發明之一實施例中，上述載子阻擋層為電洞阻擋層。
在本發明之一實施例中，上述電洞阻擋層是由無機材料所組成，且無機材料包括LiF、CsF或TiO2。
在本發明之一實施例中，上述電洞阻擋層是由有機材料所組成，且有機材料包括2,9-二甲基-4,7-二苯基-1,10-菲囉啉(BCP)。
本發明另提供一種雙載子電晶體元件結構的製造方法。於基板上形成源極與汲極。於基板上及至少源極與汲極之間依序形成載子阻擋層及雙極性半導體層。於雙極性半導體層上形成介電層。於源極與汲極之間的介電層上形成閘極，其中介電層將閘極、源極和汲極隔開。
在本發明之一實施例中，形成上述載子阻擋層及雙極性半導體層的步驟包括：於基板上依序形成載子阻擋材料層、雙極性半導體材料層以及圖案化光阻層；以圖案化光阻層為罩幕，依序對載子阻擋材料層及雙極性半導體材料層進行蝕刻製程，以移除部份載子阻擋材料層及部分雙極性半導體材料層；以及移除圖案化光阻層。
在本發明之一實施例中，形成上述載子阻擋材料層的步驟包括進行蒸鍍法。
在本發明之一實施例中，形成上述雙極性半導體材料層的步驟包括進行蒸鍍法、共蒸鍍法、濺鍍法、有機金屬化學氣相沉積法或溶液製程。
在本發明之一實施例中，上述雙極性半導體層是由N型有機半導體材料與P型有機半導體材料堆疊所組成。
在本發明之一實施例中，上述雙極性半導體層是由N型有機半導體材料與P型有機半導體材料混合所組成。
在本發明之一實施例中，上述雙極性半導體層是由具雙極特性之有機半導體材料所組成。
在本發明之一實施例中，上述雙極性半導體層是由N型無機半導體材料與P型無機半導體材料堆疊所組成。
在本發明之一實施例中，上述載子阻擋層為電子阻擋層。
在本發明之一實施例中，上述電子阻擋層是由無機材料所組成，且無機材料包括WO3、V2O5或MoO3。
在本發明之一實施例中，上述電子阻擋層是由有機材料所組成，且有機材料包括4',4"-參(N-3-甲基苯基-N-苯基氨基)三苯胺(m-MTDATA)或雙(2一甲基-8-羥基喹啉-N1,O8)-(1,1'-聯苯-4-羥基)鋁(BALq)。
在本發明之一實施例中，上述載子阻擋層為電洞阻擋層。
在本發明之一實施例中，上述電洞阻擋層是由無機材料所組成，且無機材料包括LiF、CsF或TiO2。
在本發明之一實施例中，上述電洞阻擋層是由有機材料所組成，且有機材料包括2,9-二甲基-4,7-二苯基-1,10-菲囉啉(BCP)。
本發明又提供一種雙載子電晶體元件結構的製造方法。提供基板，基板具有第一區及第二區。於第一區的基板上形成第一源極與第一汲極。於第一區及第二區的基板上依序形成第一載子阻擋材料層、雙極性半導體材料層及第二載子阻擋材料層。將第一載子阻擋材料層、雙極性半導體材料層及第二載子阻擋材料層圖案化，以於第一區的基板上形成覆蓋第一源極與第一汲極的第一堆疊結構以及於第二區的基板上形成第二堆疊結構。於第二堆疊結構上形成第二源極與第二汲極。於基底上形成介電層，以覆蓋第一堆疊結構及第二堆疊結構。於第一源極與第一汲極之間的介電層上形成第一閘極以及於第二源極與第二汲極之間的介電層上形成第二閘極。
在本發明之一實施例中，依序將上述第一載子阻擋材料層、雙極性半導體材料層及第二載子阻擋材料層圖案化的步驟包括：於第二載子阻擋材料層上形成圖案化光阻層；以圖案化光阻層為罩幕，移除部份第一載子阻擋材料層、部份雙極性半導體材料層及部分第二載子阻擋材料層；以及移除圖案化光阻層。
在本發明之一實施例中，形成上述第一載子阻擋材料層或第二載子阻擋材料層的步驟包括進行蒸鍍法。
在本發明之一實施例中，形成上述雙極性半導體材料層的步驟包括進行蒸鍍法、共蒸鍍法、濺鍍法、有機金屬化學氣相沉積法或溶液製程。
在本發明之一實施例中，上述雙極性半導體材料層是由N型有機半導體材料與P型有機半導體材料堆疊所組成。
在本發明之一實施例中，上述雙極性半導體材料層是由N型有機半導體材料與P型有機半導體材料混合所組成。
在本發明之一實施例中，上述雙極性半導體材料層是由具雙極特性之有機半導體材料所組成。
在本發明之一實施例中，上述雙極性半導體層是由N型無機半導體材料與P型無機半導體材料堆疊所組成。
在本發明之一實施例中，當上述第一區為P型元件區，第二區為N型元件區時，第一載子阻擋材料層為電子阻擋材料層，第二載子阻擋材料層為電洞阻擋材料層。或者，當第一區為N型元件區，第二區為P型元件區時，第一載子阻擋材料層為電洞阻擋材料層，第二載子阻擋材料層為電子阻擋材料層。
在本發明之一實施例中，上述第一載子阻擋材料層或第二載子阻擋材料層為電子阻擋材料層時，電子阻擋材料層是由無機材料或有機材料所組成。
在本發明之一實施例中，上述無機材料包括WO3、V2O5或MoO3。
在本發明之一實施例中，上述有機材料包括4',4"-參(N-3-甲基苯基-N-苯基氨基)三苯胺(m-MTDATA)或雙(2-甲基-8-羥基喹啉-N1,O8)-(1,1'-聯苯-4-羥基)鋁(BALq)。
在本發明之一實施例中，上述第一載子阻擋材料層或第二載子阻擋材料層為電洞阻擋材料層時，電洞阻擋材料層是由無機材料或有機材料所組成。
在本發明之一實施例中，上述無機材料包括LiF、CsF或TiO2。
在本發明之一實施例中，上述有機材料包括2,9-二甲基-4,7-二苯基-1,10-菲囉啉(BCP)。
本發明再提供一種雙載子電晶體元件結構的製造方法。於基板上依序形成雙極性半導體層及載子阻擋層。於載子阻擋層上形成源極與汲極。於基板上形成介電層，以覆蓋源極和汲極。於源極與汲極之間的介電層上形成閘極。
本發明另提供一種雙載子電晶體元件結構的製造方法。於基板上形成閘極。於基板上形成介電層，以覆蓋閘極。於閘極兩側之介電層上形成源極與汲極。於介電層上及至少源極與汲極之間依序形成載子阻擋層及雙極性半導體層。
本發明又提供一種雙載子電晶體元件結構的製造方法。於基板上形成閘極。於基板上形成介電層，以覆蓋閘極。於介電層上依序形成雙極性半導體層及載子阻擋層。於閘極兩側之載子阻擋層上形成源極與汲極。
本發明再提供一種雙載子電晶體元件結構的製造方法。提供基板，基板具有第一區及第二區。於第一區的基板上形成第一閘極以及於第二區的基板上形成第二閘極。於基底上形成介電層，以覆蓋第一閘極及第二閘極。於第一區的介電層上形成第一源極與第一汲極。於第一區及第二區的基板上依序形成第一載子阻擋材料層、雙極性半導體材料層及第二載子阻擋材料層。將第一載子阻擋材料層、雙極性半導體材料層及第二載子阻擋材料層圖案化，以於第一區的基板上形成覆蓋第一源極與第一汲極的第一堆疊結構以及於第二區的基板上形成第二堆疊結構。於第二堆疊結構上形成第二源極與第二汲極。
基於上述，在本發明之雙載子電晶體元件結構中，於源極/汲極與雙極性主動層之間加入電子阻擋層或電洞阻擋層，如此可以從雙極性半導體層中分別萃取出單極性的元件電特性，使其適合應用於邏輯電路之設計。此外，本發明之製作方法簡單，僅需一次圖案化步驟即可同時定義出N型與P型的半導體層，可降低習知多次圖案化製程對半導體材料的影響，以有效提升雙載子元件的效能。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明提出一種雙載子電晶體元件結構，其在源極/汲極與雙極性半導體層之間加入載子阻擋層(如電子阻擋層或電洞阻擋層)，依阻擋層之特性來限制載子注入，進一步決定元件電性為N型或P型。如此一來，可以從雙極性半導體層中分別萃取出單極性的元件電特性，使其元件操作上如同單極性場效電晶體(unipolar FET)，如此可更適合應用邏輯電路之設計並簡化製程。
由於雙載子電晶體元件可具有上閘極結構或下閘極結構，依構件之間的配置關係而有四種排列組合，以下，將以實施例一至實施例四分別說明之。
第一實施例
圖1A~1B為依據本發明第一實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。
請參照圖1A，於基板100上形成源極102與汲極104。基板100可為硬式基板或可撓式基板。硬式基板的材料例如是玻璃、石英或矽晶圓。可撓式基板之材料例如是塑膠如壓克力、金屬箔(metal foil)或是紙。源極102與汲極104的形成方法例如是先於基底100上形成金屬層(未繪示)，再利用微影與蝕刻製程將金屬層圖案化以形成之。金屬層之材料例如為金、銀、銅、鋁、鉬、鉻等或其合金。金屬層之形成方法包括進行物理氣相沈積製程，如蒸鍍法。在另一實施例中，也可以於基板100上直接形成源極102與汲極104，例如是以導電油墨噴印方式或其他轉印技術製作。
然後，於基板100上及至少源極102與汲極104之間依序形成載子阻擋層106及雙極性半導體層108。在此實施例中，載子阻擋層106及雙極性半導體層108覆蓋源極102、汲極104及源極102與汲極104之間的通道區。載子阻擋層106及雙極性半導體層108之形成方法包括於基板100上依序形成載子阻擋材料層、雙極性半導體材料層及圖案化光阻層(未繪示)。然後，以圖案化光阻層為罩幕，對載子阻擋材料層及雙極性半導體材料層進行蝕刻製程，以移除部份載子阻擋材料層及部分雙極性半導體材料層。之後，移除圖案化光阻層。載子阻擋材料層的形成方法例如是進行物理氣相沈積製程，如蒸鍍法。雙極性半導體材料層可藉由個別蒸鍍N型有機半導體材料與P型有機半導體材料、蒸鍍或濺鍍N型無機半導體材料與P型無機半導體材料、共蒸鍍N型有機半導體材料與P型有機半導體材料、或蒸鍍具雙極特性之有機半導體材料而形成之。
載子阻擋層106可以為電子阻擋層。電子阻擋層可由無機材料所組成，且無機材料例如是WO3、V2O5或MoO3。電子阻擋層亦可由有機材料所組成，且有機材料例如是4',4"-參(N-3-甲基苯基-N-苯基氨基)三苯胺(4',4"-tris(N-3-methylphenyl-N-phenylamino)triphenylamine，m-MTDATA)或雙(2-甲基-8-羥基喹啉-N1,O8)-(1,1'-聯苯-4-羥基)鋁(bis(2-methyl-8-quinolinolato-N1,O8)-(1,1'-biphenyl-4-olato) aluminum；BALq)。
此外，載子阻擋層106也可以為電洞阻擋層。電洞阻擋層可由無機材料所組成，且無機材料例如是LiF、CsF或TiO2。電洞阻擋層亦可由有機材料所組成，且有機材料例如是2,9-二甲基-4,7-二苯基-1,10-菲囉啉(2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline；BCP)。
特別要注意的是，本發明之雙極性半導體材料是指電洞特性及電子特性互相「平衡」的材料。在一實施例中，雙極性半導體層108是由N型有機半導體材料與P型有機半導體材料堆疊所組成。N型有機半導體材料例如是N,N'-雙十三烷基-3,4,9,10-苝四羧酸二醯亞胺(N,N'-ditridecyl-3,4,9,10-perylene tetracarboxylic diimide，PTCDI-C13)、碳六十(C60)或6,6-苯基-C61-丁酸甲酯([6,6]-phenyl-C61-butyric acid methyl ester，PCBM)。P型有機半導體材料例如是並五苯(pentacene)或聚3-己基噻吩(poly(3-hexylthiophene)，P3HT)。N型有機半導體材料與P型有機半導體材料例如是分別由蒸鍍法所形成。在另一實施例中，雙極性半導體層108是由N型有機半導體材料與P型有機半導體材料混合所組成。以溶液方式或共蒸鍍法混合上述N型有機半導體材料與P型有機半導體材料以形成之。在又一實施例中，雙極性半導體層108是由具雙極特性之有機半導體材料所組成。具雙極特性之有機半導體材料例如是PDPP-TBT、8,9,10,11-四氯-6,13-雙(三異丙基矽烷基乙炔基)-1-二磺酸(8,9,10,11-tetrachloro-6,13-bis(triisopropylsilylethynyl)-1-azapentacene)，其形成方法例如是進行蒸鍍法及溶液製程。在另一實施例中，雙極性半導體層108是由N型無機半導體材料與P型無機半導體材料堆疊所組成，其形成方法例如是進行濺鍍法。N型無機半導體材料例如是IGZO，且P型無機半導體材料例如是SnO。
然後，請參照圖1B，於雙極性半導體層108上形成介電層110。在此實施例中，介電層110覆蓋載子阻擋層106及雙極性半導體層108。介電層110的形成方法例如是先於基底100上形成介電材料層(未繪示)，再利用微影與蝕刻製程將介電材料層圖案化以形成之。介電層110之材料包括無機介電材料或是有機介電材料。無機介電材料例如是氧化矽或氮化矽等。有機介電材料例如是聚乙烯四氫咯酮(polyvinyl pyrrolidone，PVP)或聚對二甲苯基(parylene)等。介電材料層之形成方法例如是進行化學氣相沈積法、旋轉塗佈法或蒸鍍法。
之後，於源極102與汲極104之間的110介電層上形成閘極112，其中介電層110將閘極112、源極102和汲極104隔開。閘極112的形成方法例如是先形成閘極材料層(未繪示)，再利用微影與蝕刻製程將閘極材料層圖案化以形成之。閘極材料層的材料例如是金、銀、銅、鋁、鉬、鉻等或其合金。閘極材料層的形成方法例如是進行物理氣相沈積製程，如蒸鍍法。在另一實施例中，也可以於基板100上直接形成閘極112，例如是以導電油墨噴印方式或其他轉印技術製作。
其後，可在基底100上方形成保護層(未繪示)，以覆蓋閘極112以及介電層110。至此，完成第一實施例之雙載子電晶體元件結構10的製作。
如圖1B所示，第一實施例之雙載子電晶體元件結構10為上閘極結構，包括基板100、源極102、汲極104、載子阻擋層106、雙極性半導體層108、介電層110及閘極112。源極102與汲極104、閘極112均配置於基板100上，且閘極112位於源極102與汲極104上方。源極102與汲極104位於閘極112的兩側。介電層110配置於閘極112及源極102與汲極104之間。雙極性半導體層108至少配置於源極102與汲極104之間。在此實施例中，雙極性半導體層108更延伸至源極102與汲極104上方。具體言之，雙極性半導體層108覆蓋源極102、汲極104以及源極102與汲極104之間的通道區。載子阻擋層106配置於雙極性半導體層108及源極102與汲極104之間。
特別要說明的是，當雙載子電晶體元件結構10用作P型場效電晶體(P-type FET)時，為了阻擋電子通過並允許電洞注入，載子阻擋層106可以為電子阻擋層。此外，當雙載子電晶體元件結構10用作N型場效電晶體(N-type FET)時，為了阻擋電洞通過並允許電子注入，載子阻擋層106可以為電洞阻擋層。依此方式，可以達到從雙極性半導體層108中分別萃取出單極性的元件電特性之目的。
第二實施例
圖2A~2B為依據本發明第二實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。第二實施例之雙載子電晶體元件結構20與第一實施例之雙載子電晶體元件結構10類似，以下就不同之處說明之，相同處則不再贅述。
首先，請參照圖2A，於基板200上依序形成雙極性半導體層202及載子阻擋層204。雙極性半導體層202及載子阻擋層204的形成方法包括於基板200上依序形成雙極性半導體材料層、載子阻擋材料層及圖案化光阻層(未繪示)。然後，以圖案化光阻層為罩幕，對雙極性半導體材料層及載子阻擋材料層進行蝕刻製程，以移除部份雙極性半導體材料層及部分載子阻擋材料層。之後，移除圖案化光阻層。雙極性半導體材料層可藉由個別蒸鍍N型有機半導體材料與P型有機半導體材料、蒸鍍或濺鍍N型無機半導體材料與P型無機半導體材料、共蒸鍍N型有機半導體材料與P型有機半導體材料、或蒸鍍具雙極特性之有機半導體材料而形成之。載子阻擋材料層的形成方法例如是進行物理氣相沈積製程，如蒸鍍法。第二實施例之基板200、雙極性半導體層202及載子阻擋層204的材料與第一實施例之基板100、雙極性半導體層108及載子阻擋層106的材料類似，於此不再贅述。
在一實施例中，也可以於於基底200與雙極性半導體層202之間形成絕緣層及表面修飾層(未繪示)。絕緣層例如是以熱氧化法生長的氧化矽層。表面修飾層例如是以旋轉塗佈法形成的非晶質全氟樹脂(商品名CYTOP)。
然後，於載子阻擋層204上形成源極206與汲極208。第二實施例之源極206與汲極208之材料與形成方法與第一實施例之源極102與汲極104類似，於此不再贅述。
之後，請參照圖2B，於基板200上形成介電層210，以覆蓋源極206和汲極208。繼之，於源極206和汲極208之間的介電層210上形成閘極212。第二實施例之介電層210與閘極212之材料與形成方法與第一實施例之介電層110與閘極112類似，於此不再贅述。
如圖2B所示，第二實施例之雙載子電晶體元件結構20為上閘極結構，包括基板200、雙極性半導體層202、載子阻擋層204、源極206、汲極208、介電層210及閘極212。源極206與汲極208、閘極212均配置於基板200上，且閘極212位於源極206與汲極208上方。源極206與汲極208位於閘極212的兩側。介電層210配置於閘極212及源極206與汲極208之間。雙極性半導體層202至少配置於源極206與汲極208之間。在此實施例中，雙極性半導體層202更延伸至源極206與汲極208下方。具體言之，雙極性半導體層202從源極206與汲極208之間的通道區向兩側延伸至源極206與汲極208下方。載子阻擋層204配置於雙極性半導體層202及源極206與汲極208之間。
特別要說明的是，當雙載子電晶體元件結構20用作P型場效電晶體時，載子阻擋層204可以為電子阻擋層。或者，當雙載子電晶體元件結構20用作N型場效電晶體時，載子阻擋層204可以為電洞阻擋層。依此方式，可以達到從雙極性半導體層202中分別萃取出單極性的元件電特性之目的。
第三實施例
圖3A~3B為依據本發明第三實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。第三實施例之雙載子電晶體元件結構30與第一實施例之雙載子電晶體元件結構10類似，以下就不同之處說明之，相同處則不再贅述。
首先，請參照圖3A，於基板300上形成閘極302。然後，於基板300上形成介電層304，以覆蓋閘極302。第三實施例之閘極302及介電層304之材料與形成方法與第一實施例之閘極112及介電層110類似，於此不再贅述。
之後，請參照圖3B，於閘極302兩側之介電層304上形成源極306與汲極308。第三實施例之源極306與汲極308之材料與形成方法與第一實施例之源極102與汲極104類似，於此不再贅述。
繼之，於介電層304上及至少源極306與汲極308之間依序形成載子阻擋層310及雙極性半導體層312。第三實施例之源極306與汲極308、載子阻擋層310及雙極性半導體層312之材料與形成方法與第一實施例之源極102與汲極104、載子阻擋層106及雙極性半導體層108類似，於此不再贅述。
如圖3B所示，第三實施例之雙載子電晶體元件結構30為下閘極結構，包括基板300、閘極302、介電層304、源極306、汲極308、載子阻擋層310及雙極性半導體層312。閘極302、源極306與汲極308均配置於基板200上，且閘極302位於源極306與汲極308下方。源極306與汲極308位於閘極302的兩側。介電層304配置於閘極302及源極306與汲極308之間。雙極性半導體層312至少配置於源極306與汲極308之間。在此實施例中，雙極性半導體層202更延伸至源極306與汲極308上方。具體言之，雙極性半導體層312覆蓋源極306、汲極308以及源極306與汲極308之間的通道區。載子阻擋層310配置於雙極性半導體層312及源極306與汲極308之間。
此外，在圖3B之雙載子電晶體元件結構30中，是以於玻璃基板300上形成閘極302為例來說明之，但本發明並不以此為限。在另一實施例中，當基板300為矽基板時，也可以省略形成閘極302的步驟，而將基板300充作閘極使用，如圖3B-1之雙載子電晶體元件結構30a所示。
特別要說明的是，當雙載子電晶體元件結構30用作P型場效電晶體時，載子阻擋層310可以為電子阻擋層。或者，當雙載子電晶體元件結構30用作N型場效電晶體時，載子阻擋層310可以為電洞阻擋層。依此方式，可以達到從雙極性半導體層312中分別萃取出單極性的元件電特性之目的。
第四實施例
圖4A~4B為依據本發明第四實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。第四實施例之雙載子電晶體元件結構40與第一實施例之雙載子電晶體元件結構10類似，以下就不同之處說明之，相同處則不再贅述。
首先，請參照圖4A，於基板400上形成閘極402。然後，於基板400上形成介電層404，以覆蓋閘極402。第四實施例之閘極402及介電層404之材料與形成方法與第一實施例之閘極112及介電層110類似，於此不再贅述。
之後，請參照圖4B，於介電層404上依序形成雙極性半導體層406及載子阻擋層408。雙極性半導體層406及載子阻擋層408的形成方法包括於基板400上依序形成雙極性半導體材料層、載子阻擋材料層及圖案化光阻層(未繪示)。然後，以圖案化光阻層為罩幕，對雙極性半導體材料層及載子阻擋材料層進行蝕刻製程，以移除部份雙極性半導體材料層及部分載子阻擋材料層。之後，移除圖案化光阻層。雙極性半導體材料層可藉由個別蒸鍍N型有機半導體材料與P型有機半導體材料、蒸鍍或濺鍍N型無機半導體材料與P型無機半導體材料、共蒸鍍N型有機半導體材料與P型有機半導體材料、或蒸鍍具雙極特性之有機半導體材料而形成之。載子阻擋材料層的形成方法例如是進行物理氣相沈積製程，如蒸鍍法。第四實施例之雙極性半導體層406及載子阻擋層408的材料與第一實施例之雙極性半導體層108及載子阻擋層106的材料類似，於此不再贅述。
繼之，於閘極402兩側之載子阻擋層408上形成源極410與汲極412。第四實施例之源極410與汲極412之材料與形成方法與第一實施例之源極102與汲極104類似，於此不再贅述。
如圖4B所示，第四實施例之雙載子電晶體元件結構40為下閘極結構，包括基板400、閘極402、介電層404、雙極性半導體層406、載子阻擋層408、源極410及汲極412。閘極402、源極410及汲極412均配置於基板200上，且閘極402位於源極410及汲極412下方。源極410及汲極412位於閘極402的兩側。介電層404配置於閘極402及源極410及汲極412之間。雙極性半導體層406至少配置於源極410及汲極412之間。在此實施例中，雙極性半導體層406更延伸至源極410及汲極412下方。具體言之，雙極性半導體層406從源極410及汲極412之間的通道區向兩側延伸至源極源極410及汲極412下方。載子阻擋層408配置於雙極性半導體層406及源極410及汲極412之間。
此外，在圖4B之雙載子電晶體元件結構40中，是以於玻璃基板400上形成閘極402為例來說明之，但本發明並不以此為限。在另一實施例中，當基板400為矽基板時，也可以省略形成閘極402的步驟，而將基板400充作閘極使用，如圖4B-1之雙載子電晶體元件結構40a所示。
特別要說明的是，當雙載子電晶體元件結構40用作P型場效電晶體時，載子阻擋層408可以為電子阻擋層。或者，當雙載子電晶體元件結構40用作N型場效電晶體時，載子阻擋層408可以為電洞阻擋層。依此方式，可以達到從雙極性半導體層406中分別萃取出單極性的元件電特性之目的。
接下來，將應用本發明之創新結構來製作CMOS反相器，僅需透過對雙極性半導體層進行一次圖案化步驟，即可同時製作出P型場效電晶體及N型場放電晶體，大幅簡化製程及提昇競爭力。將列舉兩個實施例說明如下。
第五實施例
圖5A~5C為依據本發明第五實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。
請參照圖5A，首先，提供基板500。基板500具有第一區500a及第二區500b。基板500可為硬式基板或可撓式基板。然後，於第一區500a的基板500上形成源極502與汲極504。源極502與汲極504的材料與形成方法請參見前述之實施例，於此不再贅述。
接著，於第一區500a及第二區500b的基板500上依序形成載子阻擋材料層506、雙極性半導體材料層508、載子阻擋材料層510及圖案化光阻層512。
載子阻擋材料層506、510可以分別為電子阻擋材料層及電洞阻擋材料層(或電子阻擋材料層及電洞阻擋材料層)。載子阻擋材料層506、510的形成方法例如是分別進行物理氣相沈積製程，如蒸鍍法。雙極性半導體材料層508可藉由個別蒸鍍N型有機半導體材料與P型有機半導體材料、蒸鍍或濺鍍N型無機半導體材料與P型無機半導體材料、共蒸鍍N型有機半導體材料與P型有機半導體材料、或蒸鍍具雙極特性之有機半導體材料而形成之。載子阻擋材料層506、510與雙極性半導體材料層508的材料請參見前述之實施例，於此不再贅述。
之後，請參照圖5B，以圖案化光阻層512為罩幕，將載子阻擋材料層506、雙極性半導體材料層508、載子阻擋材料層510圖案化，以於第一區500a的基板上形成覆蓋源極502與汲極504的堆疊結構514以及於第二區500b的基板500上形成堆疊結構516。上述圖案化步驟例如是進行蝕刻製程。堆疊結構514包括(由下而上)載子阻擋層506a、雙極性半導體層508a、載子阻擋層510a。堆疊結構516包括(由下而上)載子阻擋層506b、雙極性半導體層508b、載子阻擋層510b。接著，移除圖案化光阻層512。
繼之，請參照圖5C，於第二區500b的堆疊結構516上形成源極518與汲極520。源極518與汲極520的材料與形成方法請參見前述之實施例，於此不再贅述。
然後，於基底500上形成介電層522，以覆蓋堆疊結構514及堆疊結構516。介電層522的材料與形成方法請參見前述之實施例，於此不再贅述。
接著，於源極502與汲極504之間的介電層522上形成閘極524以及於源極518與汲極520之間的介電層522上形成閘極526。閘極524及閘極526的材料與形成方法請參見前述之實施例，於此不再贅述。至此，完成第五實施例之作為CMOS反相器之雙載子電晶體元件結構50。
在一實施例中，當第一區500a為P型元件區，第二區500b為N型元件區時，載子阻擋材料層506為電子阻擋材料層，載子阻擋材料層510為電洞阻擋材料層。特別要注意的是，所形成之元件電性是由源極/汲極與雙極性主動層之間的載子阻擋層(電子阻擋層或電洞阻擋層)決定。因此，當載子阻擋材料層506為電子阻擋材料層，載子阻擋材料層510為電洞阻擋材料層時，第一區500a為P型元件區，且第一區500a中之載子阻擋層510a(電洞阻擋層)不起作用；第二區500b為N型元件區，且第二區500b中之載子阻擋層506a(電子阻擋層)不起作用。
在另一實施例中，當第一區500a為N型元件區，第二區500b為P型元件區時，載子阻擋材料層506為電洞阻擋材料層，載子阻擋材料層510為電子阻擋材料層。
因此，可使用單一次圖案化製程同時定義N型與P型的半導體層，故本發明之雙載子電晶體元件結構的製造方法可簡化製程、降低圖案化製程對半導體材料的影響，以有效提升雙載子元件的效能。
第六實施例
圖6A~6C為依據本發明第六實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。
請參照圖6A，首先，提供基板600。基板600具有第一區600a及第二區600b。然後，於第一區600a的基板600上形成閘極602以及於第二區600b的基板600上形成閘極604。接著，於基底600上形成介電層606，以覆蓋閘極602及閘極604。之後，於第一區600a的介電層606上形成源極608與汲極610。源極608與汲極610之間的通道區對應於閘極602。閘極602、閘極604、介電層606及源極608與汲極610的材料與形成方法請參見前述之實施例，於此不再贅述。
繼之，請參照圖6B，於第一區600a及第二區600b的基板600上依序形成載子阻擋材料層612、雙極性半導體材料層614、載子阻擋材料層616及圖案化光阻層618。
然後，請參照圖6C，以圖案化光阻層618為罩幕，將載子阻擋材料層612、雙極性半導體材料層614、載子阻擋材料層616圖案化，以於第一區600a的基板600上形成覆蓋源極608與汲極610的堆疊結構620以及於第二區600b的基板600上形成堆疊結構622。堆疊結構620包括(由下而上)載子阻擋層612a、雙極性半導體層614a、載子阻擋層616a。堆疊結構622包括(由下而上)載子阻擋層612b、雙極性半導體層614b、載子阻擋層616b。接著，移除圖案化光阻層618。
然後，於堆疊結構622上形成源極624與汲極626。源極624與汲極626之間的通道區對應於閘極604。源極624與汲極626的材料與形成方法請參見前述之實施例，於此不再贅述。至此，完成第六實施例之作為CMOS反相器之雙載子電晶體元件結構60。
此外，在圖6C之雙載子電晶體元件結構60中，是以於玻璃基板600上形成閘極602、閘極604為例來說明之，但本發明並不以此為限。在另一實施例中，當基板600為矽基板時，也可以省略形成閘極602、閘極604的步驟，而將基板600充作閘極使用，如圖6C-1之雙載子電晶體元件結構60a所示。
在一實施例中，當第一區600a為P型元件區，第二區600b為N型元件區時，載子阻擋材料層612為電子阻擋材料層，載子阻擋材料層616為電洞阻擋材料層。
在另一實施例中，當第一區600a為N型元件區，第二區600b為P型元件區時，載子阻擋材料層612為電洞阻擋材料層，載子阻擋材料層616為電子阻擋材料層。
因此，可使用單一次圖案化製程同時定義N型與P型的半導體層，以簡化製程及降低圖案化製程對半導體材料的影響。
接下來，將列舉多個實例以及一個比較例驗證本發明的功效。
實例1
基板採用P型矽晶圓(30~60 Ω-cm，＜100＞晶面)。而後，利用熱氧化法於基板上生長300 nm的氧化矽作為絕緣層。然後，利用旋轉塗佈(spin-coating)法，於基板上塗佈800 的CYTOP薄膜作為表面修飾層。接著，將基板置於真空腔中抽至2.5×10-6 torr，利用氮化硼坩鍋(BN crucible)以0.5~1 /sec之鍍率，分別蒸鍍上作為N型有機半導體材料之PTCDI-C13和作為P型有機半導體材料之並五苯(pentacene)，以形成雙極性半導體層。此時，以石英振盪器(quartz oscillator)監測薄膜厚度，再以白光干涉儀校正之，以形成450 的PTCDI-C13薄膜及500 的並五苯薄膜。接著，於雙極性半導體層上蒸鍍作為電子阻擋層之500 的m-MTDATA薄膜。繼之，於電子阻擋層上形成源極與汲極(金電極)。至此，完成實例1之P型有機場效電晶體的製作，如圖4B-1所示。元件的通道長度(channel length)為200 μm，通道寬度(channel width)為2,000 μm。
特別要說明的是，並五苯薄膜和PTCDI薄膜的LUMO約只在3.2 eV~3.4 eV，金的功函數(work function)約在5.1 eV，所以具有LUMO達1.9 eV的m-MTDATA薄膜可有效阻擋住電子的傳輸，適合當此元件的電子阻擋層。
實例2
根據與實例1相同的方式製備元件，但電洞阻擋層(BCP薄膜)取代實例1之電子阻擋層(m-MTDATA薄膜)，以及使用銀電極取代實例1之金電極作為源極與汲極。至此，完成實例2之N型有機場效電晶體的製作。
特別要說明的是，並五苯薄膜和PTCDI薄膜的HOMO約只在5.0 eV~5.4 eV，銀的功函數約在4.26 eV，所以具有HOMO達6.7 eV的BCP薄膜可有效阻擋住電洞的傳輸，適合當此元件的電洞阻擋層。
實例3
基板採用P型矽晶圓(30~60 Ω-cm，＜100＞晶面)，其具有P型元件區及N型元件區。而後，利用熱氧化法於基板上生長300 nm的氧化矽作為絕緣層。然後，利用旋轉塗佈法於基板上塗佈800 的CYTOP薄膜作為表面修飾層。之後，於P型元件區之基底上形成源極與汲極(金電極)。接著，將基板置於真空腔中抽至2.5×10-6 torr，利用氮化硼坩鍋(BN crucible)以0.5~1 /sec之鍍率，分別蒸鍍上作為電子阻擋層之500 的m-MTDATA薄膜、作為雙極性半導體材料層之PTCDI-C13薄膜(450 )與並五苯薄膜(500 )、以及作為電洞阻擋層之500 的PCB薄膜。然後，進行圖案化製程，以同時定義P型元件區及N型元件區之主動層。繼之，於N型元件區之基底上形成汲極與源極(銀電極)。至此，完成實例3之作為CMOS反相器之有機場效電晶體的製作，如圖6C-1所示。
比較例1
根據與實例1相同的方式製備有機場效電晶體，但未形成電子阻擋層。
圖7為實例1與比較例1之有機場效電晶體的Id-Vg圖。如圖7所示，P型閘極(Vg)從+10V掃到-50V，汲極(Vd)是維持施加-40V的偏壓。圖中實線與虛線分別代表實例1及比較例1之有機場效電晶體。
可從圖中發現當雙極性電晶體元件加入m-MTDATA電子阻擋層，電流開關比(on/off ratio)從原本的10大幅提升到103。而將電子抑制後N型的最小電流(off current)也有較大操作範圍，可以讓元件更加穩定，不會因為施壓電壓差個±1 V，就有很大的電流變化。而P型起始電壓(turn on voltage)位置接近於0 V。
圖8為實例2與比較例1之有機場效電晶體的Id-Vg圖。如圖8所示，N型閘極(Vg)從-10 V掃到+50 V，汲極(Vd)是維持施加+40 V的偏壓。圖中實線與虛線分別代表實例2及比較例1之有機場效電晶體。
可從圖中發現當雙極性電晶體元件加入BCP電洞阻擋層，電流開關比從原本的102大幅提升到105。而將電洞抑制後P型的最小電流也有較大操作範圍，可以讓元件更加穩定，不會因為施壓電壓差個±1 V，就有很大的電流變化。而N型起始電壓位置接近於0 V。
圖9為實例3與比較例1之有機場效電晶體的Id-Vg圖。如圖9所示，在比較例1之傳統的元件中，其有機電晶體具有雙載子傳輸的特性，故其低電場時會有明顯的電流產生，使得元件之開關比過低，不利於其應用。相反地，本發明提出之實例3之創新結構，透過載子阻擋層與電極位置的搭配，可以有效地分別控制雙載子電晶體電傳輸特性，使其低電場時，不會有明顯的電流產生，提高元件之開關比。
綜上所述，在本發明之雙載子電晶體元件結構中，於源極/汲極及雙極性主動層之間加入電子阻擋層或電洞阻擋層，如此可以從雙極性半導體層中分別萃取出單極性的元件電特性，提高雙極性半導體電晶體的實用性，並大幅提升電流開關比。此外，本發明之製作方法簡單，僅需一次圖案化步驟即可同時定義出N型與P型的半導體層，可降低習知多次圖案化製程對半導體材料的影響，以有效提升雙載子元件的效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20、30、30a、40、40a、50、60、60a．．．雙載子電晶體元件結構
100、200、300、400、500、600．．．基板
102、206、306、410、518、608、624．．．源極
104、208、308、412、520、610、626．．．汲極
106、204、310、408、506a、506b、510a、510b、612a、612b、616a、616b．．．載子阻擋層
108、202、312、406、508a、508b、614a、614b．．．雙極性半導體層
110、210、304、404、522、606．．．介電層
112、212、302、402、524、526、602、604．．．閘極
500a、600a．．．第一區
500b、600b．．．第二區
506、510、612、616．．．載子阻擋材料層
508、614．．．雙極性半導體材料層
512、618．．．圖案化光阻層
514、516、620、622．．．堆疊結構
圖1A~1B為依據本發明第一實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。
圖2A~2B為依據本發明第二實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。
圖3A~3B為依據本發明第三實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。
圖3B-1為依據本發明第三實施例所繪示之雙載子電晶體元件結構的剖面示意圖。
圖4A~4B為依據本發明第四實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。
圖4B-1為依據本發明第四實施例所繪示之雙載子電晶體元件結構的剖面示意圖。
圖5A~5C為依據本發明第五實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。
圖6A~6C為依據本發明第六實施例所繪示之雙載子電晶體元件結構之製造方法的剖面示意圖。
圖6C-1為依據本發明第六實施例所繪示之雙載子電晶體元件結構的剖面示意圖。
圖7為實例1與比較例1之有機場效電晶體的Id-Vg圖。
圖8為實例2與比較例1之有機場效電晶體的Id-Vg圖。
圖9為實例3與比較例1之有機場效電晶體的Id-Vg圖。
10．．．雙載子電晶體元件結構
100．．．基板
102．．．源極
104．．．汲極
106．．．載子阻擋層
108．．．雙極性半導體層
110．．．介電層
112．．．閘極

Claims (50)

  1. 一種雙載子電晶體元件結構，包括：一閘極，配置於一基板上；一源極與一汲極，配置於該基板上且位於該閘極的兩側；一介電層，配置於該閘極及該源極與該汲極之間；一雙極性半導體層，至少配置於該源極與該汲極之間；以及一載子阻擋層，配置於該雙極性半導體層及該源極與該汲極之間。
  2. 如申請專利範圍第1項所述之雙載子電晶體元件結構，其中該源極與該汲極位於該閘極上方。
  3. 如申請專利範圍第2項所述之雙載子電晶體元件結構，其中該雙極性半導體層更延伸至該源極與該汲極上方。
  4. 如申請專利範圍第2項所述之雙載子電晶體元件結構，其中該雙極性半導體層更延伸至該源極與該汲極下方。
  5. 如申請專利範圍第1項所述之雙載子電晶體元件結構，其中該閘極位於該源極與該汲極上方。
  6. 如申請專利範圍第5項所述之雙載子電晶體元件結構，其中該雙極性半導體層更延伸至該源極與該汲極上方。
  7. 如申請專利範圍第5項所述之雙載子電晶體元件結構，其中該雙極性半導體層更延伸至該源極與該汲極下方。
  8. 如申請專利範圍第1項所述之雙載子電晶體元件結構，其中該雙極性半導體層是由N型有機半導體材料與P型有機半導體材料堆疊所組成。
  9. 如申請專利範圍第1項所述之雙載子電晶體元件結構，其中該雙極性半導體層是由N型有機半導體材料與P型有機半導體材料混合所組成。
  10. 如申請專利範圍第1項所述之雙載子電晶體元件結構，其中該雙極性半導體層是由具雙極特性之有機半導體材料所組成。
  11. 如申請專利範圍第1項所述之雙載子電晶體元件結構，其中該雙極性半導體層是由N型無機半導體材料與P型無機半導體材料堆疊所組成。
  12. 如申請專利範圍第1項所述之雙載子電晶體元件結構，其中該載子阻擋層為一電子阻擋層。
  13. 如申請專利範圍第12項所述之雙載子電晶體元件結構，其中該電子阻擋層是由一無機材料所組成，且該無機材料包括WO3、V2O5或MoO3。
  14. 如申請專利範圍第12項所述之雙載子電晶體元件結構，其中該電子阻擋層是由一有機材料所組成，且該有機材料包括4',4"-參(N-3-甲基苯基-N-苯基氨基)三苯胺(m-MTDATA)或雙(2-甲基-8-羥基喹啉-N1,O8)-(1,1'-聯苯-4-羥基)鋁(BALq)。
  15. 如申請專利範圍第1項所述之雙載子電晶體元件結構，其中該載子阻擋層為一電洞阻擋層。
  16. 如申請專利範圍第15項所述之雙載子電晶體元件結構，其中該電洞阻擋層是由一無機材料所組成，且該無機材料包括LiF、CsF或TiO2。
  17. 如申請專利範圍第15項所述之雙載子電晶體元件結構，其中該電洞阻擋層是由一有機材料所組成，且該有機材料包括2,9-二甲基-4,7-二苯基-1,10-菲囉啉(BCP)。
  18. 一種雙載子電晶體元件結構的製造方法，包括：於一基板上形成一源極與一汲極；於該基板上及至少該源極與該汲極之間依序形成一載子阻擋層及一雙極性半導體層；於該雙極性半導體層上形成一介電層；以及於該源極與該汲極之間的該介電層上形成一閘極，其中該介電層將該閘極、該源極和該汲極隔開。
  19. 如申請專利範圍第18項所述之雙載子電晶體元件結構的製造方法，其中形成該載子阻擋層及該雙極性半導體層的步驟包括：於該基板上依序形成一載子阻擋材料層、一雙極性半導體材料層以及一圖案化光阻層；以該圖案化光阻層為罩幕，依序對該載子阻擋材料層及該雙極性半導體材料層進行蝕刻製程，以移除部份該載子阻擋材料層及部分該雙極性半導體材料層；以及移除該圖案化光阻層。
  20. 如申請專利範圍第19項所述之雙載子電晶體元件結構的製造方法，其中形成該載子阻擋材料層的步驟包括進行蒸鍍法。
  21. 如申請專利範圍第19項所述之雙載子電晶體元件結構的製造方法，其中形成該雙極性半導體材料層的步驟包括進行蒸鍍法、共蒸鍍法、濺鍍法或溶液製程。
  22. 如申請專利範圍第18項所述之雙載子電晶體元件結構的製造方法，其中該雙極性半導體層是由N型有機半導體材料與P型有機半導體材料堆疊所組成。
  23. 如申請專利範圍第18項所述之雙載子電晶體元件結構的製造方法，其中該雙極性半導體層是由N型有機半導體材料與P型有機半導體材料混合所組成。
  24. 如申請專利範圍第18項所述之雙載子電晶體元件結構的製造方法，其中該雙極性半導體層是由具雙極特性之有機半導體材料所組成。
  25. 如申請專利範圍第18項所述之雙載子電晶體元件結構的製造方法，其中該雙極性半導體層是由N型無機半導體材料與P型無機半導體材料堆疊所組成。
  26. 如申請專利範圍第18項所述之雙載子電晶體元件結構，其中該載子阻擋層為一電子阻擋層。
  27. 如申請專利範圍第26項所述之雙載子電晶體元件結構的製造方法，其中該電子阻擋層是由一無機材料所組成，且該無機材料包括WO3、V2O5或MoO3。
  28. 如申請專利範圍第26項所述之雙載子電晶體元件結構的製造方法，其中該電子阻擋層是由一有機材料所組成，且該有機材料包括4',4"-參(N-3-甲基苯基-N-苯基氨基)三苯胺(m-MTDATA)或雙(2-甲基-8-羥基喹啉-N1,O8)-(1,1'-聯苯-4-羥基)鋁(BALq)。
  29. 如申請專利範圍第18項所述之雙載子電晶體元件結構的製造方法，其中該載子阻擋層為一電洞阻擋層。
  30. 如申請專利範圍第29項所述之雙載子電晶體元件結構的製造方法，其中該電洞阻擋層是由一無機材料所組成，且該無機材料包括LiF、CsF或TiO2。
  31. 如申請專利範圍第29項所述之雙載子電晶體元件結構的製造方法，其中該電洞阻擋層是由一有機材料所組成，且該有機材料包括2,9-二甲基-4,7-二苯基-1,10-菲囉啉(BCP)。
  32. 一種雙載子電晶體元件結構的製造方法，包括：提供一基板，該基板具有一第一區及一第二區；於該第一區的該基板上形成一第一源極與一第一汲極；於該第一區及該第二區的該基板上依序形成一第一載子阻擋材料層、一雙極性半導體材料層及一第二載子阻擋材料層；將該第一載子阻擋材料層、該雙極性半導體材料層及該第二載子阻擋材料層圖案化，以於該第一區的該基板上形成覆蓋該第一源極與該第一汲極的一第一堆疊結構以及於該第二區的該基板上形成一第二堆疊結構；於該第二堆疊結構上形成一第二源極與一第二汲極；於該基底上形成一介電層，以覆蓋該第一堆疊結構及該第二堆疊結構；以及於該第一源極與該第一汲極之間的該介電層上形成一第一閘極以及於該第二源極與該第二汲極之間的該介電層上形成一第二閘極。
  33. 如申請專利範圍第32項所述之雙載子電晶體元件結構的製造方法，其中依序將該第一載子阻擋材料層、該雙極性半導體材料層及該第二載子阻擋材料層圖案化的步驟包括：於該第二載子阻擋材料層上形成一圖案化光阻層；以該圖案化光阻層為罩幕，移除部份該第一載子阻擋材料層、部份該雙極性半導體材料層及部分該第二載子阻擋材料層；以及移除該圖案化光阻層。
  34. 如申請專利範圍第32項所述之雙載子電晶體元件結構的製造方法，其中形成該第一載子阻擋材料層或該第二載子阻擋材料層的步驟包括進行蒸鍍法。
  35. 如申請專利範圍第32項所述之雙載子電晶體元件結構的製造方法，其中形成該雙極性半導體材料層的步驟包括進行蒸鍍法、共蒸鍍法或溶液製程。
  36. 如申請專利範圍第32項所述之雙載子電晶體元件結構的製造方法，其中該雙極性半導體材料層是由N型有機半導體材料與P型有機半導體材料堆疊所組成。
  37. 如申請專利範圍第32項所述之雙載子電晶體元件結構的製造方法，其中該雙極性半導體材料層是由N型有機半導體材料與P型有機半導體材料混合所組成。
  38. 如申請專利範圍第32項所述之雙載子電晶體元件結構的製造方法，其中該雙極性半導體材料層是由具雙極特性之有機半導體材料所組成。
  39. 如申請專利範圍第32項所述之雙載子電晶體元件結構的製造方法，其中該雙極性半導體材料層是由N型無機半導體材料與P型無機半導體材料堆疊所組成。
  40. 如申請專利範圍第32項所述之雙載子電晶體元件結構的製造方法，其中當該第一區為P型元件區，該第二區為N型元件區時，該第一載子阻擋材料層為電子阻擋材料層，該第二載子阻擋材料層為電洞阻擋材料層；或者當該第一區為N型元件區，該第二區為P型元件區時，該第一載子阻擋材料層為電洞阻擋材料層，該第二載子阻擋材料層為電子阻擋材料層。
  41. 如申請專利範圍第32項所述之雙載子電晶體元件結構，其中該第一載子阻擋材料層或該第二載子阻擋材料層為一電子阻擋材料層時，該電子阻擋材料層是由一無機材料或一有機材料所組成。
  42. 如申請專利範圍第41項所述之雙載子電晶體元件結構的製造方法，其中該無機材料包括WO3、V2O5或MoO3。
  43. 如申請專利範圍第41項所述之雙載子電晶體元件結構的製造方法，其中該有機材料包括4',4"-參(N-3-甲基苯基-N-苯基氨基)三苯胺(m-MTDATA)或雙(2-甲基-8-羥基喹啉-N1,O8)-(1,1'-聯苯-4-羥基)鋁(BALq)。
  44. 如申請專利範圍第32項所述之雙載子電晶體元件結構的製造方法，其中該第一載子阻擋材料層或該第二載子阻擋材料層為一電洞阻擋材料層時，該電洞阻擋材料層是由一無機材料或一有機材料所組成。
  45. 如申請專利範圍第44項所述之雙載子電晶體元件結構的製造方法，其中該無機材料包括LiF、CsF或TiO2。
  46. 如申請專利範圍第44項所述之雙載子電晶體元件結構的製造方法，其中該有機材料包括2,9-二甲基-4,7-二苯基-1,10-菲囉啉(BCP)。
  47. 一種雙載子電晶體元件結構的製造方法，包括：於一基板上依序形成一雙極性半導體層及一載子阻擋層；於該載子阻擋層上形成一源極與一汲極；於該基板上形成一介電層，以覆蓋該源極和該汲極；以及於該源極與該汲極之間的該介電層上形成一閘極。
  48. 一種雙載子電晶體元件結構的製造方法，包括：於一基板上形成一閘極；於該基板上形成一介電層，以覆蓋該閘極；於該閘極兩側之該介電層上形成一源極與一汲極；以及於該介電層上及至少該源極與該汲極之間依序形成一載子阻擋層及一雙極性半導體層。
  49. 一種雙載子電晶體元件結構的製造方法，包括：於一基板上形成一閘極；於該基板上形成一介電層，以覆蓋該閘極；於該介電層上依序形成一雙極性半導體層及一載子阻擋層；以及於該閘極兩側之該載子阻擋層上形成一源極與一汲極。
  50. 一種雙載子電晶體元件結構的製造方法，包括：提供一基板，該基板具有一第一區及一第二區；於該第一區的該基板上形成一第一閘極以及於該第二區的該基板上形成一第二閘極；於該基底上形成一介電層，以覆蓋該第一閘極及該第二閘極；於該第一區的該介電層上形成一第一源極與一第一汲極；於該第一區及該第二區的該基板上依序形成一第一載子阻擋材料層、一雙極性半導體材料層及一第二載子阻擋材料層；將該第一載子阻擋材料層、該雙極性半導體材料層及該第二載子阻擋材料層圖案化，以於該第一區的該基板上形成覆蓋該第一源極與該第一汲極的一第一堆疊結構以及於該第二區的該基板上形成一第二堆疊結構；以及於該第二堆疊結構上形成一第二源極與一第二汲極。
TW100146908A 2011-12-16 2011-12-16 雙載子電晶體元件結構及其製造方法 TW201327817A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100146908A TW201327817A (zh) 2011-12-16 2011-12-16 雙載子電晶體元件結構及其製造方法
CN2012100899282A CN103165595A (zh) 2011-12-16 2012-03-28 双载子电晶体组件结构及其制造方法
US13/451,549 US20130153903A1 (en) 2011-12-16 2012-04-20 Ambipolar transistor device structure and method of forming the same
JP2012191341A JP2013128097A (ja) 2011-12-16 2012-08-31 両極性トランジスタデバイス構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100146908A TW201327817A (zh) 2011-12-16 2011-12-16 雙載子電晶體元件結構及其製造方法

Publications (1)

Publication Number Publication Date
TW201327817A true TW201327817A (zh) 2013-07-01

Family

ID=48588551

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146908A TW201327817A (zh) 2011-12-16 2011-12-16 雙載子電晶體元件結構及其製造方法

Country Status (4)

Country Link
US (1) US20130153903A1 (zh)
JP (1) JP2013128097A (zh)
CN (1) CN103165595A (zh)
TW (1) TW201327817A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2521139B (en) * 2013-12-10 2017-11-08 Flexenable Ltd Reducing undesirable capacitive coupling in transistor devices
JP6150752B2 (ja) * 2014-03-14 2017-06-21 株式会社日本製鋼所 酸化物系半導体材料および半導体素子
US9397118B2 (en) 2014-06-30 2016-07-19 International Business Machines Corporation Thin-film ambipolar logic
CN105742498A (zh) * 2016-04-13 2016-07-06 上海大学 具有复合有源层的双极型薄膜晶体管器件及其制备方法
KR101820703B1 (ko) 2016-07-29 2018-03-08 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조 방법, 및 그를 포함한 표시장치
CN106952962A (zh) * 2017-03-17 2017-07-14 京东方科技集团股份有限公司 薄膜晶体管和阵列基板
TWI622844B (zh) * 2017-03-29 2018-05-01 友達光電股份有限公司 畫素單元與其製造方法
KR102014315B1 (ko) * 2017-06-22 2019-08-26 청주대학교 산학협력단 양방향성 트랜지스터와 이를 이용한 접촉신호 전달감지센서
KR102074994B1 (ko) * 2017-06-22 2020-02-10 청주대학교 산학협력단 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치
JP7581186B2 (ja) * 2019-04-26 2024-11-12 株式会社半導体エネルギー研究所 発光デバイス、発光装置、電子機器および照明装置
CN111162167B (zh) * 2019-12-23 2023-11-07 南京大学 一种提升并五苯有机场效应晶体管工作性能的方法及结构
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation
US20230240088A1 (en) * 2021-08-13 2023-07-27 Technion Research And Development Foundation Ltd. Ambipolar transistor structure and electronic device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946226B2 (en) * 2003-08-22 2005-09-20 Xerox Corporation Photoconductive imaging members
US7838871B2 (en) * 2004-03-24 2010-11-23 Samsung Mobile Display Co., Ltd. Organic field-effect transistor, flat panel display device including the same, and a method of manufacturing the organic field-effect transistor
KR100637204B1 (ko) * 2005-01-15 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
KR100647683B1 (ko) * 2005-03-08 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
EP1705727B1 (de) * 2005-03-15 2007-12-26 Novaled AG Lichtemittierendes Bauelement
WO2008099863A1 (ja) * 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体，半導体装置及び相補型トランジスタ回路装置
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
US7652339B2 (en) * 2007-04-06 2010-01-26 Xerox Corporation Ambipolar transistor design
JP5111949B2 (ja) * 2007-06-18 2013-01-09 株式会社日立製作所 薄膜トランジスタの製造方法及び薄膜トランジスタ装置
JP5329404B2 (ja) * 2007-06-21 2013-10-30 出光興産株式会社 有機薄膜トランジスタ及び有機薄膜発光トランジスタ
US8008627B2 (en) * 2007-09-21 2011-08-30 Fujifilm Corporation Radiation imaging element
JP2011077500A (ja) * 2009-09-04 2011-04-14 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器

Also Published As

Publication number Publication date
US20130153903A1 (en) 2013-06-20
CN103165595A (zh) 2013-06-19
JP2013128097A (ja) 2013-06-27

Similar Documents

Publication Publication Date Title
TW201327817A (zh) 雙載子電晶體元件結構及其製造方法
KR101907541B1 (ko) 유기 전계 효과 트랜지스터를 제조하는 방법 및 유기 전계 효과 트랜지스터
CN104919596B (zh) 双极型垂直场效应晶体管
US10497888B2 (en) Method for producing an organic transistor and organic transistor
CN102867914B (zh) 电子器件和半导体器件的制造方法
CN102867915A (zh) 半导体装置及其制造方法、图像显示装置的制造方法
US7045814B2 (en) OFET structures with both n- and p-type channels
Perez et al. Hybrid CMOS thin-film devices based on solution-processed CdS n-TFTs and TIPS-Pentacene p-TFTs
Lin et al. Ambipolar Organic Field‐Effect Transistors and Complementary Circuits Based on Single Crystals with Alcohol Treatment
US9978967B2 (en) Method for producing an organic field effect transistor and an organic field effect transistor
EP2248199A1 (en) Method of fabricating top gate organic semiconductor transistors
JP5403614B2 (ja) 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法
TW201327781A (zh) 雙載子反相器元件結構及其製造方法
WO2011065083A1 (ja) 有機薄膜トランジスタ、およびその製造方法
CN102544051A (zh) 有机互补反相器及其制备方法