TW201319673A - 具有光屏蔽結構之電容觸控感測器 - Google Patents

Abstract

本發明提供與具有光屏蔽結構之一觸控感測器相關之系統、方法及裝置。在一項態樣中，一種器件包含由複數個列電極及複數個不透明行電極形成之一陣列，其中該等列電極之至少一第一部分不透明且與該等行電極共面，且該等列電極之至少一第二部分與該等行電極不共面。該器件進一步包含不透明且與該等行電極共面之光屏蔽結構，其中該等光屏蔽結構實質上重疊該第二部分。

Description

具有光屏蔽結構之電容觸控感測器

本發明係關於電容觸控感測器。

機電系統包含具有電氣及機械元件、致動器、轉換器、感測器、光學組件(例如，反射鏡)以及電子器件之器件。機電系統可以各種尺度來製造，包含但不限於微尺度及奈米尺度。舉例而言，微機電系統(MEMS)器件可包含具有介於自約一微米至數百微米或數百微米以上之範圍之大小之結構。奈米機電系統(NEMS)器件可包含具有小於一微米之大小(舉例而言，小於幾百奈米之大小)之結構。機電元件可使用沈積、蝕刻、微影及/或蝕除基板及/或所沈積材料層之若干部分或添加若干層以形成電氣及機電器件之其他微機械加工製程來形成。

一種類型之機電系統器件稱作一干涉式調變器(IMOD)。如本文中所使用，術語干涉式調變器或干涉式光調變器係指一種使用光學干涉原理選擇性地吸收及/或反射光之器件。在某些實施方案中，一干涉式調變器可包含一對導電板，該對導電板中之一者或兩者可係完全或部分透明的及/或反射的且能夠在施加一適當電信號時相對運動。在一實施方案中，一個板可包含沈積於一基板上之一固定層，而另一個板可包含以一氣隙與該固定層分離之一反射膜。一個板相對於另一個板之位置可改變入射於該干涉式調變器上之光的光學干涉。干涉式調變器器件具有 一寬廣範圍之應用，且預期用於改良現有產品並形成新的產品，尤其係具有顯示能力之彼等產品。

本發明之系統、方法及器件各自具有數項發明態樣，該數項發明態樣中沒有一項單獨決定本文中所揭示之可期望性質。

本發明中所闡述之標的物之一個發明態樣可實施於一種器件中。在某些實施方案中，該器件包含複數個不透明行電極及複數個列電極。該等列電極中之每一者與該等行電極中之每一者電隔離。該複數個列電極中之至少一者包含一第一部分及一第二部分。該第一部分與該等行電極中之至少一者不共面，且該第二部分不透明且與該第一部分不共面。該器件亦包含上覆於該第一部分之至少一部分上之至少一個光屏蔽結構。

在某些實施方案中，該第二部分可與該等行電極中之該至少一者不共面。在某些實施方案中，該光屏蔽結構可與該至少一個列電極之該第一部分共面。在某些實施方案中，該複數個列電極及該複數個行電極可大體上彼此垂直延伸。在某些實施方案中，該至少一個光屏蔽結構大體上平行於該至少一個列電極延伸。

在某些實施方案中，該至少一個光屏蔽結構可與該複數個列電極電隔離。在某些實施方案中，該至少一個光屏蔽結構可與該複數個行電極電隔離。

在某些實施方案中，該至少一個光屏蔽結構可包含一反 射層、一吸收體層及位於該反射層與該吸收體層之間的一間隔物層。在某些實施方案中，該間隔物層可包含一導電材料。在其他實施方案中，該透明層可包含一介電材料。

在某些實施方案中，該器件可進一步包含一處理器，該處理器經組態以將一或多個電壓施加至一組列電極且量測一組行電極處之一或多個電壓。該處理器可經進一步經組態以基於該所量測之一或多個電壓而判定一或多個觸控位置。

在某些實施方案中，該至少一個行電極在一交叉點處上覆於該至少一個列電極之該第一部分上。在某些實施方案中，該第一部分之一所曝露部分可整體上小於第一部分之25%。在某些實施方案中，該至少一個光屏蔽結構可上覆於該第一部分上以便防止該第一部分對一肉眼可見。在某些實施方案中，該至少一個光屏蔽結構可上覆於該第一部分上以便防止該第一部分干擾觀看由陣列後面之一螢幕顯示之影像。在某些實施方案中，該第一部分可係透明的。

本發明中所闡述之標的物之另一發明態樣可實施於一種製造一器件之方法中。在某些實施方案中，該方法包含形成複數個列電極及複數個不透明行電極。該等列電極中之每一者與該等行電極中之每一者電隔離。該複數個列電極中之至少一者包含一第一部分及一第二部分。該第一部分與該等行電極中之至少一者不共面，且該第二部分不透明且與該第一部分不共面。該方法亦包含形成上覆於該第一部分之至少一部分上之至少一個光屏蔽結構。

在某些實施方案中，該方法包含將一處理器耦合至一組列電極及一第二組之行電極。該處理器可經組態以將一或多個電壓施加至該組列電極並量測該組行電極處之一或多個電壓。該處理器亦可經組態以基於該所量測之一或多個電壓而判定一或多個觸控位置。

在某些實施方案中，形成該至少一個光屏蔽結構可包含形成一反射層、一吸收體層及處於該反射層與該吸收體層之間的一透明層。

在某些實施方案中，該第一部分之一所曝露部分整體上小於該第一部分之25%。在某些實施方案中，該至少一個光屏蔽結構上覆於該第一部分上以便防止該第二部分干擾觀看由陣列後面之一螢幕顯示之影像。

本發明中所闡述之標的物之另一發明態樣可實施於一種器件中。在某些實施方案中，該器件包含複數個不透明行電極及複數個列電極。該等列電極中之每一者與該等行電極中之每一者電隔離。該複數個列電極中之至少一者包含一第一部分及一第二部分。該第一部分與該等行電極中之至少一者不共面，且該第二部分不透明且與該第一部分不共面。該器件亦包含用於屏蔽來自該第一部分之光構件。

在某些實施方案中，該用於屏蔽光之構件可包含一反射層、一吸收體層及位於該反射層與該吸收體層之一間隔物層。在某些實施方案中，該間隔物層包含一導電材料。在某些實施方案中，該間隔物層包含一介電材料。在某些實施方案中，該用於屏蔽光之構件可包含一吸收體。

在某些實施方案中，該器件可進一步包含一處理器，該處理器經組態以將一或多個電壓施加至一組列電極、用於量測一組行電極處之一或多個電壓。該處理器亦可基於該所量測之一或多個電壓而判定一或多個觸控位置。

在某些實施方案中，該至少一個行電極在一交叉點處上覆於該至少一個列電極之該第一部分上。在某些實施方案中，該第一部分之一所曝露部分整體上小於該第一部分之25%。在某些實施方案中，該用於屏蔽光之構件上覆於該第一部分上以便防止該第一部分對一肉眼可見。在某些實施方案中，該用於屏蔽光之構件上覆於該第一部分上以便防止該第一部分干擾觀看由陣列後面之一螢幕顯示之影像。

在隨附圖式及下文說明中陳述本說明書中所闡述之標的物之一或多項實施方案之細節。依據說明、圖式及申請專利範圍，其他特徵、態樣及優點將變得顯而易見。注意，以下圖之相對尺寸可能未按比例繪製。

在各圖式中，相似元件符號及名稱指示相似元件。

以下詳細說明係出於闡述發明態樣之目的而針對某些實施方案。然而，本文中之教示可以多種不同方式應用。所闡述之實施方案可實施於經組態以顯示一影像(無論是運動影像(例如，視訊)還是固定影像(例如，靜態影像)，且無論是文字影像、圖形影像還是圖片影像)之任何器件中。更特定而言，預期該等實施方案可實施於以下各種電 子器件中或與其相關聯：諸如但不限於行動電話、啟用多媒體網際網路之蜂巢式電話、行動電視接收器、無線器件、智慧電話、藍芽器件、個人資料助理(PDA)、無線電子郵件接收器、手持式或可攜式電腦、小筆電、筆記型電腦、智慧筆電、平板電腦、印表機、影印機、掃描器、傳真器件、GPS接收器/導航儀、相機、MP3播放器、攝錄影機、遊戲台、腕表、時鐘、計算器、電視監視器、平板顯示器、電子閱讀器件(例如，電子閱讀器)、電腦監視器、汽車顯示器(例如，里程表顯示器等)、駕駛艙控制件及/或顯示器、攝影機景物顯示器(例如，一車輛中之一後視攝影機之顯示器)、電子相片、電子告示牌或標牌、投影機、建築結構、微波爐、冰箱、立體聲系統、卡式記錄器或播放器、DVD播放器、CD播放器、VCR、無線電設備、可攜式記憶體晶片、洗衣機、乾衣機、洗衣機/乾衣機、停車計時器、封裝(例如，機電系統(EMS)、MEMS及非MEMS)、美學結構(例如，一件珠寶上之影像顯示器)及各種機電系統器件。本文中之教示亦可用於非顯示應用中，諸如但不限於電子切換器件、射頻濾波器、感測器、加速度計、陀螺儀、運動感測器件、磁力計、用於消費型電子器件之慣性組件、消費型電子器件產品之部件、可變電抗器、液晶器件、電泳器件、驅動方案、製造製程及電子測試設備。因此，該等教示並非意欲限制於僅在圖中繪示之實施方案，而是具有廣泛應用性，如熟習此項技術者將易於明瞭。

一觸控螢幕可偵測一顯示區內之一觸控之存在及位置且在顯示區中顯示視覺資訊。在某些實施方案中，一觸控螢幕可包含配置於一顯示器上方之一投射式電容觸控(PCT)感測器。該PCT感測器可包含由若干個感測器電極以重疊電極(諸如依一柵格圖案配置之列電極及行電極)之形式之一電容器陣列。該等感測器電極可藉由在(例如)一列電極與一行電極之間的交叉點或接面處在彼此之上方或下方通過而重疊。此等電極之重疊部分彼此電隔離，從而在此等交叉點或接面處形成一電容器。在某些實施方案中，在一製造製程期間(例如，在一薄膜沈積製程期間)，可在沿與一行電極不同之一層級或平面延伸之一下伏表面或基板上形成一列電極之一第一部分，且因此，可將該第一部分視為與該行電極不共面。該等列電極之該第一部分形成該PCT感測器之電容器陣列中之每一電容器之部分。另外，列電極之一第二部分可形成於同一層級或平面上作為行電極以使得該第一部分與該第二部分彼此偏移。因此，可將該第二部分視為與行電極共面。然而，列電極之不共面第一部分可電連接列電極之共面第二部分與共面於行電極之另一部分，以使得列電極與行電極在實體上分離及電隔離。列電極之不共面部分可包含可朝向觸控螢幕之一使用者反射光且藉此對透過PCT感測器觀看下伏顯示器造成負面影響之一不透明反射材料(舉例而言，一金屬)。在某些實施方案中，該PCT感測器可進一步包含不透明且與該等行電極共面之一或多個光屏蔽結構。該等光屏蔽結構可實 質上重疊及/或覆蓋該等列電極之不共面部分且藉此將其屏蔽免受觀看。因此，該等光屏蔽結構可限制來自該等列電極之不共面部分之反射比且增強透過PCT感測器觀看之影像之顯示(例如，增強觸控螢幕之一對比度特性)。該等行電極及該等列電極之共面部分亦可包含此等光屏蔽結構。

可實施本發明中所闡述之標的物之特定實施方案以實現以下潛在優點中之一或多者。在某些實施方案中，光屏蔽結構實質上重疊一觸控螢幕之電極(例如，列電極或行電極)之反射部分以屏蔽反射部分之一實質上部分而不由一使用者看到。由於來自感測器電極之反射可影響一觸控螢幕之總體對比度，因此該等光屏蔽結構可藉由限制由反射部分朝向一使用者反射之一光量來改良觸控螢幕之視覺效能。

可應用所闡述實施方案之一適合EMS或MEMS器件之一實例係一反射式顯示器器件。反射式顯示器器件可併入干涉式調變器(IMOD)以使用光學干涉原理來選擇性地吸收及/或反射入射於其上之光。IMOD可包含一吸收體、可相對於該吸收體移動之一反射體及界定於該吸收體與該反射體之間的一光學諧振腔。該反射體可移動至可改變該光學諧振腔之大小且藉此影響該干涉式調變器之反射比之兩個或兩個以上不同位置。IMOD之反射比光譜可形成可跨越可見波長移位以產生不同色彩之相當寬闊光譜帶。可藉由改變該光學諧振腔之厚度(亦即，藉由改變該反射體之位 置)來調整該光譜帶之位置。

圖1展示繪示一干涉式調變器(IMOD)顯示器器件之一系列像素中之兩個毗鄰像素之一等角視圖之一實例。該IMOD顯示器器件包含一或多個干涉式MEMS顯示器元件。在此等器件中，MEMS顯示器元件之像素可處於一亮狀態或暗狀態中。在亮(「經鬆弛」、「斷開」或「接通」)狀態中，顯示器元件將入射可見光之一大部分反射(例如)至一使用者。相反地，在暗(「經致動」、「閉合」或「關斷」)狀態中，顯示器元件反射極少入射可見光。在某些實施方案中，可將接通狀態及關斷狀態之光反射比性質顛倒。MEMS像素可經組態以主要以特定波長反射，從而允許除黑色及白色之外的一色彩顯示。

IMOD顯示器器件可包含一列/行IMOD陣列。每一IMOD可包含一對反射層，亦即，一可移動反射層及一固定部分反射層，該等層定位於彼此相距一可變化且可控制距離處以形成一氣隙(亦稱作一光學間隙或腔)。該可移動反射層可在至少兩個位置之間移動。在一第一位置(亦即，一經鬆弛位置)中，該可移動反射層可定位於距該固定部分反射層一相對大距離處。在一第二位置(亦即，一經致動位置)中，該可移動反射層可更接近於該部分反射層而定位。自兩個層反射之入射光可取決於該可移動反射層之位置而相長地或相消地干涉，從而針對每一像素產生一全反射或非反射狀態。在某些實施方案中，IMOD可在不被致動時處於一反射狀態中，從而反射在可見光譜內之光，且 可在被致動時處於一暗狀態中，從而反射在可見範圍之外的光(例如，紅外光)。然而，在某些其他實施方案中，一IMOD可在不被致動時處於一暗狀態中且在被致動時處於一反射狀態中。在某些實施方案中，引入一所施加電壓可驅動像素改變狀態。在某些其他實施方案中，一所施加電荷可驅動像素改變狀態。

圖1中所繪示的像素陣列之部分包含兩個毗鄰干涉式調變器12。在左側之IMOD 12(如所圖解說明)中，將一可移動反射層14圖解說明為處於距一光學堆疊16一預定距離處之一鬆弛位置中，光學堆疊16包含一部分反射層。跨越左側之IMOD 12施加之電壓V₀不足以致使可移動反射層14之致動。在右側之IMOD 12中，將可移動反射層14圖解說明為處於接近或毗鄰光學堆疊16之一經致動位置中。跨越右側之IMOD 12施加之電壓V_bias足以將可移動反射層14維持在該經致動位置中。

在圖1中，大體上在左側用指示入射於像素12上之光的箭頭13及自IMOD 12反射之光15圖解說明像素12之反射性質。儘管未詳細地圖解說明，但熟習此項技術者將理解，入射於像素12上之光13之大部分將透射穿過透明基板20朝向光學堆疊16。入射於光學堆疊16上之光之一部分將透射穿過光學堆疊16之部分反射層，且一部分將向回反射穿過透明基板20。光13之透射穿過光學堆疊16之部分將在可移動反射層14處向回反射朝向(且穿過)透明基板20。自光學堆疊16之部分反射層反射之光與自可移動反射層14反射之 光之間的干涉(相長性的或相消性的)將判定自像素12反射之光15之波長。

光學堆疊16可包含一單個層或數個層。該(等)層可包含一電極層、一部分反射且部分透射層及一透明介電層中之一或多者。在某些實施方案中，光學堆疊16導電、部分透明且部分反射，且可(舉例而言)藉由將上述層中之一或多者沈積至一透明基板20上來製作。該電極層可由各種材料形成，諸如各種金屬(舉例而言，氧化銦錫(ITO))。該部分反射層可由部分反射之各種材料(諸如，(例如)鉻(Cr)、半導體及介電質之各種金屬)形成。該部分反射層可由一個或多個材料層形成，且該等層中之每一者可由一單個材料或一材料組合形成。在某些實施方案中，光學堆疊16可包含用作一光學吸收體及導體兩者之一單個半透明厚度之金屬或半導體，同時(例如，光學堆疊16或IMOD之其他結構)不同更多導電層或部分可用於在IMOD像素之間用匯流排傳送信號。光學堆疊16亦可包含覆蓋一或多個導電層或一導電/吸收層之一或多個絕緣或介電層。

在某些實施方案中，可將光學堆疊16之該(等)層圖案化成若干平行條帶，且如下文進一步闡述可在一顯示器器件中形成列電極。如熟習此項技術者將理解，術語「圖案化」在本文中係指屏蔽以及蝕刻製程。在某些實施方案中，一高度導電及反射材料(諸如鋁(Al))可用於可移動反射層14，且此等條帶可形成一顯示器器件中之行電極。可移動反射層14可形成為一所沈積金屬層或若干所沈積金屬 層(正交於光學堆疊16之列電極)之一系列平行條帶以形成沈積於柱18之頂部上之行及沈積於柱18之間的一介入犧牲材料。當蝕除該犧牲材料時，可在可移動反射層14與光學堆疊16之間形成一經界定間隙19或光學腔。在某些實施方案中，柱18之間的間隔可係大約1 um至1000 um，而間隙19可小於10,000埃(Å)。

在某些實施方案中，該IMOD之每一像素(無論是處於經致動狀態中還是處於經鬆弛狀態中)基本上係由該等固定及移動反射層形成之一電容器。當不施加電壓時，可移動反射層14保持處於一機械鬆弛狀態中，如圖1中左側之像素12所圖解說明，其中在可移動反射層14與光學堆疊16之間存在間隙19。然而，當將一電位差(例如，電壓)施加至一選定列及行中之至少一者時，在對應像素處形成於列電極與行電極之交叉點處之電容器變為帶電，且靜電力將該等電極拉到一起。若所施加之電壓超過一臨限值，則可移動反射層14可變形且移動而接近或緊靠著光學堆疊16。光學堆疊16內之一介電層(未展示)可防止短路且控制層14與層16之間的分離距離，如圖1中右側之經致動像素12所圖解說明。不管所施加電位差之極性如何，行為皆相同。儘管在某些例項中可將一陣列中之一系列像素稱作「列」或「行」，但熟習此項技術者將易於理解，將一個方向稱作一「列」且將另一方向稱作一「行」係任意的。重申地，在某些定向中，可將列視為行，且將行視為列。此外，該等顯示元件可均勻地配置成正交之列與行(一「陣列」)， 或配置成非線性組態(舉例而言)從而相對於彼此具有某些位置偏移(一「馬賽克(mosaic)」)。術語「陣列」及「馬賽克」可係指任一組態。因此，儘管將顯示器稱作包含一「陣列」或「馬賽克」，但在任何例項中，元件本身無需彼此正交地配置或安置成一均勻分佈，而是可包含具有不對稱形狀及不均勻分佈式元件之配置。

圖2展示圖解說明併入有一3×3干涉式調變器顯示器之一電子器件之一系統方塊圖之一實例。該電子器件包含可經組態以執行一或多個軟體模組之一處理器21。除執行一作業系統之外，處理器21亦可經組態以執行一或多個軟體應用程式，包含一網頁瀏覽器、一電話應用程式、一電子郵件程式或任一其他軟體應用程式。

處理器21可經組態以與一陣列驅動器22連通。陣列驅動器22可包含將信號提供至(例如)一顯示器陣列或面板30之一列驅動器電路24及一行驅動器電路26。圖1中所圖解說明之IMOD顯示器器件之剖面係由圖2中之線1-1展示。儘管為清晰起見，圖2圖解說明一3×3 IMOD陣列，但顯示器陣列30可含有極大數目個IMOD，且可具有在列中與在行中不同之數目個IMOD，且反之亦然。

圖3展示圖解說明圖1之干涉式調變器之可移動反射層位置對所施加電壓之一圖式之一實例。對於MEMS干涉式調變器，列/行(亦即，共同/分段)寫入程序可利用如圖3中所圖解說明之此等器件之一滯後性質。一干涉式調變器可需要(舉例而言)約一10伏特電位差以致使可移動反射層(或 鏡)自經鬆弛狀態改變為經致動狀態。當電壓自彼值減小時，該可移動反射層在該電壓降回至低於(例如)10伏特時維持其狀態，然而，該可移動反射層在該電壓降至低於2伏特之前不完全鬆弛。因此，如圖3中所展示，存在大約3伏特至7伏特之一電壓範圍，在該電壓範圍內存在一施加電壓窗，在該窗內該器件穩定地處於經鬆弛狀態或經致動狀態中。此窗在本文中稱作「滯後窗」或「穩定窗」。對於具有圖3之滯後特性之一顯示器陣列30，列/行寫入程序可經設計以一次定址一或多個列，以使得在對一既定列之定址期間，所定址列中待致動之像素曝露於約10伏特之一電壓差，且待鬆弛之像素曝露於接近零伏特之一電壓差。在定址之後，該等像素曝露於一穩定狀態或大約5伏特之偏壓電壓差以使得其保持在先前選通狀態中。在此實例中，在被定址之後，每一像素經受在約3伏特至7伏特之「穩定窗」內之一電位差。此滯後性質特徵使得(例如)圖1中所圖解說明之像素設計能夠在相同所施加電壓條件下保持穩定在一致動狀態或鬆弛預先存在狀態中。由於每一IMOD像素(無論是處於經致動狀態中還是處於經鬆弛狀態中)基本上係由該等固定及移動反射層形成之一電容器，因此可在該滯後窗內之一穩定電壓下保持此穩定狀態而實質上不消耗或損失電力。此外，若所施加電壓電位保持實質固定，則基本上極小或沒有電流流動至該IMOD像素中。

在某些實施方案中，可藉由根據一既定列中之像素之狀 態之期望之改變(若存在)，沿該組行電極以「分段」電壓之形式施加資料信號來形成一影像之一圖框。可依次定址該陣列之每一列，以使得一次一列地寫入該圖框。為將期望之資料寫入至一第一列中之像素，可將對應於該第一列中像素之期望之狀態之分段電壓施加於行電極上，且可將呈一特定「共同」電壓或信號之形式之一第一列脈衝施加至第一列電極。然後，該組分段電壓可經改變以對應於第二列中之像素之狀態之期望之改變(若存在)，且可將一第二共同電壓施加至第二列電極。在某些實施方案中，第一列中之像素不受沿行電極施加之分段電壓之改變影響，且在第一共同電壓列脈衝期間保持處於其已被設定之狀態中。可以一順序方式對整個列系列或另一選擇係對整個行系列重複此製程以產生影像圖框。可藉由以某一期望之數目個圖框/秒之速度連續地重複此製程來用新影像資料再新及/或更新該等圖框。

跨越每一像素施加之分段信號及共同信號之組合(亦即，跨越每一像素之電位差)判定每一像素之所得狀態。圖4展示圖解說明當施加各種共同電壓及分段電壓時一干涉式調變器之各種狀態之一表之一實例。如熟習此項技術者將易於理解，可將「分段」電壓施加至行電極或列電極，且可將「共同」電壓施加至行電極或列電極中之另一者。

如圖4中(以及圖5B中所展示之時序圖中)所圖解說明，當沿一共同線施加一釋放電壓VC_REL時，不管沿分段線施 加之電壓(亦即，高分段電壓VS_H及低分段電壓VS_L)如何，沿該共同線之所有干涉式調變器元件皆將被置於一經鬆弛狀態(另一選擇係，稱作一經釋放或不經致動狀態)中。特定而言，當沿一共同線施加釋放電壓VC_REL時，在沿彼像素之對應分段線施加高分段電壓VS_H及低分段電壓VS_L之兩種情況下，跨越該調變器之電位電壓(另一選擇係，稱作一像素電壓)皆處於鬆弛窗(參見圖3，亦稱作一釋放窗)內。

當將一保持電壓(諸如，一高保持電壓VC_{HOLD_H}或一低保持電壓VC_{HOLD_L})施加於一共同線上時，干涉式調變器之狀態將保持恆定。舉例而言，一經鬆弛IMOD將保持在一經鬆弛位置中，且一經致動IMOD將保持在一經致動位置中。可選擇該等保持電壓以使得在沿對應分段線施加高分段電壓VS_H及低分段電壓VS_L之兩種情況下，該像素電壓皆將保持在一穩定窗內。因此，分段電壓擺動(亦即，高VS_H與低分段電壓VS_L之間的差)小於正穩定窗或負穩定窗之寬度。

當將一定址電壓或致動電壓(諸如，一高定址電壓VC_{ADD_H}或一低定址電壓VC_{ADD_L})施加於一共同線上時，可藉由沿各別分段線施加分段電壓而將資料選擇性地寫入至沿彼線之調變器。可選擇分段電壓以使得致動取決於所施加之分段電壓。當沿一共同線施加一定址電壓時，施加一個分段電壓將導致一像素電壓處於一穩定窗內，從而致使該像素保持不被致動。相比而言，施加另一分段電壓將 導致一像素電壓超出該穩定窗，從而導致該像素致動。致使致動之特定分段電壓可取決於使用哪一定址電壓而變化。在某些實施方案中，當沿共同線施加高定址電壓VC_{ADD_H}時，高分段電壓VS_H之施加可致使一調變器保持在其當前位置中，而低分段電壓VS_L之施加可致使該調變器致動。作為一推論，當施加一低定址電壓VC_{ADD_L}時，分段電壓之效應可係相反的，其中高分段電壓VS_H致使該調變器致動且低分段電壓VS_L對該調變器之狀態無影響(亦即，保持穩定)。

在某些實施方案中，可使用跨越該等調變器始終產生相同極性電位差之保持電壓、定址電壓及分段電壓。在某些其他實施方案中，可使用使調變器之電位差之極性交替之信號。跨越調變器之極性之交替(亦即，寫入程序之極性之交替)可減小或抑制在一單個極性之重複寫入操作之後可能發生之電荷累積。

圖5A展示圖解說明圖2之3×3干涉式調變器顯示器中之一顯示資料圖框之一圖式之一實例。圖5B展示可用於寫入圖5A中所圖解說明之顯示資料圖框之共同信號及分段信號之一時序圖之一實例。可將該等信號施加至(例如)圖2之3×3陣列，此將最終產生圖5A中所圖解說明之線時間60e顯示配置。圖5A中之經致動調變器處於一暗狀態中，亦即，其中所反射光之一大部分在可見光譜之外，從而產生呈現給(例如)一觀看者之一暗外觀。雖然在寫入圖5A中所圖解說明之圖框之前，像素可處於任一狀態中，但圖5B之時序 圖中所圖解說明之寫入程序假定在第一線時間60a之前每一調變器已被釋放且駐存於一未經致動狀態中。

在第一線時間60a期間：將一釋放電壓70施加於共同線1上；施加於共同線2上之電壓以一高保持電壓72開始且移動至一釋放電壓70；且沿共同線3施加一低保持電壓76。因此，沿共同線1之調變器(共同1，分段1)、(1,2)及(1,3)保持處於一經鬆弛或未經致動狀態中達第一線時間60a之持續時間，沿共同線2之調變器(2,1)、(2,2)及(2,3)將移動至一經鬆弛狀態，且沿共同線3之調變器(3,1)、(3,2)及(3,3)將保持處於其先前狀態中。參照圖4，沿分段線1、2及3施加之分段電壓將對該等干涉式調變器之狀態無影響，此乃因在線時間60a期間共同線1、2或3中之任一者皆不曝露於致使致動之電壓位準(亦即，VC_REL-鬆弛與VC_{HOLD_L}-穩定)。

在第二線時間60b期間，共同線1上之電壓移動至一高保持電壓72，且由於無定址電壓或致動電壓施加於共同線1上，因此不管所施加之分段電壓如何，沿共同線1之所有調變器皆保持處於一經鬆弛狀態中。沿共同線2之調變器因施加釋放電壓70而保持處於一經鬆弛狀態中，且沿共同線3之調變器(3,1)、(3,2)及(3,3)將在沿共同線3之電壓移動至一釋放電壓70時鬆弛。

在第三線時間60c期間，藉由將一高定址電壓74施加於共同線1上來定址共同線1。由於在施加此定址電壓期間沿分段線1及2施加一低分段電壓64，因此跨越調變器(1,1)及 (1,2)之像素電壓大於調變器之正穩定窗之高端(亦即，電壓差超過一預定義臨限值)，且致動調變器(1,1)及(1,2)。相反地，由於沿分段線3施加一高分段電壓62，因此跨越調變器(1,3)之像素電壓小於調變器(1,1)及(1,2)之像素電壓，且保持在調變器之正穩定窗內；調變器(1,3)因此保持經鬆弛。亦在線時間60c期間，沿共同線2之電壓降低至一低保持電壓76，且沿共同線3之電壓保持處於一釋放電壓70，從而使沿共同線2及3之調變器處於一經鬆弛位置中。

在第四線時間60d期間，共同線1上之電壓返回至一高保持電壓72，從而使沿共同線1上之調變器處於其各別經定址狀態中。共同線2上之電壓降低至一低定址電壓78。由於沿分段線2施加一高分段電壓62，因此跨越調變器(2,2)之像素電壓低於該調變器之負穩定窗之下端，從而致使調變器(2,2)致動。相反地，由於沿分段線1及3施加一低分段電壓64，因此調變器(2,1)及(2,3)保持在一經鬆弛位置中。共同線3上之電壓增加至一高保持電壓72，從而使沿共同線3之調變器處於一經鬆弛狀態中。

最終，在第五線時間60e期間，共同線1上之電壓保持處於高保持電壓72，且共同線2上之電壓保持處於一低保持電壓76，從而使沿共同線1及2之調變器處於其各別經定址狀態中。共同線3上之電壓增大至一高定址電壓74以定址沿共同線3之調變器。當在分段線2及3上施加一低分段電壓64時，調變器(3,2)及(3,3)致動，而沿分段線1施加之高分段電壓62致使調變器(3,1)保持在一經鬆弛位置中。因 此，在第五線時間60e結束時，3×3像素陣列處於圖5A中所展示之狀態中，且只要沿該等共同線施加保持電壓，該像素陣列即將保持處於彼狀態中，而不管在正定址沿其他共同線(未展示)之調變器時可發生之分段電壓之變化如何。

在圖5B之時序圖中，一既定寫入程序(亦即，線時間60a至60e)可包含對高保持電壓及定址電壓或低保持電壓及定址電壓之使用。一旦已針對一既定共同線完成該寫入程序(且將該共同電壓設定為具有與致動電壓相同之極性之保持電壓)，該像素電壓即保持在一既定穩定窗內，而不穿過鬆弛窗直至將一釋放電壓施加於彼共同線上為止。此外，由於每一調變器係作為該寫入程序之在定址調變器之前的一部分而被釋放，因此一調變器之致動時間而非釋放時間可判定所需線時間。具體而言，在其中一調變器之釋放時間大於致動時間之實施方案中，可施加該釋放電壓達長於一單個線時間，如圖5B中所繪示。在某些其他實施方案中，沿共同線或分段線施加之電壓可變化以計及不同調變器(諸如不同色彩之調變器)之致動及釋放電壓之變化。

根據上述原理操作之干涉式調變器之結構之細節可廣泛地變化。舉例而言，圖6A至圖6E展示包含可移動反射層14及其支撐結構之干涉式調變器之不同實施方案之剖面之實例。圖6A展示圖1之干涉式調變器顯示器之一部分剖面圖之一實例，其中一金屬材料條帶(亦即，可移動反射層14)沈積於自基板20正交延伸之支撐件18上。在圖6B中，每一IMOD之可移動反射層14在形狀上大體上係方形或矩 形且於拐角處或接近拐角處在繋鏈32上附接至支撐件。在圖6C中，可移動反射層14在形狀上大體上係方形或矩形且懸掛在一可變形層34上，可變形層34可包含一撓性金屬。可變形層34可在可移動反射層14之周邊周圍直接或間接連接至基板20。此等連接在本文中稱作支撐柱。圖6C中所展示之實施方案具有自將可移動反射層14之光學功能與其機械功能(由可變形層34實施)解耦導出之額外益處。此解耦允許用於反射層14之結構設計及材料與用於可變形層34之彼等結構設計及材料彼此獨立地最佳化。

圖6D展示一IMOD之另一實例，其中可移動反射層14包含一反射子層14a。可移動反射層14擱置於一支撐結構(諸如，支撐柱18)上。支撐柱18提供可移動反射層14與下部固定電極(亦即，所圖解說明IMOD中之光學堆疊16之部分)之分離，以使得(舉例而言)當可移動反射層14處於一經鬆弛位置中時，在可移動反射層14與光學堆疊16之間形成一間隙19。可移動反射層14亦可包含可經組態以用作一電極之一導電層14c及一支撐層14b。在此實例中，導電層14c安置於支撐層14b之遠離基板20之一側上，且反射子層14a安置於支撐層14b之接近於基板20之另一側上。在某些實施方案中，反射子層14a可導電且可安置於支撐層14b與光學堆疊16之間。支撐層14b可包含一介電材料(舉例而言，氧氮化矽(SiON)或二氧化矽(SiO₂))之一或多個層。在某些實施方案中，支撐層14b可係一層堆疊，諸如(舉例而言)一SiO₂/SiON/SiO₂三層堆疊。反射子層14a及導電層14c 中之任一者或兩者可包含(例如)具有約0.5%銅(Cu)之一鋁(Al)合金或另一反射金屬材料。在介電支撐層14b上方及下方採用導電層14a、14c可平衡應力且提供經增強之導電性。在某些實施方案中，反射子層14a及導電層14c可出於各種設計目的(諸如，達成可移動反射層14內之特定應力分佈)而由不同材料形成。

如圖6D中所圖解說明，某些實施方案亦可包含一黑色遮罩結構23。黑色遮罩結構23可形成於光學非作用區域(例如，在像素之間或在柱18下方)中以吸收周圍光或雜散光。黑色遮罩結構23亦可藉由抑制光自一顯示器器件之非作用部分反射或透射穿過一顯示器器件之非作用部分來改良該顯示器器件之光學性質，從而增加對比度比率。另外，黑色遮罩結構23可導電且經組態以充當一電匯流排層。在某些實施方案中，該等列電極可連接至黑色遮罩結構23以減小所連接之列電極之電阻。黑色遮罩結構23可使用各種方法(包含沈積及圖案化技術)來形成。黑色遮罩結構23可包含一或多個層。舉例而言，在某些實施方案中，黑色遮罩結構23包含用作一光學吸收體之一鉻鉬(MoCr)層、一間隔物層及充當一反射體及一匯流排層之一鋁合金，其分別具有介於約30 Å至80 Å、500 Å至1000 Å及500 Å至6000 Å之範圍內之一厚度。可使用各種技術(包含光微影及乾式蝕刻)來圖案化該一或多個層，包含(舉例而言)MoCr及SiO₂層之四氟化碳(CF₄)及/或氧氣(O₂)及鋁合金層之氯氣(Cl₂)及/或三氯化硼(BCl₃)。在某些實施方案中，黑 色遮罩23可係一標準具或干涉堆疊結構。在此干涉堆疊黑色遮罩結構23中，導電吸收體可用於在每一列或行之光學堆疊16中之下部固定電極之間傳輸或用匯流排傳送信號。在某些實施方案中，一間隔物層35可用於將吸收體層16a與黑色遮罩23中之導電層大體上電隔離。

圖6E展示一IMOD之另一實例，其中可移動反射層14係自支撐的。與圖6D相比，圖6E之實施方案不包含支撐柱18。而是，可移動反射層14在多個位置處接觸下伏光學堆疊16，且可移動反射層14之曲率提供當跨越該干涉式調變器之電壓不足以致使致動時可移動反射層14返回至圖6E之未經致動位置之足夠支撐。為清晰起見，此處展示可含有複數個數種不同層之光學堆疊16，其包含一光學吸收體16a及一介電質16b。在某些實施方案中，光學吸收體16a既可用作一固定電極且亦可用作一部分反射層。

在諸如圖6A至圖6E中所展示之彼等實施方案之實施方案中，該等IMOD充當直觀器件，其中自透明基板20之前側(亦即，與其上配置有調變器之彼側相對之側)觀看影像。在此等實施方案中，可對該器件之後部分(亦即，該顯示器器件之處於可移動反射層14後面之任一部分，包含(舉例而言)圖6C中所圖解說明之可變形層34)進行組態及操作而不對顯示器器件之影像品質造成衝擊或負面影響，此乃因反射層14光學地屏蔽該器件之彼等部分。舉例而言，在某些實施方案中，可在可移動反射層14後面包含一匯流排結構(未圖解說明)，該匯流排結構提供將調變器之光學 性質與調變器之機電性質(諸如電壓定址及由此定址導致之移動)分離之能力。另外，圖6A至圖6E之實施方案可簡化諸如(例如)圖案化之處理。

圖7展示圖解說明用於一干涉式調變器之一製造製程80之一流程圖之一實例，且圖8A至圖8E展示此一製造製程80之對應階段之剖面示意性圖解之實例。在某些實施方案中，除圖7中未展示之其他方塊之外，製造製程80亦可經實施以製造(例如)圖1及圖6中所圖解說明之一般類型之干涉式調變器。參照圖1、圖6及圖7，製程80在方塊82處開始以在基板20上方形成光學堆疊16。圖8A圖解說明在基板20上方形成之此一光學堆疊16。基板20可係一透明基板(諸如，玻璃或塑膠)，其可係撓性的或相對剛性且不易彎曲的，且可已經受先前製備製程(例如，清潔)以促進光學堆疊16之有效形成。如上文所論述，光學堆疊16可導電、部分透明及部分反射且可(舉例而言)藉由將具有期望之性質之一或多個層沈積至透明基板20上來製作。在圖8A中，光學堆疊16包含具有子層16a及16b之一多層結構，但在某些其他實施方案中可包含更多或更少個子層。在某些實施方案中，子層16a、16b中之一者可組態有光學吸收性質及導電性質兩者，諸如經組合導體/吸收體子層16a。另外，子層16a、16b中之一或多者可圖案化成平行條帶，且可形成一顯示器器件中之列電極。此圖案化可藉由一屏蔽及蝕刻製程或此項技術中已知之另一適合製程來執行。在某些實施方案中，子層16a、16b中之一者可係一絕緣或介電 層，諸如沈積於一或多個金屬層(例如，一或多個反射層及/或導電層)上方之子層16b。另外，可將光學堆疊16圖案化成形成該顯示器之列之個別且平行條帶。

製程80在方塊84處繼續，以在光學堆疊16上方形成一犧牲層25。稍後移除犧牲層25(例如，在方塊90處)以形成腔19且因此在圖1中所圖解說明之所得干涉調變器12中未展示犧牲層25。圖8B圖解說明包含形成於光學堆疊16上方之一犧牲層25之一經部分製作之裝置。在光學堆疊16上方形成犧牲層25可包含以經選擇以在隨後移除之後提供具有一期望之設計大小之一間隙或腔19(亦參見圖1及圖8E)的一厚度沈積一種二氟化氙(XeF₂)可蝕刻材料(諸如，鉬(Mo)或非晶矽(a-Si))。可使用諸如物理汽相沈積(PVD，例如，濺鍍)、電漿增強型化學汽相沈積(PECVD)、熱化學汽相沈積(熱CVD)或旋塗等沈積技術來實施犧牲材料之沈積。

製程80在方塊86處繼續，其中形成一支撐結構，例如，如圖1、圖6及圖8C中所圖解說明之一柱18。形成柱18可包含以下操作：圖案化犧牲層25以形成一支撐結構孔隙，然後使用諸如PVD、PECVD、熱CVD或旋塗之一沈積方法將一材料(例如，一聚合物或一無機材料，例如，氧化矽)沈積至該孔隙中以形成柱18。在某些實施方案中，形成於該犧牲層中之支撐結構孔隙可延伸穿過犧牲層25及光學堆疊16兩者至下伏基板20，以便柱18之下端接觸基板20，如圖6A中所圖解說明。另一選擇係，如圖8C中所繪示，形成於犧牲層25中之孔隙可延伸穿過犧牲層25，但不穿過光學 堆疊16。舉例而言，圖8E圖解說明與光學堆疊16之一上表面接觸之支撐柱18之下端。可藉由將一支撐結構材料層沈積於犧牲層25上方並圖案化支撐結構材料之位於遠離犧牲層25中之孔隙處之部分來形成柱18或其他支撐結構。該等支撐結構可位於該等孔隙內(如圖8C中所圖解說明)，但亦可至少部分地在犧牲層25之一部分延伸上方。如上文所述，對犧牲層25及/或支撐柱18之圖案化可藉由一圖案化及蝕刻製程來執行，但亦可藉由替代蝕刻方法來執行。

製程80在方塊88處繼續，其中形成一可移動反射層或膜片，諸如圖1、圖6及圖8D中所圖解說明之可移動反射層14。可藉由採用(例如)反射層(例如，鋁、鋁合金)沈積之一或多個沈積步驟連同一或多個圖案化、屏蔽及/或蝕刻步驟一起來形成可移動反射層14。可移動反射層14可導電，且稱作一導電層。在某些實施方案中，可移動反射層14可包含如圖8D中所展示之複數個子層14a、14b、14c。在某些實施方案中，諸如子層14a、14c之子層中之一或多者可包含針對其光學性質而選擇之高度反射子層，且另一子層14b可包含針對其機械性質而選擇之一機械子層。由於犧牲層25仍存在於方塊88處所形成之部分製成之干涉式調變器中，因此可移動反射層14在此階段通常不可移動。含有一犧牲層25之一經部分製作之IMOD在本文中亦可稱作一「未釋放」IMOD。如上文與圖1一起所闡述，可將可移動反射層14圖案化成形成該顯示器之行之個別且平行條帶。

製程80在方塊90處繼續，其中形成一腔，例如，如圖1、圖6及圖8E中所圖解說明之腔19。可藉由將犧牲材料25(在方塊84處所沈積)曝露於一蝕刻劑來形成腔19。舉例而言，可藉由乾式化學蝕刻(例如，藉由將犧牲層25曝露於一氣態或汽相蝕刻劑(諸如，自固體XeF₂得到之蒸汽)達有效地移除期望之材料量之一段時間)來移除一可蝕刻犧牲材料(諸如，Mo或非晶Si)，通常相對於環繞腔19之結構而選擇性地移除。亦可使用其他蝕刻方法，例如，濕式蝕刻及/或電漿蝕刻。由於在方塊90期間移除犧牲層25，因此可移動反射層14通常在此階段之後可移動。在移除犧牲層25之後，所得經完全或部分製作之IMOD在本文中可稱作一「經釋放」IMOD。

為幫助對下文參照圖9至圖15闡述之特徵之說明，以下使用與圖9至圖15中所圖解說明之座標軸一致之笛卡爾(Cartesian)座標術語。一「x軸」垂直於一「y軸」及一「z軸」延伸。y軸及z軸垂直於彼此延伸。因此，z軸正交於由x軸及y軸形成之一平面。此外，儘管可通常將本文中所揭示之結構(例如，列電極、行電極及/或光屏蔽結構)闡述為相對於其他結構「共面」及/或相對於其他結構不共面，但將理解，此等結構可具有自身的輪廓。如此，對不共面結構之參考將被理解為意謂此等結構彼此間隔開地橫向偏移以允許電隔離。

圖9展示一投射式電容觸控(PCT)感測器900之一圖式之一實例。感測器900可放置於一顯示器面板或顯示器器件 上方以形成一觸控螢幕。如上文所論述，一觸控螢幕可偵測顯示器器件之一顯示區內一觸控之存在及位置。在某些實施方案中，感測器900包含若干個感測器電極，即，若干個列電極912及若干個行電極914。列電極912定位於行電極914上方且大體上垂直於行電極914以形成一電容器柵格910。如所圖解說明，列電極912可形成彼此平行延伸之線分段。亦即，列電極912可在一實質上線性方向上延伸。類似地，行電極914亦可在大體上垂直於列電極912之一實質上線性方向上延伸，從而形成一陣列或柵格。在某些實施方案中，列電極912之至少一部分可在行電極914下方延伸以形成電容器柵格910。列電極912及行電極914可包含各種導電材料，該等導電材料包含(舉例而言)透明導電氧化物及不透明反射金屬。在某些實施方案中，列電極912及行電極914可包含相同材料。在其他實施方案中，列電極912及行電極914可包含不同材料。

在某些實施方案中，列電極912及行電極914中之每一者耦合至一處理器920。處理器920可經組態以將一電壓施加至列電極912且量測行電極914處之一電壓，或反之亦然。其中列電極912之一部分重疊(例如，藉由在其上方或下方通過)行電極914之一部分之一位置可稱作一交叉點或接面930。列電極912至少在交叉點930處沿z軸(自頁面伸出)自行電極914至少部分地偏移。以不同方式陳述，列電極912之至少一部分形成於平行於x-y平面延伸之一第一平面上，行電極914形成於平行於x-y平面延伸之一第二平面， 且該第一平面與該第二平面彼此偏移或間隔開。因此，可在單獨薄膜沈積製程期間形成列電極912之至少一部分與行電極914，從而導致列電極912之該部分與行電極914在不同平面上。舉例而言，列電極912可至少部分地安置於行電極914上方，圖9中示意性地繪示。

由於此組態，列電極912與行電極914在交叉點930處彼此不觸控或接觸。因此，列電極912與行電極914在交叉點930處可至少部分地重疊以形成電容器。在某些實施方案中，此一絕緣層可實質上透明及/或透光以允許可見光通過該絕緣層。如下文更詳細地論述，一絕緣層可安置於行電極914與列電極912之間以維持其之間的一絕緣空間，尤其係將列電極912與行電極914隔離。

當使一傳導輸入器件(諸如，手寫筆或一手指)接近於交叉點930中之一或多者時，彼等位置處之電場改變，從而更改形成於交叉點930處之電容器之電容。可由列電極912、行電極914及處理器920量測交叉點930中之每一者處之電容改變。此外，處理器920可基於所量測之電容改變而判定觸控位置或多個觸控位置。

圖10展示圖9之PCT感測器900之一電路圖1000之一實例。電路圖1000圖解說明具有耦合至一處理器1020之若干個列引線1012及行引線1014之一電容器柵格1010。處理器1020可經組態以將一電壓施加至列引線1012且量測行引線1014處之一電壓，或反之亦然。電容器柵格1010包含各自由列引線1012中之一者與行引線1014中之一者之重疊部分 (諸如圖9之交叉點930)形成之電容器1030之一個二維陣列。

如上文關於圖9所提及，列引線1012之至少一部分沿z軸(自頁面伸出)自行引線1014間隔開。然而，在某些實施方案中，列引線1012之其他部分可與行引線1014共面或與行引線1014形成於相同平面或層級上。此等部分可與不與行引線1014共面之跨接線或互連件連接以便交越行引線1014同時與其保持電隔離。

圖11展示具有與行電極1114部分地共面且部分地不共面之列電極1112之一PCT感測器1100之一圖式之一實例。如同圖9之感測器900，感測器1100包含由定位於行電極1114下方且大體上垂直於行電極1114延伸之列電極1112形成之一電容器柵格1110。列電極1112及行電極1114中之每一者耦合至一處理器1120。

列電極1112包含共面部分1112i及跨接線部分1112j。在所圖解說明之實施方案中，共面部分1112i彼此共面且亦與行電極1114大體上共面。相比而言，跨接線部分1112j至少在交叉點1130處與行電極1114不共面或沿z軸(自頁面伸出)與行電極1114間隔開，以使得跨接線部分1112j與行電極1114之重疊部分在交叉點1130處形成電容器。

儘管圖11將跨接線部分1112j大體上展示為弓形曲線(例如，彩虹形曲線)，但其他組態係可能的。舉例而言，跨接線部分1112j可係U形的或訂書針形的。跨接線部分1112j之形狀及/或組態可至少部分地由用於形成PCT感測器1110 之製造製程決定。在某些實施方案(諸如下文關於圖12至圖14所闡述之實施方案)中，跨接線部分1112j可包含經由通孔或連接器部分耦合至列電極之一大體平面跨接線部分1312j、1412j、1512j。

在其中行電極1114及列電極1112之共面部分1112i沿一共同平面延伸之一實施方案，其在某些實施方案中可有利地由相同材料及/或使用相同製程同時形成，藉此實現時間及成本節約。跨接線部分1112j可由任何導電材料形成。舉例而言，在某些實施方案中，跨接線部分1112j係金屬。然而，跨接線部分1112j之金屬外觀可係不利的，此乃因其可入射光向回反射至一觀看者，從而致使不期望之光學效應。因此，在某些實施方案中，跨接線部分1112j由一透明導電材料(諸如，氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鎵鋅(InGaZnO)等)製成。在另一實施方案中，跨接線部分1112j由吸收可見光之一干涉式堆疊形成。

如上文所提及，跨接線部分可形成一列電極之部分(例如，列電極之一不共面部分)且用於互連列電極之其他部分(例如，跨接線部分之任一側上之列電極之共面部分)以防止行電極及列電極之共面部分之電耦合。因此，跨接線部分可形成一電容感測器電極(例如，一列電極或一行電極)之部分。在某些實施方案中，形成重疊跨接線部分且實質上阻擋此等跨接線部分受一使用者觀看之光屏蔽結構，從而允許使用一反射跨接線部分(例如，金屬跨接線部分)，同時減小由來自反射跨接線部分之可見光之反射 引起之不期望之光學效應。在其他實施方案中，此等光屏蔽結構可與一行電極或一列電極之部分兩者中之任一者共面。

圖12A展示具有耦合至列電極1212之光屏蔽結構1213之一PCT感測器1200之一交叉點之一實例之一俯視圖。圖12B展示沿線12B-12B截取之圖12A之PCT感測器1200之交叉點之一剖面圖。圖12C展示圖12A之PCT感測器1200之交叉點之一頂部透視圖。感測器1200實質上類似於圖11之感測器1100，但不同之處在於其包含上覆、重疊或覆蓋下伏跨接線部分1212j之至少一部分之光屏蔽結構1213。換言之，一光屏蔽結構1213之至少一部分沿z軸自一跨接線部分1212j之至少一部分橫向地偏移，以使得其安置於跨接線部分1212j之至少該部分上方。光屏蔽結構1213經組態以吸收入射於其上之可見光及/或以干涉方式調變入射於其上之光以反射非可見波長。在某些實施方案中，光屏蔽結構1213可包含一干涉式堆疊，例如，一干涉式黑色遮罩。在某些實施方案中，光屏蔽結構1213可包含一吸收體，例如，一黑色塗層及/或吸收材料層。以此方式，光屏蔽結構1213可反射比反射結構或材料(諸如，反射跨接線部分1212j)少之可見光，且在某些實施方案中可反射極少或不反射可見光。在某些實施方案中，光屏蔽結構1213可至少部分地透明，例如，經組態以屏蔽或吸收某些而非所有入射光，且在其他實施方案中，光屏蔽結構1213可不透明。

如圖12B及圖12C中所展示，列電極1212之共面部分1212i可安置於一絕緣介電層1241上方且平放成與行電極1214共面。跨接線部分1212j可安置於一下伏基板層1243上方或形成於下伏基板層1243上，該下伏基板層安置於絕緣層1241下方。因此，跨接線部分1212j可與列電極1212之共面部分1212i及行電極1214不共面。

共面部分1212i藉由連接部分1212k與跨接線部分1212j電連接。在某些實施方案中，連接部分1212k可與跨接線部分1212j成整體或與同質。因此，跨接線部分1212j與連接部分1212k可共同被視為列電極1212之不共面部分，此乃因此等部分不平放於與列電極1212之共面部分1212i或行電極1214相同之平面上。另外，光屏蔽結構1213安置於連接部分1212k與行電極1214之間的跨接線部分1212j上方。在某些實施方案中，光屏蔽結構1213與行電極1214及列電極1212之共面部分1212i共面。因此，如圖12A中所展示，光屏蔽結構1213至少部分地屏蔽、隱藏及/或阻擋跨接線部分1212j免受自上方看向感測器1200之一使用者之觀看。

如圖12A中示意性地所圖解說明，光屏蔽結構1213之外觀可類似於行電極1214、連接部分1212k及列電極1212之共面部分1212i之外觀。換言之，光屏蔽結構1213、行電極1214、連接部分1212k及列電極1212之共面部分1212i可各自反射一類似可見光量。在某些實施方案中，行電極1214、連接部分1212k、列電極1212之共面部分1212i及光 屏蔽結構1213以類似方式形成且經組態以吸收入射於其上之可見光及/或以干涉方式調變入射於其上之光以反射非可見波長。

亦如圖12A中所展示，當自上方觀看時，跨接線部分1212j可具有與光屏蔽結構1213、行電極1214、連接部分1212k及列電極1212之共面部分1212i不同之不同光學性質。舉例而言，跨接線部分1212j可反射比光屏蔽結構1213、行電極1214、連接部分1212k及列電極1212之共面部分1212i中之至少某些多之可見光。由於跨接線部分1212j可比光屏蔽結構1213、行電極1214、連接部分1212k及列電極1212之共面部分1212i更具反射性，因此光屏蔽結構1213可安置於列電極1212之連接部分1212k與行電極1214之間以便屏蔽跨接線部分1212j之一大部分免受觀看。

現在參照圖12C，在某些實施方案中，沿y軸截取之光屏蔽結構1213之一最大尺寸可大於沿y軸截取之跨接線部分1212j之一最大尺寸。以此方式，甚至當一視角變化時，光屏蔽結構1213亦可實質上屏蔽下伏跨接線部分1212j而不由一觀看者看到。舉例而言，若一視角不如所圖解說明沿z軸延伸，則與若沿y軸之最大尺寸相同相比，光屏蔽結構1213沿y軸之較大寬度或最大尺寸可導致更多跨接線部分1212j被屏蔽而不由觀看者看到。亦如圖12C中所展示，在某些實施方案中，連接部分1212k可保形地沈積於形成於絕緣層1241中之一錐形孔隙或凹陷上方以將跨接線部分 1212j與共面部分1212i互連。另一選擇係，在某些實施方案中，連接部分1212k可包含在跨接線部分1212j與共面部分1212i之間延伸之插頭或通孔。此等插頭或通孔可包含一上覆遮罩，該上覆遮罩經組態以吸收入射於其上之可見光及/或以干涉方式調變入射於其上之光以反射非可見波長。

在某些實施方案中，光屏蔽結構1213可有利地同時由相同材料及/或使用與行電極1214(及/或列電極1212i之共面部分)相同之製程形成，藉此實現時間及成本節約。

在圖12A至圖12C中所圖解說明之實施方案中，毗鄰於一單個交叉點之光屏蔽結構1213實質上重疊彼交叉點之跨接線部分1212j。未由列電極1212之共面部分1212i、行電極1214及/或光屏蔽結構1213覆蓋的跨接線部分1212j之部分可稱作所曝露跨接線部分1230。所曝露跨接線部分1230可整體上特性化為跨接線部分1212j之一百分比，且此百分比在不同實施方案中可取決於諸如(舉例而言)光屏蔽結構1213、列電極1212及行電極1214之大小、形狀及位置等各種因子而變化。在某些實施方案中，所曝露跨接線部分1230可整體上小於跨接線部分1212j之50%。在某些實施方案中，所曝露跨接線部分1230可整體上小於跨接線部分1212j之25%。在某些實施方案中，所曝露跨接線部分1230可整體上小於跨接線部分1212j之10%。在某些實施方案中，所曝露跨接線部分1230可整體上小於跨接線部分1212j之5%。

在某些實施方案中，毗鄰於一特定交叉點之光屏蔽結構1213足夠覆蓋彼交叉點之跨接線部分1212j以便防止跨接線部分1212j之反射金屬對肉眼可見。換言之，在無顯著放大(例如，3×放大率以上)之情形下，跨接線部分1212j可能不對一人類可見。由於光屏蔽結構1213可經組態以吸收入射於其上之可見光及/或以干涉方式調變入射於其上之光以反射非可見波長，因此將光屏蔽結構1213安置於一觀看者與跨接線部分1212j之間可防止跨接線部分1212j之反射金屬干擾觀看由安置於觸控感測器下方之一螢幕或顯示器器件顯示之影像。

在某些實施方案中，光屏蔽結構1213可大體上係矩形且在一個方向上比另一者顯著長。在某些實施方案中，一光屏蔽結構1213之長度係光屏蔽結構1213之寬度之至少兩倍。在某些實施方案中，一光屏蔽結構1213之長度係光屏蔽結構1213之寬度之至少三倍。在某些實施方案中，光屏蔽結構1213之一長度係光屏蔽結構1213之寬度之至少十倍。

儘管圖12A至圖12C大體上展示矩形光屏蔽結構1213，但可使用其他形狀。舉例而言，光屏蔽結構1213可係圓形、橢圓形等。類似地，儘管圖12A至圖12C大體上展示用於一特定交叉點之行電極1214之任一側上之一單個光屏蔽結構1213，在其他實施方案中，用於一特定交叉點之行電極1214之任一側上可存在多個或零個光屏蔽結構1213。

圖12A至圖12C中所展示之光屏蔽結構1213正自列電極 1212之連接部分1212k延伸以便與行電極1214及列電極1212之共面部分1212i共面。然而，在其他實施方案中，屏蔽部分1213可自行電極1214延伸或可係單獨結構。圖13A至圖14C中示意性地圖解說明且下文闡述此等其他實施方案之實例。儘管可期望減小來自跨接線部分1212j之反射比，但在不將行電極1214電耦合至列電極1212之情形下形成感測器1200。因此，在某些實施方案中，跨接線部分1212j之一小部分1230可保持未經屏蔽且將可見光反射朝向一使用者或觀看者。

圖13A展示具有耦合至行電極1314之光屏蔽結構1313之一PCT感測器1300之一交叉點之一實例之一俯視圖。圖13B展示沿線13B-13B截取之圖13A之PCT感測器1300之交叉點之一剖面圖。圖13C展示圖13A之PCT感測器1300之交叉點之一頂部透視圖。在圖13A至圖13C中所圖解說明之實施方案中，光屏蔽結構1313電耦合至行電極1314且與列電極1312電隔離。因此，如圖13A中所展示，光屏蔽結構1313安置於所曝露跨接線部分1330與行電極1314之間。與圖12中所圖解說明之實施方案相比，在此實施方案中，交叉點之固有電容增加了，此乃因上覆列電極1312之行電極1314及光屏蔽結構1313之面積大於上覆於圖12中之列電極上之行電極之面積。

圖14A展示具有與列電極1412及行電極1414兩者解耦之光屏蔽結構1414之一PCT感測器1400之一交叉點之一實例之一俯視圖。圖14B展示沿線14B-14B截取之圖14A之PCT 感測器1400之交叉點之一剖面圖。圖14C展示圖14A之PCT感測器1400之交叉點之一頂部透視圖。在圖14A至圖14C中所圖解說明之實施方案中，光屏蔽結構1413與列電極1412及行電極1414兩者電隔離。因此，如圖14A中所展示，光屏蔽結構1413安置於所曝露跨接線部分1430之間。

圖15展示吸收可見光之一干涉式堆疊之一剖面之一實例。干涉式堆疊1500可安置於一感測器電極之一部分(例如，一列電極及/或一行電極之共面部分)上方以限制來自其之可見光之一反射比。因此，在其中一感測器電極至少部分地不透明之某些實施方案中，干涉式堆疊1500可安置於感測器電極上方以限制來自其之反射比。此外，在某些實施方案中，干涉式堆疊1500可形成一光屏蔽結構之至少部分。干涉式堆疊1500可包含一吸收體層1510、一間隔物層1520及一反射層1530。間隔物層1520可形成於吸收體層1510與反射層1530之間。

在某些實施方案中，實質上吸收撞擊吸收體層1510之光1540。然而，光1540之一部分由吸收體層1510反射且光1540之另一部分透射穿過吸收體層1510。透射穿過吸收體層1510的光1540之該部分傳播穿過間隔物層1520且由反射層1530向回反射穿過透明層1520至吸收體層1510。吸收體層1510實質上吸收經反射光。然而，經反射光之一部分透射穿過吸收體層1510。由吸收體層1510反射之光1540的該部分與透射穿過吸收體層1510的經反射光之該部分相加在一起且彼此以光學方式干涉以使得光之可見波長消去且光 之非可見波長(例如，紅外波長或紫外波長)增強。因此，一般而言，干涉式堆疊1500上之入射光1540由吸收體層1510吸收或以干涉方式經調變成非可見波長。

用於反射層1530之適合材料可包含鉬(Mo)及/或鋁(Al)。反射層1530可具有一足夠厚度以實質上反射可見光。在某些實施方案中，反射層1530可係大約500埃之一鉬(Mo)層。在某些實施方案中，間隔物層1520由諸如氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鎵鋅(InGaZnO)之一透明導電材料製成。在某些其他實施方案中，間隔物層1520由諸如二氧化矽(SiO₂)之一透明絕緣材料製成。間隔物層1520可具有一足夠厚度以在吸收體層1510與反射層1530之間形成以干涉方式將光調變成非可見波長之一干涉式腔。在某些實施方案中，間隔物層1520可係大約450埃之一層。用於吸收體層1510之適合材料可包含鉬鉻(MoCr)。吸收體層1510可具有一足夠厚度以實質上吸收光。在某些實施方案中，吸收體層1510可係大約50埃之一鉬鉻(MoCr)層。如上文參照圖1所論述，吸收體層1510、間隔物層1520及反射層1530之材料及尺寸可經選擇以便以干涉方式調變入射於堆疊1500上之光以限制來自其之可見光之一反射比。舉例而言，在某些實施方案中，干涉式堆疊1500可經組態類似於上文參照圖6D所論述之黑色遮罩23。

圖16展示圖解說明一PCT感測器之一製造製程之一流程圖之一實例。製程1600在方塊1610中開始，其中形成複數個列電極及複數個不透明行電極。該等列電極中之每一者 與該等行電極中之每一者電隔離。該複數個列電極中之至少一者包含與該等行電極中之至少一者不共面之一第一部分及不透明且與該第一部分不共面之一第二部分。圖9、圖10及圖11中圖解說明了此等列電極及行電極。該製程繼續至方塊1620，其中形成至少一個光屏蔽結構。該至少一個光屏蔽結構上覆於該第一部分之至少一部分上。由於製程1600僅係圖解說明用於一PCT感測器之一製造製程之一流程圖之一項實例，因此在某些實施方案中，可在形成光屏蔽結構之前、之後或同時形成陣列。舉例而言，光屏蔽結構可與該等行電極及該等列電極之該第二部分同時形成。在某些實施方案中，與該等行電極不共面的列電極之該部分係一金屬跨接線。該等光屏蔽結構可減小到達金屬跨接線之光量且可進一步減小將反射離開金屬跨接線至一觀看者之眼中之彼光量。因此，可減小對觸控感測器下方之一顯示器之觀看之干涉。

圖17A及圖17B展示圖解說明包含複數個干涉式調變器之一顯示器器件40之系統方塊圖之實例。顯示器器件40可係(舉例而言)一蜂巢式電話或行動電話。然而，顯示器器件40之相同組件或其輕微變化亦圖解說明諸如電視機、電子閱讀器及可攜式媒體播放器等各種類型之顯示器器件。

顯示器器件40包含一外殼41、一顯示器30、一天線43、一揚聲器45、一輸入器件48及一麥克風46。外殼41可由各種製造製程(包含射出成型及真空形成)中之任一者形成。另外，外殼41可由各種材料中之任一者製成，該等材料包 含但不限於：塑膠、金屬、玻璃、橡膠及陶瓷或其一組合。外殼41可包含可移除部分(未展示)，該等可移除部分可與具有不同色彩或含有不同標誌、圖片或符號之其他可移除部分互換。

顯示器30可係各種顯示器中之任一者，包含一雙穩態顯示器或類比顯示器，如本文中所闡述。顯示器30亦可經組態以包含一平板顯示器(諸如，電漿顯示器、EL、OLED、STN LCD或TFT LCD)或一非平板顯示器(諸如，一CRT或其他電子管器件)。另外，顯示器30可包含一干涉式調變器顯示器，如本文中所闡述。

在圖17B中示意性地圖解說明顯示器器件40之組件。顯示器器件40包含一外殼41且可包含至少部分地包封於其中之額外組件。舉例而言，顯示器器件40包含一網路介面27，網路介面27包含耦合至一收發器47之一天線43。收發器47連接至一處理器21，處理器21連接至調節硬體52。調節硬體52可經組態以調節一信號(例如，過濾一信號)。調節硬體52連接至一揚聲器45及一麥克風46。處理器21亦連接至一輸入器件48及一驅動器控制器29。驅動器控制器29耦合至一圖框緩衝器28且耦合至一陣列驅動器22，該陣列驅動器又耦合至一顯示器陣列30。一電源供應器50可按照特定顯示器器件40設計之需要將電力提供至所有組件。

網路介面27包含天線43及收發器47，以便顯示器器件40可經由一網路與一或多個器件連通。網路介面27亦可具有某些處理能力以減輕(例如)處理器21之資料處理要求。天 線43可傳輸及接收信號。在某些實施方案中，天線43根據包含IEEE 16.11(a)、(b)或(g)之IEEE 16.11標準或包含IEEE 802.11a、b、g或n之IEEE 802.11標準傳輸及接收RF信號。在某些其他實施方案中，天線43根據藍芽標準傳輸及接收RF信號。在一蜂巢式電話之情形中，天線43經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、分時多重存取(TDMA)、全球行動通信系統(GSM)、GSM/一般用途封包無線電服務(GPRS)、增強型資料GSM環境(EDGE)、地面中繼式無線電(TETRA)、寬頻-CDMA(W-CDMA)、演進資料最佳化(EV-DO)、1xEV-DO、EV-DO修訂版A、EV-DO修訂版B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、演進式高速封包存取(HSPA+)、長期演進(LTE)、AMPS或用於在一無線網路(諸如，利用3G或4G技術之一系統)內通信之其他已知信號。收發器47可預處理自天線43接收之信號，以便其可由處理器21接收並由其進一步操縱。收發器47亦可處理自處理器21接收之信號，以便可經由天線43自顯示器器件40傳輸該等信號。

在某些實施方案中，可由一接收器替換收發器47。另外，可由一影像源來替換網路介面27，該影像源可儲存或產生待發送至處理器21之影像資料。處理器21可控制顯示器器件40之總體操作。處理器21自網路介面27或一影像源接收資料(諸如，經壓縮影像資料)，及將該資料處理成原始影像資料或處理成容易被處理成原始影像資料之一格 式。處理器21可將經處理之資料發送至驅動器控制器29或發送至圖框緩衝器28以供儲存。原始資料通常係指識別在一影像內之每一位置處之影像特性之資訊。舉例而言，此等影像特性可包含色彩、飽和度及灰度階。

處理器21可包含一微控制器、CPU或邏輯單元以控制顯示器器件40之操作。調節硬體52可包含用於將信號傳輸至揚聲器45及用於自麥克風46接收信號之放大器及濾波器。調節硬體52可係顯示器器件40內之離散組件，或可併入於處理器21或其他組件內。

驅動器控制器29可直接自處理器21或自圖框緩衝器28獲取由處理器21產生之原始影像資料，且可適當地將原始影像資料重新格式化以供高速傳輸至陣列驅動器22。在某些實施方案中，驅動器控制器29可將原始影像資料重新格式化成具有一光柵樣格式之一資料流，以使得其具有適合於跨越顯示器陣列30進行掃描之一時間次序。然後，驅動器控制器29將經格式化資訊發送至陣列驅動器22。儘管一驅動器控制器29(諸如，一LCD控制器)常常作為一獨立積體電路(IC)與系統處理器21相關聯，但此等控制器可以諸多種方式實施。舉例而言，控制器可作為硬體嵌入於處理器21中、作為軟體嵌入於處理器21中或以硬體形式與陣列驅動器22完全整合在一起。

陣列驅動器22可自驅動器控制器29接收經格式化資訊且可將視訊資料重新格式化成一組平行波形，該組平行波形每秒多次地施加至來自顯示器之x-y像素矩陣之數百條且 有時數千條(或更多)引線。

在某些實施方案中，驅動器控制器29、陣列驅動器22及顯示器陣列30適用於本文中所闡述之顯示器類型中之任一者。舉例而言，驅動器控制器29可係一習用顯示器控制器或一雙穩態顯示器控制器(例如，一IMOD控制器)。另外，陣列驅動器22可係一習用驅動器或一雙穩態顯示器驅動器(例如，一IMOD顯示器驅動器)。此外，顯示器陣列30可係一習用顯示器陣列或一雙穩態顯示器陣列(例如，包含一IMOD陣列之一顯示器)。在某些實施方案中，驅動器控制器29可與陣列驅動器22整合在一起。此一實施方案在諸如蜂巢式電話、手錶及其他小面積顯示器等高度整合系統中係常見的。

在某些實施方案中，輸入器件48可經組態以允許(例如)一使用者控制顯示器器件40之操作。輸入器件48可包含一小鍵盤(諸如，一QWERTY鍵盤或一電話小鍵盤)、一按鈕、一切換器、一搖桿、一觸敏螢幕或一壓敏或熱敏膜片。麥克風46可組態為顯示器器件40之一輸入器件。在某些實施方案中，可使用透過麥克風46之語音命令來控制顯示器器件40之操作。

電源供應器50可包含此項技術中習知之各種能量儲存器件。舉例而言，電源供應器50可係一可再充電式蓄電池，諸如，一鎳-鎘蓄電池或一鋰離子蓄電池。電源供應器50亦可係一可再生能源、一電容器或一太陽能電池，包含一塑膠太陽能電池或太陽能電池塗料。電源供應器50亦可經 組態以自一壁式插座接收電力。

在某些實施方案中，控制可程式化性駐存於驅動器控制器29中，該驅動器控制器可位於電子顯示器系統中之若干個地方中。在某些其他實施方案中，控制可程式化性駐存於陣列驅動器22中。上文所闡述之最佳化可以任何數目個硬體及/或軟體組件實施且可以各種組態實施。

與本文中所揭示之實施方案一起闡述之各種說明性邏輯、邏輯區塊、模組、電路及演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。已就功能性大體上闡述了硬體與軟體之可互換性且在上文所闡述之各種說明性組件、區塊、模組、電路及步驟中圖解說明了硬體與軟體之可互換性。此功能性是以硬體還是軟體來實施取決於特定應用及強加於總體系統之設計約束。

用於實施與本文中所揭示之態樣一起闡述之各種說明性邏輯、邏輯區塊、模組及電路之硬體及資料處理裝置可藉助一一般用途單晶片或多晶片處理器、一數位信號處理器(DSP)、一特殊應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或經設計以執行本文中所闡述之功能之其任一組合來實施或執行。一一般用途處理器可係一微處理器或任何習用處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算器件之一組合，例如，一DSP與一微處理器、複數個微處理器、與一DSP核心一起之一或多個微處理器或任何其他此組態之一組合。在某些實施方案 中，可藉由一既定功能所特有之電路來執行特定步驟及方法。

在一或多項態樣中，可以硬體、數位電子電路、電腦軟體、韌體(包含本說明書中所揭示之結構及其結構等效物)或其任一組合來實施所闡述之功能。亦可將本說明書中所闡述之標的物之實施方案實施為一或多個電腦程式，亦即，編碼於一電腦儲存媒體上以供資料處理裝置執行或用以控制資料處理裝置之操作之一或多個電腦程式指令模組。

若以軟體實施，則該等功能可儲存於一電腦可讀媒體上或作為一電腦可讀媒體上之一或多個指令或碼進行傳輸。可以可駐存於一電腦可讀媒體上之一處理器可執行軟體模組來實施本文中所揭示之一方法或演算法之步驟。電腦可讀媒體包含電腦儲存媒體及通信媒體兩者，包含可使得能夠將一電腦程式自一個地方傳送至另一地方之任何媒體。一儲存媒體可係可由一電腦存取之任何可用媒體。以舉例而非限制之方式，此電腦可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存器件或可用於以指令或資料結構之形式儲存期望之程式碼且可由一電腦存取之任何其他媒體。此外，可將任何連接正確地稱作一電腦可讀媒體。如本文中所使用之碟片及光碟包含：壓縮光碟(CD)、雷射光碟、光學光碟、數位多功能光碟(DVD)、軟碟片及藍光光碟，其中碟片通常以磁性方式演現資料，而光碟藉助雷射以光學方式 演現資料。上文之組合亦應包含於電腦可讀媒體之範疇內。另外，一方法或演算法之操作可駐存為可併入至一電腦程式產品中之一機器可讀媒體及電腦可讀媒體上之一個或任何碼及指令組合或集合。

熟習此項技術者可易於明瞭對本發明中所闡述之實施方案之各種修改，且本文中所定義之一般原理可適用於其他實施方案而不背離本發明之精神或範疇。因此，申請專利範圍並不意欲限於本文中所展示之實施方案，而是被授予與本發明、本文中所揭示之原理及新穎特徵相一致之最寬廣範疇。措辭「例示性」在本文中專用於指「用作一實例、例項或圖解」。在本文中闡述為「例示性」之任一實施方案未必解釋為比其他實施方案更佳或更有利。另外，熟習此項技術者將易於瞭解，為便於闡述圖，有時使用術語「上部」及「下部」，且其指示對應於圖在一正確定向之頁上之定向之相對位置，且可不反映如所實施之IMOD之正確定向。

亦可將本說明書中在單獨實施方案之背景下闡述之某些特徵以組合形式實施於一單項實施方案中。相反地，亦可將在一單項實施方案之背景下闡述之各種特徵單獨地或以任一適合子組合之形式實施於多項實施方案中。此外，儘管上文可將特徵闡述為以某些組合之形式起作用，且甚至最初係如此主張的，但在某些情形中，可自一所主張組合去除來自該組合之一或多個特徵，且所主張之組合可係關於一子組合或一子組合之變化形式。

類似地，雖然在該等圖式中以一特定次序繪示操作，但不應將此理解為需要以所展示之特定次序或以順序次序執行此等操作或執行所有所圖解說明之操作以達成可期望結果。此外，該等圖式可以一流程圖之形式示意性地繪示一或多個實例性製程。然而，可將未繪示之其他操作併入於示意性地圖解說明之實例性製程中。舉例而言，可在所圖解說明之操作中之任一者之前、之後、同時或之間執行一或多個額外操作。在某些情形下，多任務及平行處理可係有利的。此外，上文所闡述之實施方案中之各種系統組件之分離不應被理解為需要在所有實施方案中進行此分離，而應理解為所闡述之程式組件及系統通常可一起整合於一單個軟體產品中或封裝至多個軟體產品中。另外，其他實施方案亦在以下申請專利範圍之範疇內。在某些情形下，申請專利範圍中所陳述之動作可以一不同次序執行且仍達成可期望結果。

1-1‧‧‧線

12‧‧‧干涉式調變器/像素/經致動像素

12B-12B‧‧‧線

13‧‧‧光

13B-13B‧‧‧線

14‧‧‧可移動反射層/控制層/反射層

14a‧‧‧反射子層/導電層/子層

14B-14B‧‧‧線

14b‧‧‧支撐層/介電支撐層/子層

14c‧‧‧導電層/子層

15‧‧‧光

16‧‧‧光學堆疊/層

16a‧‧‧光學吸收體/吸收體層/子層

16b‧‧‧介電質/子層

18‧‧‧柱/支撐件/支撐柱

19‧‧‧腔/經界定間隙/間隙

20‧‧‧基板/透明基板/下伏基板

21‧‧‧處理器

22‧‧‧陣列驅動器

23‧‧‧黑色遮罩結構/黑色遮罩

24‧‧‧列驅動器電路

25‧‧‧犧牲層/犧牲材料

26‧‧‧行驅動器電路

27‧‧‧網路介面

28‧‧‧圖框緩衝器

29‧‧‧驅動器控制器

30‧‧‧顯示器陣列/面板/顯示器

32‧‧‧繋鏈

34‧‧‧可變形層

35‧‧‧間隔物層

40‧‧‧顯示器器件

41‧‧‧外殼

43‧‧‧天線

45‧‧‧揚聲器

46‧‧‧麥克風

47‧‧‧收發器

48‧‧‧輸入器件

50‧‧‧電源供應器

52‧‧‧調節硬體

60a‧‧‧第一線時間/線時間

60b‧‧‧第二線時間/線時間

60c‧‧‧第三線時間/線時間

60d‧‧‧第四線時間/線時間

60e‧‧‧第五線時間/線時間

62‧‧‧高分段電壓

64‧‧‧低分段電壓

70‧‧‧釋放電壓

72‧‧‧高保持電壓

74‧‧‧高定址電壓

76‧‧‧低保持電壓

78‧‧‧低定址電壓

900‧‧‧投射式電容觸控感測器/感測器

910‧‧‧電容器柵格

912‧‧‧列電極

914‧‧‧行電極

920‧‧‧處理器

930‧‧‧交叉點/接面

1000‧‧‧電路圖

1010‧‧‧電容器柵格

1012‧‧‧列引線

1014‧‧‧行引線

1020‧‧‧處理器

1030‧‧‧電容器

1100‧‧‧投射式電容觸控感測器/感測器

1110‧‧‧電容器柵格

1112‧‧‧列電極

1112i‧‧‧共面部分

1112j‧‧‧跨接線部分

1114‧‧‧行電極

1120‧‧‧處理器

1130‧‧‧交叉點

1200‧‧‧投射式電容觸控感測器/感測器

1212‧‧‧列電極

1212i‧‧‧共面部分

1212j‧‧‧跨接線部分

1212k‧‧‧連接部分

1213‧‧‧光屏蔽結構/屏蔽部分

1214‧‧‧行電極

1230‧‧‧所曝露跨接線部分

1241‧‧‧絕緣層/絕緣介電層

1243‧‧‧下伏基板層

1300‧‧‧投射式電容觸控感測器

1312‧‧‧列電極

1312j‧‧‧大體平面跨接線部分

1313‧‧‧光屏蔽結構

1314‧‧‧行電極

1330‧‧‧所曝露跨接線部分

1400‧‧‧投射式電容觸控感測器

1412‧‧‧列電極

1412j‧‧‧大體平面跨接線部分

1413‧‧‧光屏蔽結構

1414‧‧‧行電極

1430‧‧‧所曝露跨接線部分

1500‧‧‧干涉式堆疊/堆疊

1510‧‧‧吸收體層

1520‧‧‧間隔物層

1530‧‧‧反射層

1540‧‧‧光

V₀‧‧‧電壓

V_bias‧‧‧電壓

VC_{ADD_H}‧‧‧高定址電壓

VC_{ADD_L}‧‧‧低定址電壓

VC_{HOLD_H}‧‧‧高保持電壓

VC_{HOLD_L}‧‧‧低保持電壓

VC_REL‧‧‧釋放電壓

VS_H‧‧‧高分段電壓

VS_L‧‧‧低分段電壓

圖1展示繪示一干涉式調變器(IMOD)顯示器器件之一系列像素中之兩個毗鄰像素之一等角視圖之一實例。

圖2展示圖解說明併入有一3×3干涉式調變器顯示器之一電子器件之一系統方塊圖之一實例。

圖3展示圖解說明圖1之干涉式調變器之可移動反射層位置對所施加電壓之一圖式之一實例。

圖4展示圖解說明當施加各種共同電壓及分段電壓時一干涉式調變器之各種狀態之一表之一實例。

圖5A展示圖解說明圖2之3×3干涉式調變器顯示器中之一顯示資料圖框之一圖式之一實例。

圖5B展示可用於寫入圖5A中所圖解說明之顯示資料圖框之共同信號及分段信號之一時序圖之一實例。

圖6A展示圖1之干涉式調變器顯示器之一部分剖面之一實例。

圖6B至圖6E展示干涉式調變器之不同實施方案之剖面之實例。

圖7展示圖解說明一干涉式調變器之一製造製程之一流程圖之一實例。

圖8A至圖8E展示製作一干涉式調變器之一方法中之各個階段之剖面示意性圖解之實例。

圖9展示一投射式電容觸控(PCT)感測器之一圖式之一實例。

圖10展示圖9之PCT感測器之一電路圖之一實例。

圖11展示具有與行電極部分地共面且部分地不共面之列電極之一PCT感測器之一圖式之一實例。

圖12A展示具有耦合至列電極之光屏蔽結構之一PCT感測器之一交叉點之一實例之一俯視圖。

圖12B展示沿線12B-12B截取之圖12A之PCT感測器之交叉點之一剖面圖。

圖12C展示圖12A之PCT感測器之交叉點之一頂部透視圖。

圖13A展示具有耦合至行電極之光屏蔽結構之一PCT感 測器之一交叉點之一實例之一俯視圖。

圖13B展示沿線13B-13B截取之圖13A之PCT感測器之交叉點之一剖面圖。

圖13C展示圖13A之PCT感測器之交叉點之一頂部透視圖。

圖14A展示具有與列電極及行電極兩者解耦之光屏蔽結構之一PCT感測器之一交叉點之一實例之一俯視圖。

圖14B展示沿線14B-14B截取之圖14A之PCT感測器之交叉點之一剖面圖。

圖14C展示圖14A之PCT感測器之交叉點之一頂部透視圖。

圖15展示吸收可見光之一干涉式堆疊之一剖面之一實例。

圖16展示圖解說明用於一PCT感測器之一製造製程之一流程圖之一實例。

圖17A及圖17B展示圖解說明包含複數個干涉式調變器之一顯示器器件之系統方塊圖之實例。

1200‧‧‧投射式電容觸控感測器/感測器

1212i‧‧‧共面部分

1212j‧‧‧跨接線部分

1212k‧‧‧連接部分

1213‧‧‧光屏蔽結構/屏蔽部分

1214‧‧‧行電極

1241‧‧‧絕緣層/絕緣介電層

1243‧‧‧下伏基板層

Claims (43)

1. 一種器件，其包括：複數個不透明行電極；複數個列電極，該等列電極中之每一者與該等行電極中之每一者電隔離，該複數個列電極中之至少一者包含：一第一部分，其中該至少一個列電極之該第一部分與該等行電極中之至少一者不共面；及一第二部分，其中該至少一個列電極之該第二部分不透明且與該第一部分不共面；及至少一個光屏蔽結構，其中該至少一個光屏蔽結構上覆於該至少一個列電極之該第一部分之至少一部分上。
2. 如請求項1之器件，其中該至少一個光屏蔽結構與該至少一個列電極之該第一部分共面。
3. 如請求項1之器件，其中該複數個列電極與該複數個行電極大體上彼此垂直延伸。
4. 如請求項1之器件，其中該至少一個光屏蔽結構大體上平行於該至少一個列電極延伸。
5. 如請求項1之器件，其中該至少一個光屏蔽結構與該複數個列電極電隔離。
6. 如請求項1之器件，其中該至少一個光屏蔽結構與該複數個行電極電隔離。
7. 如請求項1之器件，其中該至少一個光屏蔽結構與該複數個列電極及該複數個行電極兩者電隔離。
8. 如請求項1之器件，其進一步包括一處理器，該處理器經組態以將一或多個電壓施加至一組列電極且量測一組行電極處之一或多個電壓。
9. 如請求項8之器件，其中該處理器進一步經組態以基於該所量測之一或多個電壓而判定一或多個觸控位置。
10. 如請求項1之器件，其中該第一部分係透明的。
11. 如請求項1之器件，其中該至少一個光屏蔽結構包含一反射層、一吸收體層及位於該反射層與該吸收體層之間的一間隔物層。
12. 如請求項11之器件，其中該間隔物層包含一導電材料。
13. 如請求項11之器件，其中該間隔物層包含一介電材料。
14. 如請求項1之器件，其中該至少一個行電極在一交叉點處上覆於該至少一個列電極之該第一部分上。
15. 如請求項14之器件，其另外包含在該交叉點處安置於該至少一個行電極與該至少一個列電極之該第一部分之間的一絕緣層。
16. 如請求項14或15之器件，其中該至少一個列電極之該第二部分與該複數個行電極中之至少一者不共面。
17. 如請求項14或15之器件，其中該至少一個列電極另外包含在該至少一個列電極之該第一部分與該至少一個電極之該第二部分之間延伸之一連接器部分。
18. 如請求項17之器件，其中該連接器部分以一角度延伸至該至少一個電極之該第一部分及該第二部分兩者。
19. 如請求項1之器件，其中該至少一個列電極之該第一部 分之一所曝露部分整體上小於該至少一個列電極之該第一部分之25%。
20. 如請求項19之器件，其中該至少一個光屏蔽結構上覆於該第一部分上以便防止該至少一個列電極之該第一部分之至少一部分可見。
21. 如請求項19或20之器件，其中該至少一個光屏蔽結構上覆於該至少一個列電極之該第一部分上以便防止該至少一個列電極之該第一部分干擾觀看由該複數個列電極及該複數個行電極後面的一顯示器顯示之影像。
22. 一種製造一器件之方法，該方法包括：形成複數個列電極及複數個不透明行電極，其中該等列電極中之每一者與該等行電極中之每一者電隔離，該複數個列電極中之至少一者包含：一第一部分，其中該至少一個列電極之該第一部分與該等行電極中之至少一者不共面；及一第二部分，其中該至少一個列電極之該第二部分不透明且與該第一部分不共面；及形成至少一個光屏蔽結構，其中該至少一個光屏蔽結構上覆於該至少一個列電極之該第一部分之至少一部分上。
23. 如請求項22之方法，其進一步包括：將一處理器耦合至一組列電極及一組行電極，其中該處理器經組態以將一或多個電壓施加至該組列電極且量測該組行電極處之一或多個電壓。
24. 如請求項23之方法，其中該處理器進一步經組態以基於該所量測之一或多個電壓而判定一或多個觸控位置。
25. 如請求項22之方法，其中形成該至少一個光屏蔽結構包含：形成一反射層、一吸收體層及介於該反射層與該吸收體層之間的一間隔物層。
26. 如請求項22之方法，其中形成複數個列電極及複數個不透明行電極包括：形成該複數個列電極中之該至少一者之該第一部分；在該複數個列電極中之該至少一者之該第一部分上方形成一絕緣層；及在該絕緣層上方形成該複數個列電極中之該至少一者之該第二部分及該複數個行電極。
27. 如請求項26之方法，其中該絕緣層包含曝露該複數個列電極中之該至少一者之該第一部分之至少一部分之一孔隙，該方法另外包含：在該孔隙內形成連接該複數個列電極中之該至少一者之該第一部分與該複數個列電極中之該至少一者之該第二部分之一連接器部分。
28. 如請求項22至27中任一項之方法，其中該至少一個列電極之該第一部分之一所曝露部分整體上小於該第一部分之25%。
29. 如請求項28之方法，其中該至少一個光屏蔽結構上覆於該至少一個列電極之該第一部分上以便防止該至少一個列電極之該第一部分干擾觀看由該複數個列電極及該複數個行電極後面的一顯示器顯示之影像。
30. 一種器件，其包括：複數個不透明行電極；複數個列電極，該等列電極中之每一者與該等行電極中之每一者電隔離，該複數個列電極中之至少一者包含：一第一部分，其中該至少一個列電極之該第一部分與該等行電極中之至少一者不共面；及一第二部分，其中該至少一個列電極之該第二部分不透明且與該第一部分不共面；及用於屏蔽來自該至少一個列電極之該第一部分之光之構件。
31. 如請求項30之器件，其中該用於屏蔽光之構件包含一反射層、一吸收體層及位於該反射層與該吸收體層之間的一間隔物層。
32. 如請求項31之器件，其中該間隔物層包含一導電材料。
33. 如請求項32之器件，其中該間隔物層包含一介電材料。
34. 如請求項30之器件，其中該用於屏蔽光之構件包含一吸收體。
35. 如請求項30之器件，其進一步包括一處理器，該處理器經組態以將一或多個電壓施加至一組列電極且量測一組行電極處之一或多個電壓。
36. 如請求項35之器件，其中該處理器進一步經組態以基於該所量測之一或多個電壓而判定一或多個觸控位置。
37. 如請求項30之器件，其中該至少一個行電極在一交叉點 處上覆於該至少一個列電極之該第一部分上。
38. 如請求項37之器件，其另外包含在該交叉點處安置於該至少一個行電極與該至少一個列電極之該第一部分之間的一絕緣層。
39. 如請求項30之器件，其中該至少一個列電極另外包含在該至少一個列電極之該第一部分與該至少一個電極之該第二部分之間延伸之一連接器部分。
40. 如請求項39之器件，其中該連接器部分以一角度延伸至該至少一個電極之該第一部分及該第二部分兩者。
41. 如請求項30至40中任一項之器件，其中該至少一個列電極之該第一部分之一所曝露部分整體上小於該第一部分之25%。
42. 如請求項41之器件，其中該用於屏蔽光之構件上覆於該至少一個列電極之該第一部分上以便防止該第一部分可見。
43. 如請求項41之器件，其中該用於屏蔽光之構件上覆於該至少一個列電極之該第一部分上以便防止該至少一個列電極之該第一部分干擾觀看由該複數個列電極及該複數個行電極後面的一顯示器顯示之影像。