TW201303975A - 低溫矽離子植入及再結晶退火方法 - Google Patents

Abstract

本文描述用於形成半導體結構之方法。該等方法包括形成經摻雜半導體膜，經由離子植入將該經摻雜之半導體膜非晶化(amorphizing)；及將該經摻雜半導體膜退火。該離子植入及退火可提高摻雜劑之活化效率。該離子植入及退火亦可減少該經摻雜半導體膜的許多結晶瑕疵。

Description

低溫矽離子植入及再結晶退火方法

本文所述之具體實例大致關於改善摻雜劑活化活性及減少經摻雜半導體膜中之結晶瑕疵的方法。

在成比例之金屬氧化物半導體場效電晶體(MOSFET)中，寄生串聯電阻可經由形成低電阻率源極及汲極(S/D)而降低。然而，形成低電阻率S/D之慣用方法遭遇低摻雜劑活化效率及/或結晶瑕疵的問題。

發明詳細說明

根據一或多種實施樣態，本發明大致關於半導體製造方法及根據該等半導體製造方法所製造的半導體裝置。本發明之半導體製造方法可改善摻雜劑活化效率及減少經摻雜半導體膜中之結晶瑕疵。該等半導體製造方法可導致形成低電阻率S/D及等比例之MOSFET中的降低之寄生串聯電阻。

一種S/D形成方法係使用化學氣相沉積(CVD)之原位高度摻雜矽合金選擇性磊晶生長(SEG)。SEG可容許在不同晶面上，諸如在nFET及pFET之S/D區二者上高品質磊晶生長。然而，用於SEG之高工作溫度(例如超過約攝氏670度)導致低摻雜劑活化效率。

摻雜劑活化效率可經由擬SEG法提高，該擬SEG法可為非選擇性磊晶方法(諸如非選擇性沉積)與選擇性方法(諸如選擇性去除不想要的材料)之組合。擬SEG法可具有低於傳統SEG之操作溫度(例如，低於攝氏610度)，其可導致高摻雜劑活化效率。然而，該擬SEG法可導致結晶瑕疵。

此處提供一種與SEG相比能獲致高摻雜劑活化活性同時最小化擬SEG所發現之結晶瑕疵的方法。此處所述之方法係在經摻雜半導體膜上進行。首先，該經摻雜半導體膜進行離子植入程序。該離子植入可以低於室溫之溫度發生。例如，該離子植入可以約攝氏0度或更低之溫度發生。該離子植入亦可以約攝氏-60度或更低之溫度發生。該離子植入之後可接著急驟退火該經摻雜半導體膜(例如在約攝氏1000度或更高之溫度下進行約10毫秒或更短之時間)。

本發明現在將參考圖式，其中全文中參考數字係用於相似元件。在下列描述中，出於解釋之目的，列出許多具體細節以提供對於本發明之徹底暸解。然而，可明顯看出，本發明可在無該等具體細節下實施。在其他實例中，以方塊圖形式顯示為人熟知之結構及裝置以促進描述本發明。

關於所給定特徵的任何數字或數值範圍，某一範圍之數字或參數可與同一特徵之不同範圍的其他數字或參數結合以產生數值範圍。

現在參考圖1，其中圖示用於改善摻雜劑活化活性及減少經摻雜半導體膜中之結晶瑕疵的方法100之示意方法流程圖。於方塊102(element 102)，形成經摻雜半導體膜。任何經摻雜半導體材料(諸如矽及/或鍺)均可用於該半導體膜。摻雜劑之實例包括磷、硼、砷等其中一或多者。

可使用選擇性磊晶生長(SEG)法以形成經摻雜半導體膜。經摻雜半導體膜可為根據原位SEG法在基板(例如矽基板)上形成之單晶膜，該SEG法可以約攝氏500度或更高且約攝氏1500度或更低之溫度發生。該SEG法可用以在矽晶圓處理成半導體裝置之前於其經拋光側上生長經摻雜矽層。該半導體膜可為磊晶膜、磊晶層等。

可用於形成經摻雜半導體膜的原位SEG法之一實例為氣相磊晶生長法。該氣相磊晶法可為使用矽烷、二氯矽烷、三氯矽烷等之矽氣相磊晶。根據一具體實例，該氣相磊晶法可使用二氯矽烷/氫氣體混合物。經摻雜半導體膜可在沉積期間藉由將雜質(諸如胂、膦、二硼烷等)添加於氣體來摻雜。氣相磊晶生長法可在約攝氏600度或更高且約攝氏700度或更低之溫度下發生。根據一具體實例，氣相磊晶生長法可為在約攝氏650度發生之低壓CVD法。該低壓CVD法可減少不要的氣相反應及改善膜均勻度。

經由原位SEG法(諸如氣相磊晶生長法)沉積之經摻雜半導體膜可具有奈米等級之厚度。根據一具體實例，經摻雜半導體膜的厚度可介於約1奈米與約100奈米之間。根據另一具體實例，經摻雜半導體膜的厚度可介於約20奈米與約60奈米之間。在另一具體實例中，經摻雜半導體膜的厚度可介於約35奈米與約45奈米之間。根據另一具體實例，經摻雜半導體膜的厚度可為約40奈米。

經摻雜半導體膜之摻雜劑濃度可為約1×10²⁰ cm^-3或更高。根據另一具體實例，經摻雜半導體膜之摻雜劑濃度可為約1.5×10²⁰ cm^-3或更高。在另一具體實例中，經摻雜半導體膜之摻雜劑濃度可為約2×10²⁰ cm^-3或更高。

經摻雜半導體膜可沉積在半導體基板上。根據一具體實例，基板之電阻率可為約1 Ωcm或更高且為約25 Ωcm或更低。根據另一具體實例，基板之電阻率可為約5 Ωcm或更高且為約20 Ωcm或更低。在另一具體實例中，基板之電阻率可介於約9 Ωcm或更高與為約18 Ωcm或更低之間。

在方塊104，經摻雜半導體膜可進行離子植入程序。在該離子植入程序中，材料之離子可在電場中加速且撞擊在該經摻雜半導體膜上。離子植入可改變半導體膜的物理性質、化學性質、機械性質等。植入經摻雜半導體膜中之離子可為矽離子、鍺離子等。植入經摻雜半導體膜中之離子亦可為碳離子、砷離子及/或磷離子中之一或多者。離子植入程序中所使用的離子能量可為約1 keV或更高且約 20 keV或更低。根據一具體實例，離子植入程序中所使用的離子能量可為約2 keV或更高且約16 keV或更低。可使用更高及/或更低之能量，此取決於離子類型、膜厚度等。

離子植入程序中之各個別離子可在經摻雜半導體膜之結晶結構中產生點狀瑕疵。點狀瑕疵可包括空位、間隙等。點狀瑕疵可遷移且彼此群集，造成進一步瑕疵。

傳統上，離子植入係在室溫下進行。此可在結晶結構中造成點狀瑕疵及群集之點狀瑕疵。在較低溫度下進行離子植入可減少結晶結構中的點狀瑕疵及群集之點狀瑕疵。因此，在方塊104之離子植入期間，經摻雜半導體膜可維持在低於室溫之溫度下以減少點狀瑕疵或群集之點狀瑕疵。根據一具體實例，經摻雜半導體膜可維持在攝氏零度或更低之溫度。根據另一具體實例，經摻雜半導體膜之溫度可維持在約攝氏-60度或更低之溫度。根據又一具體實例，經摻雜半導體膜之溫度可維持在約攝氏-100度或更低之溫度。

在離子植入期間以離子撞擊往往會提高經摻雜半導體膜之溫度。可藉由冷卻經摻雜半導體膜之機制來使該經摻雜半導體膜維持低溫。該機制可包括使用一或多種低溫流體、低溫氣體等之冷卻裝置。在維持於低於室溫之溫度的經摻雜半導體膜上進行離子植入，結晶損壞之量足以使該經摻雜半導體膜完全非晶化。

於方塊106，在方塊104之離子植入之後，該經摻雜 半導體膜可經由退火再生長。方塊106之退火技術可為快速退火技術，諸如非熔融雷射退火、閃光燈退火等。該退火技術可為可在高溫(例如約攝氏1000度或更高)下短時間(例如約10毫秒或更短)完成的任何退火技術。高溫短時間退火可活化經摻雜半導體膜中之摻雜劑，但亦可最小化擴散。退火程序可在約攝氏1000度或更高之溫度下完成。退火程序亦可在約攝氏1100度或更高且約攝氏1300度或更低之溫度下進行。退火程序亦可在約攝氏1200度或更高且約攝氏1225度或更低之溫度下進行。退火程序可進行約10毫秒或更短之時間期間。退火程序亦可進行約2毫秒或更短之時間期間。例如，在約攝氏1200度下加熱經摻雜半導體膜約2毫秒或更短之時間可使摻雜劑活化高於該半導體材料中之摻雜劑的固體溶解性。

根據一實例，經摻雜半導體膜可為摻雜磷之矽磊晶生長膜。現在參考圖2，其中圖示用於改善磷活化效率及減少矽：磷(Si：P)磊晶生長膜中之結晶瑕疵的實例方法200之示意方法流程圖。在方塊202，可使用原位SEG形成Si：P磊晶生長膜。Si：P膜可在矽基板上生長。原位SEG可為低壓CVD法。低壓CVD法可使用具有膦雜質之二氯矽烷/氫氣體混合物。低壓CVD法可在約攝氏650度之溫度下發生。Si：P磊晶生長膜為包括磷離子為雜質之矽膜。

Si：P膜具有奈米等級之厚度。更明確地說，Si：P膜的 厚度可為約20奈米或更大且約50奈米或更小。根據一具體實例，Si：P膜的厚度可為約35奈米或更大且約45奈米或更小。在又一具體實例中，Si：P膜的厚度可為約40奈米。

根據一具體實例，Si：P膜中之磷的濃度可為約1×10²⁰ cm^-3或更高。根據另一具體實例，Si：P膜中之磷的濃度可為約1.5×10²⁰ cm^-3或更高。在另一具體實例中，Si：P膜中之磷的濃度可為約2×10²⁰ cm^-3或更高。

根據一具體實例，基板可為p型矽基板。根據一具體實例，基板之電阻率可為9 Ωcm或更高且約18 Ωcm或更低。

在方塊204，Si：P膜可進行離子植入程序。在離子植入程序期間，矽離子可在電場中加速且撞擊在該Si：P膜上。離子植入程序中所使用的離子能量可為約2 keV或更高且約16 keV或更低。為減少Si：P膜之結晶結構中的點狀瑕疵，在離子植入程序期間該Si：P膜可維持在約攝氏-60度或更低之低溫。可藉由冷卻Si：P膜之機制來使該Si：P膜維持低溫。該機制可包括使用一或多種低溫流體、低溫氣體等之冷卻裝置。藉由低溫之離子植入，結晶損壞之量足以使該Si：P膜完全非晶化。

以攝氏-60度或更低之溫度離子植入可促進高磷活化活性及消除瑕疵。表1顯示以攝氏-60度或更低之溫度之矽離子(Si⁺)植入的範例條件。

於方塊206，在方塊204之離子植入之後，該Si：P膜可進行再結晶退火。根據一具體實例，再結晶退火可使用非熔融雷射退火且以約1200度或更高之溫度進行2毫秒或更短之時間來進行。高溫短時間退火可極度快速加熱及冷卻，因此可獲致高度磷活化高於矽中之磷的固體溶解性。

提供圖3至8以圖示方法200改善磷活化效率同時比慣用方法減少Si：P磊晶膜中之結晶瑕疵的方式。

圖3顯示在1225℃下退火2毫秒或更短之後通量為1×10¹⁵ cm^-2(A)及2.3×10¹⁵ cm^-2(B)之低溫矽離子植入Si：P膜中的磷深度曲線300。圖3之深度曲線300係藉由二次離子質譜且以(SIMS)且Cs⁺作為500 eV之濺鍍能量下的原離子所測量。

在深度曲線300中，實線表示非植入樣本的磷曲線。磷擴散視植入條件而改變。在無低溫矽離子植入的非熔融雷射退火樣本中清楚觀察到磷深度曲線中無明顯變化。非熔融雷射退火使得可在數毫秒內極度快速加熱及冷卻，因此磷原子無法移動。反之，在攝氏-60度或更低之溫度下 以8 keV及15 keV矽離子植入容許在約攝氏1225度下雷射退火期間之磷擴散量增加。

此外，如圖3(B)所示，以8 keV低溫矽離子植入，於約1.5×10²⁰ cm^-3濃度之磷曲線顯示較陡擴散曲線，其可因例如在短於2毫秒內之非熔融雷射退火期間離子植入損壞所引發之經過自間隙矽原子的暫時加強磷原子擴散所導致。反之，如圖3(B)所示，以15 keV植入之樣本顯示比以8 keV所植入之樣本淺之磷擴散曲線。考慮低溫矽離子植入所產生之過多自間隙矽分布與Si：P厚度的差異，由於提高植入能量使過多自間隙矽分布移動離開該磷曲線，故可能造成較低程度之加強磷擴散。

用於最淺植入(2.3 keV)樣本之接近Si：P/Si基板界面的磷曲線保持與非植入樣本相同。此外，磷之平線區曲線起伏深度超過約10奈米，所以由於淺植入所產生的過多自間隙矽原子未充分分布在該Si：P/Si基板界面附近，因此在約2毫秒或更短內之非熔融雷射退火期間，經由過多自間隙矽原子擴散的磷原子無法移動超過該界面。

以攝氏-60度或更低之溫度在8及15 keV下矽離子植入，使磷原子朝Si基板擴散。如圖3所示，Si：P磊晶生長膜中的惰性磷原子係藉由在-60度或更低下矽離子植入且以攝氏1200度或更高下非熔融雷射退火再結晶2毫秒或更短之時間而有效率活化。

圖4顯示在攝氏-60度或更低之溫度下進行矽離子植入與進行雷射退火再結晶之Si：P磊晶生長膜的電特徵400 。植入Si：P膜之矽離子的導電性視矽離子植入能量及/或非熔融雷射退火溫度而改變。

Si：P膜之電性質係藉由線性四點探針(4PP)法來評估。圖4圖示在攝氏1200度或更高雷射退火再結晶約2毫秒或更短之後通量為約1×10¹⁵ cm^-2或更高之植入矽離子之Si：P膜對於薄片電阻的影響。非植入樣本之薄片電阻隨著退火溫度提高而降低。同時，薄片電阻之降低量隨著以-60度或更低之溫度之矽離子植入而增加。

原生長Si：P之薄片電阻與在攝氏1225度雷射退火之Si：P之間的差異為約22%。此可以在約攝氏1200度或更高之溫度下雷射退火期間含惰性磷之簇及沉澱物的熱分解及所形成之磷原子的活化來解釋。

因以攝氏-60度或更低之溫度的矽離子植入使薄片電阻降低量增加。在2.3 keV之低溫矽離子植入樣本中觀察到薄片電阻比在約攝氏1225度雷射退火後之非植入樣本降低約6%。

雖然在攝氏-60度或更低之2.3 keV矽離子植入對於任何退火溫度下磷朝矽基板擴散無影響，在攝氏-60度或更低之溫度於8 keV及15 keV之能量下的矽離子植入顯示因磷原子朝該矽基板擴散而使得薄片電阻顯著降低。15 keV低溫矽離子植入樣本之薄片電阻與8 keV低溫矽離子植入樣本相同。考慮圖3(B)中所顯示之磷曲線，15 keV矽離子植入可能使活性磷原子之數量比8 keV矽離子植入增加，此可以高能量矽離子植入所產生之厚非晶形 Si：P來解釋。該等結果表示Si：P磊晶生長膜中的惰性磷原子因攝氏-60度或更低之溫度下的矽離子植入與在約攝氏1200度或更高下非熔融雷射退火再結晶2毫秒或更短而有效率活化。

圖5顯示不同退火溫度之瑕疵濃度的線圖500。如圖5所示，矽中之不同類型空位的可能性與離子植入溫度關係密切。在一般高電流離子植入器中，矽基板溫度係藉由載置台中之流動水來冷卻該矽基板而控制在低於攝氏60度。然而，單一空位之各種不同類型，諸如V^2-、V^-、V⁰、V⁺、及V²⁺無法在此種高溫下存在。因此，該空位結合其他空位或雜質原子，諸如氧。

圖6顯示不同溫度下離子植入期間之瑕疵密度的差異之示意圖式600。方塊602顯示以約攝氏-60度或更低之溫度的離子植入之效果。方塊604顯示在室溫離子植入之效果。方塊604顯示點狀瑕疵之群集，諸如間隙矽群集及空位群集。反之，方塊602顯示抑制點狀瑕疵群集，包括間隙矽群集與空位群集二者。

圖7顯示退火後之瑕疵密度的差異之示意圖式700。方塊702顯示以約攝氏-60度或更低之溫度的離子植入之效果。方塊704顯示以室溫離子植入之效果。比較方塊702與方塊704，清楚看出藉由以約攝氏-60度或更低之溫度離子植入可獲致瑕疵消除及高磷活化。

以攝氏-60度或更低之溫度的離子植入在退火後且因快速非晶化及抑制矽間隙群集及空位群集二者而可減少殘 留結晶瑕疵。現在參考圖8，所圖示者為顯示Si：P膜表面上之晶體品質的橫斷面透射電子顯微影像800。

圖8中所顯示者為以攝氏1225度雷射退火之後以1×10¹⁵ cm^-2之通量矽離子植入之後的樣本。已在約攝氏-60度或更低之溫度下進行矽離子植入的樣本(A)未觀察到結晶瑕疵。然而，在室溫下矽離子植入的樣本(B)中，可觀察到許多殘留結晶瑕疵，諸如位錯、疊差及末端瑕疵(end-of-range defect)。

因此，如圖3至8中所描述，高Si：P磊晶生長溫度(約攝氏675度或更高)降低磷摻雜之活化效率，但亦提高生長速率，該生長速率提高可能因高溫所致之磷原子群集及/或沉澱所造成。在約攝氏-60度或更低之溫度下以約1×10¹⁵ cm^-2之通量的矽離子植入可減少以約攝氏1225度雷射退火約2毫秒或更短之後的殘留結晶瑕疵。

此外，當以攝氏-60度或更低之溫度發生離子植入時，在約攝氏1200度或更高之溫度下非熔融雷射退火2毫秒或更短之後經由點狀瑕疵的磷擴散可視矽離子植入能量而改變。此可以Si：P生長厚度及在攝氏-60度或更低之溫度下之矽離子植入所產生的過多自間隙矽分布來解釋。此外，在攝氏-60度或更低之溫度下以高於1×10¹⁵ cm^-2之通量的重矽離子植入及接著在攝氏1200度或更高之溫度下非熔融雷射退火2毫秒或更短之時間成功地活化該Si：P膜中的惰性磷離子。

為獲致該等益處，根據一具體實例，Si：P膜可在約攝 氏60度或更低之溫度下以約1×10¹⁵ cm^-2或更高之通量離子植入矽離子。在離子植入之後，Si：P膜可進行在攝氏1200度或更高之溫度下非熔融雷射退火2毫秒或更短之時間。

不同於操作實例或其他提及處，應暸解本說明書與申請專利範圍中所使用之與成分數量、反應條件等有關的所有數字、值及/或表示方式在所有實例中係以「約」一詞修飾。

關於所給定特徵的任何數字或數值範圍，某一範圍之數字或參數可與同一特徵之不同範圍的其他數字或參數結合以產生數值範圍。

雖然已描述特定具體實例，但該等具體實例只以實例方式呈現，且無意限制本發明範圍。實際上，本文所描述之方法與裝置可以各種其他形式具體化；此外，在不違背本發明精神的情況下，可對本文所述之方法及系統進行各種省略、替換及改變。附錄申請專利範圍及其等效物意在涵蓋落在本發明範疇及精神內的此等形式或修改。

100，200‧‧‧方法

300‧‧‧深度曲線

400‧‧‧電特徵

500‧‧‧線圖

600，700‧‧‧示意圖式

800‧‧‧透射電子顯微影像

102，104，106，202，204，206，602，604，702，704‧‧‧方塊

圖1顯示用於改善摻雜劑活化效率及減少經摻雜半導體膜中之結晶瑕疵的方法之示意方法流程圖。

圖2顯示用於改善磷活化效率及減少矽：磷(Si：P)磊晶生長膜中之結晶瑕疵的實例方法之示意方法流程圖。

圖3顯示已進行矽離子植入及雷射退火之Si：P磊晶 生長膜中的磷深度曲線。

圖4顯示已進行矽離子植入及雷射退火之Si：P磊晶生長膜的電特徵。

圖5顯示不同退火溫度之瑕疵濃度的線圖。

圖6顯示不同溫度下離子植入期間之瑕疵密度的差異之示意圖式。

圖7顯示退火後之瑕疵密度的差異之示意圖式。

圖8顯示Si：P膜表面上之晶體品質的橫斷面透射電子顯微影像。

100‧‧‧方法

102，104，106‧‧‧方塊

Claims (20)

1. 一種提高在經摻雜矽膜中之摻雜劑活化效率的方法，其包括：以1×10²⁰ cm^-3或更高之尖峰摻雜劑濃度來形成經摻雜矽膜；經由離子植入將該經摻雜之矽膜非晶化；及將該經摻雜矽膜退火。
2. 如申請專利範圍第1項之方法，其中形成該經摻雜矽膜包括磊晶生長程序。
3. 如申請專利範圍第1項之方法，其中形成該經摻雜矽膜包括氣相磊晶生長程序。
4. 如申請專利範圍第3項之方法，其中形成該經摻雜矽膜包括在氣相磊晶生長程序中使用具有SiH₂Cl₂/H₂之混合物的氣體。
5. 如申請專利範圍第1項之方法，其中形成該經摻雜矽膜包括使用硼、砷或磷中至少一者作為摻雜劑。
6. 如申請專利範圍第1項之方法，其中該非晶化包括在約攝氏-60度或更低之溫度下離子植入。
7. 如申請專利範圍第1項之方法，其中將該經摻雜矽膜退火係在約攝氏1100度或更高至約攝氏1300度或更低之溫度下進行。
8. 如申請專利範圍第1項之方法，其中將該經摻雜矽膜退火係進行約10毫秒或更短之時間。
9. 如申請專利範圍第1項之方法，其中將該經摻雜 矽膜退火係進行約2毫秒或更短之時間。
10. 一種製造電晶體之源極/汲極結構的方法，其包括：使用磊晶生長程序，以1x10²⁰ cm^-3或更高之尖峰摻雜劑濃度來形成經摻雜矽膜；在約攝氏0度或更低之溫度下，將矽離子植入該經摻雜矽膜；及將該經摻雜矽膜退火約2毫秒或更短之時間。
11. 如申請專利範圍第10項之方法，其中將矽離子植入該經摻雜矽膜係在約攝氏-60度或更低之溫度下進行。
12. 如申請專利範圍第10項之方法，其中形成該經摻雜矽膜包括使用砷、硼或磷中至少一者。
13. 如申請專利範圍第10項之方法，其中形成該經摻雜矽膜係在約攝氏600度或更高之溫度下進行。
14. 如申請專利範圍第10項之方法，其中將該經摻雜矽膜退火係在約攝氏1100度或更高及約攝氏1300度或更低之溫度下進行。
15. 如申請專利範圍第10項之方法，其中退火包括非熔融雷射退火或閃光燈退火中至少一者。
16. 一種減少經摻雜矽磊晶膜中之結晶瑕疵的方法，其包括：在約攝氏0度或更低之溫度下，在該經摻雜矽磊晶膜上實施矽離子植入；及 在約攝氏1100度或更高及在約攝氏1300度或更低之溫度下將該經摻雜矽磊晶膜退火約10毫秒或更短之時間。
17. 如申請專利範圍第16項之方法，另外包括根據實施矽離子植入或退火中至少一者來消除該經摻雜矽磊晶膜中的瑕疵。
18. 如申請專利範圍第16項之方法，其中該經摻雜矽磊晶膜為摻雜磷之矽磊晶膜。
19. 如申請專利範圍第16項之方法，其中將該經摻雜矽磊晶膜退火係在約攝氏1200度或更高至約攝氏1225度或更低之溫度下進行。
20. 如申請專利範圍第16項之方法，其中在該經摻雜矽磊晶膜上實施矽離子植入係在約攝氏-60度或更低之溫度下進行。