TW201237441A - Methods and apparatuses for testing circuit boards - Google Patents

Description

201237441 六、發明說明： 【發明所屬之技術領域】 本發明係關於用於測試電路板的方法及裝置。 【先前技術】 在電子學中’諸如印刷電路板或主邏輯板之電路 板用以機械支撐電子組件及使用導電路徑（諸如，迹線或 部件）電連接電子組件’該等導電路徑係蝕刻自層壓於非 導電基板上之銅片。替代名稱為印刷線路板或蝕刻線路 板。電路板可包括多個平面或層，其中該等迹線經在該等 平面或層中之一或多個上佈線以便連接電子組件。 在完成電路板後’電子組件可經附接以形成一實用印刷 電路總成或印刷電路板總成（PCBA)。在通孔構造中，可將 組件導線插入於孔中，且藉由熔化金屬焊料，將組件導線 電性且機械地固定至板，而在表面安裝構造中，該等組件 僅被焊接至PCB之外表面上的墊或連接電路。電子組件之 實例包括積體電路、電晶體、電容器及電阻器。 在電路板經組裝後，迹線或部件與電子組件之間的互連 通爷經測试以確認在電路板上的各種組件之間的連接。亦 可發生對於正確組件裝配、電磁順應性（士价⑽牦⑽… compliance)、靜電放電問題及針對其他目的之測試。導電 迹線或部件連接至形成於電路板之頂表面或底表面上之測 試墊。通常，藉由探針尖陣列接觸電路板之頂表面或底表 面上之測s式墊或測試點而發生測試。自動測試可在製造測 試過程中藉由執行基於電腦之軟體程式而發生以確保安裝 163101.doc 201237441 於電路板上的電子組件之功能性。 近來，消費型電子產品已變得彳M、U型產品 具有電子組件之電路板在大小上亦已得以減小。因 =型產品及電路板在大小上已減小，所以測 具有有限大小的電路板上之小的表面積。 、 過去的測試過程已藉由位於電路板之頂表面或底表面上 的各不相同區域處之測試墊或測試點發生。測試機可能必 須將邊探針尖陣列自__區域移動至下—個區域以完成對一 特定電路板之測試。測試墊可能消耗需要用於安裝電子组 件的頂表面或底表面之大部分。由測試墊消耗之區增加了 電路板及所得之消費型產品之潛在大小。 【發明内容】 此處描述詩測試具㈣安裝測試墊之電路板 裝置。 在本發明之'態樣中，_種測試方法包括將測試探針施 加至位於一電路板之至少一側平面上的測試點。該測試方 法進一步包括藉由將電信號施加至該等測試點來測試該電 路之組件。該等測試點每—者搞接至導複數個導電部件中 之至少一者，該複數個導電部件耦接至該電路板。 在本發明之另一態樣中’一種用於互連至少兩個單獨的 電路板之方法包括將位於—第一電路板之一側平面上之互 連點輕接至位於-第二電路板之一側平面上之互連點。該 耦接提供一在該第一電路板與該第二電路板之間的電接 觸。 16310I.doc -4. 201237441 在本發明之另一態樣t，一種資料處理系統包括至少一 處理器、-耦接至該處理器之記憶 夕確、_ 祸接至該處理器 ,L排及一電路板，該電路板具有安裝於該電路板上的 :亥：理器、該記憶體及該匯流排，之至少一者。該電路板 、匕括-頂平面一底平面及複數個側平面，其中至少一側 平面具有容納測試探針之測試點。 本發明包括方法及執行此等方法之裝置，包括執行此等 :法之資料處理系統’及當執行於資料處理系統上時使該 等系統執行此等方法之電腦可讀媒體。 自隨附圖式及以下實施方式’本發明之其他特徵將顯而 易見。 【實施方式】 以下描述及圖式係說明本發明的，且不應將其解釋為限 制本發明。描述了眾多具體細節以提供本發明之詳盡理 解。然而，在某些個例中，並未描述熟知或習知細節以便 避免使本發明之描述晦澀難懂。 w展示可與本發明一起使用之典型電腦系統之實例。 注意’雖然圖m明電腦系統之各種組件，但並不意欲表 示互連該等組件之任何特定架構或方式，因為此等細節並 不與本發明密切相關。亦應瞭解，本發明之實施例可與下 列各物-起使用或用於下列各物中：個人數位助理 (PDA)、掌上型電腦、蜂巢式電話、媒體播放器⑼如， iPod)、組合此等設備之態樣或功能之設備（例如，在一設 備中與PDA及蜂巢式電話組合之媒體播放器卜另一設備 163101.doc 201237441 内之嵌入式處理設備、網路電腦及具有比圖！中所示之組 件：的組件(或可能多的組件)之其他資料處理系統。舉例 圖1之電版系統可為Apple Macintosh電腦。 圖中所不，為資料處理系統之形式的電腦系統刚包 二電路板(CB)lOl’其含有各種電子組件，包括耦接至 -微處理器103、一 R〇M 1〇7、揮發性RAM ι〇5及非揮發 性記憶體106之一匯流排1〇2。在某些實施例中，電路板 ιοί可為剛性的，或在其他實施例中，電路板ι〇ι可為可撓 性的。舉例而言，可為來自Intel之微處理器或來自 Motorola，ine.或IBM2G34G4微處理器之微處理器〖ο〗耦 接至選用之快取記憶體i 〇4，如圖】之實例中所展示。匯 流排102將此等各種組件互連在一起，且亦將此等組件 1〇7、105及106互連至一顯示控制器1〇8(其耦接至位 於CB 101外之顯示設備）及至周邊設備（其亦在cb〖ο〗外）， 諸如，輸入/輸出（I/O)設備，其可為滑鼠、鍵盤、數據 機'網路介面、印表機、掃描儀、視訊相機及此項技術中 熟知之其他設備。顯示控制器108可包括一或多個圖框緩 衝器，該一或多個圖框緩衝器用以刷新顯示設備，或該等 圖框緩衝器可處於一系統RAM(例如，RAM 105)中。 通吊，輸入/輸出設備經由輸入/輸出控制器丨〇9耦接至該 系統。揮發性RAM 105通常經實施為動態RAM(DRAM)， 其連續地需要電力以便刷新或維持記憶體中之資料。非揮 發性記憶體106通常為磁性硬碟機或磁性光碟機或光碟機 或DVD RAM，或即使在自系統移除電力後仍維持資料的 163101.doc 201237441 其他類型之記憶體系統。通常， 非揮發性記憶體亦將為一 隨機存取記憶體，但此不為必 ^ A 吊雖然圖1展示該非揮發 性s己憶體為一直接輕接至資料虛 按祸接主貢料處理系統中之其餘組件的本 知叹備’但應瞭解，本發明可利 liLj k 』利用遠離該系統之一非揮發 性δ己憶體，諸如，經由網路介 灿人 1丨面（啫如，數據機或乙太網 路介面）耦接至該資料處理系 爽理线之網路儲存設備。如此項 技術中所熟知，匯流排1〇2可自括 。 』巴括經由各種橋接器、控制 器及/或配接器相互連接之一或容 A夕個匯流排。在一實施例 中，I/O控制器109包括一用於拮生，丨TTCrw 用於控制USB(通用串列匯流排） 周邊裝置之USB配接器及/志一田 夂/次用於控制IEEE-1394周邊裝 置之IEEE-1394匯流排配接器。 自此描述將顯而易見，本發明之態樣可至少部分實施於 軟體中。亦即，該等技術可回應於電腦系統或其他資料處

理系統之處理器（諸如，微處理器）執行記憶體（諸如，ROM 107揮發It RAM 105、非揮發性記憶體1〇6、快取1〇4或 遠端儲存設備）中含有之指令之序列，而在電腦系統或其 他資料處理系統中進行。在各種實施例中，可將固線式電 路結合軟體指令使用以實施本發明。因此，該等技術既不 限於硬體電路與軟體之任何具體組合，亦不限於由資料處 理系統執行的指令之任何特定源。此外，在此整個描述 中’將各種功能及操作描述為由軟體碼執行或由軟體碼引 起以簡化描述。然而’熟習此項技術者應認識到，此等表 述意4肖等功成係藉由—處理器（諸如，微處理器！ 〇3)執 行程式碼而產生。 163101.doc 201237441 在一貫施例中，f料處理系統⑽包括—處理器或微處 理器103、一耦接至處理器1〇3之記憶體或快取記憶體 104。耦接至處理器103之匯流排102，及一CB 101。處 理器103、記憶體1〇4及匯流排1〇2安裝於電路板⑻上，電 路板ιοί具有一頂平面或表面ιι〇、一底平面及複數個側平 面’其中至少一侧平面12〇具有容納測試探針之測試點。 側平面120之陰影區域表示複數個測試點，其可類似於圖2 中所不之測試點222、224、226及228。CB 101進一步包括 麵接至CB UH之複數個迹線或導電部件，其中至少一導電 部件耦接至每一測試點。導電部件形成於CB ι〇ι之一或多 個層或平面上。舉例而言，$電部件可形成於—個十層電 路板之第二層、第五層及第六層上。導電部件亦可麵接至 -或多個電子組件’諸如’處理器1〇3 '記憶體1〇4及匯流 排102。具有測試探針之測試裝置24〇可藉由將測試探針施 加至側平面m之測試點且將電信號施加至該等測試點來 測試資料處理系統丨〇〇。 圖2展示根據本發明之一實施例之測試裝置之方塊圖實 例’該测試農置可輕接至具有側安裝測試點之電路板。測 试裝置240執行基於電腦之軟體以測試安裝於CB 1〇1中的 資料處理系統1〇〇之電子組件’ CB 1〇1具有一頂表面11〇、 一底表面（未圖示）及一側平面12〇。圖i中之cb ι〇ι對應於 詳細地展不於圖2中之具有頂表面2丨〇以及側平面22〇及測 »式點222、224 ' 226及228之CB 201。測試裝置240可經由 測試探針230電耦接至CB 201之電子組件，該等測試探針 I63101.doc 201237441 230由CB 201之側平面220容納。側平面220具有複數個容 納測試探針232、234、236及23 8之測試點或測試墊222、 224、226及228，其分別直接處於侧平面220上。CB 201包 括複數個導電部件或迹線（未圖示），其將CB 201上之一或 多個電子組件連接至側平面220之測試點❶該等導電部件 或迹線通常經嵌入於CB 201内且形成於CB 201之一或多個 平面或層上。該等導電部件或迹線可形成於CB 201之頂表 面或底表面上。然而，此將消耗CB 201之有價值的頂表面 或底表面。 每一嵌入之部件或迹線可受一接地屏蔽保護，以便使複 數個部件或迹.線之間的干擾或雜訊最小化或將其消除。接 地屏蔽亦提供對其他電子組件及其他導電路徑之保護。 在一實施例中’資料處理系統1 00之電子組件可由測試 裝置240經由測試探針230測試，其並不使CB 201之頂表面 或底表面接觸測試探針230。頂表面210可主要用於安裝電 子組件以便減小CB 201之大小。如圖2中所示，測試勢 222、224、226及228中之每一者之一部分可安置於頂表面 210上。或者，基於在CB 201之頂表面上不具有測試塾 222、224、226及228之任一部分使得此等測試墊中之每_ 者的整個電接觸表面僅處於側表面220上，可達成增加的 功能性或增強的效能。 在一實施例中，側平面220上之測試點與測試探針23〇皆 共線。與在PCB之頂表面210上之各不相同位置上移動測 試探針230相比，由於共線之測試點（例如，222、224、 163101.doc -9- 201237441 226及 228)與測試探針230(例如，232、234、236及 238)， 測試裝置240可以一簡單且省時方式測試資料處理系統 100。 側平面220上所展示的電路板2〇 1之測試點可在電路板 201上以各種形狀形成且形成於各不相同位置中。在一實 施例中，測試點自侧平面220部分凹進，如圖2中所說明。 測試點亦可完全位於電路板1〇1之一側平面中，如圖1中所 說明。 在一實施例中’測試點位於電路板201之至少一側平 面、頂平面2 1 0及底平面中。測試點之數目的增加可改良 測試效能、良率及較低的製造成本。 圖3展示根據本發明之一實施例之具有側安裝測試點及

頂表面測試點之電路板之實例。電路板3〇〇包括頂表面3 U 上之一測試點310及安裝於電路板3〇〇之側平面322上之一 測試點320。複數個測試點3 1〇可形成於電路板3〇〇之頂表 面312上。同樣，複數個測試點可形成於電路板3〇〇之側平 面322上。 藉由除了電路板300之頂表面3丨2上之測試點3〖〇之外， 在側平面322上具有測試點32〇，可改良測試過程之效率。 改良的測試效能可改良良率且減少製成成本。或者，頂表 面312上之測試點310中之一些可形成於側平面322上此 產生較小的電路板300，同時維持測試效能。 圖4 A以側透視圖展示根據本發明之一實施例之耦接至彈 性體材料（或其他類型之材料）之第一印刷電路板之實例， 163101.doc •10· 201237441 該彈性體材料（或其他類型之材料）耦接至—外殼。在一實 施例中，方塊圖400包括一耦接至一彈性體材料42〇之印刷 電路板（PCB)410,彈性體材料420耦接至一外殼43(^在一 些實施例中，彈性體材料420為適合於將PCB 41〇耦接至外 殼430之任一類型之可撓性或剛性材料。 在一實施例中，測試探針（未圖示）位於外殼内。因此， 方塊圖400致能在側平面412上具有複數個測試點的pcB 410之測試，側平面412耦接至彈性體材料42〇，彈性體材 料420耦接至外殼430。彈性體材料42〇可由交替的導電及 非導電層分段以將側平面412之測試點耦接至外殼43〇，外 殼4 3 0經設δ·|·以容納複數個測試探針。複數個導電層可接 觸每一測試點。 在一貫施例中，可藉由外殼430中含有之測試探針測試 資料處理系統100之電子組件，而並不接觸PCB 410之頂表 面或底表面。PCB 410之頂表面可主要用於電子組件以便 減小PCB 410之大小。 圖4Β展示根據本發明之一實施例之耦接至一彈性體材料 (或其他類型之材料）之第一電路板之方塊圖實例，該彈性 體材料（或其他類型之材料）耦接至第二電路板。在一實施 例中，方塊圖450包括一耦接至一彈性體材料47〇之印刷電 路板（PCB)460 ’彈性體材料470耦接至一印刷電路板 (PCB)480。在一些實施例中，彈性體材料470為適合於將 PCB 460耦接至PCB 480之任一類型之可撓性或剛性材料。 PCB 460包括一頂平面、一底平面及複數個側平面，其 163101.doc -11- 201237441 中一側平面462具有互連點。PCB 480包括一頂平面 '一底 平面及複數個侧平面’其中一側平面482具有互連點。 彈性體材料470藉由交替的導電及非導電層分段以將側 平面462之互連點耦接至側平面482之互連點。複數個導電 層可接觸每一互連點。因此，方塊圖450使得PCB 460與 PCB 480能夠藉由位於PCB 460之側平面462及PCB 480之 側平面482上的互連點而互連。經由導電部件或迹線將互 連點連接至PCB 460及PCB 480内含有之電子組件。基於側 平面462與側平面482之互連點之間的耦接（其提供PCB 460 與PCB 480之間的電接觸），PCB 460之電子組件可與PCB 480之電子組件通信。 導電部件或迹線通常經嵌入於PCB 460及PCB 480内， 且形成於PCB 460及PCB 480内之一或多個層上。導電部件 或迹線可形成於PCB 460或PCB 480之頂表面或底表面上。 然而，此將消耗PCB 460或PCB 480之有價值的頂表面或底 表面。 在一實施例中，具有CB 101之資料處理系統100對應於 PCB 460。在不接觸PCB 460或PCB 480之頂表面或底表面 的情況下，PCB 460之電子組件可耦接至PCB 480之電子組 件。PCB 460及PCB 480之頂表面可主要用於電子組件，以 便減小PCB 460及PCB 480之大小。 圖5展示根據本發明之一實施例之測試具有侧安裝測試 點之電路板的方法之流程圖。在步驟502處，方法500包括 將測試探針施加至位於電路板之至少一側平面上的測試 163101.doc •12· 201237441 點。方法進-步包括，在步驟剔處，藉由將電信號施 #至第-組測試點且感測來自第二組測試點之電信號㈣ 試電路板之組件。第-組測試點可包括或可不包括第二組 測試點之測試點》 一°' 在-實施例中’藉由將電信號施加至測試點而不感測來 自測試點之電信號來測試組件。該等測試點每—者輕接至 導複數個導電部件中之至少一者，該複數個導電部件耗接 至電路板。電路板之每一組件麵接至複數個導電部件中之 至少一者。 a在步驟506處，方法500進一步包括判定正經測試之組件 是否通過了測試。該測試由一可執行基於電腦之軟體的測 試裝置執行。若組件通過測試，則在步驟5〇8處，測試裝 置將該組件記錄為通過。若組件未通過測試，則在步驟 5 1〇處’測試裝置將該組件記錄為未通過，其中該組件經 受重測試或修理並重測試。在一實施例中，組件之修理包 括以新的組件置換該組件。在另一實施例中，組件之修理 包括改良組件與電路板之間的電或實體連接。 實施例中，在不使電路板之頂表面或底表面接觸測 °式探針之情況下，測試電路板之組件。在電路板之側平面 上的測試探針與測試點可共線。由於共線之測試點與測試 探針’測試裝置可以一簡單且省時方式測試電路板。 圖6展示根據本發明之一實施例之藉由側安裝互連點將 第一電路板互連至一第二電路板的方法之流程圖。方法 6〇〇包括將位於第一電路板之側平面上的互連點耦接至位 163101,d〇c •13· 201237441 ;第一電路板之側平面上的互連點。該耦接提供在該第一 電路板與該第二電路板之間的電接觸。方法綱進一步提 供在第一電路板與第二電路板之組件之間通信。在一實施 例中，通信包括第-電路板與第二電路板之間的資訊或資 料之交換。在另一實施例中，通信包括將電力自一電路板 供應至另一電路板。 在-實施例中，在不接觸第一電路板之頂表面或底表面 之情況下且在不接觸第二電路板之頂表面或底表面之情況 下，發生第-電路板及第二電路板上的互連點之搞接。第 -電路板及第二電路板之頂表面可主要用於安裝或附接電 子組件，以便減小電路板之大小。 在-實施例中，方法_進—步包括將位於第—電路板 之側平面上的互連點輕接至呈一分段圓案之彈性體材料之 第一側平面。方法600進一步包括將該彈性體材料之第二 側平面耦接至位於第二電路板之側平面上的互連點。 在一實施例中，第一電路板及第··雷 慨久乐一罨路扳為主邏輯板。 在另一實施例中’第一電路板及第-雷 久乐一冤路板為印刷電路 板。 使用本發明之各種實施例之方法，將測試探針施加至位 於電路板之至少-側平面上的測試點。藉由將電信號施加 至測試點來測試電路板之電子組件，該等測試點每一者輕 接至複數個導電部件中之至少―纟，該複數個導電部件耗 接至電路板。 在前述說明書中，已根據本發明之具體例示性實施例描 163101.doc •14- 201237441 述了本發明。將顯然， ，、、在不脫離如下列申請專利範圍中闡 明的本發明之更廣泛精神範疇 — r汉粑#之潰況下，可對本發明進 行各種修改。因此，應 應按說月丨生意義而非限制性意義來看 待本說明書及諸圖。 【圖式簡單說明】 圖1展示可與本發明—起使用的資料處理系統之方塊圖 實例。 圖2展示根據本發明之—實施例之測試裝置之方塊圖實 例，該測試裝置可㈣至具㈣絲職狀電路板。 圖3展示根據本發明之—實施例之具有—側安裝測試點 及一頂表面測試點之電路板之實例。 圖4A以側透視圖展示根據本發明之一實施例之耦接至一 彈性體材料（或其他類型之材料）之第一印刷電路板之實 例，該彈性體材料（或其他類型之材料）耦接至一外殼。 圖4B展不根據本發明之一實施例之耦接至一彈性體材料 (或其他類型之材料）之第一電路板之方塊圖實例，該彈性 體材料（或其他類型之材料）耦接至一第二電路板。 圖5展示根據本發明之一實施例之測試具有側安裝測試 點之電路板的方法之流程圖。 圖6展示根據本發明之一實施例之藉由側安裝互連點將 第一電路板互連至一第二電路板的方法之流程圖。 【主要元件符號說明】 10〇 資料處理系統 101 電路板（CB) 163101.doc •15· 201237441 163101.doc 102 匯流排 103 處理器或微處理器 104 記憶體或快取記憶體 105 揮發性RAM 106 非揮發性記憶體 107 ROM 108 顯示控制器 109 輸入/輸出控制器（I/O控制器） 110 頂平面或表面 120 側平面 210 頂表面（頂平面） 220 側平面 222 測試點 224 測試點 226 測試點 228 測試點 230 測試探針 232 測試探針 234 測試探針 236 測試探針 238 測試探針 240 測試裝置 300 電路板 310 測試點 ioc •16· 201237441 312 頂表面 320 測試點 322 側平面 400 方塊圖 410 印刷電路板（PCB) 412 側平面 420 彈性體材料 430 外殼 450 方塊圖 460 印刷電路板（PCB) 462 側平面 470 彈性體材料 480 印刷電路板（PCB) 482 側平面 163101.doc

Claims (1)

1. 側平面上的 201237441 七、申請專利範圍： 1. 一種測試方法，其包含： 將測試探針施加至位於一電路板之至少一 測試點；及 藉由將電信號施加至該等測試點來測試該電 件w、：中該等測試點每-者耦接至複數個導電 m 1複數”電部件祕至該電路板 163101.doc 路板之組 部件中之