TW201229800A - Method of context-sensitive, trans-reflexive incremental design rule checking and its applications - Google Patents

Description

201229800 六、發明說明： 【發明所屬之技術領域】 本發明係”對積體電路執行設計細檢查的電腦 執订方法’特別指-種對積體電路執行遞增式輯規則檢查 5 的電腦執行方法。 【先前技術】 在積體電路設計過財’設計酬檢紐視為一個相當 重要的步驟。在將積體電路設計移交給製造廠之前，必須通 1〇 過所錢触輯需符合的設計酬檢查。纟灣積體電路、 或疋聯華電子等00圓廠會針對各生產線提供所需的設計規 則。積體電路設計者戦在移交設計給晶圓廠之前，針對該 設計規則進行檢查。 15 傳統的設計規則檢查係以批次方式執行。設計者將完成 的設計與其對應的命令腳本，送入一設計規則檢查程式。設 5十規則檢查程式即對命令腳本進行解譯，執行規則檢查，並 回報發現的設計違背。設計者根據回報結果修正原本的設計 後即再次進行别述之規則檢查。藉由重複上述之檢查與修 2〇 正循環，直到沒有任何設計違背回報，最後的設計結果即符 σ移父製薇的標準。這樣的設計規則檢查被視為設計者與 氣4薇之間的一個整合式簽核流程(sjgn_〇均，以確保該設計 之可製造性。 由於積體電路設計日趨複雜，在設計流程的末段，設計 201229800 迷背的修正變得越來越困難。為了在設計過程令儘可能減少 設計違背魅，-種卿設計自動化玉具键構過財同時 進行設計_檢查與設計違背修正的作法魏運*生。其原 理係在①权具的演算法巾―併考量設計規則。在過去因 5设计規則較為單純，因此藉由上述作法尚可達到目的。然而， 隨著製程的演進’所需的設計規則也更加先進，單憑設計自 動化工具的演算法無法有效達到目的。因此，必須整合一個 内後式的設計_檢查引擎’來獅設計自動虹具進行檢 查與修正。陳的解決方案，亦可應用在手動布局工具上， 10 引導設計者作最佳的設計。 上述之内欲式设計規則檢查引擎，通常被稱為遞增式設 計規則檢查，並與前述之整合式簽核流程設計規則檢查，共 用同一套程式碼，其差別僅在於執行時所涵蓋的檢查範圍不 同。例如，在遞增式設計規則檢查中，所需檢查的設計規則 I5 僅為整合式簽核流程設計規則檢查的子集合，且檢查的幾何 範圍也僅為整合式簽核流程設計規則檢查的一部分。除此之 外’包括檢查與回報的機制，兩者均相同。 然而’將整合式簽核流程設計規則檢查引擎，應用在遞 增式設計規則檢查上，通常會有下列缺點： 20 L新舊設計違背可能會混雜，提高問題釐清的難度。以 電路擺置與佈線工具為例’若一部分電路設計被偵測 出的設計違背，包括因設計工具運作而產生之新的設 201229800 計違背，以及原本已存在之舊的設計違背，則會造成 設計者的困擾。通常解決的方法係對該部分電路設計 進行兩次設計規則檢查，第一次針對設計工具未運作 前之設計，第二次則針對設計工具運作後之設計，再 剔除掉共同的設計違背，此作法極為耗時且易產生錯 誤。 2.有些工具需要設計規則檢查引擎在發現第一個設計 違背時立即停止並回報。然而整合核核流程設計規 則檢查引擎係以批次方式進行，無法滿足此需求，並 造成資源浪費與效率不彰。 因此，如何針對遞增式設計規則檢查，避免新舊設計違 背混雜，並提昇執行效率，實為一重要課題。 【發明内容】 15 驗上鉢項問題’本發明之主要目的在提供-種方法 以對積體電路設計執行關聯性遞增式設計規則檢查。該設計 規則檢查係執行於一組環境形狀(envir〇nment也叩從)與一組 活動形狀(active shapes)之間’但不針對該^^環境形狀内部或 該組活動雜响執行料_檢查。，該設計規則檢 厂可匕3夕個執行階段作肪幼也⑽幻。在每一個執行階段執行 後’若無設計違背’職龍之活娜狀加人環境形狀。 式設賴麟查，本發明提出一實施係 201229800 將該遞增式設計規則檢查應用於一積體電路擺置工且。該者 施係利用1腦執行下列步驟：產生一初始擺置由―: 始環境形狀所界定；產生-潛在懸，由—組活動形狀所界 定；在馳轉職與驗環境雜之職行設計規則檢 5查’但不在該_境職_或她活__部執行設計 規則檢查；將該組活動形狀加入該組環境形狀；重複上述步 驟’直到該組環境形狀包含整個積體電路設計；以及考量檢 查出之設計朗違背，靖產生—賴的擺置。 本發明提㈣—實施雜該遞增式設計規則檢查應用於 積體電路佈線工具。該實施侧用-細執行下列步驟： 為該複數個電路物件以及複數個導線提供一擺置，且該擺置 係由-組初始環境形狀所界定；產生一潛在佈線，由一組活 動形狀所狀；在雜雜雜與雜環獅狀之間執行設 十規則檢查，但不在該組環境形狀内部或該組活動形狀内部 執行設計規則檢查；以及如果未檢查出設計規則違背，則將 、、且活動形狀加入該組壤境形狀；否則，產生一替換之潛在 佈線以解決該設計規則違背，並回到執行設計規則檢查之步 本發明提出另一實施係將該遞增式設計規則檢查應用於 一積體電路互動式布局工具。該實施係利用一電腦執行下列 步驟：編輯一物件；定義一組對應的活動形狀，以及一組對 應的環境形狀；在該組活動形狀與該組環境形狀之間執行設 201229800 計規則檢查，但不在該組環境形狀内部或該組活動形狀内部 執行設計規則檢查；以及報告該設計規則檢查結果。 【實施方式】 為使更進一步瞭解本發明之特徵及技術内容。以下舉出 5 各實施例以詳細說明本發明之内容，並以圖示作為辅助說 明。說明中提及之符號係參照圖式符號。 本發明係提供-種方法崎—雜電路設計執行關聯性 遞增式設計規則檢查。 晴參閲第1麟、為本發明之^麟糊。該積體電路設 10計係包括複數個幾何形狀，所述每個幾何形狀係界定-個單 元例、-個元件、-條導線、或一個接點之部分或全部，但 不限於上述物件，且該複數個幾何形狀可重疊。該方法係利 用一電腦執行下列步驟： 步驟11:提供一組設計規則； 15 步驟12:提供一組環境形狀； 步驟13:提供一組活動形狀； 步驟14.在該組活動形狀與該組環境形狀之間執行設計 規則檢查； 步驟15:輯是否檢查出違背，若是則執行步驟η，若 20 否則執行步驟16; 步驟16 :將該組活動形狀加入該組環境形狀； 步驟17 ··紀錄設計規則違背相關的參數； 201229800 步驟18 · ^有其歸_絲處理，若是職行步禪 13 ’若否則執行步驟19 ; 步驟19 :停止騎規則檢查。 則述步驟11中該組設計規則，係於初始階段送入一設 5規職查將。料_2巾触環境職她括該複^個 幾何形狀之-部份，通常係指既存於該積體電路設計中之幾 何形狀。-條行·在賴_境雜送人雜計規則檢 查引擎之後開始。前述步驟13中該組活動形狀係包括至少— 個幾何形狀’通常為即將被加入該積體電路設計之幾何形 1〇 狀’且驗赖微亦概人該設計賴檢查引擎。 前述步驟Η巾由於主要目的係以該料規則檢查引擎 針對該組活動職與触環境形狀之職行設計規則檢查， 因此在該組環境形狀内部或該組活動形狀内部執行設計規則 檢查並非必要。無論是否檢查出設計違背，當前執行階段會 15 被視為已結束。前述步驟Μ中若有其他活動形狀待處理，則 被視為新執行階段的開始。 第2圖揭示一實施例，係利用上述之設計規則檢查引 擎，針對一個幾乎無設計違背之積體電路設計之局部幾何形 狀進行檢查。該積體電路設計包括一組幾何形狀(Μ)，該組 20 歲何形狀(21)即被定義為一組環境形狀。另有兩組幾何形狀 (22及23)均可能造成設計違背。 依照第1圖之流程’幾何形狀(21)與幾何形狀(22)會被送 201229800 入該設計規則檢查引擎，接著第一個執行階段即開始以進行 設計規則檢查。若無設計違背，則幾何形狀(22)便會被加入 幾何形狀(21)。若有設計違背，則記錄相關之資訊與參數。 接著’與幾何形狀(23)會被送入該設計規則檢查引擎， 5 第二個執行階段即開始以進行設計規則檢查。若無設計違 背，則幾何形狀(23)便會被加入幾何形狀(21)。若有設計違 背，則記錄相關之資訊與參數。至此，即完成對該積體電路 設計之遞增式設計規則檢查。 上述之遞增式設計規則檢查引擎，係可應用於各種積體 1〇 電路設計自動化工具。以下將針對如擺置工具，佈線工具， 以及互動式布局編輯工具，做詳細之實施方式說明。 基於上述之遞增式設計規則檢查，本發明提出一實施例 係將該遞增式設計規則檢查應用於一積體電路擺置工具。該 擺置工具係針對該積體電路設計中之複數個電路物件進行定 15 位’並須符合一組設計規則。請參閱第3圖係為本實施例之 方法流程圖。該方法係利用一電腦執行下列步驟： 步驟31:提供一組設計規則； 步驟32.產生一組初始擺置，該初始擺置係由一組初始 環境形狀所界定； 2〇 步驟3上產生一組潛在擺置，該潛在擺置係由一組活動 形狀所界定； 步驟34:在該組活動形狀與該組環境形狀之間執行設計 201229800 規則檢查； 步驟35:判斷是否檢查出違背，若是則執行步驟37,若 否則執行步驟36 ; 步驟36 ·•將該組活動形狀加入該組環境形狀； 步驟37 :根據違背修正設計； 步驟38 :是否有其他潛在擺置待產生，若是則執行％ 步驟，若否則執行步驟39 ; 步驟39 :停止設計規則檢查。 前述步驟33中係針對至少—個未被該組環境形狀所界 定的電路物件產生-潛在擺置，其中該組活動形狀係用以表 示在該至少-個未__境職所界定電路物件中所有 的幾何形狀。前述步驟34中由於主要目的係以該設計規則 檢查引擎針_組活動形狀與触環境形狀之間執行設計 規則檢查’耻在馳環境形狀_或馳活_狀内部執 行設計規職查並非必要。前述步驟33至步驟38會被重複 執仃’直職_狀包含該碰電路所有找複數個電 路物件。 基於上述之步驟35，本發明提出—實_，係·回呼 函式來傳遞設計違背_資訊。其係在初始階段針對潛在的 設計違背進賴應时函式之註冊。待設計違#被檢測出 後，其對應之回呼函式便會被糾以傳遞細訊息與參數， 以供修正設計之用。 201229800 睛參閱第4A圖至第4E圖，係提供一實例以說明如何將 該遞增式設計規則檢查應用於一積體電路擺置工具。為定義 一組環境形狀，一實施例係將檢查起始點設於水平方向之最 左邊。藉由將最左邊對應的電路物件轉換為幾何形狀，即可 5 10 15 將該幾何形狀訂為初始之環境形狀並送入設計規則檢查引 擎。其次，將鄰接於該初始環境形狀右方之電路物件轉換為 幾何形狀，即可將該幾何形狀訂為活動環境形狀並送入設計 規則檢查引擎。 第4A圖中，實線方塊41係最左邊對應的電路物件轉換 後之幾何形狀’亦即概人設計規職查引擎之初始環境形 狀；虛線方塊42 _胁該被環獅狀之物件轉換 後之幾何雜，亦即被送人設計_檢以丨擎之雜環境形 狀。設計規則檢查引擎便啟動-個執行階段進行設計規則檢 ^。以「最小麟」違㈣例，擺置工具會針鱗一對應的 讀回呼函式’在其資構巾’對相_電路物件間產生 一間隙(clearance)限制。因此，該活動環境形狀所包含之電路 物件’便如第4B圖所示，依照間隙限制43進行重置。 當所有的違背均被修正後，擺置工具即如第％圖所示， 將該活動環境形狀加入初始環境形狀1成一新的環境形狀 44，以正式確認本執行階段完成。 接著，如第4D圖所示，一個新的執行階段被啟動，將 鄰接於環鄉祕之物件45 _知姉狀，並送入 12 20 201229800 設計規則檢查引擎， 推，擺置工具針對I 進行新一回合的檢查與修正。以此類

一實施例係將檢查起始點設於垂直方向之最下 方。藉由將最下方對應的電路物件轉換為幾何形狀，即可將 該幾何形狀訂為初始之環境形狀並送人設計規則檢查引 擎其-人’將鄰接於該初始環境形狀上方之電路物件轉換為 幾何形狀，即可賴幾何做訂綠純境職並送入設計 規則檢查引擎。没计規則檢查引擎便啟動一個執行階段進行 設計規則檢查。_以「最小距離」違背為例，擺置工具會 針對每-對應的違背回呼函式，產生一間隙限制43。因此， 該活動環境形狀所包含之電路物件，便可依照間隙限制43 ，行重置。如水平方向之實施例，以此類推，擺置工具針對 15 每一層擺置’以垂直方向由下至上重複進行上述之步驟。至 此，所產生之擺置即可符合設計規則之要求。 本發明另提出一實施例係將該遞增式設計規則檢查應用 於一積體電路布局編輯工具。如第5A圖所示，虛線方塊51 係代表待編輯之幾何形狀(如移動或伸展），實線方塊、 522、523以及524係虛線方塊51周邊之幾何形狀，以虛線 方框53為掃描範圍，可定義出相關的環境形狀。 如第5B圖所示，方塊522以及524被定義為環境形狀， 13 201229800 而方塊521以及523則否。虛線方塊51則被定義為活動形 狀。將環境形狀與活動形狀送入設計規則檢查引擎後，即在 活動形狀與環境形狀之間執行設計規則檢查，但不在環境形 狀内部或活動形狀内部執行設計規則檢查。當設計違背發生 5 時，可利用對應之回呼函式所傳遞之相關資訊與參數，決定 是否進行修正編輯(如重置或調整大小）。如果可行，布局編 輯工具可根據對應之回呼函式所傳遞之相關資訊與參數，更 動活動形狀之位置或形狀，以修正設計違背。 基於效率考量，當一個檢查執行階段進行中，若偵測到 1〇 #_狀被飾姐請’應立即停止該檢絲行階段，其 原因在於原有活動形狀已不適用於當前的檢查。 待使用者完成規則驅動編輯命令(如釋放滑鼠鍵)後，最 終活動形狀及其位置即被檢查域。若產生設計違背，則如 第5C圖所示，以一錯誤標記54指出違背所在。 15 本發明另提出—實施娜將該遞增式設計規職查應用 於-積體電路佈線工具。其中該積體電路係包括複數個電路 物件、複數個導線以及一網路連線表(netUst)。該佈線工具係 根據該網料躲，珊鰣體祕餅巾之魏個電路物 件進行電性連結，並須符合一組設計規則。請參閱第^圖係 2〇 林實施例之方法流程圖。該方法係利用-電腦執行下列步 驟： 步驟61:提供一組設計規則； 201229800 步驟62:產生一組初始擺置，該初始擺置係由一組初始 環境形狀所界定； 步驟63:產生一組潛在佈線，該潛在佈線係由一組活動 形狀所界定； 步驟64:在該組活動形狀與該組環境形狀之間執行設計 規則檢查； 步驟65:判斷是否檢查出違背，若是則執行步驟67，若 否則執行步驟66 ; 步驟66 :將該組活動形狀加入該組環境形狀；以及 步驟67 :產生一替換之潛在佈線以解決該設計規則違 背，並執行步驟64。 前述步驟62中之初始環境形狀係包括該複數個電路物 件以及部分的導線。前述步驟63 +騎在佈線聽括至少 —導線構成之至少-網路㈣’且該至少—導線未被該組環 境形狀所界定。前述步驟64中由於主要目的係以該設計規 則檢查引擎針對該組活動雜與該狀之間執行設 計規則檢查’目錄雜環獅㈣部或敝騎形狀内部 執行設計規則檢查並非必要。 請參閲第7A圖至第冗圖’係提供一實例以說明如何將 該遞增式设計規則檢查應用於一積體電路佈線工具。請參閱 第7A圖’佈線工具係嘗試產生網路^丨以連接兩接腳。首先， 產生一個導電路控71以連接兩接腳，該導電路徑鄰近實線 15 201229800 方塊72與虛線方塊73。其中實線方塊係環境形狀，虛線方 塊因離該導電路練遠’因此不列人設計酬檢查範圍。接 著’將導電路徑71定義為活動形狀，並與環境形狀一起送 入設計規則檢查引擎，以進行檢查。 5 假設’如帛7B圖所示，從回呼函式回傳之結果得知， 存在一「密集線端(denselineend)」違背與一「間距過大伽 spacing)」違背，則佈線工具即可根據該訊息產生兩個間隙方 塊75卜752 ’視為障礙(bl〇cka㈣，並儲存於内部資料結構。 接著’如第7C圖所示’佈線工具即移除原導電路徑71， 1〇 並根據紀錄之障礙，產生新的導電路程74，並重複前述步 驟，進行設計規則檢查與障礙紀錄，直到產生一無違背之導 電路控。右步驟重複次數達一預設值仍無法產生一無違背之 導電路徑，則佈紅具即告知使用者料線無法產出。 本發明另提出-實施例係將該遞增式設計規則檢查應用 15於-㈣魏製造導向料纽_gn_f_anUfacturing 麵）。貫孔係在一積體電路布局中連接兩鄰近導電層之一塊 小區域(此處軸亦❹晶销視鱗賴）。域何的觀點 視之’一個貫孔係包括三部份的形狀：-個「切割:」（cut， 係才曰穿過兩鄰近導電層之之孔洞）以及兩個 「包體」 20 (enclosures，兩導電層各一）。 在製k過程中，貫孔可能會發生各種斷路問題，例如切 割可月b會被阻斷’或是切割與包體未對齊，因而嚴重影響良 201229800 率。為提升良率，晶圓廠通常會提供積體電路設計者一組優 先選擇貫孔(亦即製造導向設計貫孔）。基於面積考量，設計 者通常會錄簡單的貫孔完絲局，再以軟體J1具盡可能將 該最簡單的貫孔以製造導向設計貫孔取代之。 請參閱第8A圖，兩個製造導向設計貫孔811、812係用 來取代如$ 8B圖所示之貫孔810，其中貫孔811擁有比貫孔 812高之取代優先權。 復參閱第8C圖。首先’軟體工具以貫孔811取代貫孔 δίο並將實線方塊η定義為環境形狀，亦將貫孔川定義 為活動職’將魏雜及活_狀送人設計規職查引擎 (虛線方塊83因判定無關於當前活動形狀，故不列入環境形 狀)=著’即在該組活動形狀與該組環境形狀之間執行設計 /、丨仏―而不在該組環境形狀内部或該組活動形狀内部執 15 行設計規驗4。假設，軟紅具接_时函式指出，如 方塊84所示有違背產生，則在接收到第一個回呼函式時即 停止檢查，並回復原有狀態。 接耆，如f 8〇圖所示’軟體王具以貫孔阳取代貫孔 *並重新執行設計規則檢查。若無違背產生，則接受此 貝孔置換，並進行下—個貫孔的取條序。若有 貝_复如第圖所示之原有狀態。 自動2將上述之獅性遞增式設計酬檢查叙各種設計 、’即可以更有效細方式進行設計細，i檢查與修 17 20 201229800 正，並產生積體電路布局。 雖然本發明以前述之較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習相像技藝者，在不脫離本發明之精 神和範圍内，當可作些許之更動與潤飾，因此本發明之專利 5 保護範圍須視本說明書所附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖係為本發明之方法步驟流程圖； 第2圖係將本發明應用於一積體電路設計之實施例說明； 1〇 第3圖係將本發明應用於一積體電路擺置工具之方法步驟流 程圖； 第4A-4E圖係將本發明應用於一積體電路擺置工具之實例說 明； 第5A-5C圖係將本發明應用於一積體電路布局編輯工具之實 15 例說明； 第6圖係將本發明應用於一積體電路佈線工具之方法步驟流 程圖； 第7A-7C圖係將本發明應用於一積體電路佈線工具之實例說 明；以及 2〇 第8A-8D圖係係將本發明應用於—積體電路貫孔置換之實例 說明。 【主要元件符號說明】 18 201229800 11〜19 · · ·步驟 21 ~23 · · ·元件 31〜39 · · ·步驟 41〜45 · · ·元件 5 5卜53以及54 ···元件 521〜524 ···元件 61〜67 · · ·步驟 71〜74 · · ·元件 •元件 •元件 751以及752 ···元件 810〜812 · · 82以及83 10

Claims (1)

1. 201229800 七、申請專利範圍： 1. 一種對一積體電路執行遞增式設計規則檢查的電腦執行方 法，其中該積體電路係包括複數個電路物件，且由複數個幾何 形狀所界疋’其中該複數個電路物件中之每一個電路物件之部 份或全部係由該複數個幾何形狀中之至少一個幾何形狀所界 定，該方法係利用一電腦執行下列步驟： (a) 提供一組設計規則； (b) 提供一組環境形狀，其中該組環境形狀係包括該複 數個幾何形狀之一部份； (c) 提供一第一組活動形狀’其中組該活動形狀係包括 至少一個幾何形狀；以及 (d) 根據該組設計規則，在該組活動形狀中之該至少一 個幾何形狀與該組環境形狀之間執行設計規則檢查，但不 在該組環境形狀内部或該組活動形狀内部執行設計規則 檢查。 2.如申請專利細第1項所述之電腦執行方法，更包括下列步 驟： (e)如果未檢查出設計規則違背，則將該組活動形狀加 入該組環境形狀；以及 (f )提供-第二組活_狀’其中該組活動形狀係包括 20 201229800 至少-個幾何形狀，並重複步驟（d)及步驟（e )。 3. 如申請專利細第1項所述之電腦執行方法，其中步驟（d ) 更包括，如果檢查出設計規則違背，則將涉及之幾何形狀紀錄 5於-料，並紀錄每—個設計酬違背細的參數。 4. 種伴Ik遞增式设計規則檢查以產生積體電路擺置的電腦執 行方法’其中該積體電路係包括複數個電路物件，其中該複數 個電路物件中之每-個電路物件之部份或全部係由複數個幾 0何形狀中之，幾何形狀所界定，財法係電腦執行下 列步驟： (a)針對部分之該複數個電路物件產生—初始擺置，其 中該初始擺置係由一組初始環境形狀所界定，其中該組初 始環境職侧以麵在該部分找複數個電路物件中所 > 有的幾何形狀； ()針對至y個未被該組環境形狀戶斤界定的電路物件 產生-潛在擺置，其中該潛在擺置係由一組活動形狀所界 定’其中該組活動形狀係用以表示在該至少一個未被該組 m境形狀所界定電路物件中所有的幾何形狀； (C )根據-峻計酬，在雜活_雜該組環境形 狀之間執行設計規則檢查，但不在該組環境形狀内部或該 組活動形狀内部執行設計規則檢查； 21 201229800 (d)將該組活動形狀加入該組環境形狀； (e )重複步驟（b )至步驟（d )，直職組環境形狀 包含該積體電路所有之該複數個電路物件；以及 ⑴考1在步驟U )中檢查出之設計規則違背，重新 5 產生一個新的擺置。 5.如申請專利範圍第4項所述之電腦執行方法，其中步驟（〇 ) 更包^如果檢查出設計規則違背，將涉及之幾何形狀紀錄於 -名單’並紀錄每-個設計規則違背對應的參數。 10 6·如申請專利範圍第5項所述之_執行方法，更包括註冊複數 個回呼函式，其中該複數個回呼函式中之每個回呼函式係關聯 於其對應之設計規則違背。 15 7.如申請專利範圍第6項所述之電腦執行方法，其中步驟⑺ 更包括’如果檢查出設計規則違背，則啤叫對應之回呼函式， 以傳遞該涉及之幾何形狀之名單’以及該每—健計規則違背 對應的參數。 如申請專利範圍第7項所述之_執行方法，其中該每一個設 計規則違背對應的參數係'包括基於該設計規則違背，介㈣组 環境形狀中之-個電路物件與該組活動形狀中之一個電路物 22 201229800 件之間的—俯猶關條件。 9'種伴隨遞增式輯規職查减生積體電路佈線的電腦 卜法其中該積體電路係包括複數個電路物件，以及複數 個網路’該方法係利用一電腦執行下列步驟： (a) 為部分之該複數個電路物件以及複數個導線提供一 擺置，其中部份之該複數個網路係由該複數個導線所構 成’且該擺置係由-組初始環境形狀所界定，其中該組初 始被境形狀伽絲示在該部分之該減個電路物件以及 該複數個導線中所有的幾何形狀； (b) 針對至少一個未被該組環境形狀所界定的網路產生 -潛在佈線’其中該潛在佈線係包括至少—條導線，且由 一組活動形狀所界定，其中該組活動形狀係包括至少一個 幾何形狀，用以表示該至少一條導線； (c) 根據一組設計規則，在該組活動形狀與該組環境形 狀之間執行設計規則檢查，但不在該組環境形狀内部或該 組活動形狀内部執行設計規則檢查；以及 (d) 如果未檢查出設計規則違背，則將該組活動形狀加 入該組環境形狀；否則，針對該至少一個網路產生一替換 之潛在佈線以解決該設計規則違背，並回到步驟（c)。 10.如申請專利範圍第9項所述之電腦執行方法，其中步驟（c ) 23 201229800 更包括，如果檢查出設計規則違背，則將涉及之幾何形狀紀 錄於一名早，並紀錄每一個設計規則違背對應的參數。 11. 如申請專利範圍第9項所述之電腦執行方法，其中步驟（d ) 5 更包括，如果在解決該設計規則違背之前，產生該替換之潛 在佈線之次數達一預設之限制次數，則停止產生該替換之潛 在佈線。 12. 如申請專利範圍第9項所述之電腦執行方法更包括註冊複 1〇 數個回呼函式，其中該複數個回呼函式中之每個回呼函式係 關聯於其對應之設計規則違背。 13. 如申請專利範圍第12項所述之電腦執行方法，其中步驟（〇） 更包括，如果檢查出設計規則違背，呼叫對應之回呼函式， 15 以傳遞該涉及之幾何形狀之名單，以及該每一個設計規則違 背對應的參數。 14·如申請專利範圍第13項所述之電腦執行方:法，其中該每一個 設計規則違背對應的參數係包括基於該設計規則違背的一個 20 障礙限制條件。 15.如申請專利範圍第9項所述之_執行方法，其中該網路係 24 201229800 包括複數個導線以及貫孔。 種伴隨遞增式精簡檢查以進行觸鷄雜電路布局 5 雜的電職行方法’其找賴電路係包純數個電路物 件以及複數個網路’其中該複數個電路物件中之每一個電 路物件之部份或全部，或該複數_路巾之每-個網路之部 份或全部’係由複數個幾娜狀中之-個幾何形狀所界定， 該方法係利用一電腦執行下列步驟： (a) 編輯-物件’其中該物件係包括部份之該複數個電 10 路物件，或部份之雜數個網路； (b) 定義-組對應的活動形狀，其中該組活動形狀係包 括至少-简何形狀，用以表示該物件；以及—組對應的 環境形狀，其中該組環境形狀係包括在該組活動形狀周 之幾何形狀； 15 ( G )輯―組設計·，在敝活_狀朗組環境形 狀之間執行設計規職查，但不在該組環境形狀内部或該 組活動形狀内部執行設計規則檢查；以及 人 (d)報告該設計規則檢查結果。 ’其中該物件係 17.如申請專利範圍第16項所述之電腦執行方法 透過一使用者介面選擇之。 25 20 201229800 18. 如申請專利範圍第16項所述之電腦執行方法其十若於步驟 (c )之設計規職錄行巾，彳貞_，卜彳輯的編輯動作， 則應停止目前之設計酬檢查，並且應執行—健於該新的 編輯動結果之一個新的設計規則檢查。 19. -種舰遞增歧狀驗查n造導触計貫孔對複 數個貫孔之-進行置換的電腦執行方法，其中該積體電路係 包括複數個電路物件’其巾該複触j電路物件巾之每一個電 路物件之部份或全部，係由複數鑛何形狀巾之—個幾何形 狀所界定，該方法係利用一電腦執行下列步驟： (a) 提供至少一個製造導向設計貫孔，其中該至少一個 製ia導向Sx计貫孔係根據一預設順序排列於一名單内； (b) 以該名單内之第一個貫孔置換該複數個貫孔之一； (C )定義一組對應的活動形狀，其中該組活動形狀係包 括至少一個幾何形狀，用以表示該第一個貫孔；以及一組 對應的環境形狀，其中該組環境形狀係包括在該組活動形 狀周圍之幾何形狀； (d) 根據一組設計規則，在該組活動形狀與該組環境形 狀之間執行設計規則檢查，但不在該組環境形狀内部或該 組活動形狀内部執行設計規則檢查；以及 (e) 如果檢查出設計規則違背，則將該貫孔從該名單内 移除，若該名單不為空名單，則重複步驟（b )至步驟（d )。 26