[go: up one dir, main page]

TW201219201A - Cu alloy film for display device, and display device - Google Patents

Cu alloy film for display device, and display device Download PDF

Info

Publication number
TW201219201A
TW201219201A TW100125792A TW100125792A TW201219201A TW 201219201 A TW201219201 A TW 201219201A TW 100125792 A TW100125792 A TW 100125792A TW 100125792 A TW100125792 A TW 100125792A TW 201219201 A TW201219201 A TW 201219201A
Authority
TW
Taiwan
Prior art keywords
layer
film
alloy
oxygen
display device
Prior art date
Application number
TW100125792A
Other languages
English (en)
Other versions
TWI454373B (zh
Inventor
Aya Miki
Toshihiro Kugimiya
Yasuaki Terao
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201219201A publication Critical patent/TW201219201A/zh
Application granted granted Critical
Publication of TWI454373B publication Critical patent/TWI454373B/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • C22C9/01Alloys based on copper with aluminium as the next major constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • C22C9/04Alloys based on copper with zinc as the next major constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • C22C9/05Alloys based on copper with manganese as the next major constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • C22C9/06Alloys based on copper with nickel or cobalt as the next major constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22FCHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/321Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer with at least one metal alloy layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732Bottom-gate only TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739Conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • H10D30/6746Amorphous silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/412
    • H10P14/44
    • H10W20/425
    • H10W20/4424
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611Oxide-containing component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

201219201 六、發明說明: 【發明所屬之技術領域】 本發明係有關具備使用於液晶顯示器或有機EL,顯示:器 等顯示裝置的Cu合金膜之顯示裝置,詳細而言,係有關具 備對於與氧含有絕緣體層的密著性等優越之Cu合金膜之顯 示裝置。 【先前技術】 對於由液晶顯示器所代表之顯示裝置的配線,至目前 爲止係使用鋁(A1)合金膜。但隨著顯示裝置之大型化及 高畫質化發展,因配線阻抗爲大而引起之信號延遲及電力 損失之問題有明顯化》因此,作爲配線材料,較A1爲低阻 抗的銅(Cu )則被受到注目。對於A1的電性阻抗率爲 2.5χ1(Γ6Ω . cm而言’ Cu的電性阻抗率則爲低之Ι.6χ10·6 Ω · cm ° 但Cu係無法確保與閘極絕緣膜(代表性而言,可舉出 810,或8丨0\等之Si氧化物,Si氧氮化物等)之充分的密著 性。也就是有與氧含有絕緣體層之密著性爲低,產生剝離 之問題。更且,與氧含有絕緣體層之密著性爲低之故,而 Cu係有爲了加工成配線形狀之濕蝕刻困難之問題。玻璃基 板的主成分係爲Si氧化物,有著與閘極絕緣膜同樣的問題 ,但提案有爲了提升與上述玻璃基板的密著性之各種的技 術。 例如,專利文獻1〜3係揭示有於C u配線和玻璃基板之 201219201 間,介入存在鉬(Mo )或鉻(Cr )等高熔點金屬層而謀求 密著性之提昇的技術。但在此等技術中,將高熔點金屬層 進行成膜之工程則增加,進而顯示裝置之製造成本也增大 。更且,爲了層積Cu與高熔點金屬(Mo等)之異種金屬 ’於進行濕蝕刻時,有在Cu與高熔點金屬之界面產生腐蝕 之虞。另外,在此等異種金屬中,因對於蝕刻速率產生有 差之故,有產生無法將配線剖面形成爲期望的形狀(例如 推拔角爲45〜60°程度之形狀)的問題。更且,高熔點金屬 ,例如Cr的電性阻抗率(12.9χ1(Γ6Ω . cm)係較Cu之構 成爲高’而經由配線阻抗之信號延遲或電力損失則成爲問 題。 專利文獻4係揭示有於Cu配線和玻璃基板之間,作爲 密著層而介入存在鎳或鎳合金與高分子系樹脂膜之技術。 但在此技術中,在顯示器(例如,液晶面板)之製造時的 高溫退火工程,樹脂膜則產生劣化,而有密著性下降之虞 〇 專利文獻5係揭示有於Cu配線和玻璃基板之間,作爲 密著層而介入存在氮化銅之技術。但氮化銅本身並非爲安 定之化合物。因此’在此技術中,在顯示器(例如,液晶 面板)之製造時的高溫退火工程,N原子則作爲N2氣體而 加以釋放,配線膜則產生劣化,有密著性下降之虞。 〔先前技術文獻〕 〔專利文獻〕 -6- 201219201 專利文獻1:日本特開平7-66423號公報 專利文獻2:日本特開平8_8498號公報 專利文獻3:曰本特開平8_ 1 3 846 1號公報 專利文獻4:日本特開平1〇_186389號公報 專利文獻5:日本特開平ι〇_133597號公報 【發明內容】 〔發明欲解決之課題〕 本發明係著眼於上述情事而作爲之構成,其目的則提 供具備具有與氧含有絕緣體層高的密著性,及低電性阻抗 率之Cu合金膜的顯示裝置。 〔爲解決課題之手段〕 本發明係提供以下之顯示裝置用Cu合金膜及顯示裝置 〇 [1] 一種顯示裝置用Cu合金膜,其特徵爲具有:含有 將選自Zn、Ni、Ti、Al、Mg、Ca、W、Nb及Μη所成的群 之至少一種元素,以合計含有1.2-20原子%之〇:11合金而成 之第一層(Υ); 和爲純Cu,或將Cu作爲主成分之Cu合金,較前述第 —層(Y )電性阻抗率低之Cu合金所成之第二層(X)之 層積構造,前述第一層(Y)之一部分或全部係與氧含有 絕緣體層直接接觸,且 前述第一層(Y)爲含有Zn或Ni之情況,前述第一層 201219201 (Y)的膜厚爲10nm以上100nm以下, 前述第一層(Y)爲未含有Zn及Ni之情況,前述第一 層(Y)的膜厚爲5nm以上lOOnm以下。 [2] 如第1項所記載之顯示裝置用Cu合金膜,其中, 前述第一層(Y )的膜厚則對於Cu合金膜全膜厚而言爲 60%以下。 [3] 如第1項或第2項所記載之顯示裝置用Cu合金膜’ 其中’對於前述第一層(Y)爲含有Μη,以CVD法作成前 述氧含有絕緣體層之氧化矽(SiOx)或氧氮化矽(Si〇N) 之情況,係滿足下式(丨)之構成, 2客{[〇]χ[Μη]χ1·6}/ ( [〇] + [N]) ... ( 1) 式中, [Μη]係含有於第一層(Y)之Μη的含有量(原子% ) , [〇]係含有於氧含有絕緣體層之氧(0 )的含有量(原 子%), [Ν]係含有於氧含有絕緣體層之氮(Ν)的含有量(原 子% ), [4] 如第1項至第3項任一項所記載之顯示裝置用Cu合 金膜,其中,前述第一層(γ)爲含有Mn,前述第一層( γ )之膜厚TM ( nm ),和Μη之含有量[Μη](原子°/° )則 滿足下式(2 )之構成, ΤΜ2 230χ{[Μη]χ1·6}-12 …(2) 式中, -8- 201219201 TM係第—層(Y)之膜厚(nm), [Μη]係含有於第—層(γ)之Mn的含有量(原子%) 〇 [5] 如第1項至第4項任一項所記載之顯示裝置用Cu合 金膜’其中’前述Cu合金膜係以25〇t:以上進行5分鐘以上 熱處理之構成。 [6] 如第1項至第5項任一項所記載之顯示裝置用Cu合 金膜,其中’前述氧含有絕緣體層係含有Si之構成。 [7] 如第1項至第6項任一項所記載之顯示裝置用Cu合 金膜,其中,前述氧化物含有絕緣體層係氧化矽(SiOx ) 或氧氮化砂(SiON)。 [8] 如第1項至第7項任一項所記載之顯示裝置用Cu合 金膜,其中,對於濕蝕刻性優越之構成。 [9] 一種顯示裝置,其特徵爲具有如第1項至第8項任 —項所記載之顯示裝置用Cu合金膜。 〔發明之效果〕^ 本發明之顯示裝置用Cu合金膜係具備含有:包含對於 與氧含有絕緣體層之密著性優越之特定元素的Cu合金所成 之第一層(Y),和純Cu、或較前述第一層(Y)電性阻 抗率低之Cu合金所成之第二層(X)的層積構成之Cu合金 膜(配線膜),且以與上述元素的關係而適當地控制第一 層(γ)之膜厚之故,可實現與氧含有絕緣體層之高密著 性,和作爲Cu合金膜全體之低電性阻抗率雙方。對於密著
S -9- 201219201 性,特別是將第一層(Y)的合金元素作爲Μη時,(I) 適當地控制第一層(Υ)之膜厚與在第一層(Υ)之Μη的 含有量’以及(Π )氧含有絕緣體層則以CVD法加以作成 之氧化矽(SiOx )或氧氮化矽(SiON )之情況,經由適當 地控制在第一層(Y)之Μη,0,N的含有量之時,可更達 成良好的密著性。更且,使用於本發明之Cu合金膜係含有 同種之純Cu或Cu合金層之層積構造之故,對於蝕刻速度並 無極端的差,而如使用上述Cu合金膜,圖案形成則爲容易 ,可進行對於形狀優越之微細加工者。 【實施方式】 有關本發明之顯示裝置用Cu合金膜之一部分或全部係 與氧含有絕緣體層(以下,有單略記「氧含有絕緣體層」 之情況)直接接觸,具有:含有將選自Zn、Ni、Ti、A1、 Mg、Ca、W、Nb及Μη所成的群之至少一種元素,以合計 含有1.2〜2 0原子%之<:11合金而成之第一層(Υ);和爲純 Cu,或較前述第一層(Υ)電性阻抗率低之Cu合金所成之 第二層(X)之層積構造,且含有於前述第一層(Y )之 合金元素爲Zn或Ni之情況,係前述第一層(Y)的膜厚爲 10nm以上100nm以下,含有於前述第一層(Y)之合金元 素爲Zn及Ni以外之元素之情況,係前述第一層(Y)的膜 厚爲5nm以上l〇〇nm以下。 在本發明中,氧含有絕緣體層與其一部分或全部直接 接觸之第一層(Y)係經由以含有貢獻於密著性提昇之合
-10 - 201219201 金元素的Cu合金加以構成,由此,與氧含有絕緣體層的密 著性則提昇。另一方面,層積於前述第一層(Y)上之第 二層(X)係由電性阻抗率低的元素(純Cu,或具有與純 Cu相同程度之低電性阻抗率的Cu合金)加以構成,由此, 謀求Cu合金膜全體之電性阻抗率的降低。即,經由作爲在 本發明所規定之上述層積構造之時,將電性阻抗率比較於 A1爲低之Cu本來的特性,有效地發揮至最大限度之同時, 並且亦可消解Cu缺點之與氧含有絕緣體層的低密著性者。 在本發明中,構成第二層(X)之「較第一層(Y) 電性阻抗率低之Cu合金」係呈比較於由含有密著性提昇元 素之Cu合金所構成之第一層(Y ),電性阻抗率爲低地, 適當地控制合金元素的種類及/或含有量爲佳。電性阻抗 率爲低的元素(大槪等同純Cu合金低的元素)係參照記載 於文獻之數値等,可從公知的元素容易地做選擇。但即使 爲電性阻抗率高的元素,如減少含有量(大約〇·〇5~1原子 %程度),亦可降低電性阻抗率之故’可適用於第二層( X )之上述合金元素係未必限定於電性阻抗率低的元素。 具體而言,例如理想使用Cu — 0.5原子%Ni、Cu— 0.5原子 %Zn、Cu— 0.3原子%Mn等。另外,可適用於第二層(X) 之上述合金元素係亦可含有氧氣或氮氣之氣體成分,例如 ,可使用Cu_0或Cu— N等。然而’較第一層(Y)電性阻 抗率低之Cu合金係含有上述可適用之元素’實質上剩餘部 分則Cu及不可避免之不純物。 以下,對於最具特徵之第一層(Υ)而詳細說明本發 -11 - 201219201 明。 〔關於第一層(γ)〕 在上述Cu合金膜中,第一層(Υ)係其一部分或全部 則與氧含有絕緣體層直接接觸,由將選自Zn、Ni、Ti、A1 、Mg、Ca、W、Nb及Μη所成的群之至少一種元素(密著 性提昇元素),以合計含有1.2〜20原子%之Cu合金而加以 構成。此等元素係可以單獨含有,而亦可倂用2種以上》 以單獨含有之情況係單獨的量,如滿足上述範圍爲佳,而 含有2種以上之情況係合計量,如滿足上述範圍爲佳。此 等元素係對於Cu金屬係作爲固溶,但對於Cu氧化膜係作爲 未固溶之元素而選擇者。此等元素則固溶之Cu合金,經由 成膜過程之熱處理等而加以氧化時,認爲上述元素係擴散 而濃化於粒界或界面,經由該濃化層,與氧含有絕緣體層 的密著性則提昇。經由如此之濃化層之形成,即使未介入 存在阻障金屬而將Cu合金膜,與氧含有絕緣體層直接連接 ,亦可確保充分之密著性。其結果,可防止液晶顯示器之 灰階顯示等之顯示性能的劣化。 上述之密著性提昇元素之中,理想爲Mn、Ni,更理想 爲Μη。Μη係因發現到在上述之界面的濃化現象非常強的 元素。即,Μη係經由Cu合金成膜時或成膜後之熱處理( 例如,包含將SiN膜之絕緣膜成膜之工程,在顯示裝置之 製造過程的熱過程),從膜的內側朝外側(與氧含有絕緣 體層之界面等)移動。朝界面之Μη的移動係經由熱處理之 201219201 氧化所生成之Μη氧化物則成爲驅動力而更加以促進。其結 果,於與氧含有絕緣體層的界面,形成Cu-Mn之反應層( 以下,稱作「Μη反應層」),認爲與氧含有絕緣體層之密 著性有顯著提昇(參照後述之圖1 1的相片)。 將如此之Μη反應層作爲代表,選自Zn ' Ni、Ti、Α1、 Mg、Ca、W、Nb及Μη所成的群之至少一種元素則濃化於 界面等之濃化層係理想爲經由濺鍍法(詳細係後述)之C u 合金成膜後,在經由以約2 5 0 °C以上進行5分鐘以上之加熱 處理所得到。因經由如此之加熱處理,容易擴散濃化合金 元素於界面。加熱處理條件之上限係如可得到期望之濃化 層,並無特別加以限定,而可經由基板之耐熱性或處理的 效率等作適宜調整。 然而,上述之加熱處理,係亦可以Μη反應層等之上述 濃化層的形成爲目的加以進行者,而亦可Cu合金膜形成後 之熱過程(例如,將SiN膜等之保護膜進行成膜之工程) 爲滿足前述溫度.時間者。 上述元素的含有量係作爲1.2原子%以上。在上述元素 的含有量不足1.2原子%中,與氧含有絕緣體層的密著性不 充分而無法得到滿足之特性。雖在後述之實施例亦有敘述 ’但例如上述元素的含有量少0 · 5 %程度之情況,亦有經由 條件而得到良好之密著性的情況,但缺乏再現性。因此, 本發明中,亦考慮再現性,而將上述元素的含有量之下限 値作爲1.2原子%以上。由此,未因測定條件等而經常得到 良好的密著性。上述元素之含有量越多,對於密著性提升 -13- 201219201 爲有效,但另一方面,當上述元素之含有量超過20原子% 時,Cu合金膜(配線膜)本身(第一層+第二層)之電性 阻抗率越高者,在配線的蝕刻時,基蝕量增大,以及產生 殘渣之故,細微加工變爲困難。如上述,從密著性的觀點 ,上述元素的含有量之理想下限値係2原子%,更理想爲3 原子%,又更理想爲4原子%。另外,從電性阻抗率等之觀 點,理想上限値係1 6原子%,更理想爲1 4原子%,又更理 想爲1 2原子%。 上述元素的理想含有量係嚴格來說,經由元素的種類 而有所差異。因經由元素的種類,密著性及對於電性阻抗 之負荷(影響)有所差異。例如,Μη係3原子%以上14原 子%以下爲佳,更理想爲4原子%以上12原子%以下。另外 ,Ζη的情況係2原子%以上10原子%以下爲佳。 使用於本發明之Cu合金膜中之第一層(Υ)係含有上 述元素(理想爲更含有下述元素),殘留部:Cu及不可避 免不純物。 構成上述第一層(Y)之Cu合金係更加地將Fe及/或 Co,以合計(單獨的情況係單獨的量)含有在0.02〜1.0原 子%之範圍亦可,由此,低電性阻抗率與氧含有絕緣體層 之高密著性則更一層向上提昇。理想之含有量係0.05原子 %以上0.8原子%以下,更理想爲〇.1原子%以上〇.5原子%以 下。 在上述Cu合金膜中,第二層(X)係形成於上述第一 層(Y)之上方(正上方),由純Cu,或將較前述第一層 -14- 201219201 (Y)電性阻抗率低之Cu做爲主成分之Cu合金加以構成。 經由設置如此之第二層(X )之時,可降低抑制Cu合金膜 全體之電性阻抗率。然而,在上述第一層(Y)之「將Cu 做爲主成分」係指構成材料的元素之中,Cu的質量或原子 數最多者,從電性阻抗率的觀點,Cu係爲實質85原子%以 上爲佳。 如此使用於本發明之Cu合金膜係經由作爲組成不同之 第二層(X)與第一層(Y)之層積構成之時,發揮所期 望之特性,但對於爲了更有效地發揮此等特性,必須適當 地控制第一層(Y )之膜厚。因經由元素的種類,密著性 及對於電性阻抗而言之影響而有所不同。 例如上述第一層(Y )則至少含有Zn或Ni之情況,前 述膜厚之下限係10nm以上爲佳,更理想爲20nm以上,又 更理想爲30nm以上。上限爲lOOnm以下爲佳,更理想爲 8 Onm以下。 另外,上述第一層(Y)則未含有Zn及Ni之情況(代 表而言,例如至少含有Μη之情況),前述膜厚之下限係 5nm以上爲佳,更理想爲10nm以上,又更理想爲15nm以上 。上限爲lOOnm以下爲佳,更理想爲80nm以下,又更理想 爲5 Onm以下》 然而,Cu合金膜全體(第二層(X) +第一層(Y) )的膜厚係大槪200nm以上600nm以下爲佳,而250nm以上 400nm以下更佳。 理想爲上述第一層(Y)的膜厚係對於Cu合金膜全體 -15- 201219201 膜厚[第二層(X)與第一層(Y)之膜厚]而言,作爲60 % 以下爲佳。由此,得到低電性阻抗率與高密著性之外’更 有效地發揮微細加工性。更理想爲對於Cu合金膜全體膜厚 而言爲50%以下。 另一方面,對於Cu合金膜全體膜厚而言之第一層(Y )的比率下限係無特別加以限定,但考慮與氧含有絕緣體 層之密著性提昇時,大槪作爲1 5 %爲佳。 然而,關於密著性,對於經由上述之第一層(Y)的 形成,爲了最大限度有效地發揮與氧含有絕緣體層之密著 性提昇效果,並非個別控制上述密著性提昇元素之含有量 與第一層(Y)的膜厚,而相互賦予關連而控制爲佳。如 根據本發明者們之實驗結果,與氧含有絕緣體層之密著性 係因了解到與存在於第一層(Y)之密著性提昇元素的總 量密接地關連。具體而言,例如,上述元素的含有量少之 情況係可加厚第一層(Y)之膜厚,另一方面,第一層( Y)的膜厚爲薄之情況係進行增加上述元素之含有量等之 控制爲佳》 具體而言,例如,作爲密著性提升元素而使用Μη之情 況,對於爲了效率佳地形成有效地作用於密著性之提升之 上述Μη反應層,第一層(γ)的膜厚TM(nm),和Μη之 含有量[Μη](原子%)係滿足下式(2)之關係爲佳。 ΤΜ2 23 0χ{[Μη]χ1·6}_12 …(2) 在上述(2)式中,當爲 TM< 23 0x{[Mn]xl.6}-12 時, 無法將爲了形成Μη反應層之充分的Μη量,從第一層(Υ ) F. -16- 201219201 供給’有著密著性成爲不充分之虞(參照後記之實施例) 。對於密著性而言,只要滿足上述要件,第一層(Y)的 膜厚TM係亦可爲厚,如前述,膜厚TM變爲過厚時,有著 膜全體的電性阻抗率增加之虞之故,實際上,考慮密著性 與電性阻抗率之平衡而適當地控制膜厚TM之範圍爲佳。 另外,如上述,作爲密著性提升元素而使用Μη之情況 ,對於以CVD法而作成氧含有絕緣體層之氧化矽(SiOx ) 或氧氮化矽(SiON )之形態的情況,係滿足下式(1 )之 構成爲佳。 2${[0]χ[Μη]χ1·6}/ ([0] + [N])…(1) 式中, [Μη]係意味含有於第一層(Y)之Μη的含有量(原子 % ), [0]係含有於氧含有絕緣體層之氧(0 )的含有量(原 子% ), [Ν]係含有於氧含有絕緣體層之氮(Ν)的含有量(原 子% ), 此式(1 )係在上述形態之情況,貢獻於與氧含有絕 緣體層之密著性提升爲依據氧(ο) -Μη結合之見解,依 據許多基礎實驗所導出者。如根據後述之實施例的結果, 認爲密著性提升元素爲Μη的情況,Μη係與基底之氧含有 絕緣體層中的氧(〇 )結合(Ο-Μη結合),密著性則提升 ,但在以CVD法所作成之氧化矽(SiOx )或氧氮化矽( SiON)之氧含有絕緣體層中,較玻璃基板爲低溫得到密著 -17- 201219201 性提升效果。其理由係對於詳細而爲不明,但對於以CVD 法所作成之氧含有絕緣體層係推測因缺陷爲多而Μη容易與 氧結合之故。另一方面’ #CVD法所做成之si0N膜的情況 係爲了 Μη僅與SiON膜中的氧結合’到達至與SiON膜之界 面的Μη與氧結合的比例係成爲[〇]/ ([〇] + [N]),而爲了 使所期望之密著性提升效果發揮’比較於使用Si 〇χ之情況 ,必須更多的Μη量。上述式(1 )係依據如此的觀點’加 以決定之構成。 在上述式(1)中,{[〇]x[Mn]xl.6}/ ( [0] + [Ν])的 値低於2時,有著無法得到作爲期望之密著性提升效果之 虞。從密著性提升的觀點,上述的値係越大越佳’其上限 並無特別加以限定。 爲了與氧含有絕緣體層之更加的密著性提升’上述第 —層(Υ)係亦可更含有氧。經由導入適量的氧於與氧含 有絕緣體層接觸的第一層(Υ)之時,於與氧含有絕緣體 層之界面,介入存在含有特定量的氧之氧含有層’於與氧 含有絕緣體層之間形成有堅固的結合(化學的結合)’而 認爲密著性提升。 爲了充分發揮上述作用,含於上述第一層(Υ)中的 理想氧量爲0.5原子%以上,又理想爲1原子%以上’更理想 爲2原子%以上,又更理想爲4原子%以上。另一方面’氧 量成爲過剩,密著性過於提昇時,進行濕蝕刻後將殘留有 殘渣,有著濕蝕刻性則降低之虞。另外,當氧量過剩時’ 有著Cu合金膜全體的電性阻抗性上升之虞。考慮此等觀點 -18 - 201219201 ,含於上述第一層(Y)中的氧量係理想爲30原子%以下 ,又理想爲20原子%以下,更理想爲I5原子%以下’更加 —層理想爲10原子%以下。 如此之氧含有第一層(Υ)係將第一層(Υ),以濺 鍍法進行成膜時,經由供給氧氣所得到。作爲氧氣供給源 ,除氧(〇2)之外,可使用含氧原子之氧化氣體(例如’ 〇3等)。具體而言,對於第一層(Υ)之成膜時,使用添 加氧於通常使用於濺鍍法之處理氣體的混合氣體,對於第 二層(X)之成膜時,未添加氧而使用處理氣體進行濺鏟 爲佳。第二層(X)係因從電性阻抗率降低之觀點,未含 有氧爲佳。作爲上述處理氣體,作爲代表可舉出稀有氣體 (例如,氙氣,氬氣),理想爲氬氣。另外,第一層(Υ )之成膜時,如使處理氣體中的氧氣量變化,可形成氧含 有量不同之複數的基底層。 上述第一層(Υ)中的氧量係可經由佔處理氣體中之 氧氣之混合比率而變化之故,如因應欲導入之氧量,適宜 適當地改變上述混合比率即可。例如,在形成第一層(Υ )時,處理氣體(氬氣等)中的〇2濃度係作爲1體積%以上 20體積%以下者爲佳。 如在後述之實施例實證,上述之Cu合金膜係對於與由 閘極絕緣膜等所代表之氧含有絕緣體層的密著性優越。使 用於本發明之氧含有絕緣體層之材料係如爲使用於顯示裝 置之構成,並無特別加以限定,例如使用含有Si之構成, 理想使用氧化砂(SiOx)或氧氮化较(SiON) 〇氧含有絕 -19- 201219201 緣體層係亦可爲單層,而具有層積構造亦可。層積構造係 氧含有絕緣體層彼此則具有層積構造亦可,氧含有絕緣體 層與未含有氧的其他絕緣體層則具有層積構造亦可。作爲 上述層積構造的例,例如可舉出Si02/SiN、SiON/SiN、 Si〇2/SiON等’可經由製造處理或顯示裝置的特性等而適 當地進行調整。 上述氧含有絕緣體層係例如形成於基板上等之構成。 具體而言,.上述氧含有絕緣體層係於基板的正上方,即直 接形成於基板亦可:或者,藉由未含有如SiN等之氧的絕 緣體層或閘極配線等之中間體層而形成於基板上亦可。另 外,經由顯示裝置,不只基板上,而亦有形成氧含有絕緣 體層於下,或側面之情況,但本發明係含有具有使用於顯 示裝置之氧含有絕緣體層所有的形態之內容,並非限定於 上述之內容。 使用於本發明之基板的材料,亦如爲使用於顯示裝置 之構成,並無特別加以限定。例如,除無鹼玻璃基板,高 應變點玻璃基板,碳酸鈉玻璃基板等之透明基板之外,可 舉出Si基板,不鏽鋼等薄的金屬板;PET薄膜等之樹脂基 板。 使用於本發明之Cu合金膜係對於與氧含有絕緣體層之 密著性優越之故,作爲與氧含有絕緣體層直接接觸之配線 膜及電極用的膜而最佳加以使用。例如如根據有關後述之 圖1之顯示裝置的實施形態,對於與信號線一體之源極電 極與接觸於透明導電膜之汲極電極,或閘極電極,亦可使 -20- 201219201 用上述Cu合金膜。 上述Cu合金膜係亦可作爲與薄膜電晶體(TFT)之半 導體層直接接觸之配線用或電極(源極-汲極電極)的膜 而適用。將Cu與TFT的半導體層直接接觸時,Cu係與半導 體層同時密著性差,而且在半導體層之Si與Cu之間容易產 生相互擴散,而有TFT特性下降之問題之故,以往係介入 存在前述之Mo或Cr等之高熔點金屬膜(阻障金屬層)。對 此,構成上述第一層(Y)之Cu合金係亦對於與半導體層 之密著性優越之故,可採用於半導體層上直接設置構成上 述第一層(Y)之Cu合金,於其上方設置構成上述第二層 (X )之純Cu或Cu合金之層積構成。由此,即使未介入存 在阻障金屬層,亦可防止上述之相互擴散,可確保與半導 體層之高密著性同時,亦可實現低電性阻抗率。另外,圖 案形成容易,亦可進行對於形狀優越之細微加工。 作爲上述半導體層,如爲使用於顯示裝置之構成,並 無特別加以限定,而可使用非晶形矽(a-Si )等之Si系半 導體;ZnO、A1 摻雜 ZnO、In-Ga-Zn-0 ( IGZO ) 、Ιη-Ζη-0 (IZO) 、In-Sn-0 ( ITO ) 、Ga-Zn-0 ( GZO ) 、Zn-Sn-0 (ZTO ) 、In-Zn-Sn-0 ( IZTO ) 、Ga-Zn-Sn-0 ( GZTO ) 等之氧化物半導體。在a-Si等之Si系半導體層中,可與氮 素電漿處理等之表面氮化,或氧添加濺鍍法等之濺鍍法組 合而使用。 對於連接使用在本發明之Cu合金膜於TFT的半導體層 ’係除上述以外,在以電漿氮化法等氮化處理半導體層表 -21 - 201219201 面之後’依序形成構成上述第一層(Y)之Cu合金,和構 成上述第二層(X)之純Cu或Cu合金亦可。即,從半導體 層側而視,作爲氮化處理半導體層/第一層(Y) /第二 層(X)之三層構成亦可,經由此,亦可確保與半導體層 之高密著性,且可確保低電性阻抗率。 或者除上述之外,以電漿氮化法等氮化處理半導體層 表面之後,再次將半導體層進行成膜,於其上依序形成構 成上述第一層(Y)之Cu合金,和構成上述第二層(X) 之純Cu或Cu合金亦可。即,從半導體層側而視,作爲氮化 處理半導體層/半導體層/第一層(Y) /第二層(X) 之四層構成亦可,經由此,亦可確保與上述同樣之特性。 或者除上述之外,與氧含有絕緣體層之情況同樣,以 濺鍍法將上述第一層(Y)之Cu合金膜進行成膜時,控制 氧氣而形成氧含有第一層(Y),介入存在含有氧之氧含 有層於與半導體層之界面的方法亦爲有用,經由此,亦實 現與上述相同特性。即,從半導體層側而視,作爲半導體 層/氧含有第一層(Y) /第二層(X)之三層構成亦可 。然而,此半導體層係如上述氮化處理表面亦可。或者, 如上述層積表面作爲氮化處理之半導體層與未氮化處理之 半導體層亦可。含於氧含有第一層(Y)之理想氧量等係 如前述。 上述層積構造所成之Cu合金膜係經由濺鍍法而形成爲 佳。具體而言,如作爲經由濺鍍法而將構成上述第一層( Y)之材料進行成膜,形成第一層(Y)之後,於其上方 -22- 201219201 ,經由濺鍍法而將構成上述第二層(χ)之材料進行成膜 ,形成第二層(X)之層積構成即可。如此作爲,在形成 Cu合金層積膜之後,在進行特定之圖案化之後,將剖面形 狀,從覆蓋性的觀點,理想爲加工成推拔角度45〜60°程度 之推拔狀爲佳。 如使用濺鍍法,可將與濺鍍標靶略相同之組成的Cu合 金膜進行成膜。因此,經由調整濺鍍標靶的組成之時,可 調整Cu合金膜之組成。濺鍍標靶的組成係亦可使用不同組 成之Cu合金標靶而進行調整,或經由於純Cu標靶,將合金 元素之金屬進行覆晶之時而進行調整亦可。 然而’在濺鍍法中,成膜之Cu合金膜之組成與濺鍍標 靶的組成之間’有僅產生些偏移。但其偏移係大約數原子 %以內》因此,如將濺鍍標靶的組成,在即使最大而亦控 制在±10原子%之範圍內,可將所期望之組成的Cu合金膜 進行成膜。 對於將使用於本發明之Cu合金膜適用於半導體層上, 作爲源極•汲極電極等而使用之情況,爲了更有效果地抑 制與摻雜非晶形矽之相互擴散,如前述,採用氮化摻雜非 晶形矽之表面’以及更且於其上方,再次層積摻雜非晶形 矽,以及或者’經由濺鍍法而將構成.上述第一層(γ)之 材料進行成膜時’添加氧而進行等之相互擴散抑制法之情 況亦爲有用。 以下,將圖1所示之TFT陣列基板的製造工程的槪略, 沿著圖2〜9的工程圖加以說明。在此,將本發明之Cu合金 -23- 201219201 膜作爲源極-汲極電極而使用,作爲氧含有絕緣體層而於 閘極絕緣膜(Siox)上,適用上述CU合金膜之情況的實施 形態進行說明。如根據以下之製造方法,源極-汲極電極 係除了與半導體層直接連接之部分,與閘極絕緣膜直接接 觸之故,與閘極絕緣膜之高密著性則成爲必要。在以下, 作爲氧含有絕緣體層而使用氧化矽(SiOx),但亦可爲氧 氮化矽(SiON )。 在此作爲開關元件所形成之薄膜電晶體,係例示將氫 化非晶形矽作爲半導體層而使用之非晶形矽TFT。本發明 係不限於此等,亦可使用多結晶矽。另外,亦可適用氧化 物半導體材料。氧化物半導體材料係如使用於顯示裝置之 構成,並無特別加以限定,而對於代表例係可舉出ZnO或 IGZO、ZTO、1ZO、ITO、GZO、IZTO、GZTO、A1 摻雜 ZTO等。另外,圖1係底部閘極構造之TFT陣列基板的例, 但並不限定於此,例如,亦可適用於頂部閘極構造之TFT 陣列基板。 首先,於玻璃基板la,以濺鍍法等之手法,將例如膜 厚lOOnm程度之Cu合金薄膜所成之第一層(Y)進行成膜 ,其上部,將純Cu,或較第一層電性阻抗率爲低之Cu合金 薄膜(膜厚l〇〇nm程度)所成之第二層(X),以濺鍍法 等,例如合計200nm程度之膜厚進行成膜,經由將所得到 之Cu合金層積配線膜圖案化之時,形成閘極電極26與掃描 線2 5 (圖2 )。此時,後述之閘極絕緣膜之覆蓋性呈良好 地,Cu合金層積配線膜係將其周緣,蝕刻成推拔角度約 -24 - 201219201 45〜6 0°之推拔狀爲佳。 接著,如圖3所示,例如經由電漿CVD法等,將例如 膜厚約300nm程度之閘極絕緣膜(氧化矽膜:SiOx ) 27, 以基板溫度350 °C程度加以形成。更於其上方,將膜厚 150nm程度之氫化非晶形矽膜(a-Si : H),和作爲穿隧保 護膜而將氧化矽膜(SiOx ),作爲連續以基板溫度300 °C 程度加以成膜。接著,如圖4所示,經由將閘極電極26作 爲光罩之背面曝光,將氧化矽膜(SiOx),進行圖案化, 形成穿隧保護膜。之後,形成摻雜膜厚50nm程度之P之n + 型氫化非晶形矽膜(n + a-Si : Η)。 接著,如圖5所示,乾蝕刻氫化非晶形矽膜(a-Si : Η )與η +型氫化非晶形矽膜(n + a-Si : Η )而進行圖案化。並 且,如圖6所示,將膜厚lOOnm程度之Cu合金薄膜所成之 第一層(Y)進行成膜,於其上部,將純Cu,或較第一層 電性阻抗率爲低之Cu合金薄膜所成之第二層(X ),以濺 鍍法等,例如合計200nm程度之膜厚進行層積成膜。第一 層(Y)之膜厚係大槪10〜5 Onm程度爲佳,而第二層(X) 之膜厚係大槪200〜600nm程度爲佳。經由以濕蝕刻將此層 積膜進行圖案化之時,形成與信號線一體之源極電極28, 和接觸於ITO透明導電膜之汲極電極29。更且,將源極電 極28與汲極電極29作爲光罩,將穿隧保護膜(SiOx)上之 n +型氫化非晶形矽膜(n + a-Si : Η ),經由乾蝕刻而除去。 接著,如圖7所示,以電漿CVD裝置,將氧化矽膜( SiOx) 30,呈成爲膜厚30 0nm程度地進行成膜,形成保護 -25- 201219201 膜。此時的成膜溫度係例如以250°C程度進行爲佳。並且 ,於此氧化矽膜(SiOx ) 30形成連接孔32。更且如圖8所 示,歷經經由氧電漿灰化的聚合物除去工程,例如進行使 用非胺系剝離液之光阻劑3 1之剝離處理後,以稀氟酸除去 經由氧電漿灰化生成的Cu氧化膜。 最後,如圖9所示,以室溫,經由濺鍍法而將例如 150nm程度之ITO透明導電膜進行成膜,進行經由濕蝕刻 之圖案化而形成畫素電極(ITO透明導電膜)5時’ TFT陣 列基板則完成。 如根據此製造工程,得到(i )源極·汲極電極則與 含有氧的閘極絕緣膜(氧化矽(SiOx )或氧氮化矽(SiON ))以高密著性加以形成,(Π ) ITO透明導電膜(畫素 電極)與經由Cu合金層積膜所形成之汲極電極則加以直接 接觸,(iii )對於連結於閘極電極之掃描線的TAB部分, 亦直接接觸ITO透明導電膜之TFT陣列基板。 〔實施例〕 . 以下,舉出實施例而更具體地說明本發明,但本發明 係未經由以下的實施例而被限制,亦在可符合上述、下述 之內容範圍,可加上適宜變更而實施’此等均包含於本發 明之技術範圍。 實施例1 (試料之製作) -26- 201219201 在本實施例中,對於由下記作爲製作之表1試料( No.3-35),調查構成第一層(Y)之Cu合金的種類或含有 量,以及第一層(Y)之厚度,對於電性阻抗率或與氧化 矽膜(Si Ox)之密著性帶來的影響。 首先,於Corning公司製Eagle2000 (直徑50.8mmx厚 度0,7mm)上,經由電漿CVD法而形成Si02膜。電槳CVD 法的條件係如以下。 裝置:SAMCO公司製PD-200L RF power : 5 0 W ( 0.2 5 W / c m 2 )
SiH ( 8%Ar稀釋):N2〇 = 63 : 460sccm 壓力:80Pa 溫度:3 0 0 °C 接著,於上述Si02膜上形成第一層(Y)。詳細而言 ,將作爲第一層(Y),包含表1及表2所示之各種元素的 Cu合金,和作爲第二層(X ),由純Cu之層積構成所成之 Cu合金膜,如以下所示,經由濺鍍法而加以製作。在此等 表中,No. 4〜23係作爲構成第一層(Y)之元素而添加Μη 的例,Νο.24係Bi添加例,No.25〜27係Ni添加例, No·28~30係Zn添加例,No·31〜32係Al添加例,No.33〜34係 Ti添加例,No.35〜36係Mg添加例,No.37〜38係Ca添加例, Ν〇·39~40係Nb添加例,No.4 1〜42係W添加例。配線膜之厚 度係在層積構造全體,作爲一定約3 00nm。 濺鍍條件係如以下。做爲濺鍍裝置,係使用日本島津 製作所製之商品名「HSM— 5 5 2」,經由DC磁控濺鍍法( -27- 201219201 背壓:0.27xl(T3Pa以下、Ar氣壓:〇.27Pa、Ar氣流量: 30sccm、濺鍍功率:DC260W、極間距離:50.4mm'基板 溫度:室溫),於玻璃基板(日本Corning公司製Eagle2000 (直徑50.8mmx厚度0.7mm))上,形成第一層(Y)之Cu 合金膜(厚度係如表1所示)與第二層(X)之Cu金屬膜所 成之層積配線膜。 更且,製作於上述Si 02膜上形成氧含有層之試料( No.43 )。在此,氧含有層係將Ar與〇2之混合氣體,作爲 處理氣體而使用,經由將佔混合氣體之氧氣比率調整爲1 〇 體積%之時而形成。 其他的成膜條件係如以下。 .背壓:l.〇xl(T6Torr以下 •處理氣壓:2.0 X 1 (Γ3 T 〇 r r .處理氣體的流量:30sccm •濺鍍功率:3.2W/ cm2 •極間距離:5 0 m m •基板溫度:室溫 •成膜溫度:室溫 由上述作爲所成膜之Cu合金膜的組成係使用ICP發光 分光分析裝置(日本島津製作所製之ICP發光分光分析裝 置「ICP-8 0 00型」,進行定量分析而加以確認。 爲作比較,準備:於純Cu之上下,作爲阻障金屬層而 含有Mo或Ti之試料(Νο·1,2),及僅由純Cu所成之試料 (No.3 )。 -28- 201219201 使用上述各試料,做成如以下,調查Cu合金膜本身的 電性阻抗及與Si 02膜之密著性。 (1 )電性阻抗之測定 將形成於玻璃基板(日本Corning公司製Eagle2000 ( 直徑50.8mmx厚度〇.7mm))上之各Cu合金層積配線膜, 經由光微影法與濕蝕刻,加工成線寬100 /z m、線長l〇mm 之電性阻抗評估用圖案。此時,作爲濕蝕刻而使用日本關 東化學製Cu用蝕刻液Cu-02。並且,使用枚葉式CVD裝置 ,加熱基板,以350 °C實施30分鐘真空熱處理(真空度: 0.27xl(T3Pa以下),經由直流四探針法,以室溫測定此真 空熱處理後之電性阻抗。 在之格 往合 以爲 將 係 準 基 斷 判 否 與 格 合 之 抗 阻 性 電 中 例 施 實 本
率 抗 阻 性 電 的 料 材 系 U 作 者 下 以 當 相 m C Ω 〇 格 合 不 爲 作 者 値 其 過 超 將 (2)與Si02膜之密著性的評估 將熱處理後(氮素流量下、以270 °C進行5分鐘)之Cu 合金膜的密著性,由經由膠帶之剝離試驗進行評估。詳細 而言,於Cu合金之成膜表面,以銑刀切成1mm間隔之棋盤 格狀。接著,將曰本住友3M製黒色聚酯膠帶(製品編號 8422B ),牢固地貼合於上述成膜表面上,將上述膠帶之 剝下角度保持成60°之同時,一舉將上述膠帶剝下,計算 未經由上述膠帶而剝離之棋盤格之區隔數,求得與全區隔 -29 - ] 201219201 之比率(膜殘存率)。測定係進行3次,將3次之平均値作 爲.各試料之膜殘存率。 在本實施例中,將經由膠帶之剝離率則不足〇〜1 0%者 判定爲◎,將〗〇%以上不足20%者判定爲〇,將20%以上者· 判定爲X,將◎或〇作爲合格(與Si02膜之密著性良好) 。作爲總合評估,將密著性及電性阻抗率合格者作爲〇, 除此之外者作爲X。 (3 )濕蝕刻性之評估 對於上述試料,經由光微影法,將Cu合金膜形成爲具 有10#m寬度之線幅及間隔的圖案後,使用曰本關東化學 製Cu用蝕刻液Cu-02而進行蝕刻。從上方以光學顯微鏡觀 察蝕刻後之試料,將基底層之間距長度爲3 μ m以下之情況 評估爲〇(濕蝕刻性良好),超過3 # m之情況評估爲X ( 濕蝕刻性不佳)。在此,間距長度係指:從配線加工時之 第二層(X)端部至第一層(Y)端部之長度。 將此等結果倂記於表1及表2。 -30 201219201
【LS 式⑵的 値 I I I CO g CO eo g CM s 宕 in LO En tr5 2 2 2 2 00 00 00 寸 式⑴的 値 I I I CO o CO o CO o oo o 00 o 00 o CSJ CO CO ca c6 ca CO 00 00 00 00 CO CO 9^4 CD esi CO 總合 評估 X X X X X X X 采 X 浓 X X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 濕蝕 刻性 X X 〇 o 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 電性阻抗率 〇 〇 〇 〇 〇 o 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 350t: 熱處理後 (μ Ω *cm) 00 CNJ CO CQ csj CO CNJ CO ci <N eo (N CO CM· cvi CD (N oo CNJ ca CO 寸 oi 00 oi CO CO CO 寸 oi IO oi 卜 cvi 寸 CQ CO CM* 00 CO 密著性 270X: 熱處理後之 剝離率 ◎ ◎ X X X X X 〇 〇 X ◎ ◎ ◎ 〇 ◎ ◎ ◎ ◎ ◎ ◎ ◎ ◎ ◎ 第一層 Eli Mo (20nm) / 純Cu (260nm) /Mo (20nm) Ti (20nm) / 純Cu (260nm) /Ti (20nm) 純 Cu (300nm) 卜 s s 卜 C^J 卜 卜 卜 CO CO CO 卜 卜 全膜厚 (nm) o 00 o CO o CO o CO o CO o CO o CO 〇 CO o CO 〇 o CO 〇 o CO o CO o oo o o CO o o CO o 第二層(X); 組成: (原子%) 純Cu 純Cu 純Cu 純Cu 純Cu 純Cu D U 窠 純Cu I 純 Cu 1 I 純 Cu 1 純Cu 1 純Cu 純Cu 純Cu 純Cu 純Cu 純Cu 純Cu 純Cu 純Cu 第一層 膜厚 (nm) s o CN3 in s l〇 § g o in § g o o § s 第一層⑺I 組成 (原子%) Cu-O.IMn Cu-O.IMn Cu-O.IMn Cu-〇.5Mn Cu-〇.5Mn Cu-〇.5Mn Cu-2.0Mnl Cu-2.0Mn Cu~2.0Mn |Cu-2.0Mnl Cu-5.0Mn: Cu - 5_0Mni Cu-5_0Mn Cu-5.0Mn Cu-lOMn Cu-10Mn Cu-lOMn Cu-20Mn Cu-20Mn Cu-20Mn CM CO ιο CO 卜 00 o t-H CO f-H ΙΟ to »—i oo Cvj 。ϊδ「χ」繫T赵^起一^:擗张担撕^^蓮筚6〜00.0之※ -31 201219201
蕖i X X 〇 〇 X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 MU 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 褂 ikrfl [ρΓ X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 pf P S魆a CD csi <N CO CO in oi o CO CO CO 卜 LO CO 00 CNJ ΙΩ CO 寸 cvi CSJ CO uo CO CO 00 <N CO 00 c'i 寸 CO 00 m 挪 m P餐| 〇商錄 G頓蒸 X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 ◎ 幽 1 搬 s|g CO 卜 t—H 卜 1 H CO 卜 卜 p H 卜 卜 卜 c— t—H 卜 卜 卜 卜 1 1 o a 8 嘁 ΙΛ g u M il o CO o CO o CO o CO o CO ο o CO ο CO o CO ο CO o CO o CO o o CO o CO o CO o CO o ο CO 1 城 w s s Ϊ Ϊ i Ϊ υ m U i υ 窠 i 3 U m i s s s ㈡ υ 窠 s s u 窠 g o s s o S s s g s s s § s g s g g § I键啤 城 w s o Cj4 z csi U 2 o Cjj o in 5 c o c^i υ Ν h N o in U S s ο CJQ o ui o U ω o (N υ 碧 o l〇 c3 s β (3 s Xi 2 u Xi 2 in o Cj4 ο LO c3 1 in Csi to (N 00 C^3 另 CO CO CO 寸 CO CO CO 0¾ CO 寸 CO 其中,No.ll〜23(以上,作爲構成第一層Y之元素而 添加 Μη的例),Νο_25 〜27 ( Ni添加例),N〇.28~30 ( Zn 添加例),Νο·31~32(Α1添加例),No.33~34(Ti添加例 ),No.35 〜36 (Mg添加例),>1〇.37~38(€3添加例)’ N〇_39~40 ( Nb添加例),Νο·41〜42 ( W添加例)係因均滿 足本發明之要件之故,可達成低電性阻抗率’與Si〇2膜之 -32- 201219201 高密著性,及良好濕蝕刻性。 對此’ No.1及2係介入存在Mo或Ti之阻障金屬層的例 ,雖具有低電性阻抗率與和Si02膜之高密著性,但濕蝕刻 性下降。另外’表1之No.3係僅由純Cu所成的例,雖具有 低電性阻抗率與優越之濕蝕刻性,但與Si02膜之密著性下 降。
No.4〜7,10係均構成第一層(Y)之元素爲Μη的例 ,但均Μη的含有量爲少的0.1〜0.5原子%之故,即使如何 將第一層(Υ)之膜厚或對於全膜厚而言之第一層(Υ) 之比例進行控制,仍與Si02膜之密著性下降。 然而,Νο·8〜9亦構成第一層(Y)之元素爲Μη,Μη 的含有量爲少的0.5原子%的例,但在本實施例中,顯示良 好之密著性(密著性的評估欄位〇)。但此等係在後述之 實施例2的實驗中,確認Μη量爲0.5原子%時,密著性爲不 充分,而無再現性之故,將總合評估作爲「X」之評估。
No.24係含有未在本發明規定之合金元素的Bi的例。 看到與Si02膜之密著性下降及電性阻抗率的增加。
No.43係第一層(Y )含有氧的例,即使Μη量較本發 明所規定之範圍爲少量,亦可實現良好之密著性。 實施例2 在本實施例中,將第一層(Υ)之構成元素作爲Μη’ Μη之含有量與第一層(Υ)的膜厚則對於與Si02膜之密著 性及電性阻抗率帶來的影響,做更詳細的調查。
S -33- 201219201 (1 )與Si〇2膜之密著性的評估 對於玻璃基板,使用曰本Corning公司製之EAGLE2000 (尺寸係直徑4英吋X厚度〇.7mm )者,及第—層(γ )之 膜厚係在5〜lOOnm間使其變化’第二層(X)之膜厚係作 爲一定之500nm者以外,係與實施例1同樣作爲,於Si02膜 上形成第一層(Y)與第二層(X)之層‘積膜。成膜後, 更加地使用CVD裝置,在IPa之氮素環境,以27(TC進行5 分鐘的熱處理。接著,於成膜表面,以銑刀切成1mm間隔 之5x5的棋盤格狀,將日本住友3M公司製8422B膠帶,牢 固地貼合於成膜表面,呈成爲與Si02膜之角度爲90°地,一 舉將膠帶剝下。在本實施例中,即使一個區塊如剝離,亦 作爲不合格(X),將未有一個剝離之情況作爲合格(〇 )° 將結果示於表3,及圖10。 【表3】 (〇:未剝離,X:有剝離) 在第一層(Y)之Μη含有量(原子%) 2 4 6 8 10 12 20 第一層(Y)之 (nm) 5 X 〇 10 〇 〇 12 〇 20 X X 〇 〇 〇 〇 30 X 〇 〇 〇 〇 〇 40 X 〇 〇 〇 〇 〇 〇 50 X 〇 〇 〇 〇 〇 100 〇 〇 〇 〇 201219201 從表3’圖10,爲了提昇第一層(γ)與和Si〇2膜之密 著性,係相互控制在第一層(Y )之Μη量與第一層(Y ) 之膜厚則爲有效,Μη量爲少的情況係由加厚膜厚,膜厚薄 的情況係由增加Μη量者,理解到密著性提昇之傾向。此傾 向係可以下述關係式(2)整理,對於滿足此關係式(2) 之情況,得到良好之密著性。 TM3 23 0x{[Mn]xl_6}·12 …(2) 式中, ΤΜ係意味第一層(Υ)之膜厚(nm), [Μη]係含有於第一層(Y)之Μη的含有量(原子%) 〇 然而,在實施例1之密著性的評估中,將經由膠帶之 剝離率不足〇~ 10%者,全部評估爲◎,另一方面,在本實 施例2中,即使一個如有剝離,亦作爲不合格(χ )之評估 ,實施例2成爲較實施例1爲嚴格之評估。即,在實施例1 ◎之評估之中,滿足上述TMgaSOxUMnlxlJ}·1·2之構成 (表 1之 Νο·13、15、16、17、18、19、20、21、22、23) 係相當於連一個都未剝離的例,而未滿足上述關係式之構 成(表1之No.l 1、12 )係相當於在不足剝離率1〇%之限度 而剝離的例。 在此,Μη量:10原子%,第一層(Y)之膜厚:lOOnm ,對於以45 0 °C進行30分鐘熱處理後之試料,將Si02膜與 第一層(Y)之界面的TEM相片示於圖11之左圖之同時, 將經由TEM-EDX而分析膜的深度方向之濃度曲線之結果, -35- 201219201 示於圖1 1之右圖。如圖11所示,對於上述界面係確認到形 成有Μη量多之Μη反應層(富Μη層)。然而,在本實施例 中,以270°C進行5分鐘的熱處理,但在此,爲了將經由加 熱處理之界面構造的變化作爲更明確,而顯示以4 50 °C進 行3 0分鐘熱處理後之TEM相片。當然,進行如本實施例之 熱處理條件時,亦確認到得到同樣的Μη反應層。 另外,對於上述試料,將經由電子能量損失能譜( EELS; Electron Energy Loss Spectroscopy )之分析結果 示於圖12。EELS分析係由nm比例之空間分解能可做元素 分析等之強力的手法,經由測定條件的方法等,可分析在 nm次序之結合狀態。在本實施例中,由以下的條件進行 EELS線分析。在此,顯示將從Cu-10原子%Mn膜至Si02之 膜厚,朝深度方向作爲17分割(pointl〜17)時之分析結果 〇 觀察裝置:日本電子製電場釋放形掃描透過電子顯微 鏡「JEM— 2100F」
加速電壓:200kV EELS分析裝置:Gatan社製Tridiem
Dispersion : 0.3eV/ ch 圖12(a)係顯示氧(〇)的分析結果圖e如圖12(a )所示,於530eV附近示意O-Metal結合之峰値(圖中,參 照箭頭)。此峰値係在Si02中無法看到之構成。但只在此 結果中,不知道與Ο結合之Metal的種類。 另一方面,圖12(b)係顯示Cu之分析結果圖。如圖 -36- 201219201 12(b)所示,對於在P〇int6~17中’得到略平坦之強度而 言,在p〇intl~5中,了解到在約935eV之後,平坦性大幅 崩塌。如此,O-Metal結合之峰値(約53 0eV )與Cu峰値係 未共存之故,確認到〇係與Μη結合。 (2 )電性阻抗之測定 使用與上述密著性評估用之試料同樣的試料,與實施 例1同樣作爲而測定電性阻抗。電性阻抗率係經由直流四 探針測定法,測定Cu合金膜之片狀電阻,換算爲電性阻抗 率而求得。其結果,了解到在本實施例2中,電性阻抗率 係顯示均可實用之範圍的低阻抗率。 實施例3 在本實施例中,對於如下記所製作之試料,調查濕蝕 刻性。 首先’將作爲第一層(Y),含有表4所示之各種元素 的Cu合金,與作爲第二層(X ),將純Cu所成之Cu合金膜 ’呈成爲各顯示於表4之膜厚地加以成膜以外,係與實施 例2同樣作爲,於Si〇2膜上,形成第—層(Y)與第二層( X)之層積膜。 對於上述試料而言,與前述之實施例1同樣作爲,進 1¾亥! J ’依據基底層之間距長度而評估濕蝕刻性其結果 ’在表4之任一試料,間距的長度係〇5μιη以下,了解到 可達成良好之濕蝕刻性(未示於表中)。另外,對於蝕刻 -37- 201219201 部的殘渣,在經由光學顯微鏡之觀察(觀察倍率:400倍 )而確認時,在任一的試料,均未產生有殘渣。 【表4】
No. 薄膜構造※()內的數値係膜厚 第二層(X) 第一層(Y) 1 純 Cu(250nm) Cu-10at%Ni 合金(50nm) 2 純 Cu(250nm) Cu-10at%Al 合金(50nm) 3 純 Cu(250nm) Cu-10at%Mn 合金(50nm) 4 純 Cu(250nm) Cu-10at%Ca 合金(50nm) 5 純 Cu(250nm) Cu-10at%W 合金(50nm) 6 純 Cu(250nm) Cu-10at%Nb 合金(50nm) 7 純 Cu(280nm) Cu-10at%Al 合金(20nm) 8 純 Cu (200nm) Cu-10at%Al 合金(lOOnm) 9 純 Cu(lOOnm) Cu-10at%Al 合金(200nm) 10 純 Cu(250nm) Cu-lat%Zn 合金(50nm) 11 純 Cu (250nm) Cu-2at%Zn 合金(50nm) 12 純 Cu(250nm) Cu-5at%Zn 合金(50nm) 13 純 Cu(290nm) Cu-4at%Zn 合金(lOnm) 14 純 Cu(280nm) Cu-4at%Zn 合金(20nm) 15 純 Cu(250nm) Cu-4at%Zn 合金(50nm) 16 純 Cu(200nm) Cu-10at%Zn 合金(1 OOnm) 實施例4 在本實施例中,作爲在Cu合金之合金元素而使用Zn, 對於如下記所製作之試料,檢討於成膜後馬上,及成膜後 ,在真空環境中,以3 5 0 °C進行3 0分鐘熱處理情況之密著 性,以及電性阻抗率。 在本實施例中,作爲Cu合金膜,使用以單層將Cu-Zn 合金膜進行300nm成膜之試料。在本發明之Cu合金膜係具 有第一層(Y)與第二層(X)之層積構造的構成,但經 -38- 201219201 由想定第一層(Y)之Cu合金的組成之單層構造的Cu合金 膜,檢討與氧含有絕緣體層(3丨02膜)之密著性,以及電 性阻抗率之情況,係在確認在層積構造之第一層(Y )之 合金元素的密著性提昇效果,以及層積構造之Cu合金膜的 電性阻抗率之傾向上而爲有用。 試料係作爲濺鍍標靶而使用純Cu,將Zn之純金屬晶片 進行覆晶之時,以單層將所期望組成之Cu-Zn合金膜進行 3 0 0ηιη成膜而製作。另外,經由作爲比較用而使用純Cu之 濺鍍標靶之時,將純Cu合金膜成膜之試料亦製作。試料製 作之其他的條件係與實施例1相同。 對於如上述所製作之試料,測定與Si02膜之密著性, 以及Cu合金膜之電性阻抗率。 對於與Si02膜之密著性,測定於成膜後馬上,及成膜 後,在真空環境中,以3 5 0 °C進行3 0分鐘熱處理情況之密 著性。密著性的測定係將膠帶剝下的角度作爲90°以外, 係與實施例1相同作爲。 對於電性阻抗率,係以和實施例1同樣要領,將電性 阻抗評估用圖案進行加工,測定成膜後’及以3 5 0 °c、4 0 0 °C、45 0 °C各溫度進行30分鐘熱處理之後的電性阻抗率。 將密著性的結果示於圖13、14 ’將電性阻抗率的結果 示於圖1 5。 由圖13、14,了解到經由在成膜後實施熱處理之時, 密著性則提昇。另外’在熱處理後,經由將211含有約K2 原子%以上之時,了解到可實現約80%以上之高密著性。
S -39- 201219201 由圖15,了解到伴隨Zn的添加量之增加,Cu合金膜的 電性阻抗率則上升,但經由實施熱處理之時,可實現在實 用上可充分使用之低電性阻抗率。 由上述圖13〜15之結果,明確了解Cu合金膜中的合金 元素量增加時,雖然密著性提昇,但電性阻抗率則增加, 但經由作爲將添加特定量以上之合金元素的Cu合金層,作 爲基底層,將上層作爲純Cu等之層積構造之時,可使上述 之密著性的提升與電性阻抗率之降低並存。另外,更加地 經由調整Cu合金基底層之膜厚之時,可控制密著性與電性 阻抗率之平衡。 將本申請專利,詳細另外參照特定之實施形態,已做 過詳細說明,該業者可在不脫離本發明之精神與範圍,做 各種變更或加上各種修正。 本申請係依據2 0 1 0年7月2 1日申請之日本專利申請( 日本特願2010-164385)之構成,其內容係作爲參照而放 入於此。 〔產業上之可利用性〕 本發明之顯示裝置用Cu合金膜係具備含有:包含對於 與氧含有絕緣體層之密著性優越之特定元素的Cu合金所成 之第一層(Y),和純Cu、或較前述第一層(Y)電性阻 抗率低之Cu合金所成之第二層(X )的層積構成之Cu合金 膜(配線膜),且以與上述元素的關係而適當地控制第一 層(Y)之膜厚之故,可實現與氧含有絕緣體層之高密著 -40- 201219201 性,和作爲Cu合金膜全體之低電性阻抗率雙方。對於密著 性,特別是將第一層(Y)的合金元素作爲Μη時,(I ) 適當地控制第一層(Υ)之膜厚與在第一層(Υ)之Μη的 含有量,以及(II )氧含有絕緣體層則以CVD法加以作成 之氧化矽(SiOx )或氧氮化矽(SiON)之情況,經由適當 地控制在第一層(Y)之Μη,0,N的含有量之時,可更達 成良好的密著性。更且,使用於本發明之Cu合金膜係同種 之純Cu或Cu合金之層積構造之故,對於蝕刻速度並無極端 的差,而如使用上述Cu合金膜,圖案形成則爲容易,可進 行對於形狀優越之微細加工者。 【圖式簡單說明】 圖1係顯示本發明之一實施例所示之薄膜電晶體(TFT )之構造的剖面說明圖。 圖2係依階段說明有關實施例之TFT陣列基板之製造工 程的剖面說明圖。 圖3係依階段說明有關實施例之TFT陣列基板之製造工 程的剖面說明圖。 圖4係依階段說明有關實施例之TFT陣列基板之製造工 .程的剖面說明圖。 圖5係依階段說明有關實施例之TFT陣列基板之製造工 程的剖面說明圖。 圖6係依階段說明有關實施例之TFT陣列基板之製造工 程的剖面說明圖。 -41 - 201219201 圖7係依階段說明有關實施例之TFT陣列基板之製造工 程的剖面說明圖。 圖8係依階段說明有關實施例之TFT陣列基板之製造工 程的剖面說明圖。 圖9係依階段說明有關實施例之TFT陣列基板之製造工 程的剖面說明圖。 圖10係顯示第一層(Y )之Μη含有量(原子% )及第 一層之膜厚(nm)則對於密著性帶來的影響之圖表。 圖11係圖11 (a)爲顯示在本發明之實施例的第一層 (Y )與氧含有絕緣體層之界面的狀態之TEM相片,圖1 1 (b )爲顯示經由TEM-EDX而分析膜的深度方向之濃度曲 線的結果。 圖12係圖12(a)及(b)爲顯示在本發明之實施例的 第一層(Y)與氧含有絕緣體層之界面附近的濃度曲線之 圖表,圖12(a)爲顯示氧(0)之分析結果的圖,圖12( b)爲顯示Cu之分析結果的圖。 圖13係顯示在實施例4之合金元素(Zn)的添加量, 和成膜之後的密著性之關係圖表。 圖14係顯示在實施例4之合金元素(Zn)的添加量, 和熱處理之後的密著性之關係圖表。 圖15係顯示在實施例4之合金元素(Zn)的添加量及 熱處理溫度,和電性阻抗率的關係圖表。 【主要元件符號說明】 -42 - 201219201 1 a :玻璃基板 5:透明導電膜(畫素電極ITO膜) 2 5 :掃描線 26 :閘極配線(閘極電極) 27 : SiO^^ (閘極絕緣膜) 28:源極配線(源極電極) 29 :汲極配線(汲極電極) 30 :氮化矽膜(保護膜) 3 1 :光阻劑 3 2 :連接孔 (X ):第二層 (Y):第一層 -43-

Claims (1)

  1. 201219201 七、申請專利範園: 1. 一種顯不裝置用Cu合金膜,其特徵爲具有:含有將 選自Zn、Ni、Ti、Al' Mg、Ca、W、Nb及Μη所成的群之 至少一種元素,以合計含有1.2~20原子%之Cu合金而成之 第一層(Y); 和純Cu、或將Cu做爲主成分之Cu合金,由較前述第 一層(Y)電性阻抗率低之Cu合金所成之第二層(X)的 層積構造: 前述第一層(Y)之一部分或全部係與氧含有絕緣體 層直接接觸,且, 前述第一層(Y)爲含有Zn或Ni之情況,前述第一層 (Y)的膜厚爲l〇nm以上100nm以下, 前述第一層(Y)爲未含有Ζη及Ni之情況,前述第一 層(Y)的膜厚爲5nm以上lOOnm以下。 2. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜 ,其中,前述第一層(Y)的膜厚則對於Cu合金膜全膜厚 而言爲60%以下。 3. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜 ,其中,對於前述第一層(Y)爲含有Μη,以CVD法作成 前述氧含有絕緣體層之氧化矽(SiOx)或氧氮化矽(SiON )之情況,係滿足下式(1)之構成, 2S {[0]x[Mn]xl.6}/ ( [0] + [N])…(1) 式中, [Μη]係含有於第一層(Y)之Μη的含有量(原子% ) -44 - 201219201 [〇]係含有於氧含有絕緣體層之氧(〇).的含有量(原 子%), [Ν]係含有於氧含有絕緣體層之氮(Ν)的含有量(原 子% )。 4·如申請專利範圍第1項記載之顯示裝置用Cu合金膜 ,其中,前述第一層(Y)爲含有Μη,前述第一層(Y) 之膜厚TM ( nm ),和Μη之含有量[Μη](原子% )則滿足 下式(2 )之構成, TMg 230x{[Mn]xl.6}_12 …(2) 式中, TM係第一層(Y)之膜厚(nm), [Μη]係含有於第一層(γ )之Μη的含有量(原子% ) 〇 5. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜 ,其中,前述Cu合金膜係以25 0°C以上,進行5分鐘以上熱 處理者。 6. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜 ,其中,前述氧含有絕緣體層係含有Si之構成。 7. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜 ’其中,前述氧化物含有絕緣體層係氧化矽(SiOx)或氧 氮化矽(SiON )。 8. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜 ,其中,對於濕蝕刻性優越之構成。 -45- 201219201 9. 一種顯示裝置,其特徵爲具有如申請專利範圍第1 項至第8項任一項記載之顯示裝置用Cu合金膜。 -46 -
TW100125792A 2010-07-21 2011-07-21 Cu alloy film for display device and display device TWI454373B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010164385A JP2012027159A (ja) 2010-07-21 2010-07-21 表示装置

Publications (2)

Publication Number Publication Date
TW201219201A true TW201219201A (en) 2012-05-16
TWI454373B TWI454373B (zh) 2014-10-01

Family

ID=45496957

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125792A TWI454373B (zh) 2010-07-21 2011-07-21 Cu alloy film for display device and display device

Country Status (6)

Country Link
US (1) US9305470B2 (zh)
JP (1) JP2012027159A (zh)
KR (1) KR20130048228A (zh)
CN (1) CN103003860B (zh)
TW (1) TWI454373B (zh)
WO (1) WO2012011539A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Cu合金膜および表示装置
JP2014075465A (ja) * 2012-10-04 2014-04-24 Ulvac Japan Ltd 半導体素子製造方法
US10422944B2 (en) 2013-01-30 2019-09-24 Ideal Industries Lighting Llc Multi-stage optical waveguide for a luminaire
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR101498635B1 (ko) * 2013-08-08 2015-03-04 주식회사 레이언스 이미지센서 및 이의 제조방법
JP6394064B2 (ja) * 2013-08-13 2018-09-26 大同特殊鋼株式会社 Cu合金ターゲット用材料、Cu合金ターゲット、Cu合金膜及びタッチパネル
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6248265B2 (ja) 2014-04-15 2017-12-20 株式会社Joled 薄膜トランジスタ基板の製造方法
CN104051542B (zh) * 2014-06-23 2016-10-05 上海和辉光电有限公司 有机发光显示装置及其薄膜晶体管
JP5972317B2 (ja) * 2014-07-15 2016-08-17 株式会社マテリアル・コンセプト 電子部品およびその製造方法
WO2016084698A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
JP6259120B2 (ja) * 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
JP6394437B2 (ja) * 2015-02-27 2018-09-26 三菱マテリアル株式会社 スパッタリングターゲット
KR102127545B1 (ko) * 2015-12-07 2020-06-29 주식회사 엘지화학 전도성 구조체, 이의 제조방법 및 전도성 구조체를 포함하는 전극
CN108474985B (zh) * 2016-01-20 2021-06-15 夏普株式会社 液晶显示面板及其制造方法
JP6827270B2 (ja) * 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
JP6350754B1 (ja) * 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板
WO2018189965A1 (ja) * 2017-04-13 2018-10-18 株式会社アルバック 液晶表示装置、有機el表示装置、半導体素子、配線膜、配線基板、ターゲット
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
JP2019070768A (ja) * 2017-10-11 2019-05-09 シャープ株式会社 アレイ基板およびその製造方法、並びに表示パネル
US12180108B2 (en) 2017-12-19 2024-12-31 Corning Incorporated Methods for etching vias in glass-based articles employing positive charge organic molecules
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US10756116B2 (en) 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
JP6706653B2 (ja) * 2018-03-20 2020-06-10 シャープ株式会社 アクティブマトリクス基板
KR102720915B1 (ko) 2018-03-28 2024-10-24 다이니폰 인사츠 가부시키가이샤 배선 기판, 및 배선 기판을 제조하는 방법
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
TWI671913B (zh) * 2018-05-02 2019-09-11 Au Optronics Corporation 半導體裝置及其製造方法
CN108807518B (zh) * 2018-05-28 2020-09-29 深圳市华星光电技术有限公司 电极结构及其制备方法、阵列基板
CN115171958B (zh) 2018-07-30 2025-08-15 旭化成株式会社 导电性薄膜、以及使用了其的导电性薄膜卷、电子纸、触摸面板和平板显示器
EP3853394A1 (en) 2018-09-20 2021-07-28 Industrial Technology Research Institute Copper metallization for through-glass vias on thin glass
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
CN110993564A (zh) * 2019-12-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及显示装置
US11362117B2 (en) * 2019-12-23 2022-06-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate, array substrate, and display device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100904524B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005158887A (ja) * 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Cu合金薄膜およびCu合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP2006193783A (ja) * 2005-01-13 2006-07-27 Dept Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US8372745B2 (en) 2006-02-28 2013-02-12 Advanced Interconnect Materials, Llc Semiconductor device, its manufacturing method, and sputtering target material for use in the method
WO2007100125A1 (ja) 2006-02-28 2007-09-07 Advanced Interconnect Materials, Llc 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5214858B2 (ja) 2006-06-22 2013-06-19 三菱電機株式会社 Tftアレイ基板及びその製造方法
KR101064144B1 (ko) * 2006-08-10 2011-09-15 울박, 인크 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット
JP4453845B2 (ja) * 2007-04-10 2010-04-21 国立大学法人東北大学 液晶表示装置及びその製造方法
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP5207120B2 (ja) * 2008-02-05 2013-06-12 三菱マテリアル株式会社 熱欠陥発生がなくかつ密着力に優れた液晶表示装置用配線および電極
WO2009131035A1 (ja) * 2008-04-25 2009-10-29 株式会社アルバック 薄膜トランジスタの製造方法、薄膜トランジスタ
JP5584436B2 (ja) 2008-07-03 2014-09-03 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるCu合金膜
JP5360959B2 (ja) * 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Cu合金膜および表示装置

Also Published As

Publication number Publication date
KR20130048228A (ko) 2013-05-09
US9305470B2 (en) 2016-04-05
JP2012027159A (ja) 2012-02-09
TWI454373B (zh) 2014-10-01
WO2012011539A1 (ja) 2012-01-26
CN103003860A (zh) 2013-03-27
US20130122323A1 (en) 2013-05-16
CN103003860B (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
TW201219201A (en) Cu alloy film for display device, and display device
JP4567091B1 (ja) 表示装置用Cu合金膜および表示装置
TWI437697B (zh) Wiring structure and a display device having a wiring structure
TWI493623B (zh) Wiring construction and display device
TWI478308B (zh) Wiring construction and display device
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
TW201234433A (en) Wiring structure
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
EP2793265B1 (en) Semiconductor device and manufacturing method
JP5585909B2 (ja) コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
US9147824B1 (en) Reactive contacts for 2D layered metal dichalcogenides
TW201126720A (en) Wiring structure, method for manufacturing wiring structure, and display device provided with wiring structure
TW201026862A (en) Display device, Cu alloy film for use in the display device, and Cu alloy sputtering target
JP2012211378A (ja) Cu合金膜、及びそれを備えた表示装置または電子装置
TW201034200A (en) Thin-film transistor having barrier layer as constituent layer and copper alloy sputtering target for forming barrier layer by sputter deposition
JP2011049543A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2013503459A (ja) 銅電極を有する薄膜トランジスタ(tft)
TW201214623A (en) Wiring structure, display device, and semiconductor device
WO2010082638A1 (ja) Cu合金膜および表示デバイス
TW200828347A (en) AI-based alloy wiring material and element structure using the same
JP2012109465A (ja) 表示装置用金属配線膜
JP2010185139A (ja) Cu合金膜および表示デバイス
JP2010165955A (ja) Cu合金膜および表示デバイス

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees