TW201203518A - Method for fabricating bottom electrode of capacitors of DRAM - Google Patents

Description

201203518 ―一 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種記憶體元件的製造方法，且特別 是有關於一種動態隨機存取記憶體的電容器下電極的製造 方法。 【先前技術】 電容器是動態隨機存取記憶體(dynamic random access memory，DRAM)中用來儲存資料的部分，每一個記憶胞 (memory cell)的資料值即是由其電容器所帶的電荷來判 讀。動態隨機存取記憶體(DRAM)電容器的結構主要分成 兩種’其一為堆疊式電容器（Stack Capacitor)，另一則為深 溝渠式電容器(Deep Trench Capacitor)。不論是堆叠式電容 器或疋深溝渠式電容器，在半導體元件尺寸縮減的要求 下，其製造的技術上均遭遇到越來越多的困難。 冠狀電容器為目前業界常用的堆疊式電容器結構。一 般形成冠狀電容器的方法為在氧化矽模板層中形成開孔， 然後沈積共形之導電層於開孔中以及氧化矽模板層 (template layer)之上。再來將高於導電層去除掉，以隔絕^ 同電谷器。最後將氧化石夕模板層分別去除，形成冠狀 I?的下電極。 然而’隨著最近動態隨機存取記憶體積集度的增加， 動態隨機存取記憶體記憶胞電容器所具有的記憶胞尺寸盘 面積也相對地減小。因此，在氧化石夕模板層中的用於形^ 34130twf.doc/n 201203518 轟轟 * 7 冠狀電容器的下電極的開孔也隨之減小，並且使得該開孔 的高寬比變大。由於氧化矽較不易蝕刻，在形成有開孔時， 在開孔頂部侧壁同時會產生侧向蝕刻。而隨著開孔的高寬 比的變大，钱刻製程所需的時間也增長，開孔頂部側壁的 侧向蝕刻會更為嚴重。當氧化矽模板層中開孔11〇頂部側 壁的側向姓刻程度過大時，兩相鄰開孔即會在其側壁的侧 向蝕刻處相連，使得後續形成的對應之兩相鄰下電極短 路。因此，兩相鄰開孔的間距難以縮減，使得各電容器所 佔的橫向面積(lateral area)難以增大，或者是DRAM的集 積度難以增大。 ' 【發明内容】 —抑有鑑於此，本發明提供一種動態隨機存取記憶體的電 容器下電極的製造方法，可以製造出外型輪摩良好(側向餘 刻少）的開孔，因此可以縮小元件尺寸。 ，本發明提出一種動態隨機存取記憶體的電容器下電極 的製造方法包括下列步驟。提供具有記憶胞區的基底。於 基底的記憶胞區上形成多晶矽模板層。於多晶矽模板層上 形成支樓t形成穿過支撐層、多晶賴板層的多個開孔。 至少於開孔所暴露的多晶矽模板層上形成一襯層(Uner layers移除開孔底部的部分襯層。於基底上形成實質上共 形的導電層。移除支撐層上的導電層，而形成多個電容器 下電極。 在一貫施例中，上述動態隨機存取記憶體的電容器下 201203》—18·_η 電極的製造方法更包括下列步驟。於基底上方形成封閉 層，以封閉開孔。除去部分封閉層與部分支撐層，以暴露 出襯層與多晶矽模板層。除去剩餘之封閉層、襯層與多晶 矽模板層。 μ 在一實施例中，上述基底更具有周邊電路區，於基底 的§己憶胞區上形成多晶矽模板層的方法包括下列步驟。於 基底上形成多晶矽層。移除周邊電路區上的多晶矽層。於 基底的周邊電路區上形成絕緣層。 在一實施例中，上述基底更具有周邊電路區，於基底 的&己憶胞區上形成多晶矽模板層的方法包括下列步驟。於 基底上形成絕緣層。移除記憶胞區上的絕緣層。於基底的 記憶胞區上形成多晶矽層。 一 在-實施例中’上述襯層的形成方法包括熱氧化法或 化學氣相沈積法。 在-實施例中，上述形成穿過該支撐層、該多晶石夕模 板層的多個開孔的步驟之後，更包括移除部分該多晶石夕模 板層，以增大該些開孔的寬度。上述移除部分多晶矽模板 層，以增大開孔的寬度的方法包括濕蝕刻。上述襯 成方法包括熱氧化法或化學氣相沈積法。 在一實施例中，上述於基底的記憶胞區上形成多晶矽 模板層的步驟前，更包括於基底上形成墊層(pa(Uayer)。 在一實施例中，上述於基底上形成實質上共形的導電 層之步驟前，更包括移除開孔所暴露的墊層。 在一實施例中，上述除去剩餘之封閉層、襯層與多晶 * 20120351見 3413〇一 矽模板層的方法包括濕蝕刻。 在一實施例中’上述多晶矽模板層的形成方法包括化 學氣相沈積法。 在一實施例中，上述支撐層的材質包括氮化矽或氧化 梦。 在一實施例中，上述導電層包括氮化鈦與鈦構成的複 合層。

在本發明之動態隨機存取記憶體的電容器下電極的製 造方法中’利用多晶石夕模板層可以製造出外型輪廊良好(側 向蝕刻少）的開孔。而且，以襯層覆蓋開孔所暴露的多晶矽 模板層，可以避免後續形成的導體層與多晶矽模板層產生 反應而形成金屬石夕化物。 此外，由於周邊電路區上形成有絕緣層，不但可以消 除記憶胞區與周邊電路區之間的高低差。絕緣層還可以避 免後續移除記⑽區上之膜層（多晶雜板層）時，钱刻液 f入周邊電㈣㈣成元件損#。而且錢行微影製程 细周邊電路區、記憶賴以外的區域，例如晶 片外區域、切割道區域等，作為對準罩幕區域/ 明如下 易懂為之上述和其他目的、特徵和優點能更明顯 …一鱗舉較佳實施例’魏合所關式，作詳細說 【實施方式】 34130twf.doc/n 201203518 Λ χ-τ t 圖1A〜IF為繪示本發明一實施例之DRAM電容器製程 的剖面圖。 請參照圖1A，首先提供基底1〇(^此基底1〇〇例如區分 為記憶胞區102與周邊電路區104。在基底1〇〇的記憶胞區 102中已形成有多個MOS電晶體(未緣示）與多個導電結構 106。導電結構106例如是源極區/沒極區的接觸窗，或者是 與源極區/汲極區的接觸窗電性連接的插塞。接著，選擇性 地於基底100上形成一塾層108。塾層108的材質例如是氮化 矽或氧化矽。墊層108的形成方法例如是化學氣相沈積法。 然後’於基底100的記憶胞區102與周邊電路區1〇4上分 別形成多晶矽模板層110與絕緣層112。在另一實施例中， 於基底10 0的記憶胞區10 2與周邊電路區1 〇 4上只形成多晶 石夕模板層110。於基底100的記憶胞區102與周邊電路區1〇4 上分別形成多晶矽模板層110與絕緣層112的步驟如下。

首先’於基底100上形成一多晶矽層後，於基底1〇〇上 形成一圖案化光阻層（未繪示），以覆蓋記憶胞區1〇2上的多 晶矽層，並暴露出周邊電路區104上的多晶矽層。然後，以 圖案化光阻層為罩幕，移除部分多晶矽層，只留下記憶胞 區102上的多晶矽模板層no。移除圖案化光阻層後，於基 底100上形成一絕緣材料層。之後，利用回蝕刻或者化學機 械研磨等方式移除記憶胞區102上的絕緣材料層，而只留下 周邊電路區10 4上的絕緣層112。此絕緣層112的材質例如以 四乙氧基矽烷（TEOS)為反應氣體，利用常壓化學氣相沈 積法（APCVD)所形成之TEOS氧化矽、摻硼與磷的TEOS 201203518 puap 1 i η 7 34130tw£doc/n (BPTEOS)氧化矽、硼磷矽玻璃(BPSG)等材料。其中，記 憶胞區102上的多晶矽模板層110的表面與周邊電路區1〇4 上的絕緣層112的表面大致維持同一平面或處於同一高度。 在另一實施例中’也可以先於基底1〇〇上形成一絕緣材 料層。然後，於基底100上形成一圖案化光阻層（未繪示）， 以覆蓋周邊電路區104上的絕緣材料層，並暴露出記憶胞區 102上的絕緣材料層。然後，以圖案化光阻層為罩幕，移除 記憶胞區102上的絕緣材料層。移除圖案化光阻層後，於基 底100上形成一多晶矽層。之後，利用回蝕刻或者化學機械 研磨等方式移除周邊電路區104上的多晶矽層，而只留下記 憶胞區102上的多晶矽模板層。 由於周邊電路區104上形成有絕緣層η]，此絕緣層112 可以避免後續移除記憶胞區上之膜層（多晶石夕模板層11〇) 時，蝕刻液滲入周邊電路區而造成元件損害。而且，在進 行微影製程時，由於多晶矽不透光，因此周邊電路區1〇4 上形成絕緣層112 ’則在進行例如微影製程時，亦可利用周 邊電路區1G4、雜胞區1Ό2以外的區域，例如晶片外區域、 切J道區域等，作為對準罩幕區域。此外，記憶胞區脱 上的多晶销板層i職表面與周邊電路區1(>4上的絕緣層 112的表面大致維持同一平面或處於同一高度，可以消除記 憶胞區102與周邊電路_4之關高低差，降低記憶胞區 102與周邊電路區104之間的製程差異性。 清參照圖1B ’於基底100上形成-支樓層114，支樓層 114的材f例如為氮化梦或氧化#。支撲層114的形成方法 ^4130twf.doc/n 201203518 Γ----r — ·-例如為化學氣相沈積法。接著形成一圖案化光阻層（未 不），其中有開孔圖案，用以定義電容器下電極形成用的榲 板開孔。以圖案化光阻層為罩幕進行非等向性姓刻，以 成穿過支撐層114及多晶矽模板層11〇的多個開孔116。若在 多晶矽模板層110與基底100之間形成有墊層1〇8，則在= 開孔116時，墊層108可作為蝕刻終止層。之後，移除圖案 化光阻層。多個開孔116例如具有寬度We由於在進行非^ 向性钱刻時，钱刻多晶石夕比钱刻氧化矽容易，因此在製作 具有高的高寬比(Aspect Ratio)的開孔時，採用多晶矽模板 層可以製造出外型輪廓良好(側向蝕刻少）的開孔。 請參照圖ic，移除部分多晶矽模板層110，以增大開 孔116的寬度W，使開孔116具有寬度貿卜在另一實施 例中，也可以不進行增大開孔116的寬度的步驟。 然後，於基底1〇〇上形成一襯層118。襯層118的材 質例如是氧切，襯層118的形成方法例如是熱氧化法或 化學氣相沈積法。在本實施例中，採用化學氣相沈積法形 成概層118 ’因此襯層.118只覆蓋於整個基底1〇〇上。在 另一實施例中’若採用熱氧化法形成襯層118,則襯層118 會形成在開孔116所暴露的多晶矽模板層110上。此襯層 m是避免後續形成之導電層與多晶賴板層11G產生反 應’因此概層118只要覆蓋開孔116所暴露的多晶矽模板 層118即可。 #請參照圖1D’移除部分襯層118與部分墊層108以暴 露出基底100中的導電結構106。開孔116底部的部分襯 201203518 ρι.αριιη7 34130twf.doc/n 層118被移除。移除部分襯層U8與部分墊層ι〇8的方法 例如是非等向性蝕刻法。此時，覆蓋開孔116所暴露的多 晶矽模板層110上的襯層118並不會被移除。然後，於基 底100上形成實質上共形的導電層，其是形成在開孔U6 的底部及側壁上以及支擇層114上。然後，移除支標層114 上的部分導電層，而形成多個電容器下電極12〇。移除支 樓層114上的部分導電層的方法例如是回蝕刻法或化學機 鲁 械研磨法。電容器下電極12〇之材質可為鈦及/或氮化鈦， 厚度通常為10〜300埃。在電容器下電極12〇與多晶矽模 板層11〇之間形成有襯層118，此襯層118可以避免鈦及/ 或氮化鈦與多晶矽產生反應而形成矽化鈦。 請參照圖1E ’接著形成封閉層122以封閉開孔116，其 材質例如疋氧化珍，且其厚度可為〜2〇〇nm。接著除去部 分封閉層122及部分支撐層U4以露出襯層118與多晶矽模 板層110 ,其方法例如是乾蝕刻法。 、 請參照圖1F，接著除去剩餘之封閉層122、襯層118以 • ?多晶賴板層1’其方法較佳為祕刻，制氨水與氫 氟酸溶液作為蝕刻液。後續完成DRAM電容器的製程為本 技術領域具通常知識者應知悉的技藝，在此便不再贅述。 综上所述，在本發明之DRAM電容器製程中，利用多 晶矽模板層可以製造出外型輪廓良好（側向蝕刻少）的開 孔。而且，以襯層覆蓋開孔所暴露的多晶矽模板層，可以 避免鈦及/或氮化鈦(電容器下電極)與多晶矽（多晶矽模板 層）產生反應而形成矽化鈦。 34130tw£doc/n 201203518 由於周邊電路區上形成有絕緣層’不但可以消除記憶 胞區與周邊電路區之間的高低差。絕緣層還可以避免後續 移除記憶胞區上之膜層（多晶矽模板層）時，蝕刻液滲入周 邊電路區而造成元件損害。而且在進行微影製程時f吁以 利用周邊電路區、記憶胞區以外的區域，例如晶片外區域、 切割道區域等，作為對準罩幕區域。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明’任何熟習此㈣者，在不雌本發明之精神 =範圍内，當可作些許之更動與潤_，因此本發明之 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 實施例之DRA1V[電容器製 圖1A〜1F為繪示本發明一 程的剖面圖。 【主要元件符號說明】 100 ·基底 102 :記憶胞區 104 :周邊電路區 106 :導電結構 108 :墊層 110 ·多晶珍模板層 112 :絕緣層 114 :支撐層 34130twf.doc/n 201203518 μ/ν·Μμ/ i χ~r7 116 :開孔 118 :襯層 120 :電容器下電極 122 :封閉層 W卜W2 :寬度

Claims (1)

1. 3413〇twf.doc/n 201203518 七、申請專利範困： 1.-種動態隨機存取記賴的電容器下電極的製造方 法，包括： 提供一基底，該基底包括一記憶胞區； 於該基底_記憶胞區上形成—多晶雜板層； 於該多晶矽模板層上形成一支撐層； 形成穿過該支撑層、該多晶頻板層的多個開孔； 至少於該開孔所絲的該多晶賴板層上形成〆裸廣 (liner layer)； 於該基底上形成實質上共形的一導電層；以及 移除該支撐層上的該導電層，而形成多個電容器下電 極。 2·如申請專利範圍第1項所述之動態隨機存取記憶體 的電容器下電極的製造方法，更包括： 於該基底上方形成一封閉層，以封閉該些開孔； 除去部分該封閉層與部分該支樓層，以暴露出該襯層 與該多晶石夕模板層；以及 除去剩餘之該封閉層、該襯層與該多晶矽模板層。 3.如申請專利範圍第1項所述之動態隨機存取記憶體 的電容器下電極的製造方法，其中該基底更包括一周邊電 路區’於該基底的該記憶胞區上形成該多晶矽模板層的步· 驟包括： 於該基底上形成一多晶石夕層； 移除該周邊電路區上的該多晶矽層；以及 14 34130twf.doc/n 201203518 Λ Λ · I 於該基底的該周邊電路區上形成一絕緣層。 4·如申請專利範圍第1項所述之動態隨機存取記憶體 的電容器下電極的製造方法，其中該基底更包括一周邊電 路£ ’於該基底的該記憶胞區上形成該多晶梦模板層的步 驟包括： 於該基底上形成一絕緣層；

   移除該記憶胞區上的該絕緣層；以及 於該基底的該記憶胞區上形成一多晶矽層。 5.如申請專利範圍第1項所述之動態隨機存取記憶體 的電容器下電極的製造方法，其中該襯層的形成方法^括 熱氧化法或化學氣相沈積法。 6.如申請專利範圍第1項所述之動態隨機存取記憶體 的電容器下電造方法，其中形成穿_支樓層二該 多晶碎模板層的多個開孔的步驟之後，更包括·· 移除部分該多晶梦模板層，以增大該些開孔的寬度。 7.如f請專·g 6賴狀動騎機存取記憶體 ^電容器下電極的製造方法’其中移除部分該多晶石夕模板 層，以增大該糾㈣寬度財糾括濕侧。 的雷專利關第6項所狀動紐機存取記憶體 造方法，其中該__以法^ 熱氧化法或化學氣相沈積法。 9.如申請專利範圍第1 的電谷裔下電極的製造方法 上形成該多晶石夕模板詹的步 項所述之動態隨機存取記憶體 ’其中於該基底的該記憶胞區 驟前’更包括於該基底上形成 15 201203518— 一塾層(pad layer)。 10.如申請專利範園第9項所述之動態隨機存取記憶 體的電容器下電極的製造方法，其中於該基底上形成該^ 電層之步驟前，更包括#除一部份該襯層以以及—部份今 墊層已暴露該基底中的導電結構。 ” ^ 11·如申請專利範園第1項所述之動態隨機存取記情 體的電容器下電極的製造方法，其中除去剩餘之該封^ 層、該襯層與該多晶矽模板層的方法包括濕蝕刻。 12. 如申請專利範園第1項所述之動態隨機存取記憶 體的電容器下電極的製造方法，其中該多晶矽模板層的形 成方法包括化學氣相沈積法。 13. 如申請專利範圍第1項所述之動態隨機存取記憶 體的電容器下電極的製造方法，其中該支撐層的材質包括 氮化發或氧化石夕。 14. 如申請專利範圍第1項所述之動態隨機存取記憶 體的電容器下電極的製造方法，其中該導電層包括氮化鈦 與鈦構成的複合層。 16